CN101283412B - 电一次可编程和一次可擦除熔丝 - Google Patents

电一次可编程和一次可擦除熔丝 Download PDF

Info

Publication number
CN101283412B
CN101283412B CN2006800373087A CN200680037308A CN101283412B CN 101283412 B CN101283412 B CN 101283412B CN 2006800373087 A CN2006800373087 A CN 2006800373087A CN 200680037308 A CN200680037308 A CN 200680037308A CN 101283412 B CN101283412 B CN 101283412B
Authority
CN
China
Prior art keywords
efuse
program current
current source
read
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800373087A
Other languages
English (en)
Other versions
CN101283412A (zh
Inventor
戴维·W·博尔斯特勒
埃斯金德·黑卢
奇洁明
萨布拉马尼恩·S·艾耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101283412A publication Critical patent/CN101283412A/zh
Application granted granted Critical
Publication of CN101283412B publication Critical patent/CN101283412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种用于提供可重编程的电可编程熔丝(eFuse)的装置和方法。利用该装置和方法，一对eFuse被提供来耦合到编程电流源和读出电流源。当该对eFuse被编程时，第一编程电流被施加到第一eFuse，由此将第一eFuse的电阻增加一增量。当该对eFuse被返回到未编程状态时，第二编程电流源被施加到第二eFuse，由此增加第二eFuse的电阻为大于第一eFuse的电阻。当读出电流被施加到eFuse时，结果产生的跨越eFuse的电压差被标识，并且被用来指示可重编程eFuse是处于已编程状态还是未编程状态。

Description

电一次可编程和一次可擦除熔丝
技术领域
本发明一般涉及改进的集成电路设备。更具体地，本发明贯注于可重编程的电可编程熔丝(eFuse)。
背景技术
电可编程熔丝(eFuse)是一种简单的电路元件，其具有熔断或未熔断的两种不同状态之一。正如通常在本领域已知的，对eFuse的数据写入包含：熔断eFuse以代表“1”；以及让eFuse留在它们的缺省状态(即未熔断)，以代表“0”值。在未熔断状态eFuse允许电接触，而在熔断状态电接触被切断。然而，在例如其中eFuse的熔断实际上允许电接触、因而以代表“1”的缺省状态来代表“0”的反向eFuse的情形中，也可以采用相反的方法。
从国际商业机器公司可得的许多集成电路芯片已经包括一组或多组eFuse，它们被用来给集成电路芯片提供自我修复能力。利用eFuse，如果在集成电路中检测到瑕疵(imperfection)，则适当的eFuse被断开(tripped)，即熔断。被激活的熔丝帮助所述芯片控制单个电路速度，以管理功耗并且修复不希望的并且潜在地代价高的缺陷。如果所述技术检测到该芯片因为各个电路运行太快或太慢而出现故障，则其能通过控制适当的本地电压来“扼止(throttle down)”这些电路或使它们加速。eFuse在集成电路芯片中提供，对集成电路芯片而言，如果有，这也是很少的附加成本。
图1是按照已知结构的eFuse的图。如图1所示，eFuse元件100包括多个组件，该多个组件包括多晶硅熔丝110、熔丝锁存器120、程序锁存器130、程序场效应晶体管(FET)140和先行(look-ahead)编程复用器150。第一并且主要的组件是多晶硅熔丝110。熔丝110有两个可能的逻辑状态。在所述示例中，在其值被评估为逻辑“0”时它能够保持完整。其它的状态是“已编程”并且评估为逻辑“1”。编程熔丝110需要幅度大约10mA和200μsec的持续期的DC电流脉冲。通过动态增加多晶硅熔丝链接的电阻，这种高电流编程熔丝110。
熔丝锁存器120与每个熔丝110相关联。熔丝锁存器120用作三个功能：(1)在熔丝编程期间，所有的熔丝锁存器120被初始化为逻辑“0”，于是通过提供用于确定何时编程每个熔丝110的序列使能机制，单个逻辑“1”被移位；(2)当读取熔丝值时，熔丝锁存器120被用来读出并且存储熔丝值；以及(3)，熔丝锁存器具有附加的数据端口，被用来在所有的熔丝之间创建菊花链，该附加的数据端口允许对全部熔丝的串行访问。因为编程单个熔丝所需要的高DC电流需求，所以逻辑“1”使用菊花链状态锁存器，通过0字段移位，以便一次编程一个熔丝。
eFuse 100的剩余组件只在编程熔丝110时起作用。希望的熔丝状态被移位到程序锁存器130。当程序锁存器130加载有逻辑“1”时，它选择程序FET140并且还禁用先行编程复用器150。先行编程复用器150使得熔丝锁存器的被移位的“1”跳过没有被选择来编程的熔丝，由此节约了熔丝编程时间。
对于要发生的编程，EFuseProg信号被使能并且利用FSource输入跨越熔丝110放置高的电压，并且通过程序FET 140吸收结果产生的电流。只有在高电流通路被启用时，才能够编程熔丝。程序FET 140在程序锁存器130被设置并且被移位的“1”到达熔丝锁存器120时被启用。对于有关eFuse和用来执行片上(on-chip)修复的eFuse的使用的更多的信息，参见Cowan等人的“On-Chip Repair and an ATE Independent Fusing Methodology，”ITCinternational Test conference，IEEE 2002，第178-186页，其通过引用在此并入。
如上所述，电可编程熔丝已由国际商业机器公司用来替代金属和激光熔丝，以在电路上电编程操作设置或者修理芯片上的故障电路。然而，从上面的描述明显看到，当前的eFuse技术利用eFuse电阻的低到高变化作为编程eFuse的方式。在这样做的过程中，eFuse能够仅仅被编程一次并且不能够重编程。
由于此限制，在当前的技术下，eFuse不适合用在要求可重编程能力的应用中。例如，eFuse不能够用在电可擦除可编程只读存储器(EEPROM)应用中，该应用典型地要求EEPROM以可重编程的方式被写入、读取和擦除。
发明内容
鉴于上文，具有在eFuse的初始编程之后可重编程的电可编程熔丝(eFuse)将是有益的。本发明提供了这样的一种可重编程eFuse和用于重编程这样的eFuse的方法。
利用本发明，可编程信号通过读出跨越两个eFuse的差分信号(电压或电流)获得。eFuse被看作可变电阻器，它们的值通过由编程电流源以精细粒度(granularity)提供的电流激励(stress)可从低到高调谐。eFuse理想地具有随时间或激励电流的线性电阻增加，以便于提供对eFuse的编程的更好的控制。
在校准期间，eFuse对中的两个eFuse被校准到同一电阻值。为了向eFuse对写入，第一编程电流被施加到两个eFuse的第一个，由此将其电阻值增加一增量。该增量等于eFuse可以被以可控制方式编程的最小电阻步长，并且将取决于用来形成eFuse中的熔丝的材料的电阻特性。作为这种一个eFuse的电阻增加的结果，跨越两个eFuse的电压差被建立。该差指示第一eFuse处于已编程状态。
在编程之后，更小的电流源被用来在用于读出eFuse对的逻辑值的两个eFuse之间产生电压差。指示第一eFuse具有比第二eFuse更大电压的电压差指示第一eFuse的已编程状态。在优选实施例中，第一eFuse的未编程状态对应于逻辑“0”，而第一eFuse的已编程状态对应逻辑“1”。为了将读出放大器的逻辑值重置为“0”，利用对第二eFuse的后续写入。比施加到第一eFuse的编程电流更大的编程电流被施加到第二eFuse。结果，当该更大的编程电流被施加到第二eFuse时，第二eFuse的电阻率变得高于第一eFuse的电阻率。因此，当使用读出电流读出两个eFuse之间的电压差时，该第二eFuse将具有比第一eFuse更高的电压，导致逻辑“0”输出。
继相同的过程之后，eFuse可以接着以如先前所述的相同方式被重写入。在eFuse达到非常高的电阻值并且进一步的编程不能被适当地控制之前，该处理可以被尽可能多次地重复。
在本发明的一个示范性实施例中，提供了一种可重编程的电可编程熔丝(eFuse)，其包括：第一eFuse，耦合到第一编程电流源和第一读出电流源；以及第二eFuse，耦合到第二编程电流源和第二读出电流源。可以提供控制逻辑，该控制逻辑用于控制将来自第一编程电流源的第一编程电流和来自第一读出电流源的第一读出电流施加到第一eFuse，并且用于控制将来自第二编程电流源的第二编程电流和来自第二读出电流源的第二读出电流施加到第二eFuse。还可以提供读出放大器，其耦合到所述第一eFuse和第二eFuse，用于读出所述第一eFuse的信号输出和第二eFuse的信号输出的差。
第二编程电流可以大于第一编程电流。第一编程电流可以将第一eFuse的电阻增加比第一eFuse的最大电阻小的第一增量。第二编程电流可以将第二eFuse的电阻增加比第二eFuse的最大电阻小、而大于第一增量的第二增量。第一编程电流和第二编程电流可以分别多次应用于第一eFuse和第二eFuse，以便多次增加第一eFuse和第二eFuse的电阻，直到达到第一eFuse和第二eFuse的最大电阻。
所述读出放大器可以基于所述第一eFuse的信号输出和第二eFuse的信号输出的差输出逻辑值。如果所述差指示第一eFuse处于已编程状态，则所述逻辑值可以为第一值，而如果所述差指示第一eFuse处于未编程状态，则所述逻辑值可以为第二值。
除了上面的之外，可以提供多个开关，从而所述控制逻辑使得多个开关中的适当的开关打开和关断，以控制将来自第一编程电流源的第一编程电流和来自第一读出电流源的第一读出电流施加到第一eFuse。所述控制逻辑还可以使得多个开关中的适当的开关打开和关断，以控制将来自第二编程电流源的第二编程电流和来自第二读出电流源的第二读出电流施加到第一eFuse。
可重编程eFuse可以是电可擦除可编程只读存储器电路的一部分。可重编程eFuse还可以是数据处理设备的一部分。该数据处理设备可以是例如集成电路芯片、多芯片组件、母板、游戏控制台、手持计算设备、便携式计算设备或非便携式计算设备。
在本发明的进一步的实施例中，提供了一种用于提供可重编程的电可编程熔丝(eFuse)的方法。该方法可以包括：提供第一eFuse，该第一eFuse耦合到第一编程电流源和第一读出电流源；以及提供第二eFuse，该第二eFuse耦合到第二编程电流源和第二读出电流源。该方法还包括提供控制逻辑，该控制逻辑用于控制将来自第一编程电流源的第一编程电流和来自第一读出电流源的第一读出电流施加到第一eFuse，并且用于控制将来自第二编程电流源的第二编程电流和来自第二读出电流源的第二读出电流施加到第一eFuse。该方法还可以包括提供读出放大器，该读出放大器耦合到所述第一eFuse和第二eFuse，用于读出所述第一eFuse的信号输出和第二eFuse的信号输出的差。
本发明的这些和其它的特征和优点将在下面的本发明的示范性实施例的详细描述中说明，或者对于本领域普通技术人员根据下面的本发明的示范性实施例的详细描述将变得明显。
附图说明
现在将仅仅通过示例方式并且参照下面的附图描述本发明的(各)实施例：
图1是图示根据现有技术的电可编程熔丝(eFuse)的图；
图2是图示按照本发明的示范性实施例的、用于提供可重编程eFuse的示范性电路的图；
图3是按照本发明的示范性实施例、标识在编程、读取和重编程期间图2的可重编程eFuse电阻值和相应的eFuse输出的表；
图4是图示在EEPROM应用配置中用于利用本发明的可重编程eFuse的示范性电路的示范性图；
图5是描述按照本发明的示范性实施例、当写入和擦除可重编程eFuse对时本发明的示范性操作的流程图；
图6是描述按照本发明的示范性实施例、当从可重编程eFuse对读取逻辑输出值时本发明的示范性操作的流程图；以及
图7是图示其中可以实现本发明的可重编程eFuse存储器设备的数据处理设备的示范性框图。
具体实施方式
图2是图示按照本发明的示范性实施例的、用于提供可重编程eFuse的示范性电路的图。如图2所示，电路200包括：耦合到读出放大器230的第一eFuse 210和第二eFuse 220；以及多个电流源240-246。多个电流源240-246包括：第一读出电流源240、第一编程电流源242、第二读出电流源244和第二编程电流源246。
电流源240-246通过信号线和开关250-260被耦合eFuse 210和220对。开关250-260包括：第一读出开关250、第一编程开关252、第二读出开关254、第二编程开关256、第一eFuse开关258和第二eFuse开关260。开关250-260的开和关由读/写控制逻辑270控制。校准和输出控制逻辑280被提供来校准和控制读出放大器230的输出。
众所周知，电子薄膜或通孔(via)的电阻在电迁移之后增加，该电迁移是作为流过导体的电流的结果的导体的金属原子的逐渐移位。电阻增加取决于激励时间、温度、激励电流、导体材料和导通结构。本发明的eFuse技术使用电迁移来导致eFuse的电阻从低电阻值到高电阻值递增。
利用本发明，可编程信号通过读出跨越两个eFuse 210和220的差分信号(电压或电流)获得。eFuse被看作可变电阻器，其电阻值通过编程电流源(例如，第一和第二编程源242和246)以精细粒度提供的电流激励(例如Iprog1和Iprog2)，可从低到高调谐。eFuse 210和220可以由任何适合的材料形成，该任何适合的材料包括：多晶硅、金属或在硅集成电路形成工艺中典型可用的其它材料。理想地，eFuse 210和220由这样的材料和构造形成，该材料和构造随着时间或激励电流提供线性电阻增加，以便提供对eFuse的编程更好的控制。
理想地，如果在eFuse对210和220以及与它们相关联的开关和电流源之间存在完美匹配，那么读出放大器的输出的初始值不应该是“0”或“1”，而是电源和接地之间的电压的一半。然而，工艺引入的变化可能导致那些组件的错配。结果，读出放大器的输出可能初始是“1”或“0”。为了补偿这种偏置，有必要校准读出放大器，使得该读出放大器在读取操作期间在其高增益区操作。通过这样做，编程“1”或“0”将需要最小的电压差以及因此的电阻变化。这种校准在校准和输出控制逻辑280的控制下执行。
在校准之后，eFuse 210和220接着可以被写入。为了写入到eFuse 210和220对，第一编程电流(例如Iprog1)被施加到两个eFuse的第一个(例如eFuse 210)，由此将其电阻值增加一增量。该增量等于eFuse 210能够以可控制方式被编程的最小的电阻步长，并且将取决于被用来在eFuse 210中形成熔丝的材料的电阻特性。对eFuse 210的数据写入由读/写控制逻辑270控制。
作为eFuse 210的电阻增加的结果，建立了跨越两个eFuse 210和220的电压差。该差表示eFuse 210处于已编程状态。也就是说，当读出电流跨越eFuse 210和220两者施加时，对于eFuse 210在读出放大器230读出的电压将比对于eFuse 220的更大，由此建立了跨越两个eFuse 210和220的电压差。
为了将第一eFuse 210的逻辑值重置为“0”，利用对第二eFuse 220的后续的写入。编程电流被施加到第二eFuse 220，使得第二eFuse 220的电阻率高于第一eFuse 210的电阻率。因此，当使用读出电流Isense读出在两个eFuse210和220之间的电压差时，第二eFuse 220将具有比第一eFuse 210更高的电压，导致逻辑“0”输出。
继此相同的过程之后，eFuse 210和220可以接着以如先前描述的相同方式被写入。应该注意到，读出放大器230的随后的重校准不是必要的，即校准仅仅需要执行一次。在eFuse 210和220到达非常高的电阻值并且进一步的编程无法被适当控制之前，读和写过程可以被尽可能多次地重复。
图3是按照本发明的示范性实施例、标识在编程、读取和重编程期间图2的可重编程eFuse电阻值和相对应的eFuse输出的表。如图3所示的，表300包括：列310，标识eFuse对的操作模式；列320，标识在如图2所示的电路中的各开关的状态(“1”表示开关关断，而“0”表示开关打开)；列330，标识第一eFuse 210的电阻值；列340，标识第二eFuse 220的电阻值；以及列350，标识读出放大器的输出。
如图3所示，在校准期间，更小的读出电流Isense通过关断开关250、254、258和260并且打开其它开关而施加到eFuse 210和220。读出放大器230在这种配置下为了最佳性能被校准。在编程eFuse 210和220对的过程中，第一编程电流Iprog1通过关断开关252和258被施加到eFuse 210。这导致第一eFuse210具有R+δR的电阻值，而第二eFuse 220具有初始的R的电阻值。因为eFuse对没有正被读出，所以eFuse对的输出没有被提供，即“X”值。
在读取操作期间，读出电流Isense通过关断开关250、254、258和260并且打开其它开关而施加到eFuse 210和220。因为eFuse 210的电阻比eFuse 220的电阻大δR，所以跨越eFuse 210的电压比跨越eFuse 220的电压更大。结果，基于来自eFuse对的输出的读出放大器270的输出是逻辑“1”。
此后，后续的对第二eFuse 220的写入通过关断开关256和260同时打开其它开关而被执行。作为对第二eFuse 220写入的结果，第一eFuse 210的电阻是R+δR，而第二eFuse 220的电阻是R+2*δR。因此，第二eFuse 220的电阻比第一eFuse 210的电阻更大。在随后的读取操作期间，该电阻差导致跨越eFuse 210和220的电压差，其中跨越第一eFuse 210的电压小于跨越第二eFuse 220的电压。结果，eFuse对的输出是逻辑“0”。
这种eFuse对的相同的写入过程可交替地重复，其中eFuse的电阻值继续递增直到到达阈值电阻，在阈值电阻不可能进一步编程。随后的第一eFuse210的写入必须导致比δR更大的电阻变化，以便确保在eFuse 210和220之间的电阻值的差被维持，因此，表示正在被编程的第一eFuse 210的电压差由读出放大器230检测。因为eFuse的电阻与所施加的激励成比例，其是电流和施加该电流的时间量的乘积，所以eFuse 210的电阻变化可以通过经由读/写控制逻辑270控制电流源以便例如提供更高的电流、或者可替代地通过增加电流施加到eFuse 210的时间量来实现。
在一个示范性实施例中，eFuse 210第一次被写入时，电流源被控制，使得δR的电阻变化在eFuse 210中实现。在所有对eFuse 210和220两者的写入中，电流源被控制，使得获得2δR的电阻的变化。这确保将总存在某些电阻差，因此在eFuse 210和220之间输出电压。用此方式，获得可重编程eFuse。
图4是图示在EEPROM应用配置中、用于利用本发明的可重编程eFuse的示范性电路的示范性图。如图4所示，一系列480的eFuse对410和相对应的开关420被提供，并且信号线从电流源430-446被提供到每个eFuse对中的各个eFuse。通过提供一系列480的eFuse对410，利用按照本发明的可重编程eFuse，电可擦除可编程ROM设备变得可能。
图5-6是描述按照本发明的示范性实施例、对可重编程eFuse写入、读取以及重编程的本发明的示范性操作的流程图。将理解，流程图图示的每块和流程图图示的各块的组合能够由计算机程序指令实现。这些计算机程序指令可以被提供给处理器或用来产生机器的其它可编程数据处理装置，使得在处理器或其它可编程数据处理装置上执行的指令，创建用于实现在流程图块或各块中指定的功能的装置。这些计算机程序指令还可以被存储在计算机可读存储器或存储介质中，其能够引导处理器或其它可编程数据处理装置以特定方式作用，使得存储在计算机可读存储器或存储介质中的指令产生制造物品，该制造物品包括实现在流程块或各块中指定的功能的指令装置。
因此，流程图图示的各块支持用于执行指定功能的装置的组合、用于执行指定的功能的步骤的组合、和用于执行指定功能的程序指令装置。还将理解到，流程图图示的每个块以及流程图图示的各块的组合，可以通过执行指定功能或步骤的基于专用硬件的计算机系统、或通过专用硬件和计算机指令的组合实现。
图5是描绘按照本发明的示范性实施例、当写入和擦除可重编程eFuse对时本发明的示范性操作的流程图。如图5所示的操作可以例如由具有例如可重编程eFuse对的集成电路中的控制逻辑执行。
如图5所示，操作通过初始化读出放大器的校准开始(步骤510)。在校准之后的某个时间，对是否要对eFuse对执行写入操作做出确定(步骤520)。可以基于例如在控制逻辑中是否接收到写入信号做出此确定。
产生控制信号以使得第一编程电流被施加到eFuse对的第一eFuse，由此增加其电阻(步骤530)。该控制信号可以例如是用于控制集成电路中的开关、由此打开和关断适当的开关来将第一编程电流施加到第一eFuse的信号。该对第一eFuse的写入导致在eFuse对的第一和第二eFuse之间的电阻值的差、以及因此跨越这些eFuse的任何读出的电压/电流的差。这导致编程结果(例如，逻辑“1”)由eFuse对输出。
操作接着等待命令将eFuse对返回到未编程状态(步骤540)。对关于是否要将eFuse对返回到未编程状态(即逻辑“0”输出)作出确定(步骤550)。如果否，则操作返回到步骤540并且继续等待。如果eFuse对将被返回到未编程状态，则产生控制信号来使得第二编程电流被施加到eFuse对的第二eFuse(步骤560)。该控制信号可以例如是用于在集成电路中控制开关、由此打开和关断适当的开关以便施加第二编程电流到第二eFuse的信号。该第二施加的编程电流导致大于第一eFuse的电阻值的第二eFuse的任何一个电阻值，由此导致从eFuse对输出的逻辑“0”。接着该操作结束。
应该认识到，在每次希望可重编程eFuse对的编程时，可以重复上面的图5中描述的操作。然而，读出放大器的校准仅仅要求一次。利用后续的对eFuse对的写入以编程eFuse对，所述电流和/或所述电流的施加的持续期可以被修改，以便实现eFuse对的各eFuse之间的电压差。因此对eFuse对的第一写入可以利用第一电流和持续期，而所有随后的对eFuse对的写入可以利用第二电流和/或持续期。而且，此操作可对在所述系统或装置中提供的每个可重编程eFuse对执行。因此，如图5所示的上述操作在相同的集成电路设备内可以被重复许多次。
图6是描绘按照本发明的示范性实施例、当从可重编程eFuse对读取逻辑输出值时本发明的示范性操作的流程图。如图6所示的操作可以通过在具有按照本发明的可重编程eFuse对的集成电路中提供的控制逻辑执行。
如图6所示，操作通过产生控制信号以便使得读出电流被施加到eFuse对来开始(步骤610)。该控制信号可以是例如使集成电路中的适当的开关打开和关断、由此施加读出电流到eFuse对的第一和第二eFuse的控制信号。在作为结果的eFuse的电压输出之间的差被读出(步骤620)。对所述差是否指示eFuse对的编程状态作出确定(步骤630)。如果是，则eFuse对的输出被设置为逻辑“1”(步骤640)。如果否，则eFuse对的输出被设置为逻辑“0”(步骤650)。该操作然后终止。
因此，本发明提供了一种可重编程eFuse装置。本发明的机制可以用在希望永久存储设备的可重编程能力的任何应用中。例如，本发明的一个可能的应用是作为EEPROM型设备。它还能够给集成电路提供多种自我修复能力。
如上所述的电路是集成电路芯片的设计的一部分。该芯片设计以图形计算机编程语言创建，并且被存储在计算机存储介质(如盘、带、物理硬盘驱动或如在存储存取网络中的虚拟硬盘驱动)。如果设计者不制造芯片或者用来制造芯片的光刻掩模，则设计者直接地或间接地通过物理手段(例如，通过提供存储该设计的存储介质的拷贝)或者电的方式(例如，通过因特网)将作为结果的设计发送到实体。存储的设计接着被转换为用于光刻掩模的制造的适当格式(例如，GDSII)，其典型地包括要在晶片上形成的多个所述芯片设计拷贝。
光刻掩模被利用来定义要蚀刻或其它处理的晶片(和/或其上的层)的区域。
结果产生的集成电路芯片可以通过制造商以原始的晶片形式(也就是说，作为具有多个未封装的芯片的单个晶片)、作为裸模或者以封装形式分发。在后一种情形，该芯片被安装在单个芯片封装(如塑料载体，其引脚被附加到母板或者其它更高级别的载体)或者在多芯片封装中(如陶瓷载体，其具有表面互连或者掩埋互连之一或两者)。在任何情形中，该芯片然后和其它芯片、分立电路元件和/或作为下述之一的部分的其它信号处理设备集成：(a)中间产品(如母板)或(b)终端产品。该终端产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到游戏控制台、手持或者便携式计算设备、以及具有显示器、鼠标和其它输入设备和中央处理器的其它高级非便携式计算机产品。
图7是图示其中可以实现本发明的可重编程eFuse存储器设备的数据处理设备的示范性框图。如图7所示，可重编程eFuse存储器设备720被提供在与处理器730相关联的数据处理设备710之上或之中。应该注意到，尽管数据处理设备710被图示为具有耦合到处理器730的单个可重编程eFuse存储器设备720，但是本发明不限于此。而是，在按照本发明的数据处理设备710中，可以与一个或多个处理器730相关联地提供多个可重编程eFuse存储器设备720。这些可重编程eFuse存储器设备720可以被提供为EEPROM型设备、非易失性随机存取存储器设备等。
如上所述，数据处理设备710可以是任何数量的不同类型的数据处理设备。这样的数据处理设备包括但不限于集成电路芯片、多芯片封装、母板等。数据处理设备710可以是更大的数据处理系统或设备700的一部分。该更大的数据处理系统或设备700可以是利用数据处理设备710的任何类型的设备，其范围从玩具和其它低端应用到游戏控制台、手持或者便携式计算设备、以及其它高级的非便携式计算设备，如桌面型计算机、服务器等。
本发明的描述已经出于解释和说明的目的而呈现，并且意图不在于穷举或者限制本发明为所公开的形式。许多修改和变化对本领域普通技术人员将是显然的。实施例被选择和描述以便最好地解释本发明的原理、实际应用，并且使得本领域普通技术人员能够理解适于预期的特定使用的、具有各种修改的各种实施例的本发明。

Claims (18)

1.一种含有电可编程熔丝eFuse的装置，包括：
第一eFuse，耦合到第一编程电流源和第一读出电流源；
第二eFuse，耦合到第二编程电流源和第二读出电流源；
控制逻辑，用于控制将来自第一编程电流源的第一编程电流和来自第一读出电流源的第一读出电流施加到第一eFuse，并且用于控制将来自第二编程电流源的第二编程电流和来自第二读出电流源的第二读出电流施加到第二eFuse；所述控制逻辑可被操作来控制第一编程电流的施加后的第二编程电流的施加；所述装置还包括：
读出放大器，耦合到所述第一eFuse和第二eFuse，用于读出所述第一eFuse的信号输出和第二eFuse的信号输出的差。
2.如权利要求1所述的装置，其中所述读出放大器可被操作来基于所述第一eFuse的信号输出和第二eFuse的信号输出的差，输出逻辑值。
3.如权利要求2所述的装置，其中如果所述差指示第一eFuse处于已编程状态，则所述逻辑值为第一值，而如果所述差指示第一eFuse处于未编程状态，则所述逻辑值为第二值。
4.如权利要求1所述的装置，其中第二编程电流大于第一编程电流。
5.如权利要求1所述的装置，其中第一编程电流将第一eFuse的电阻增加比第一eFuse的最大电阻小的第一增量。
6.如权利要求5所述的装置，其中第二编程电流将第二eFuse的电阻增加比第二eFuse的最大电阻小并大于第一增量的第二增量。
7.如权利要求1所述的装置，其中第一编程电流和第二编程电流可分别多次应用于第一eFuse和第二eFuse，以便多次增加第一eFuse和第二eFuse的电阻，直到达到第一eFuse和第二eFuse的最大电阻。
8.如权利要求1所述的装置，其中所述装置是电可擦除可编程只读存储器电路的一部分。
9.如权利要求1所述的装置，还包括：
多个开关，其中所述控制逻辑使得多个开关中的适当的开关打开和关断，以便控制将来自第一编程电流源的第一编程电流和来自第一读出电流源的第一读出电流施加到第一eFuse，并且其中所述控制逻辑使得多个开关中的适当的开关打开和关断，以便用于控制将来自第二编程电流源的第二编程电流和来自第二读出电流源的第二读出电流施加到第一eFuse。
10.如权利要求1所述的装置，还包括：
校准逻辑，用于校准读出放大器。
11.一种用于提供可重编程的电可编程熔丝eFuse的方法，包括：
提供第一eFuse，该第一eFuse耦合到第一编程电流源和第一读出电流源；
提供第二eFuse，该第二eFuse耦合到第二编程电流源和第二读出电流源；
提供控制逻辑，该控制逻辑用于控制将来自第一编程电流源的第一编程电流和来自第一读出电流源的第一读出电流施加到第一eFuse，并且用于控制将来自第二编程电流源的第二编程电流和来自第二读出电流源的第二读出电流施加到第一eFuse，所述控制逻辑可被操作来控制第一编程电流的施加后的第二编程电流的施加；以及
提供读出放大器，该读出放大器耦合到所述第一eFuse和第二eFuse，用于读出所述第一eFuse的信号输出和第二eFuse的信号输出的差。
12.如权利要求11所述的方法，还包括：
配置所述读出放大器，以基于所述第一eFuse的信号输出和第二eFuse的信号输出的差输出逻辑值。
13.如权利要求12所述的方法，其中配置所述读出放大器，如果所述差指示第一eFuse处于已编程状态，则输出为第一值的逻辑值，而如果所述差指示第一eFuse处于未编程状态，则输出第二值。
14.如权利要求11所述的方法，其中第二编程电流大于第一编程电流。
15.如权利要求11所述的方法，其中配置第一编程电流，使得第一编程电流将第一eFuse的电阻增加比第一eFuse的最大电阻小的第一增量。
16.如权利要求15所述的方法，其中配置第二编程电流，使得第二编程电流将第二eFuse的电阻增加比第二eFuse的最大电阻小而大于第一增量的第二增量。
17.如权利要求11所述的方法，其中第一编程电流和第二编程电流可分别多次应用于第一eFuse和第二eFuse，以多次增加第一eFuse和第二eFuse的电阻，直到达到第一eFuse和第二eFuse的最大电阻。
18.一种数据处理设备，包括：
处理器：以及
耦合到所述处理器的可重编程存储器，其中所述可重编程存储器包括如权利要求1至10的任一所述类型的一个或多个可重编程的电可编程熔丝。
CN2006800373087A 2005-10-07 2006-09-18 电一次可编程和一次可擦除熔丝 Active CN101283412B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/246,586 2005-10-07
US11/246,586 US7200064B1 (en) 2005-10-07 2005-10-07 Apparatus and method for providing a reprogrammable electrically programmable fuse
PCT/EP2006/066447 WO2007042372A1 (en) 2005-10-07 2006-09-18 Electrically one time programmable and one time erasable fuse

Publications (2)

Publication Number Publication Date
CN101283412A CN101283412A (zh) 2008-10-08
CN101283412B true CN101283412B (zh) 2011-04-27

Family

ID=37459418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800373087A Active CN101283412B (zh) 2005-10-07 2006-09-18 电一次可编程和一次可擦除熔丝

Country Status (6)

Country Link
US (1) US7200064B1 (zh)
EP (1) EP1943653B1 (zh)
JP (1) JP4328829B2 (zh)
KR (1) KR100998836B1 (zh)
CN (1) CN101283412B (zh)
WO (1) WO2007042372A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7434127B2 (en) * 2005-11-29 2008-10-07 International Business Machines Corporation eFuse programming data alignment verification apparatus and method
US7671444B2 (en) * 2007-06-25 2010-03-02 International Business Machines Corporation Empty vias for electromigration during electronic-fuse re-programming
US7405590B1 (en) * 2007-07-18 2008-07-29 Kabushiki Kaisha Toshiba Systems and methods for controlling a fuse programming current in an IC
US9058887B2 (en) * 2007-10-30 2015-06-16 International Business Machines Corporation Reprogrammable electrical fuse
US8050129B2 (en) * 2009-06-25 2011-11-01 Mediatek Inc. E-fuse apparatus for controlling reference voltage required for programming/reading e-fuse macro in an integrated circuit via switch device in the same integrated circuit
US8189419B2 (en) 2009-07-06 2012-05-29 International Business Machines Corporation Apparatus for nonvolatile multi-programmable electronic fuse system
US8097520B2 (en) * 2009-08-19 2012-01-17 International Business Machines Corporation Integration of passive device structures with metal gate layers
CN102034550B (zh) * 2009-09-27 2013-07-31 上海宏力半导体制造有限公司 电熔丝烧操作的方法和烧录装置
US8530319B2 (en) 2010-10-14 2013-09-10 International Business Machines Corporation Vertical silicide e-fuse
US8502555B1 (en) 2012-06-28 2013-08-06 Xilinx, Inc. Method of and circuit for preventing the alteration of a stored data value
US8803590B2 (en) * 2012-07-26 2014-08-12 Globalfoundries Singapore Pte. Ltd. High speed low power fuse circuit
US9269432B2 (en) 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods
KR102133356B1 (ko) * 2014-02-24 2020-07-13 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
CN106033107B (zh) * 2015-03-19 2019-04-12 中芯国际集成电路制造(上海)有限公司 熔丝的熔断电流的校准方法与电路
KR102389817B1 (ko) 2016-01-28 2022-04-22 삼성전자주식회사 디스차아지 회로를 갖는 퓨즈 메모리
CN106997782B (zh) * 2017-03-27 2021-01-29 上海华力微电子有限公司 一种efuse烧写方法及烧写电路
CN110400596A (zh) * 2019-07-24 2019-11-01 上海华力微电子有限公司 一种efuse阵列
CN113327641B (zh) * 2020-02-28 2024-05-03 中芯国际集成电路制造(上海)有限公司 eFuse存储单元、eFuse存储阵列及其使用方法、eFuse系统
US10978167B1 (en) * 2020-03-02 2021-04-13 Xilinx, Inc. Efuse bank and associated anchor bits
CN114649042A (zh) * 2020-12-18 2022-06-21 圣邦微电子（北京）股份有限公司 用于差分型otp存储器的读取电路
CN113744780B (zh) * 2021-09-07 2024-03-08 上海集成电路装备材料产业创新中心有限公司 一种多值存储器的校准电路、校准方法和编程方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959445A (en) * 1995-09-29 1999-09-28 Intel Corporation Static, high-sensitivity, fuse-based storage cell
US5789970A (en) * 1995-09-29 1998-08-04 Intel Corporation Static, low current, low voltage sensing circuit for sensing the state of a fuse device
US5731733A (en) * 1995-09-29 1998-03-24 Intel Corporation Static, low current sensing circuit for sensing the state of a fuse device
JP2002133895A (ja) * 2000-08-17 2002-05-10 Toshiba Corp アンチフューズを用いたリダンダンシ回路及び半導体メモリにおける不良アドレス検索方法
US6903598B2 (en) * 2002-05-24 2005-06-07 Intel Corporation Static, low-voltage fuse-based cell with high-voltage programming
US6693481B1 (en) * 2002-08-20 2004-02-17 Intel Corporation Fuse circuit utilizing high voltage transistors
TW569231B (en) * 2002-10-25 2004-01-01 Nanya Technology Corp A block parallel efuse apparatus blown with serial data input
US6747481B1 (en) * 2002-11-22 2004-06-08 Texas Instruments Incorporated Adaptive algorithm for electrical fuse programming
US20040010436A1 (en) * 2003-06-27 2004-01-15 Carol Fields Method and apparatus providing an avenue for terminal service organizations to enlist customers for a web-service
US7158902B2 (en) * 2003-10-06 2007-01-02 Texas Instruments Incorporated Process parameter based I/O timing programmability using electrical fuse elements

Also Published As

Publication number Publication date
KR100998836B1 (ko) 2010-12-06
US20070081406A1 (en) 2007-04-12
JP4328829B2 (ja) 2009-09-09
US7200064B1 (en) 2007-04-03
WO2007042372A1 (en) 2007-04-19
JP2009515321A (ja) 2009-04-09
EP1943653A1 (en) 2008-07-16
EP1943653B1 (en) 2013-02-27
CN101283412A (zh) 2008-10-08
KR20080063298A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
CN101283412B (zh) 电一次可编程和一次可擦除熔丝
CN100505458C (zh) 保险丝电路
CN100459069C (zh) 熔丝及其形成方法
KR100450466B1 (ko) Ｍｒａｍ용 판독-/기록 아키텍처
TW201001424A (en) Nonvolatile memory device
US20080157125A1 (en) Transistor based antifuse with integrated heating element
US6798272B2 (en) Shift register for sequential fuse latch operation
EP2089887B1 (en) Read enhancement for memory
CN103943624A (zh) 存储元件、半导体器件和写入方法
US6578157B1 (en) Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
JP2006196159A (ja) 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ
US20080062738A1 (en) Storage element and method for operating a storage element
ATE67892T1 (de) Integrierter halbleiterspeicher.
US6600684B2 (en) Semiconductor storage device
JPH08316427A (ja) 半導体集積回路装置
KR100206611B1 (ko) 집적 반도체 회로를 식별하기 위한 회로구조
US20040090839A1 (en) Monotonic counter using memory cells
CN109658976A (zh) 用于具有分割字线的多次可编程存储器（mtpm）的裕度测试
US7304879B2 (en) Non-volatile memory element capable of storing irreversible complementary data
KR100492900B1 (ko) 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법
KR970051439A (ko) 비트라인에 스트레스전압을 인가하는 반도체 메모리의 테스트회로
JP2004127500A (ja) センス電圧を調整するメモリ記憶装置
Lynch et al. 4896108 Test circuit for measuring specific contact resistivity of self-aligned contacts in integrated circuits
Katanosaka 4897817 Semiconductor memory device with a built-in test circuit
KR20040021487A (ko) 반도체 장치에 대한 정보를 디지털적으로 읽어내기 위한퓨즈 시그너처 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant