KR100492900B1 - 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법 - Google Patents

전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법 Download PDF

Info

Publication number
KR100492900B1
KR100492900B1 KR10-2002-0072000A KR20020072000A KR100492900B1 KR 100492900 B1 KR100492900 B1 KR 100492900B1 KR 20020072000 A KR20020072000 A KR 20020072000A KR 100492900 B1 KR100492900 B1 KR 100492900B1
Authority
KR
South Korea
Prior art keywords
bit lines
bit
word
pmc
voltage
Prior art date
Application number
KR10-2002-0072000A
Other languages
English (en)
Other versions
KR20040043628A (ko
Inventor
김창석
이계남
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0072000A priority Critical patent/KR100492900B1/ko
Publication of KR20040043628A publication Critical patent/KR20040043628A/ko
Application granted granted Critical
Publication of KR100492900B1 publication Critical patent/KR100492900B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

단지 두개의 도선(워드라인 및 비트라인)과 하나의 PMC소자만로 이루어져 유효 셀 사이즈가 적으며, 저전력 소모에 적합한 PMC 메모리 장치가 개시되어 있는 바, 본 발명의 PMC 메모리 장치는, 일방향으로 나란히 배열된 복수의 워드라인; 상기 워드라인과 수직한 방향으로 나란히 배열된 복수의 비트라인; 상기 워드라인들과 비트라인들이 교차하는 지점에서 일측 전극단자가 워드라인에 접속되고 타측 전극단자가 비트라인에 접속된 PMC소자만으로 구성된 복수의 단위셀; 및 읽기 구동시 상기 복수의 비트라인에 실질적으로 동일한 전압을 인가하기 위하여, 선택된 셀에 대응하는 비트라인이 양(+)의 입력단자에 접속되고 비선택된 셀들에 대응하는 비트라인들이 출력단 및 음(-)의 입력단자에 접속된 전압팔로워를 구비한 읽기구동수단을 포함하는 것을 특징으로 한다.

Description

전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리 장치 및 그 구동 방법{PROGRAMMABLE METALLIZATION CELL MEMORY DEVICE WITH VOLTAGE FOLLOWER AND METHOD FOR OPERATING THE SAME}
본 발명은 프로그램 가능한 금속화 셀(PMC: Programmable Metallization Cell, 이하 간단히 'PMC'라 한다)을 저장수단으로 가지는 PMC 메모리 장치에 관한 것으로, 더욱 상세하게는 전압 팔로워를 이용한 PMC 메모리 장치에 관한 것이다.
잘 알려진 바와 같이, 휴대용 컴퓨터 및 통신용 제품들에 사용되는 비휘발성 메모리 소자는 읽기/쓰기의 횟수에 제한이 없어야 하는 바, 플래쉬 메모리 소자는 105∼106 정도의 횟수밖에 읽기/쓰기를 수행하지 못하므로, 그 이상의 읽기/쓰기 횟수를 소화할 수 있는 비휘발성 메모리 소자가 절실히 요구된다.
최근에는 읽기/쓰기 횟수를 1013 이상으로 소화할 수 있는 차세대 비휘발성 메모리 소자로서 PMC 메모리 소자가 연구 개발되고 있으며, 대한민국 공개특허공보 제2000-0016088호에 PMC에 대해 자세히 개시되어 있다.
도 1은 종래의 PMC 메모리 셀 어레이를 나타낸 회로도이다.
도 1을 참조하면, 일방향으로 나란히 복수의 워드라인(WL1∼WL5)이 배열되고, 워드라인(WL1∼WL5) 수직한 방향으로 나란히 복수의 비트라인(BL1∼BL5)이 배열된다. 워드라인(WL1∼WL5)과 비트라인(BL1∼BL5)이 교차하는 지점에 단위셀이 구성되어 복수의 셀이 매트릭스 형상으로 어레이 된다.
단위 셀은 워드라인에 게이트가 접속되고 비트라인에 일측이 접속된 하나의 스위칭 모스트랜지스터(Tr)와, 상기 스위칭트랜지스터와 전압공급단 사이에 접속된 PMC소자(PMC device)로 구성된다.
읽기 구동은 PMC소자의 칼코게나이드 글래스 내 양 전극을 잇는 금속 원자 띠가 형성되어 있는냐에 따른 저항차이에 의해 수행되며, 금속 원자 띠의 형성 및 소멸은 양 전극에 걸어주는 전압 차이에 의해 결정되게 된다.
종래의 PMC 어레이에서는 단위 셀이 하나의 트랜지스터와 하나의 PMC소자로 구성되어 있기 때문에, 유효 셀 사이즈가 크고 따라서 전체적인 셀 어레이의 사이즈가 커지므로, 고집적 비휘발성 메모리 소자에 적용하기에 많은 문제점이 있다.
따라서, 본 발명의 목적은 단지 두개의 도선(워드라인 및 비트라인)과 하나의 PMC소자만로 이루어져 유효 셀 사이즈가 적으며, 저전력 소모에 적합한 PMC 메모리 장치를 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기 본 발명의 PMC 메모리 장치에서 저전력소모로 선택된 셀만의 저항값을 읽을 수 있는 PMC 메모리 장치 구동 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 PMC 장치는, 일방향으로 나란히 배열된 복수의 워드라인; 상기 워드라인과 수직한 방향으로 나란히 배열된 복수의 비트라인; 상기 워드라인들과 비트라인들이 교차하는 지점에서 일측 전극단자가 워드라인에 접속되고 타측 전극단자가 비트라인에 접속된 PMC소자만으로 구성된 복수의 단위셀; 및 읽기 구동시 상기 복수의 비트라인에 실질적으로 동일한 전압을 인가하기 위하여, 선택된 셀에 대응하는 비트라인이 양(+)의 입력단자에 접속되고 비선택된 셀들에 대응하는 비트라인들이 출력단 및 음(-)의 입력단자에 접속된 전압팔로워를 구비한 읽기구동수단을 포함하는 것을 특징으로 한다.
또한 본 발명은 본 발명의 PMC 메모리 장치의 구동 방법에 있어서, 선택된 셀에 대응하는 워드라인에 제1전압을 인가하고 비선택된 셀들에 대응하는 워드라인들을 플로팅시키는 단계; 선택된 셀에 대응하는 비트라인에 전류원을 통해 전류를 인가하는 단계; 상기 전압팔로워를 통해 상기 셀 어레이의 모든 비트라인들에 실질적으로 유사한 제2전압을 인가하는 단계; 및 상기 선택된 셀의 PMC소자로부터 저항값을 센싱하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 비휘발성 PMC 메모리의 셀 어레이를 보여주는 회로도이다.
도 2를 참조하면, 일방향으로 나란히 복수의 워드라인(WL1∼WL3)이 배열되고, 워드라인(WL1∼WL3) 수직한 방향으로 나란히 복수의 비트라인(BL1∼BL3)이 배열된다. 워드라인(WL1∼WL3)과 비트라인(BL1∼BL3)이 교차하는 지점에 단위셀이 구성되어 복수의 셀이 매트릭스 형상으로 어레이 된다. 단위 셀은 일측 전극단자가 워드라인에 접속되고 타측 전극단자가 비트라인에 접속된 하나의 PMC소자(120)만으로 구성된다.
이와 같이, 본 발명의 메모리 셀 어레이는 스위칭 트랜지스터 없이 PMC소자 만으로 구성된다.
한편, 선택된 셀의 데이타(저항값)를 읽기 위해서는 선택된 워드라인(WL2)과 비트라인(BL2)을 제외한 모든 워드라인 및 비트라인을 통해 흘러들어오는 전류를 막아 인접셀로부터의 간섭을 없애야 한다.
쉬운 접근 방법으로는 선택된 셀의 워드라인(WL2)과 선택되지 않은 셀들의 모든 비트라인들에 모두 같은 전압을 가하여 선택된 셀을 통하여 흐르는 전류를 센싱하는 방법이 있으나, 전력소모가 많게 된다.
따라서, 본 발명에서는 차동증폭기(OP 앰프)를 이용한 전압팔로워를 구성하여 이러한 점을 해결한다.
즉, 읽기 구동 장치는 복수의 비트라인에 실질적으로 동일한 전압을 인가하기 위하여, 선택된 셀("B")에 대응하는 비트라인이 양(+)의 입력단자에 접속되고 비선택된 셀들에 대응하는 비트라인들이 출력단 및 음(-)의 입력단자에 접속된 전압팔로워(220)를 구비하게 된다. 아울러, 읽기 구동장치는 선택된 셀에 대응하는 비트라인에 전류를 공급하기 위한 전류원(210)과, 상기 선택된 셀에 대응하는 비트라인에 연결되어 데이터를 센싱하기 위한 센스앰프(S/A)를 구비한다.
워드라인 WL2와 비트라인 BL2에 의해 직접 연결된 PMC소자를 선택하여 그 저항값을 읽어내고자 할때 그 구동 방법을 살펴본다.
워드라인 WL2에는 접지전압을 인가하고, 나머지 워드라인들 WL1, WL3은 플로팅시킨다.
비트라인 BL2는 센스앰프(S/A)에 연결되며 전류원(210)으로부터 일정 전류를 공급한다. 동시에 비트라인 BL2는 전압팔로워(220)의 양(+) 입력단자에 연결시킨다.
나머지 모든 비트라인 BL1, BL3는 전압팔로워(220)의 음(-)의 입력단자 및 출력단자에 공통 연결시킨다.
이에 의해 모든 비트라인에는 실질적으로 동일한 전압이 유기된다.
따라서, 플로팅되어 있지 않은 워드라인 WL2와 비트라인 BL2에 의해 선택된 PMC소자에는 금속원자띠가 형성되고 그 저항값을 읽어내므로써 읽기 구동이 수행되게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명의 PMC 메모리 장치는 단지 두개의 도선(워드라인 및 비트라인)과 하나의 PMC소자만로 메모리 셀이 구성되므로, 전체적인 유효 셀 사이즈가 적으며, 전압팔로워를 이용하므로 저전력 소모가 가능하다.
도 1은 종래기술에 따른 PMC 메모리의 셀 어레이를 도시한 회로도.
도 2는 본 발명에 따른 PMC 메모리 장치를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
120 : PMC 소자
210 : 전류원
220 : 전압팔로워

Claims (4)

  1. 일방향으로 나란히 배열된 복수의 워드라인;
    상기 워드라인과 수직한 방향으로 나란히 배열된 복수의 비트라인;
    상기 워드라인들과 비트라인들이 교차하는 지점에서 일측 전극단자가 워드라인에 접속되고 타측 전극단자가 비트라인에 접속된 PMC소자만으로 구성된 복수의 단위셀; 및
    읽기 구동시 상기 복수의 비트라인에 실질적으로 동일한 전압을 인가하기 위하여, 선택된 셀에 대응하는 비트라인이 양(+)의 입력단자에 접속되고 비선택된 셀들에 대응하는 비트라인들이 출력단 및 음(-)의 입력단자에 접속된 전압팔로워를 구비한 읽기구동수단
    을 포함하는 프로그램 가능한 금속화 셀 메모리 장치.
  2. 제1항에 있어서,
    상기 읽기구동수단은,
    상기 전압팔로워;
    선택된 셀에 대응하는 비트라인에 전류를 공급하기 위한 전류원; 및
    상기 선택된 셀에 대응하는 비트라인에 연결되어 데이터를 센싱하기 위한 센스앰프
    를 포함하는 것을 특징으로 하는 프로그램 가능한 금속화 셀 메모리 장치.
  3. 일방향으로 나란히 배열된 복수의 워드라인;
    상기 워드라인과 수직한 방향으로 나란히 배열된 복수의 비트라인;
    상기 워드라인들과 비트라인들이 교차하는 지점에서 일측 전극단자가 워드라인에 접속되고 타측 전극단자가 비트라인에 접속된 PMC소자만으로 구성된 복수의 단위셀; 및
    읽기 구동시 상기 복수의 비트라인에 실질적으로 동일한 전압을 인가하기 위하여, 선택된 셀에 대응하는 비트라인이 양(+)의 입력단자에 접속되고 비선택된 셀들에 대응하는 비트라인들이 출력단 및 음(-)의 입력단자에 접속된 전압팔로워를 구비한 읽기구동수단을 포함하는 프로그램 가능한 금속화 셀 메모리 장치의 구동 방법에 있어서,
    선택된 셀에 대응하는 워드라인에 제1전압을 인가하고 비선택된 셀들에 대응하는 워드라인들을 플로팅시키는 단계;
    선택된 셀에 대응하는 비트라인에 전류원을 통해 전류를 인가하는 단계;
    상기 전압팔로워를 통해 상기 셀 어레이의 모든 비트라인들에 실질적으로 유사한 제2전압을 인가하는 단계; 및
    상기 선택된 셀의 PMC소자로부터 저항값을 센싱하는 단계
    를 포함하여 이루어지는 것을 특징으로 하는 구동 방법.
  4. 제3항에 있어서,
    상기 제1전압은 접지전압임을 특징으로 하는 구동 방법.
KR10-2002-0072000A 2002-11-19 2002-11-19 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법 KR100492900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072000A KR100492900B1 (ko) 2002-11-19 2002-11-19 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072000A KR100492900B1 (ko) 2002-11-19 2002-11-19 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20040043628A KR20040043628A (ko) 2004-05-24
KR100492900B1 true KR100492900B1 (ko) 2005-06-02

Family

ID=37340068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0072000A KR100492900B1 (ko) 2002-11-19 2002-11-19 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100492900B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531863B2 (en) * 2005-05-20 2013-09-10 Adesto Technologies Corporation Method for operating an integrated circuit having a resistivity changing memory cell

Also Published As

Publication number Publication date
KR20040043628A (ko) 2004-05-24

Similar Documents

Publication Publication Date Title
KR100559716B1 (ko) 낸드 플래시 메모리 소자 및 이의 독출 방법
US7355903B2 (en) Semiconductor device including memory cells and current limiter
KR950004284A (ko) 반도체 집적회로
KR100314491B1 (ko) 반도체 기억 장치
US20160267978A1 (en) Memory Devices and Memory Operational Methods
KR960012006A (ko) 계층화된 내부전위에 응답하여 동작하는 반도체 기억장치
US20080008019A1 (en) High Speed Read-Only Memory
CN1679111B (zh) 同时向存储矩阵中的多个行进行写入的装置
KR950020749A (ko) 반도체 불휘발성 기억장치
KR960005620A (ko) 비휘발성 메모리
US7355879B2 (en) Semiconductor integrated circuit, operating method thereof, and IC card including the circuit
KR970008166A (ko) 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터 시스템
KR100854908B1 (ko) 반도체 메모리 소자의 셀 어레이 및 이의 동작 방법
KR100639827B1 (ko) Ｅｅｐｒｏｍ 응용을 위한 1 트랜지스터 셀
EP0441409A2 (en) Nonvolatile semiconductor memory device
US7212438B2 (en) Semiconductor device and method of operating a semiconductor device
KR950020746A (ko) 바이어스 제어 회로를 갖는 반도체 메모리 디바이스
JP2005203742A (ja) リードオンリーメモリでのカップリング現象を防止するためのビットセルアレイ
US9530495B1 (en) Resistive switching memory having a resistor, diode, and switch memory cell
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR920006990A (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법
KR100492900B1 (ko) 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법
JP2009245527A (ja) 半導体記憶装置
KR0172335B1 (ko) 반도체 메모리 장치의 가상접지전압 생성방법 및 그 회로
KR100377183B1 (ko) 단일 트랜지스터 강유전체 메모리 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee