KR920006990A - 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법 - Google Patents

전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법 Download PDF

Info

Publication number
KR920006990A
KR920006990A KR1019900014829A KR900014829A KR920006990A KR 920006990 A KR920006990 A KR 920006990A KR 1019900014829 A KR1019900014829 A KR 1019900014829A KR 900014829 A KR900014829 A KR 900014829A KR 920006990 A KR920006990 A KR 920006990A
Authority
KR
South Korea
Prior art keywords
program
output
high voltage
voltage
gate
Prior art date
Application number
KR1019900014829A
Other languages
English (en)
Other versions
KR940005694B1 (ko
Inventor
이웅두
김진기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900014829A priority Critical patent/KR940005694B1/ko
Priority to US07/681,716 priority patent/US5204839A/en
Priority to JP9991891A priority patent/JPH0766678B2/ja
Publication of KR920006990A publication Critical patent/KR920006990A/ko
Application granted granted Critical
Publication of KR940005694B1 publication Critical patent/KR940005694B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

내용 없음

Description

최적화회로 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 회로구성도.

Claims (26)

  1. 복수개의 워드라인 및 비트라인에 접속된 복수개의 메모리스트링으로 구성되고 하나의 메모리스트링이 하나의 스트링선택트랜지스터와 소정 갯수의 메모리셀과 하나의 접지선택트랜지스터로 이루어진 메모리셀어레이(100)와, 상기 복수개의 워드라인에 연결된 로우디코더(500)와, 데이터버스(810)및 데이터입출력버퍼(800)를 구비하는 전기적으로 소거 및 프로그램이 가능한 반도체메모리장치에 있어서, 소정레벨의 제1고전압(201)을 입력하고 소정의 펌핑클럭(202)에 응답하여 고레벨의 전압을 상기 비트라인에 공급하는 제1고전압펌핑회로(216)와 래치회로(212)와 상기 래치회로(212)의 출력노드 및 상기 비트라인사이에 연결된 전달수단(214)으로 구성된 프로그램전압발생수단(200)과, 소정레벨의 제2고전압(203)을 입력하고 컬럼어드레스신호와 프로그램신호(111)에 응답하는 컬럼디코더(400)와, 상기 데이터버스 (810)와 복수개의 비트라인사이에 각각 채널이 연결되고 상기 컬럼디코더(400)의 출력신호를 게이트로 각각 받는 복수개의 컬럼선택트랜지스터(401,402)와, 상기 데이터입출력 소정레벨이 제2고전압을 상기 데이터버스로 출력하는 버퍼(800)와 데이터버스(810)사이에 연결되고 프로그램신호의 상태에 따라 상기 데이터입출력버퍼의 출력 또는 프로그램방지전압발생수단(300)으로 구성됨을 특징으로하는 프로그램최적화회로.
  2. 제1항에 있어서, 상기 프로그램전압발생수단(200)의 제1고전압펌핑회로(216)가 일전극으로 펌핌클럭을 인가받는 캐패시터(205)와, 상기 캐패시터(205)의 타전극에 드레인 및 게이트가 접속된 제1절연게이트 트랜지스터(206)와, 상기 제1절연게이트 트랜지스터(206)의 소오스와 접속된 제2전압노드(215)와, 상기 제2전압노드(215)및 제1절연게이트 트랜지스터(206)의 게이트에 각각 게이트 및 소오스가 접속되고 제1고전압(201)에 드레인이접속된 제2절연게이트 트랜지스터(207)와, 상기 제2전압노드 (215) 및 제1고전압(201)에 각각 게이트 및 드레인이접속되고 상기 하나의비트라인(250)에 소오스가 접속된 제3절연게이트 트랜지스터(208)와, 상기 제2전압노드(215) 및 전원전압단에 각각 드렌인 및 게이트가 접속되고 상기 래치회로(212)의 출력단과 연결된 제1전압노드(213)에 소오스가 접속된 제4절연게이트 트랜지스터(209)로 구성되고, 상기 전달수단(214)이 상기 제1전압노드(213)와 하나의 비트라인 사이에 채널이 연결되고 프로그램신호에 따르는 소정의 비트라인선택신호(204)에 게이트가 접속된 절연게이트 트랜지스터(214)로 되어 있음을 특징으로 하는 프로그램최적화회로.
  3. 제2항에 있어서, 상기 비트라인과 접지전압단사이에 채널이 연결되고 소정의 방전신호(251)에 게이트가 접속된 방전수단이 구비되어 있음을 특징으로 하는 프로그램최저화회로.
  4. 제1항에 있어서, 상기 컬럼디코더(400)가 입력된 컬럼어드레스 신호와 상기 제2고전압(203)을 선택적으로 출력하는 수단(402,403,404)을 구비하고, 사이 수단(402,403,404)이 프로그램신호(111)에 의해 제어됨을 특징으로 하는 프로그램최적화회로
  5. 제1항에 있어서, 상기 프로그램방지전압발생수단(300)이 사이 데이타입출력버퍼(800)의 출려과 프로그램신호(111)을 입력하는 데이터게이팅 수단(600)과, 상기 제2고전압(203)과 상기 데이터게이팅수단(600)의 출력을 입력하고 소정의 펌핑클럭에 응답하여 상기 프로그램신호가 인에이블되어 있는 동안 상기 제2 고전압 (203)을 출력하는 제2고전압펌핑회로(320)와, 상기 제2고전압펌핑회로(320)의 출력에 게이트가 접속되고 상기 제2고전압에 드레인이 접속된 제1출력트랜지스터(301)와, 상기 데이터게이팅수단(600)의 반전된 출력에 게이트가 접속되고 상기 제1출력트랜지스터(301)의 소오스와 접지전압단사이에 채널이 연결된 제2출력트랜지스터(303)와, 상기 제1및 제2출력트랜지스터(301)(303)사이에 위치한 출력단 (310)으로 구성된 특징으로 하는 프로그램최적화회로.
  6. 제1항, 제2항, 제4항 및 제5항에 있어서, 상기 제1 고전압(210)의 레벨이 15~20V이며, 상기 제2고전압(203)의 레벨이 5-10V임을 특징으로 하는 프로그램최적화 회로.
  7. 제1항에 있어서, 상기 메모리셀어레이(100)의 메모리스트링내에 각각 있는 접지선택트랜지스터(104, 108)의 공통소오스라인(109)과 접지전압단사이에 채널이 연결되고 프로그램신호(111)에 게이트가 접속된 접지연결수단(110)이 구비되어 있음을 특징으로 하는 프로그램최적화회로.
  8. 복수개의 워드라인 및 비트라인에 접속된 복수개의 메모리스트링으로 구성되고 상기 하나의 메노리스트링이 하나의 스트링선택트랜지스터와 소정 갯수의 메모리셀과 접지선택트랜지스터로 이루어진 메모리셀어레이와, 데이터 버스를 가지는 전기적으로 소거 및 프로그램이 가능한 반도체메모리장치에 있어서, 소정레벨의 제1고전압을 입력하고 소정의 펌핑클럭에 응다하여 고레벨의 전압을 상기 비트라인에 공급하는 제1고전압펌핑회로와 래치회로와 상기 래치회로의 출력노드 및 상기 비트라인사이에 연결된 전달수단으로 구성된 프로그램전압발생수단과, 상기 복수개의 비트라인과 복수개의 접지전압단자사이에 각각 채널이 연결되고 소정의 방전신호에 게이트가 접속된 방전수단과, 상기 메모리스트링이 각 접지선택트랜지스터의 공통소오스라인의 접지전압단자사이에 채널이 연결되고 프로그램신호에 게이트가 접속된 접지연결수단과, 소정레벨의 제2고전압을 입력하고 컬럼어드레스신호와 프로그램신호에 응답하는 컬럼디코더와, 상기 복수개의 비트라인과 데이터브사이에 채널이 연결되고 상기 컬럼디코더의 출력신호에 게이트가 각각 연결된 복수개의 컬럼선택트랜지스터와, 외부에서 들어오는 데이터를입력하고 상기 프로그램신호의 상태에 의해 제어되는 데이터게이팅수단과, 상기 데이터게이팅수단과 데이터버스사이에 위치하고 상기 제2고전압을 입력하여 상기 데이터게이팅수단의 출력상태에 따라 상기 제2전압 또는 상기외부에서 들어오는 데이터를 상기 데이터버스로 출력하는 프로그램방지 전압발생수단으로 구성됨을 특징으로하는 프로그램최적화 회로.
  9. 제8항에 있어서, 상기 프로그램발생수단과 제1고전압펌핑회로가 일전극으로 펌핑클럭을 인가받는 캐패시터와, 상기 캐패시터의 타전극에 드레인 및 게이트가 접속된 제1절연게이트 트랜지스터와, 상기 제1절연게이트 트랜지스터의 소오스와 접속된 제2전압노드와, 상기 제2전압노드 및 제1절연게이트 트랜지스터의 게이트에 각각 게이트 및 소오스가 접속되고 상기 제1고전압에 드레인이 접속된 제2절연게이트 트랜지스터와, 상기 제2전압노드 및 제1고전압에 각각 게이트 및 드레인이 접속되고 상기 하나의 비트라인에 소오스가 접속된 제3절연게이트 트랜지스터와, 상기 제2전압노드 및 전원전압단에 각각 드레인 및 게이트가 접속되고 상기 래치회로의 출력단과 연결된 전압노드에 소오스가 접속된 제4절연게이트 트랜지스터로 구성되고, 상기 전달수단이 상기 제1전압노드와 하나의 비트라인사이에 채널이 연결되고 상기 프로그램 신호에 의해 제어되는 비트라인 선택신호에 게이트가 접속된 절연 게이트 전계효과트래지스터로 되어 있음을 특징으로하는 프로그램최적화회로.
  10. 제8항에 있어서, 상기 컬럼디코더가 입력된 컬럼어드레스신호와 상기 제2고전압을 선택적으로 출력하는 수단을 구비하고, 상기 수단이 프로그램신호에 의해 제어 됨을 특징으로 하는 프로그램최적화회로.
  11. 제8항에 있어서, 상기 프로그램방지전압발생수단이 상기 제2고전압과 상기 데이터게이팅수단의 출력을 입력하고 소정의 펌핑클럭에 응답하여 상기 프로그램신호가 인에이블되어 있는동안 상기 제2고전압을 출력하는 제2고전압펌핑 회로와, 상기 제2고전압펌핑회로의 출력에 게이트가 접속되고 상기 제2고전압에 드레인이 접속된 제1출력트랜지스터와, 상기 데이터게이팅수단의반전된 출력신호에 게이트 접속되고 상기 제1출력트랜지스터의 소오스 및 접지전압단 사이에 채널이연결된 제2출력 트랜지스터와, 상기 제1및 제2출력트랜지스터 사이에 위치하여 상기 데이터버스가 접속된 출력단으로 구성됨을 특징으로하는 프로그램최적화회로.
  12. 제8항, 제9항, 제10항 또는 제11항에 있어서, 상기 제1고전압의 레벨이 15-20V이고, 상기 제2고전압의 레벨이 5-10V임을 특징으로 하는 프로그램최적화회로.
  13. 전기적으로소거 및 프로그램이 가능한 반도체메노리장치에 있어서, 복수개의 워드라인 및 비트라인과, 상기 복수개의 워드라인 및 비트라인에 접속된 복수개의 메모리스트링으로 구성도고 상기 하나의 메모리스트링이 하나나의 스트링선택트랜지스터와 소정갯수의 메모리셀과 하나의 접지선택 트랜지스터로 이루어진 메노리셀어레이와, 상기 복수개의 워드라인에 연결된 로우디코더와, 데이터버스 및 데이터 입출력버퍼와, 소정레벨의 제2고전압을 입력하고 컬럼어드레스신호와 프로그램신호에 응답은 컬럼디코더와, 상기 데이터버스와 복수개의 비트라인사이에 각각 채널이 연결되고 상기 컬럼디코더의 출력신호에 게이트가 각각 연결된 복수개의 컬럼선택트랜지스터스터와, 소정레벨의 제1고전압을 입력하고 소정의 펌핑클럭에 응답하여 고정레벨의 전압을 상기 비트라인으로 공급하는 제1고전압펌핑회로와 래치회로와 상기 래치회로의 출력노드 및 상기 비트라인사이에 연결된 전달수단으로 구성된 프로그램전압발생수단과, 상기 복수개의 비트라인과 정지전압단자사이에 각각 채널이 연결되고 소정의 방전신호에 게이트가 접속된 방전수단과, 상기 메모리스트링의 각 접지선택트랜지스터의 공통소오스라인과 접지전압단사이에 채널이 연결되고 프로그램신호에 게이트가 접속된 접지연결 수단과, 상기 데이터출력버퍼의 출력과 상기 프로그램신호를 입력하는 데이터게이팅수단과, 상기 데이터게이팅수단과 데이터버스사이에 위치하고 상기 제2고전압을 입력하여 상기 데이터게이팅수단의 출력상태에 따라 상기 제2고전압 또는 상기 데이터입출력버퍼의 출력데이터를 상기 데이터버스로 출력하는 프로그램 방지전압발생수단으로 구성됨을 특징으로 하는 전기적으로 소거 및 프로그램이 가능한 반도체메모리 장치.
  14. 제13항에 있어서, 상기 프로그램전압발생수단의 제1고전압펌핑회로가 일전극으로 펌핑클럭을 인가받는 캐피시터와, 상기 캐패시터의 타전극에 드레인 및 게이트가 접속된 제1절연게이트 트랜지스터와, 상기 제1절연게이트의 소오스와 접속된 제2전압노드와, 상기 제2전압노드 및 제1절연게이트 트랜지스터의 게이트에 각각 게이트 및 소오스가 접속되고 상기 제1고전압에 드레인이 접속된 제2절연게이트 트랜지스터와, 상기 제2전압노드 및 제1고전압에 각각 게이트 및 드레인이 접속되고 상기 하나의 비트라인에 소오스가 접속된 제3절연게이트 트랜지스터와 상기 제2전압노드 및 전원 전압단에 드레인 및 게이트가 접속되고 상기 래치회로의 출력단과 연결된 제1전압노드에 소오스가 접속된 제4절연게이트 트랜지스터로 구성되고, 상기 전달수단이 상기 전압노드와 하나의 비트라인 사이에 채널이 연결되고 프로그램 신호에 의해 제어되는 비트라인 선택신호에 게이트가 접속된 절연게이트 트랜지스터로 되어 있음을 특징으로 하는 전기적으로 소거 및 프로그램이 가능한 반도체메모리장치.
  15. 제13항에 있어서, 상기 컬럼디코더가 입력된 컬럼드레스신호와 상기 제2고전압을 선택적으로 출력하는 수단을 구비하고, 상기 수단이 프로그램신호에 의해 제어됨을 특징으로 하는 전기적으로 소거 및 프로그램이 가능한 반도체메모리장치.
  16. 제13항에 있어서, 상기 프로그램방지전압발생수단이 상기 제2고전압과 상기 데이터게이팅수단의 출력을 입력하고 소정의 펌핑클럭에 응답하여 상기 프로그램신호가 인에이블되어 있는 동안 상기 제2고전압을 출력하는 제2고전압펌핑회로와, 상기 제2고전압펌핑회로의 출력에 게이트가 접속되고 상기 제2고전압에 드레인이 접속된 제1출력트랜지스터와, 상기 외부의 데이터신호의 반전된 신호에 게이트가 접속되고 상기 제1출력트랜지스터의 소오스 및 접지전압단 사이에 채널이 연결된 제2출력트랜지스터와, 상기 제1및 제2출력트랜지스터 사이에 위치하여 상기 데이터버스와 접속된 출력단으로 구성됨을 특징으로 하는 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치.
  17. 제13항, 제14항, 제15항 또는 제16항에 있어서, 상기 제1고전압의 레벨이 15-20V이며, 상기 제2고전압의 레벨이 5-10V임을 특징으로 하는 전기적으로 소거 및 프로그램이 가능한 반도체 메모리 장치.
  18. 복수개의 워드라인 및 비트라인에 연결된 복수개의 메모리셀을 가지는 메모리셀어레이와, 상기 복수개의 워드라인에 연결된 로우디코더와, 컬럼어드레스신호를 입력하는 컬럼디코더와, 데이터 입출력 라인과 데이터버스 및 데이터 입출력버퍼와, 상기 데이터버스와 복수개의 비트라인사이에 각각 채널이 연결되고 상기 컬럼디코더의 출력신호를 게이트로 각각 받는 복수개의 컬럼선택 트랜지스터를 구비하는 전기적으로 소거 및 프로그램이 가능한 반도체 메모리 장치에 있어서, 소정 레벨의 제1고전압을 입력하고 소정의 펌핌클럭에 응답하여 고레벨의 전압을 상기 비트라인에 공급하는 제1고전압펌핑회로와 래치회로와 상기 래치회로와 상기 비트라인사이에 연결되어 프로그램신호에 따르는 비트라인선택신호에 의해 제어되는 전달수단으로 구성된 프로그램 전압 발생수단을 각각의 비트라인에 연결하고, 상기 프로그램 신호의 상태에 따라 소정레벨의 제2고전압을 펌핑하여 출력하는 프로그램 방지 전압 발생수단을 상기 데이터 입출력 라인과 데이터 입출력 버퍼 사이에 연결하여, 상기 프로그램신호가 디스에이블되어 있는 동안에는 상기 데이터입출력버퍼의 유효한 데이터를 상기 데이터게이팅수단과 프로그램방지전압발생수단, 컬럼선택트랜지스터 및 비트라인과 상기 전달수단을 통하여 상기 래치회로에 기억시키는제1과정과, 상기 프로그램신호가 인에이블되어 있는 동안에 상기 전달수단을 통하여 상기 래치회로에 기억시키는 제1과정과, 상기 프로그램신호가 인에이블되어 있는 동안에 사기 전달수단을 차단하고 상기 제1고전압을 선택된 비트라인 및 스트링 선택트랜지스터의 게이트로 공급함과 동시에 상기 컬럼디코더의 제2고전출력과 상기 제2고전압펌핑 회로의 출력을 비선택된 비트라인과 연결된 컬럼선택 트랜지스터의 게이트 및 채널에 각각 공급하는 제2과정이 순차적으로 이루어짐을 특징으로 하는 프로그램최적화방법.
  19. 제18항에 있어서, 상기 컬럼 디코더가 상기 프로그램 신호의 상태에 따라 컬럼 어드레스 신호와 제2고전압을 선택적으로 출력함으로 특징으로 하는 프로그램최적화방법.
  20. 제18항에 있어서, 상기 제1전압펌핑회로가 상기 래치회로의 출력단에 따라 동작함을 특징으로 하는 프로그램 최적화방법.
  21. 제18항에 있어서, 상기 프로그램 방지 전압 발생수단과 데이터 입출력 버퍼 사이에 데이터 입출력 버퍼의 출력과 상기 프로그램 신호를 입력하는 데이터게이팅 수단을 연결하고, 상기 데이터 게이팅 수단이 제2과정에서 입력데이터를 디스에이블 시킴을 특징으로 하는 프로그램 최적화방법
  22. 제18항에 있어서, 상기 제1및 제2고전압의 레벨이 제2과정에서 각각 15-20V 및 5-10V임을 특징으로 하는 프로그램최적화방법.
  23. 복수개의 워드라인 및 비트라인에 연결된 복수개의 메모리스트링으로 구성하고 상기 하나의 메모리스트링이 하나의 스트링선택트랜지스터와 소정갯수의 메모리셀과 하나의 정지선택 트랜지스터로 이루어진 메모리셀어레이와, 상기 워드라인에 연결된 로우디코더와, 컬럼어드레스신호를 입력하는 컬럼디코더와, 데이터 입출력 라인과, 데이타 버스 및 데이터입출력버퍼와, 상기 데이터버스와 복수개의 비트라인사이에 각각 채널이 연결되고 상기 컬럼디코더의 출력신호를 게이트로 각각 받는 복수개의 컬럼선택트랜지스터를 구비하는 전기적으로 소거및 프로그램이 가능한 반도체메모리장치의 프로그램최적화방법에 있어서, 소정레벨의 제1고전압을 입력하고 소정의 펌핑클럭에 응답하여 고레벨의 전압을 상기 비트라인에 공급하는 제1고전암펌핑회로와 래치회로와 상기래치회로와 상기 비트라인사이에 연결된 프로그램신호에 따르는 비트라인선택신호에 의해 제어되는 전달수단으로 구성된 프로그램전압 발생수단을 각각의 비트라인에 연결하고, 상기 프로그램 신호의 상태에 따라 소정레벨의 제2고전압을 펌핑하여 출력하는 프로그램 방지 전압 발생수단을 상기 데이터 입출력 라인과 데이터 입출력 버퍼사이에 연결하고, 프로그램신호에 게이트가 접속된 접지연결수단을 구비하고, 프로그램신호의 제어에 의해 선택적으로 출력하는 수단을 구비하여, 상기 프로그램신호가 디스에이블되어 있는 동안에 상기 데이터입출력 버퍼로부터 들어오는 데이터를 상기 프로그램방지전압발생수단과 데이티버스, 컬럼선택트랜지스터 빛 비트라인과 상기전달수단을 통하여 상기 래치회로에 기억시키는 데이터래치과정과, 상기 프로그램신호가 디스에이블되어 있는동안 상기 방전수단과 접지연결수단을 번온시키고 상기 전달수단을 턴오프시킨 다음 메모리셀어레이의 선택된메모리셀에 기억된 정보를 지우는 소거과정과, 상기 프로그램신호가 인에이블되어 있는 동안에는 상기 제1고전압을 선택된 비트라인과 스트링선택 트랜지스터의 게이트로 공급함과 동시에 상기 컬럼디코더의 제2고전압출력과 상기 제2고전압펌핑회로의 출력을 비선택된 비트라인과 연결된 컬럼선택 트랜지스터의 게이트 및 채널에 각각 공급하는 프로그램 및 프로그램방지과정이 연속적으로 이루어짐을 특징으로 하는 프로그램최적화방법.
  24. 제23항에 있어서, 상기 컬럼 디코더가 상기 프로그램 신호의 상태에 따라 컬럼어드레스 신호와 제2고전압을 선택적으로 출력함을 특징으로 하는 프로그램최적화방법.
  25. 제23항에 있어서, 상기 제1고전압 펌핑회로가 상기 래치회로의 출력단에 따라 동작함을 특징으로 하는 프로그램최적화방법.
  26. 제23항에 있어서, 상기 프로그램 방지 전압 발생수단과 데이터 입출력 버퍼사이에 데이터 입출력 버퍼의 출력과 상기 프로그램 신호를 입력하는 데이터 게이팅 수단을 연결하고, 상기 데이터 게이팅 수단이 상기 프로그램 및 프로그램 방지 과정에서 입력데이터를 디스에이블시킴을 특징으로 하는 프로그램최적화방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900014829A 1990-09-19 1990-09-19 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법 KR940005694B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900014829A KR940005694B1 (ko) 1990-09-19 1990-09-19 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법
US07/681,716 US5204839A (en) 1990-09-19 1991-04-08 Program optimizing circuit and method for an electrically erasable and programmable semiconductor memory device
JP9991891A JPH0766678B2 (ja) 1990-09-19 1991-05-01 電気的に消去及びプログラム可能な半導体メモリ装置のプログラム最適化回路及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900014829A KR940005694B1 (ko) 1990-09-19 1990-09-19 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법

Publications (2)

Publication Number Publication Date
KR920006990A true KR920006990A (ko) 1992-04-28
KR940005694B1 KR940005694B1 (ko) 1994-06-22

Family

ID=19303775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014829A KR940005694B1 (ko) 1990-09-19 1990-09-19 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법

Country Status (3)

Country Link
US (1) US5204839A (ko)
JP (1) JPH0766678B2 (ko)
KR (1) KR940005694B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003347B1 (ko) * 1991-09-24 1995-04-10 가부시키가이샤 도시바 불휘발성 반도체 기억장치
KR960006722B1 (ko) * 1993-03-12 1996-05-22 삼성전자주식회사 낸드형 쎌구조를 가지는 불휘발성 반도체집적회로
KR0170714B1 (ko) * 1995-12-20 1999-03-30 김광호 낸드형 플래쉬 메모리 소자 및 그 구동방법
KR100252253B1 (ko) * 1997-01-04 2000-05-01 윤종용 전기 소거식 프로그램어블 롬
JP3214395B2 (ja) * 1997-05-20 2001-10-02 日本電気株式会社 不揮発性半導体記憶装置
US5978266A (en) * 1998-02-17 1999-11-02 Advanced Micro Devices, Inc. Array VSS biasing for NAND array programming reliability
DE69932703T2 (de) * 1999-04-21 2007-09-06 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Differenzierung von Programmier- und Löschspannung in nichtflüchtigem Speicher und Herstellungsverfahren hierfür
JP2003123493A (ja) * 2001-10-12 2003-04-25 Fujitsu Ltd ソース電位を制御してプログラム動作を最適化した不揮発性メモリ
US7016233B2 (en) * 2004-05-17 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Wordline decoder and memory device
US8619471B2 (en) 2011-07-27 2013-12-31 Micron Technology, Inc. Apparatuses and methods including memory array data line selection
US11115022B2 (en) * 2015-05-07 2021-09-07 Northwestern University System and method for integrated circuit usage tracking circuit with fast tracking time for hardware security and re-configurability

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035760B2 (ja) * 1980-12-18 1985-08-16 富士通株式会社 半導体記憶装置
US4918663A (en) * 1987-09-16 1990-04-17 Motorola, Inc. Latch-up control for a CMOS memory with a pumped well
US5103425A (en) * 1991-03-11 1992-04-07 Motorola, Inc. Zener regulated programming circuit for a nonvolatile memory

Also Published As

Publication number Publication date
JPH06302195A (ja) 1994-10-28
US5204839A (en) 1993-04-20
JPH0766678B2 (ja) 1995-07-19
KR940005694B1 (ko) 1994-06-22

Similar Documents

Publication Publication Date Title
US4153933A (en) Single chip MOS computer with expandable memory
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR920006978A (ko) 순차 래치형 행 라인 리피터를 가진 반도체 메모리
KR920005161A (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거최적화회로 및 방법
KR920006990A (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 프로그램 최적화회로 및 방법
JP2007535198A (ja) フラッシュ／ダイナミックランダムアクセスメモリフィールドプログラマブルゲートアレイ
JP4083908B2 (ja) マルチ−ビットデータを貯蔵するための半導体メモリ装置
KR950020704A (ko) 반도체 메모리 장치
KR20040012241A (ko) 리드 전용 메모리 셀, 이 셀의 프로그램 방법, 이 셀의레이아웃 방법, 및 이 셀을 구비한 리드 전용 메모리 장치
KR20100013960A (ko) 플래시 소자의 소거 동작 방법
JPS6118833B2 (ko)
CN101536107B (zh) 共享存储器阵列p-阱的低电压列解码器
JPS5931744B2 (ja) Ｍｏｓデジタルコンピユ−タ
JPS6059599A (ja) 不揮発性半導体メモリ
US4011549A (en) Select line hold down circuit for MOS memory decoder
US4788460A (en) Circuit arrangement of sense amplifier for rapid evaluation of logic state
US7110296B2 (en) Flash memory device capable of improving a data loading speed
KR970008199A (ko) 불휘발성 반도체 메모리의 기준 비트라인 셀
US6438018B1 (en) Via code Mask ROM
KR100267132B1 (ko) 반도체 기억장치
EP0268288A2 (en) Semiconductor memory device
KR970060212A (ko) 반도체 메모리 장치
KR910005309A (ko) 반도체 메모리장치
WO2006138003A1 (en) Memory data access scheme
KR100492900B1 (ko) 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee