CN106997782B - 一种efuse烧写方法及烧写电路 - Google Patents

一种efuse烧写方法及烧写电路 Download PDF

Info

Publication number
CN106997782B
CN106997782B CN201710187627.6A CN201710187627A CN106997782B CN 106997782 B CN106997782 B CN 106997782B CN 201710187627 A CN201710187627 A CN 201710187627A CN 106997782 B CN106997782 B CN 106997782B
Authority
CN
China
Prior art keywords
efuse
programming
circuit
operational amplifier
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710187627.6A
Other languages
English (en)
Other versions
CN106997782A (zh
Inventor
武建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710187627.6A priority Critical patent/CN106997782B/zh
Publication of CN106997782A publication Critical patent/CN106997782A/zh
Application granted granted Critical
Publication of CN106997782B publication Critical patent/CN106997782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Abstract

本发明提供了一种EFUSE烧写方法及烧写电路，采用一恒流源与地址向量组合产生一恒流脉冲；通过对EFUSE IP进行校正，并且确定全地址范围内EFUSE bit的扫描电流值；通过选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。本发明通过恒流脉冲对EFUSE进行烧写，通过电流向量控制EFUSE烧写条件，以此保证EFUSE无论线路长短其烧写的条件一致，并且避免了过去EFUSE热效应的爆裂方式的烧断情况，而是采用电子迁移方式使其熔断，这样既提高了EFUSE烧写过程中的稳定性，又提高了EFUSE在高温下数据保持能。

Description

一种EFUSE烧写方法及烧写电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种EFUSE烧写方法及烧写电路。
背景技术
目前电烧写熔丝(EFUSE)的烧写主要通过电压与时间的组合来实现。但是由于大容量的EFUSE本身内部的线长就会造成EFUSE的各个位(bit)的应加条件不同，导致烧写结果不同。而采用电压方式烧写EFUSE可能出现瞬间大电流，导致EFUSE热效应爆炸或熔断。但这种效应下EFUSE炸出的东西会污染周边电路导致短路失效。或者EFUSE熔化扭曲消耗的能量，导致EFUSE并未烧断。另外，EFUSE在高温烘烤时导致熔断部分再次连接导致EFUSE数据失效。即使烧断也有部分EFUSE单元熔后电阻偏小，影响长期使用的可靠性。
如图1所示，固定电压烧写后EFUSE电阻值，图1中，黑线圈中为EFUSE熔断范围，虽然所有EFUSE单元功能都正确都大于阈值电阻，但是有0.5％的单元阻值小于10万欧，甚至只有几千欧。再如图2和3所示，几千欧姆的EFUSE发生热效应发生了爆裂与扭曲，但未断，而好的EFUSE单元则出现烧断的空洞。
发明内容
为了克服以上问题，本发明旨在提供一种EFUSE烧写方法及烧写电路，在EFUSE烧写中改用电迁移效应，在测试过程中找出产生电迁移的有效电流窗口。
为了达到上述目的，本发明提供了一种一种EFUSE烧写方法，包括：
采用一恒流源与地址向量组合产生一恒流脉冲；
对EFUSE IP进行校正，并且确定全地址范围内EFUSE bit的扫描电流值；
选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。
优选地，所述恒流源采用运放电路与电阻组合电路得到。
优选地，所述运放电路与电阻组合电路包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接参考电压端(VREF)，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。
优选地，所述对EFUSE IP进行校正，并且确定全地址范围内EFUSE bit的扫描电流值具体包括：选取一个地址，利用扫描电流值来检测烧写端(FS)的电压，当该烧写端(FS)的电压上升到钳位电压时，记录下此时的扫描电流值；如此，记录下全地址范围内的每个EFUSE bit的扫描电流值。
为了达到上述目的，本发明还提供了一种EFUSE烧写电路，其包括：一恒流源电路，该恒流源电路包括运放电路与电阻组合电路；其中运放电路与电阻组合电路包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接电源，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。
优选地，通过所述NMOS管的导通电阻值与下拉电阻的分压比乘上流过下拉电阻的电流可以得到烧写电路的反馈电压，通过参考电压(VREF)与所述可变电阻调节设定所述运放电路的输入电压与反馈电压的差值，来控制控制NMOS管的开关程度，从而实现电流恒定。
本发明解决了大容量EFUSE在烧写过程中，部分EFUSE单元由于热效应熔断导致的熔后阻值偏小的问题。通过本发明的烧写测试方法，可以保证所有EFUSE单元烧写后电阻值达到百万欧姆以上，而且由于实现了电迁移的效应，硅化物被电子推到了一边，即使高温下也不会出现熔断回流重新连接起来的数据改写现象。
附图说明
图1为现有的固定电压烧写后EFUSE电阻值的示意图
图2为现有的EFUSE发生热效应而导致爆裂与扭曲的扫描电子显微镜图片
图3为现有的EFUSE发生热效应而导致爆裂与扭曲的扫描电子显微镜图片
图4为本发明的一个较佳实施例的EFUSE烧写方法的流程示意图
图5为本发明的一个较佳实施例的EFUSEIP阵列的示意图
图6为本发明的一个较佳实施例的恒流源产生电路示意图
图7为本发明的一个较佳实施例的烧写后EFUSE电阻值的示意图
图8为本发明的一个较佳实施例的烧写后EFUSE的扫描电子显微镜图片
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图4～8和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图4，为本实施例的EFUSE阵列示意图，图4中矩形线框中表示单元存储电路，现有方法通常对EFUSE阵列通过在FS端加上烧写电压，通过地址选中打开WL管子，使fuse link烧断，请再次参阅图2，这就使EFUSE被熔断出一个空洞、也有发生了扭曲。
为了克服该问题，请参阅图3，本实施例的一种EFUSE烧写方法，包括：
A:采用一恒流源与地址向量组合产生一恒流脉冲；这里，当无恒流源时，可以采用运放电路与电阻组合电路得到，如图4所示的恒流源电路由运放电路与电阻组合电路得到，包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接参考电压端(VREF)，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。
通过对图4中的可变电阻的调节在FS端产生一个恒定的电流，从小到大扫描，烧写端(FS)电压到达钳位电压(CLAMP)时可认为EFUSE完全烧断。扫描所有地址选取整个EFUSE阵列的最大扫描电流，作为烧写电流。对其他EFUSE进行数据下载。由于电流小时会造成fuse无法熔断，电流过大又会造成熔断失效，因此扫描电流可以找到一个最佳烧写值。
B:对EFUSE IP进行校正，并且确定全地址范围内EFUSE bit的扫描电流值；这里，具体包括：选取一个地址，利用扫描电流值来检测烧写端(FS)的电压，当该烧写端(FS)的电压上升到钳位电压时，记录下此时的扫描电流值；如此，记录下全地址范围内的每个EFUSEbit的扫描电流值。
C:选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。
此外，本实施例还提供了一种EFUSE烧写电路，该烧写电路包括：本实施例的上述恒流源电路，如图4所示，可以参见上述描述，这里不再赘述。本实施例中，通过NMOS管的导通电阻值与下拉电阻，例如100K的下拉电阻，的分压比乘上流过下拉电阻的电流可以得到烧写电路的反馈电压，通过参考电压(VREF)与所述可变电阻调节设定所述运放电路的输入电压与反馈电压的差值，来控制控制NMOS管的开关程度，从而使得反馈电压恒定，电流恒定，即流过100K的下拉电阻的电流不变。
通过本发明的烧写测试方法，可以保证所有EFUSE单元烧写后电阻值达到百万欧姆以上，而且由于实现了电迁移的效应，硅化物被电子推到了一边，即使高温下也不会出现熔断回流重新连接起来的数据改写现象，如图5和6所示。
通过电流向量控制EFUSE烧写条件，以此保证EFUSE无论线路长短其烧写的条件一致，并且避免了过去EFUSE热效应的爆裂方式的烧断情况，而是采用电子迁移方式使其熔断。这样既提高了EFUSE烧写过程中的稳定性，又提高了EFUSE在高温下数据保持能力。改变过去通过地址选中、控制烧写通道的电压幅值与时间进行烧写的方式。通过一个恒流源与地址向量组合产生一个恒流脉冲，通过恒流脉冲对EFUSE进行烧写。
虽然本发明已以较佳实施例揭示如上，然实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书为准。

Claims (5)

1.一种EFUSE烧写方法，其特征在于，其在对EFUSE阵列的FS端加上烧写电压，通过地址选中打开WL管子，使fuse link烧断，包括：
采用一恒流源与地址向量组合产生一恒流脉冲；
对EFUSE IP进行校正，并且确定全地址范围内EFUSE bit的扫描电流值；所述对EFUSEIP进行校正，并且确定全地址范围内EFUSE bit的扫描电流值具体包括：选取一个地址，利用扫描电流值来检测烧写端(FS)的电压，当该烧写端(FS)的电压上升到钳位电压时，记录下此时的扫描电流值；如此，记录下全地址范围内的每个EFUSE bit的扫描电流值；
选取扫描电流值的最大值，作为恒流源设定值，进行该EFUSE进行烧写测试，并对其它EFUSE进行数据下载。
2.根据权利要求1所述的EFUSE烧写方法，其特征在于，所述恒流源采用运放电路与电阻组合电路得到。
3.根据权利要求2所述的EFUSE烧写方法，其特征在于，所述运放电路与电阻组合电路包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接参考电压端(VREF)，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。
4.一种实现权利要求1所述方法的EFUSE烧写电路，其特征在于，包括：一恒流源电路，该恒流源电路包括运放电路与电阻组合电路；其中运放电路与电阻组合电路包括：一个可变电阻、一个运放电路、以及一个NMOS管与下拉电阻组成的分压电路；可变电阻的一端接电源，另一端接地，可变电路的可变端与运放电路的正极端相连，运放电路的负极端与NMOS管的源极、下拉电阻的一端共同连接至一节点，运放电路的输出端与NMOS管的栅极相连；NMOS管的漏极与烧写端(FS)相连；下拉电阻的另一端接地。
5.根据权利要求4所述的EFUSE烧写电路，其特征在于，通过所述NMOS管的导通电阻值与下拉电阻的分压比乘上流过下拉电阻的电流可以得到烧写电路的反馈电压，通过参考电压(VREF)与所述可变电阻调节设定所述运放电路的输入电压与反馈电压的差值，来控制控制NMOS管的开关程度，从而使得反馈电压恒定。
CN201710187627.6A 2017-03-27 2017-03-27 一种efuse烧写方法及烧写电路 Active CN106997782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710187627.6A CN106997782B (zh) 2017-03-27 2017-03-27 一种efuse烧写方法及烧写电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710187627.6A CN106997782B (zh) 2017-03-27 2017-03-27 一种efuse烧写方法及烧写电路

Publications (2)

Publication Number Publication Date
CN106997782A CN106997782A (zh) 2017-08-01
CN106997782B true CN106997782B (zh) 2021-01-29

Family

ID=59431558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710187627.6A Active CN106997782B (zh) 2017-03-27 2017-03-27 一种efuse烧写方法及烧写电路

Country Status (1)

Country Link
CN (1) CN106997782B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005141789A (ja) * 2003-11-04 2005-06-02 Matsushita Electric Ind Co Ltd Ｐｒｏｍ回路
CN1815736A (zh) * 2005-01-12 2006-08-09 株式会社东芝 具有可电编程的熔丝的半导体集成电路
CN101283412A (zh) * 2005-10-07 2008-10-08 国际商业机器公司 电一次可编程和一次可擦除熔丝
CN203325475U (zh) * 2012-04-25 2013-12-04 半导体元件工业有限责任公司 一次性可编程存储器和含一次性可编程存储器的集成电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541983B2 (en) * 2001-05-10 2003-04-01 Koninklijke Philips Electronics N.V. Method for measuring fuse resistance in a fuse array
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
FR2836752A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique
US7345904B1 (en) * 2006-10-11 2008-03-18 International Business Machines Corporation Method for programming an electronically programmable semiconductor fuse
US7902903B2 (en) * 2009-07-14 2011-03-08 Raytheon Company Programmable efuse and sense circuit
US8331126B2 (en) * 2010-06-28 2012-12-11 Qualcomm Incorporated Non-volatile memory with split write and read bitlines
CN104808733B (zh) * 2015-02-10 2016-08-17 深圳市科曼医疗设备有限公司 基于da控制的恒流源电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005141789A (ja) * 2003-11-04 2005-06-02 Matsushita Electric Ind Co Ltd Ｐｒｏｍ回路
CN1815736A (zh) * 2005-01-12 2006-08-09 株式会社东芝 具有可电编程的熔丝的半导体集成电路
CN101283412A (zh) * 2005-10-07 2008-10-08 国际商业机器公司 电一次可编程和一次可擦除熔丝
CN203325475U (zh) * 2012-04-25 2013-12-04 半导体元件工业有限责任公司 一次性可编程存储器和含一次性可编程存储器的集成电路

Also Published As

Publication number Publication date
CN106997782A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN108140410B (zh) 用于监控关联电子开关的电路和方法
US6150868A (en) Anti-fuse programming circuit
CN102237140B (zh) 熔丝程序化电路及熔丝的程序化方法
US20040042274A1 (en) Methods and systems for programmable memory using silicided poly-silicon fuses
JPH077139A (ja) 集積回路のためのヒューズ付き回路
US6144247A (en) Anti-fuse programming circuit using variable voltage generator
TW544683B (en) Semiconductor device
US9620210B2 (en) Method and apparatus for healing phase change memory devices
KR20090084531A (ko) 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치
JP2000082296A (ja) アンチヒュ―ズを有する冗長回路のリペア回路
CN113466671B (zh) 一种基于芯片内部电路结构重构的芯片测试方法和测试装置
US6529038B2 (en) Antifuse programming method
CN106997782B (zh) 一种efuse烧写方法及烧写电路
KR20030011671A (ko) 메모리 셀 기록 방법 및 회로
US10783962B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
JP2006253353A (ja) 電気ヒューズモジュール
TWI608484B (zh) 電阻式記憶胞的操作方法及電阻式記憶體
US7474551B2 (en) Method for trimming programmable resistor to predetermined resistance
CN109087679A (zh) 存储单元及其构成的存储阵列和otp
CN107293328B (zh) 一种采用电流编程的电子可编程熔丝电路结构
JP5458232B2 (ja) 半導体記憶装置のアンチフューズ置換判定回路、およびアンチフューズ置換判定方法
TWI591632B (zh) 電阻式記憶體裝置的編程與讀取電路
US6751148B2 (en) Circuit for generating control signal using make-link type fuse
US6788129B2 (en) Integrated circuit having a programmable element and method of operating the circuit
JP3955714B2 (ja) 電気的にプログラミング可能な要素のプログラミング用の回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant