CN102237140B - 熔丝程序化电路及熔丝的程序化方法 - Google Patents

熔丝程序化电路及熔丝的程序化方法 Download PDF

Info

Publication number
CN102237140B
CN102237140B CN201010569554.5A CN201010569554A CN102237140B CN 102237140 B CN102237140 B CN 102237140B CN 201010569554 A CN201010569554 A CN 201010569554A CN 102237140 B CN102237140 B CN 102237140B
Authority
CN
China
Prior art keywords
mentioned
fuse
pulse
voltage
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010569554.5A
Other languages
English (en)
Other versions
CN102237140A (zh
Inventor
陈柏宏
林松杰
许国原
黄建程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102237140A publication Critical patent/CN102237140A/zh
Application granted granted Critical
Publication of CN102237140B publication Critical patent/CN102237140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Abstract

本发明提供一种熔丝程序化电路及熔丝的程序化方法。该电路包括一电性熔丝，耦接于一MOS晶体管及一电流源节点之间，以及一感测控制电路，耦接于MOS晶体管的一栅极。感测控制电路用以接收一程序化脉冲以及输出一已修正程序化脉冲至MOS晶体管的栅极，以便程序化电性熔丝。已修正程序化脉冲的脉宽由流经电性熔丝的一熔丝电流所决定。本发明有利于降低电性熔丝上的热应力，以便熔断的电性熔丝在各种范围更广的压力、体积、温度变异下具有更高的阻值与更大的感应边限。

Description

熔丝程序化电路及熔丝的程序化方法
技术领域
本发明涉及半导体装置，特别涉及集成电路中所形成的电性熔丝的程序化。
背景技术
电性熔丝经常包含于集成电路内，且在特定模式下烧断，以便程序化某些集成电路。图1A为一种公知的熔丝程序化电路100。如图所示，一电性熔丝102连接于一NMOS晶体管106与一PMOS晶体管104之间。PMOS晶体管104具有一栅极耦接至一位元选择线、一源极耦接至一供应电源，以及一漏极耦接至电性熔丝102。NMOS晶体管106具有一栅极耦接至一字线WL、一源极耦接至电性熔丝102，以及一漏极耦接至接地。
电性熔丝102是借由施加逻辑0至PMOS晶体管104的栅极以及具有逻辑1的程序化脉冲至NMOS晶体管106的栅极加以程序化。当PMOS晶体管104的栅极被施加逻辑0时，PMOS晶体管104会导通，并且当NMOS晶体管106的栅极被施加为逻辑1的程序化脉冲时，NMOS晶体管106会导通。程序化脉冲PGM的波形如图1B所示。PMOS晶体管104的栅极上的逻辑0与NMOS晶体管106的栅极上的程序化脉冲会导通PMOS晶体管104与NMOS晶体管106，使得电流流过电性熔丝102。电性熔丝102的熔丝电流(亦可称为程序化电流)亦显示于图1B中。电性熔丝102的熔丝电流的大小会超过电性熔丝102的阈值/耐受值(Threshold)，以便导致电性熔丝102被烧断或被程序化。然而，图1A所示的熔丝程序化电路，特别是经过程序、电压及温度(PVT)的多种各样变异后，经常在电性熔丝烧断后导致其产生各式不确定的阻值，而在电阻变异大而感测范围小的情况下，不易判断电性熔丝实际上是否已经被烧断或被程序化。
因此，需要一种新的熔丝程序化电路。
发明内容
为克服上述现有技术的缺陷，本发明为一种熔丝程序化电路，包括一电性熔丝，耦接于一MOS晶体管及一电流源节点之间，以及一感测控制电路，耦接于MOS晶体管的一栅极。感测控制电路用以接收一程序化脉冲以及输出一已修正程序化脉冲至MOS晶体管的栅极，以便程序化电性熔丝。已修正程序化脉冲的脉宽由流经电性熔丝的一熔丝电流所决定。
本发明的一种熔丝的程序化方法，包括根据一脉冲产生器上所接收的一程序化脉冲，产生一过渡型程序化脉冲；以及根据所接收到的过渡型程序化脉冲或一辨识信号，输出一已修正程序化脉冲至一MOS晶体管的一栅极，其中辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。
本发明的一熔丝程序化电路，包括一电性熔丝，耦接至一MOS晶体管和一电压源节点；以及一感测控制电路，根据所接收到的过渡型程序化脉冲或一辨识信号，提供一已修正程序化脉冲至一MOS晶体管的一栅极，其中辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。
本发明根据被程序化的电性熔丝上所感测到的电流来提供一熔丝电流有利于降低电性熔丝上的热应力，以便熔断的电性熔丝在各种范围更广的压力、体积、温度变异下具有更高的阻值与更大的感应边限。
附图说明
图1A为公知的熔丝程序化电路。
图1B为图1A中程序化脉冲及熔丝电流的时序图。
图2为图1A中各种参数对应时间的绘图。
图3A为本发明的熔丝程序化电路的一实施例。
图3B为图3A所示的熔丝程序化电路的细节电路方框图。
图4A为图3B所示的脉冲产生器的一实施例。
图4B为图4A脉冲产生器的信号时序图。
图5为图3A及图3B的熔丝程序化电路的信号时序图。
图6为图3A的熔丝电流与公知熔丝电流的比较图。
其中，附图标记说明如下：
100、300～熔丝程序化电路
102、314～电性熔丝
104～PMOS晶体管
106、316～NMOS晶体管
302～感测控制电路
304～熔丝巨集
318～电阻
306～运算放大器
308～比较器
310～脉冲产生器
312～或门
319、324～延迟电路
320～反相器
322～与门
PGM～程序化脉冲
PGMnew～已修正程序化脉冲
VDDQ～电压源
VCC～第一电压源
PCLB～辨识信号
PGI～过渡型程序化脉冲
Ifuse～熔丝电流
Vref～参考电压
PGMDB～反相延迟信号
具体实施方式
图2为熔丝程序化电路接收一脉宽近似于5μs的程序化脉冲时电压与电流的关系。如图2所示，在趋近t＝0μs时，一程序化脉冲VG会传输至图1所示的NMOS晶体管106的栅极，程序化脉冲VG会导通N型晶体管106，导致一熔丝电流Ifuse流经电性熔丝102。当通过电性熔丝102的熔丝电流Ifuse增加时，NMOS晶体管106的漏极电压VD及测试电压VDDQ会短暂地减少。
在趋近t＝1μs时，熔丝电流Ifuse几乎达到零(zero amps)表示电性熔丝102已熔解或已被熔断。在t＝1μs后，由于熔丝电流Ifuse开始回流至电性熔丝102，所以程序化脉冲VG的剩余脉宽中，熔丝电流Ifuse会逐渐地增加。熔丝电流Ifuse由于电磁(EM)及熔丝中复晶硅上的热应力(thermal stress)而重建导电路径，并开始回流至电性熔丝102。因此，由图2可见程序化脉冲VG在趋近t＝1μs时中止，并在提供熔断的电性熔丝102一最大的阻抗。然而，公知熔丝程序化电路(例如图1A所示者)必须在无法得知压力、体积、温度(PVT)变异与电性熔丝的种类的情况下，确定所有的电性熔丝皆已程序化，导致其需要较长的程序化脉冲来确认所有电性熔丝皆已程序化完成。
图3A为本发明中熔丝程序化电路的一实施例，用以提供较适当的程序化脉冲至电性熔丝。如图3A所示，熔丝程序化电路300包含一感测控制电路302耦接至一熔丝巨集304。感测控制电路302用以接收一程序化脉冲PGM，以及输出一已修正程序化脉冲PGMnew至熔丝巨集304。已修正程序化脉冲PGMnew会被提供至电性熔丝，直到感测控制电路302感测到流经电性熔丝的电流低于一阈值/耐受值为止。
图3B为图3A的熔丝程序化电路的细节方框图。如图所示，感测控制电路302包含一运算放大器306、一比较器308、一脉冲产生器310、一或(逻辑)门312及一延迟电路324。熔丝巨集304包含至少一电性熔丝314耦接至一NMOS晶体管316。
运算放大器306的一正输入端耦接至用以提供一第一电压源VCC的一电压源节点，并且运算放大器306的另一负输入端耦接至一电压源VDDQ。一电阻318耦接于运算放大器306的正输入端及负输入端的间。运算放大器306的输出端耦接至比较器308的一正输入端，比较器308的一负输入端用以接收一参考电压Vref。比较器308用以输出一辨识信号PCLB至或门312的一第一输入端，而辨识信号PCLB代表运算放大器306的输出与参考电压Vref之间的差异。另外，或门312的的一第二输入端用以接收用以来自脉冲产生器310的一过渡型程序化脉冲PGI，而脉冲产生器310根据所接收的程序化脉冲PGM，产生过渡型程序化脉冲PGI。
图4A为脉冲产生器310的一实施例。脉冲产生器310包括一延迟电路319、一反相器320耦接至脉冲产生器310的输出端，以及一与(逻辑)门322耦接至反相器320的一输出端。延迟电路319的输入端用以接收程序化脉冲PGM，以及输出一延迟信号至反相器320。反相器320用以输出一反相延迟信号PGMDB至与门322的一输入端，而与门322的另一输入端则用以接收程序化脉冲PGM。
与门322所输出的过渡型程序化脉冲PGI由或门312所接收，而或门312用以根据辨识信号PCLB及过渡型程序化脉冲PGI，输出一信号至一延迟电路324。延迟电路324用以输出已修正程序化脉冲PGMnew至NMOS晶体管316的栅极，以便控制NMOS晶体管316开关，借以控制流经电性熔丝314及NMOS晶体管316的熔丝电流。
图3B中的熔丝程序化电路300的动作可参考图4B及图5说明如下。图4B及图5为熔丝程序化电路300的多个时序波形图。最初程序化脉冲PGM为逻辑0或低电平，使得图4B的反相延迟信号PGMDB为逻辑1或高电平。随着反相延迟信号PGMDB变为低电平，与门322所输出的过渡型程序化脉冲PGI亦会变为低电平。如图5所示，程序化脉冲PGM在t1由低电平变为高电平时，由于延迟电路319导致反相延迟信号PGMDB依然停留在高电平，此时与门322所输出的过渡型程序化脉冲PGI由低电平转换至高电平。
因为反相延迟信号PGMDB在延迟电路319设定的延迟完后才从高电平转换至低电平，所以过渡型程序化脉冲PGI的脉宽比程序化脉冲PGM的脉宽短。即使程序化脉冲PGM依然在高电平，反相延迟信号PGMDB从高电平变为低电平会使得与门322所输出的过渡型程序化脉冲PGI由高电平转换至低电平。
或门312接收过渡型程序化脉冲PGI，并输出已修正程序化脉冲PGMnew至NMOS晶体管316。当NMOS晶体管316会根据其栅极上所接收的已修正程序化脉冲PGMnew，由电流无法流通其漏极至源极的截止状态切换为电流可流通的导通状态。上述动作可参见图5在t1时，熔丝电流Ifuse由一较低的值变至一较高的值。
运算放大器306用以感测流经电性熔丝314的熔丝电流，且输出用以代表流经电性熔丝314的熔丝电流的一第一电压至比较器308的正输入端，而比较器308的负输入端则用以接收用以参考电压Vref。参考电压Vref代表可设置阈值(configurable threshold value)。比较器308用以比较两输入端上的第一电压与参考电压Vref，当感测到流经电性熔丝314的熔丝电流超出参考电压Vref所代表的阈值时，比较器308会于t2时输出辨识信号PCLB。
参考电压Vref的值可基于电性熔丝314的熔丝电流的阈值Ith、电阻318及运算放大器306的增益加以设计。举例而言，跨在电阻318上的电阻跨压VR318为流经电性熔丝314的熔丝电流Ifuse与电阻318的乘积。运算放大器306输出的运算电压V306为运算放大器306的增益与电阻跨压VR318的乘积。如上述设计方式，若电性熔丝314的阈值Ith为3mA、电阻318的阻值为40Ω及运算放大器306的增益为5，则参考电压Vref的设置则为600mV(例如Vref＝5*3mA*40Ω＝600mV)。当流经电性熔丝314的熔丝电流高于阈值Ith时，将产生一高于参考电压Vref的电压至比较器308的正输入端，进而使比较器308输出等同于逻辑1的辨识信号PCLB。当流经电性熔丝314的熔丝电流Ifuse低于阈值Ith时，将产生一低于参考电压Vref的电压至比较器308，而比较器308输出等同于逻辑0的辨识信号PCLB。
图5当t3时，熔丝电流Ifuse的波形呈大斜率下降，这表示电性熔丝314已被熔断。如t4所示，熔丝电流Ifuse会持续下降至低于阈值Ith。当熔丝电流Ifuse低于阈值Ith(等同低于参考电压Vref)时，比较器308输出的辨识信号PCLB由高电平转换至低电平。辨识信号PCLB与过渡型程序化脉冲PGI皆为逻辑0时，或门312经过延迟电路324的延迟时间后，输出由逻辑1转为逻辑0，上述如t＝5时所示。延迟电路324产生的延迟区段提供了充分的时间(例如：5ns)使电性熔丝314完全熔断且所感应的熔丝电流趋近于零(zeroamps)。
当或门312所输出的已修正程序化脉冲PGMnew为逻辑0时，NMOS晶体管316截止，流经电性熔丝314的熔丝电流亦截止。当t＝6时，程序化脉冲PGM由逻辑1转换至逻辑0。
图6为用以比较公知与本发明的熔丝电流的波形的一时序图。如图所示，由于本发明的熔丝电流Ifuse是根据流经电性熔丝314的感应电流所产生，故本发明的熔丝电流Ifuse其波形比公知熔丝电流的波形短。根据被程序化的电性熔丝314上所感测到的电流来提供一熔丝电流有利于降低电性熔丝314上的热应力，以便熔断的电性熔丝在各种范围更广的压力、体积、温度(PVT)变异下具有更高的阻值与更大的感应边限。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (10)

1.一种熔丝程序化电路，包括：
一电性熔丝，耦接于一MOS晶体管及一电流源节点之间；以及
一感测控制电路，耦接于上述MOS晶体管的一栅极，上述感测控制电路用以接收一程序化脉冲，以及根据相应于上述程序化脉冲的一过渡型程序化脉冲以及相应于流经上述电性熔丝的一熔丝电流大小的一辨识信号输出一已修正程序化脉冲至上述MOS晶体管的栅极，以便程序化上述电性熔丝，上述已修正程序化脉冲的脉宽由流经上述电性熔丝的上述熔丝电流所决定。
2.如权利要求1所述的熔丝程序化电路，其中上述感测控制电路包括：
一脉冲产生器，上述脉冲产生器用以根据所接收的上述程序化脉冲，产生上述过渡型程序化脉冲，上述过渡型程序化脉冲的脉宽较窄于上述程序化脉冲的脉宽，并且上述脉冲产生器将上述过渡型程序化脉冲提供至一逻辑门，上述逻辑门用以根据所接收的上述过渡型程序化脉冲以及上述辨识信号，产生上述已修正程序化脉冲；以及
上述感测控制电路包括一比较器，上述比较器用以比较一第一电压和一参考电压，以及输出上述辨识信号，上述第一电压用以代表流经上述电性熔丝的上述熔丝电流，上述辨识信号用以辨识上述第一电压是否小于上述参考电压；其中上述第一电压由一运算放大器所产生，上述运算放大器用以感测流经上述电性熔丝的上述熔丝电流，并且上述运算放大器包含一第一输入端耦接至一第一电压源节点，以及一第二输入端用以接收跨在上述电流源上的一电压。
3.一种熔丝的程序化方法，包括：
根据一脉冲产生器上所接收的一程序化脉冲，产生一过渡型程序化脉冲；以及
根据所接收到的上述过渡型程序化脉冲以及一辨识信号，输出一已修正程序化脉冲至一MOS晶体管的一栅极，其中上述辨识信号用以辨识流经一电性熔丝的一熔丝电流是否低于一阈值。
4.如权利要求3所述的熔丝的程序化方法，更包括：
感测流经上述电性熔丝的上述熔丝电流；
比较一第一电压与一参考电压，其中上述第一电压用以代表流经上述电性熔丝的上述熔丝电流；以及
输出一辨识信号，用以辨识流经上述电性熔丝的上述熔丝电流是否低于上述阈值，其中上述比较上述第一电压与上述参考电压的步骤由一比较器所执行，并且上述参考电压用以代表上述电性熔丝的上述阈值。
5.如权利要求4所述的熔丝的程序化方法，其中上述感测流经上述电性熔丝的上述熔丝电流的步骤由一运算放大器所执行，上述运算放大器包括一第一输入端耦接至一第一电压源节点，以及一第二输入端用以接收跨在一电流源上的一电压。
6.如权利要求4所述的熔丝的程序化方法，其中上述比较上述第一电压与上述参考电压的步骤由一比较器所执行。
7.一种熔丝程序化电路，包括：
一电性熔丝，耦接至一MOS晶体管和一第一电压源节点；以及
一感测控制电路，根据所接收到的一过渡型程序化脉冲以及一辨识信号，提供一已修正程序化脉冲至上述MOS晶体管的一栅极，其中上述辨识信号用以辨识流经上述电性熔丝的一熔丝电流是否低于一阈值。
8.如权利要求7所述的熔丝程序化电路，其中上述感测控制电路包括一或门，用以根据一第一输入端上所接收的上述过渡型程序化脉冲以及一第二输入端上所接收的一辨识信号，输出上述已修正程序化脉冲至上述MOS晶体管的上述栅极，其中上述辨识信号用以辨识流经上述电性熔丝的上述熔丝电流是否低于上述阈值。
9.如权利要求7所述的熔丝程序化电路，其中上述过渡型程序化脉冲由一脉冲产生器根据所接收的一程序化脉冲所产生。
10.如权利要求8所述的熔丝程序化电路，其中上述或门用以接收来自一比较器的上述辨识信号；上述比较器包括一第一输入端用以接收一参考电压，以及一第二输入端耦接至一运算放大器的一输出端；上述运算放大器包括一第一输入端耦接至上述第一电压源节点，以及一第二输入端用于接收跨在一电流源上的一电压，并且上述运算放大器用以感测流经上述电性熔丝的上述熔丝电流，以及输出一第一电压至上述比较器，其中上述第一电压代表所感测到的上述熔丝电流。
CN201010569554.5A 2010-05-06 2010-11-30 熔丝程序化电路及熔丝的程序化方法 Active CN102237140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/774,851 2010-05-06
US12/774,851 US8427857B2 (en) 2010-05-06 2010-05-06 Electrical fuse programming time control scheme

Publications (2)

Publication Number Publication Date
CN102237140A CN102237140A (zh) 2011-11-09
CN102237140B true CN102237140B (zh) 2015-01-21

Family

ID=44887705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010569554.5A Active CN102237140B (zh) 2010-05-06 2010-11-30 熔丝程序化电路及熔丝的程序化方法

Country Status (2)

Country Link
US (1) US8427857B2 (zh)
CN (1) CN102237140B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8767498B2 (en) * 2011-10-31 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for generating a read signal
KR102133356B1 (ko) * 2014-02-24 2020-07-13 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
CN105762137B (zh) * 2014-12-15 2020-09-08 联华电子股份有限公司 熔丝结构以及其监控方式
US10598703B2 (en) 2015-07-20 2020-03-24 Eaton Intelligent Power Limited Electric fuse current sensing systems and monitoring methods
CN105139891B (zh) * 2015-09-11 2023-04-18 四川易冲科技有限公司 一种用于校准模拟集成电路的方法及装置
US10255982B2 (en) 2016-11-02 2019-04-09 Skyworks Solutions, Inc. Accidental fuse programming protection circuits
US10360988B2 (en) 2016-11-02 2019-07-23 Skyworks Solutions, Inc. Apparatus and methods for protection against inadvertent programming of fuse cells
US11289298B2 (en) 2018-05-31 2022-03-29 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
US11143718B2 (en) 2018-05-31 2021-10-12 Eaton Intelligent Power Limited Monitoring systems and methods for estimating thermal-mechanical fatigue in an electrical fuse
JP7185573B2 (ja) * 2019-03-22 2022-12-07 タワー パートナーズ セミコンダクター株式会社 半導体装置
CN113948141B (zh) * 2020-07-16 2024-03-29 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
WO2022059176A1 (ja) * 2020-09-18 2022-03-24 タワー パートナーズ セミコンダクター株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241764A (zh) * 2007-02-05 2008-08-13 松下电器产业株式会社 电熔丝电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434048B1 (en) * 2001-07-20 2002-08-13 Hewlett-Packard Company Pulse train writing of worm storage device
JP5561668B2 (ja) * 2009-11-16 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241764A (zh) * 2007-02-05 2008-08-13 松下电器产业株式会社 电熔丝电路

Also Published As

Publication number Publication date
US8427857B2 (en) 2013-04-23
US20110273949A1 (en) 2011-11-10
CN102237140A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
CN102237140B (zh) 熔丝程序化电路及熔丝的程序化方法
CN102064692B (zh) 输出电流检测电路以及发送电路
CN100466251C (zh) 可多次熔烧的电熔丝电路及多次电熔烧的执行方法
US8964444B2 (en) One-time programmable memory, integrated circuit including same, and method therefor
US6150868A (en) Anti-fuse programming circuit
CN104078939B (zh) 功率变换器、短路保护电路与控制方法
CN101010762A (zh) 具有差动检测方案的低电压可编程eFuse
CN101165888A (zh) 电可编程熔丝感测电路以及感测电可编程熔丝状态的方法
CN105337597A (zh) 用于半导体开关元件的驱动电路和具有驱动电路的半导体开关元件模块
CN105472827A (zh) Led驱动控制电路及其控制芯片
CN102385931B (zh) 半导体存储器件及其操作方法
CN105185404B (zh) 电荷转移型灵敏放大器
CN102201392B (zh) 电熔丝电路及其操作方法
CN101888182B (zh) 具有功率接收器的dc-dc转换器
CN108075655A (zh) 电源转换装置
CN202018827U (zh) 适用于存储器的反熔丝存储单元
CN100411056C (zh) 以小读取电流侦测电子式熔丝状态的小型电路及方法
CN107565953A (zh) 一种跳变检测器及时钟频率调节系统的控制电路
CN103135024A (zh) 短路侦测电路及短路侦测方法
CN104299647B (zh) 负压转换电路
CN104300952A (zh) 绿色开关电源芯片的自适应驱动电路
CN101504863A (zh) 存储器与抑制存储器漏电流能量损耗的方法
CN110149114B (zh) 一种修调电路
US20160170933A1 (en) Tracking circuit and method
CN103326707B (zh) 一种兼容多种ddr的输入接收电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant