KR100206611B1 - 집적 반도체 회로를 식별하기 위한 회로구조 - Google Patents

집적 반도체 회로를 식별하기 위한 회로구조 Download PDF

Info

Publication number
KR100206611B1
KR100206611B1 KR1019900009692A KR900009692A KR100206611B1 KR 100206611 B1 KR100206611 B1 KR 100206611B1 KR 1019900009692 A KR1019900009692 A KR 1019900009692A KR 900009692 A KR900009692 A KR 900009692A KR 100206611 B1 KR100206611 B1 KR 100206611B1
Authority
KR
South Korea
Prior art keywords
circuit
parallel
programmable
shift register
serial shift
Prior art date
Application number
KR1019900009692A
Other languages
English (en)
Other versions
KR910001927A (ko
Inventor
볼프강 프리빌
레이몬드 시틱
Original Assignee
디어터 크리스트, 베르너 뵈켈
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디어터 크리스트, 베르너 뵈켈, 지멘스 악티엔게젤샤프트 filed Critical 디어터 크리스트, 베르너 뵈켈
Publication of KR910001927A publication Critical patent/KR910001927A/ko
Application granted granted Critical
Publication of KR100206611B1 publication Critical patent/KR100206611B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용없음.

Description

집적반도체 회로를 식별하기 위한 회로구조
제1도는 집적반도체 회로에서 본 발명을 따른 회로의 평면도.
제2도 및 제3도는 본 발명의 다양한 실시예를 도시한 간략한 회로도.
제4도는 부호화된 상태에서 제2도의 실시예를 도시한 간략한 회로도.
본 발명은 집적반도체 회로를 식별하기 위한 회로에 관한 것이다.
집적반도체 회로를 식별하기 위한 회로는 유럽 특허 공개공보 제0 066 835 A2호, 제0 066 836 A2호 및 제0 133 955 A1호에 공개되어 있다. 상기 공지된 회로는 반도체집 위에 있는 회로의 가능한 동작모드(집적반도체 메모리에서의 페이지 모드 및 니블(nibble) 모드와 같은 것) 및 속도등급과 같은 회로성질을 특정화시키는 자팅 다운(jotting down)을 가능하도록 사용된다.
그러나, 상기 설명된 종래기술을 사용한 장치는 2개의 단점을 가진다 : 첫번째는, 대단히 좁게 한정된 식별 특성들만이 회로에 결합될 수 있다는 점이다. 두번째는 이들 특성(유럽 특허 공개공보 제0 066 835 A2호)중 몇개가 웨이퍼 평면상에서만 평가될 수 있다는 것이다.
본 발명의 목적은 집적반도체 회로 식별을 위한 회로구조를 제공하는 것으로서, 이 회로는 일반적 형태의 상기 기술된 단점을 극복하고, 최소 공간으로 가장 많은 수의 식별 특성(배치(batch)수와 같은 것)을 포함할 수 있고, 회로가 하우징으로 포장된 후라 할지라도 식별 특성이 독출될 수 있게 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 집적반도체 회로 식별을 위한 회로에는, 각각이 출력을 갖는 n개의 프로그램 가능 소자를 포함하고, n개의 프로그램 가능 부품이 각개 출력중 1개에 연결되는 각각의 n개 병렬입력을 갖는 병-직렬 시프트 레지스터, 데이타 출력, 프로그램 가능 소자의 전기적 상태를 병-직렬 시프트 레지스터로 전송하기 위한 제어입력, 인가될 클럭신호의 함수로서 병-직렬 시프트 레지스터의 시프트 기능을 제어하기 위한 클럭입력을 가지는 병-직렬 시프트 레지스터를 포함한다.
본 발명의 또다른 특성에 따라, 프로그램 가능 소자는 기계적, 열적, 화학적으로 분리가능한 수단이다.
본 발명의 또다른 특성에 따라, 프로그램 가능 소자는 저항기 형태의 분리가능한 수단이다.
본 발명의 또다른 특성에 따라, 상기 저항기가 저항기로서 역할을 하도록 결선된 트랜지스터이다.
본 발명의 또다른 특성에 따라, 상기 프로그램 가능 소자는 레이저 휴즈이다.
본 발명의 또다른 특성에 따라, 상기 프로그램 가능 소자는 분리가능한 도체 트랙이다.
본 발명의 또다른 특성에 따라, 프로그램 가능 소자의 각각의 출력에 각기 연결된 부하가 제공된다.
본 발명의 또다른 특성에 따라, 병-직렬 시프트 레지스터는 전기적으로 비활성이 되게 스위치된 직렬입력을 갖는다.
비록 본 발명이 집적반도체 회로의 식별을 위한 회로구조로 실시된 것으로 도시되고 설명되었지만, 그것은 상세하게 설명된 것에만 제한되도록 할 의도는 아닌데, 왜냐하면 다수의 변형 및 구조적 변화가 청구범위 이내 및 본 발명의 요지에서 벗어남이 없이 행해질 수 있기 때문이다.
제1도를 참조하면, 제1도에는 회로 및 연결패드(PD)를 위해 집적된 반도체 회로(1)를 가진 집적반도체 회로의 칩(CH)을 도시한 평면도가 도시되어 있다. 부가적으로 칩(CH)상에 도시된 것이 본 발명에 따른 회로구조(2)이다. 회로구조(2) 및 집적반도체 회로(1) 사이의 크기비는 기술적으로 필요한 실제 조건과 비교하여 상당히 큰 크기가 된다. 그러나 이것은 도면을 보다 쉽게 이해하기 위해서 행해진 것이다. 제1도 및 제2도를 참조하면, 회로구조(2)의 데이타 출력(DO)는 반도체 칩(CH)상에 할당된 연결패드(PDO)를 따라 유도되고, 그 결과 데이타 출력(DO)은 연결핀을 통해 부품 외부로 액세스 가능하다. 그러나, 만일 적절한 멀티플렉서가 사용된다면 칩 대상에 존재하는 연결패트(PD)는 데이타 출력(DO)을 위한 연결패트(PDO)로 사용될 수 있다.
제2도 실시예는 보다 상세히 본 발명을 따른 회로구조(2)를 도시한다. 회로구조(2)는 n-단 병-직렬 시프트 레지스터(SR)에서 n개(n은 자연수)의 프로그램 가능 소자(F1...Fn)를 포함한다. 프로그램 가능 소자(F1...Fn)의 각개 출력은 병-직렬 시프트 레지스터(SR)의 병렬입력(I1...In)을 구성한다. 제2도는 또한 상기 언급한 병-직렬 시프트 레지스터(SR)의 데이타 출력(DO)을 도시한다. 병-직렬 시프트 레지스터(SR)은 제어입력(LD)를 포함한다. 제어입력(LD)을 활성화시키는 것은 프로그램 가능 소자(F1...Fn)의 전기적 상태를 순차 병렬로 접수하여 그 내용으로서 병-직렬 시프트 레지스터(SR)의 다수의 레지스터 단이 되게 한다. 병-직렬 시프트 레지스터(SR)은 또한 클럭입력(CLK)를 포함한다. 병-직렬 시프트 레지스터(SR)의 내용은 클럭입력(CLK)에 인가될 수 있는 클럭신호 ø의 도움으로 그것의 데이타 출력(DO)에 한 비트씩 이동된다. 제2도 및 제4도에 도시된 것과 같이, 본 발명의 또다른 특징에 있어서, 1개의 부하소자(TR)은 각개 프로그램 가능 소자(F1...Fn)의 출력측에 연결된다.
프로그램 가능 소자(F1...Fn)의 입력측은 적어도 식별기간동안 제1의 고정 전위에 연결된다. 전형적으로, 이것은 집적반도체 회로(1)의 공급전압(VDD)일 수 있다. 프로그램 가능 소자(F1...Fn)는 사용된 실시예에 따라 기계적, 열적, 화학적으로 분리될 수 있는 저항수단이다. 이러한 저항수단은 당해 기술 분야에서 일반적으로 실시되는 공지된 기술로서, 이러한 저항수단의 분리는, 예를 들어 (a) 기계적으로는 분리될 수 있는 도체 스트립을 절단함으로써, (b) 화학적으로는 다이오드 또는 트랜지스터의 pn 접합을 에칭함으로써, 그리고 (c) 열적으로는 레이저 휴즈를 레이저 광선으로 연소시킴으로써 이루어질 수 있다. 제3도 실시예에서, 프로그램 가능 소자(F1...Fn)는 저항 역할을 하도록 결선된 트랜지스터이다. 또다른 실시예는 분리가능한 도체 트랙을 사용함에 의해 표시된다. 제2도 및 제4도에 도시된 실시예에서, 프로그램 가능 소자(F1...Fn)는 여분 어드레스 디코더를 위하여 집적반도체 메모리에 사용되는 레이저 휴즈라 불리는 것이다. 여분 어드레스 디코더를 프로그래밍 하기 위한 보조물이 이 경우 프로그램 가능 소자(F1...Fn)를 프로그램하기 위해 사용될 수 있다. 프로그램되지 않은 프로그램 가능 소자(제4도에서 프로그램 가능 소자(F2)와 같은 것)에 있어서, 전술된 고정 전위(예를들면 제1공급전압(VDD))는 병-직렬 시프트 레지스터(SR)의 병렬입력(제4도에서 입력(I2))에 도달한다.
이와 반대로, 프로그램된 프로그램 가능 소자에서, 표준은 부하소자(TR)가 제공되었는지 안되었는지이다. 제3도에 도시된 상황에서 만일 병-직렬 시프트 레지스터(SR)의 병렬입력(I1-In)이 비결선되었을 때(관련된프로그램 가능 소자를 프로그램하는 것과 동등한 것) 상기 방법으로 배치되지 않는다면, 이 병렬입력은 시프트 레지스터에서 내부적으로 다른 전위에 연결되며, 이 전위는 전술된 고정 전위와 다르다. 프로그램된 프로그램 가능 소자의 경우에, 관련된 병렬입력은 또다른 전위에 인가된다.
상기 경우에 있어서 부하소자(TR)가 제공되고, 이것은 가능한 큰 임피더스를 가지고, 제2고정 전위에 연결되며, 이 전위는 집적반도체 회로(1)의 또다른 공급전위(VSS)이고, 프로그램된 프로그램 가능 소자(제4도에서 프로그램 가능 소자(F1)과 같은 것)와 협동한 병렬입력(제4도 병렬입력 I1과 대응함)은 부하소자(TR)에 의해 정해지는 제2고정 전위에 연결된다.
따라서, 병렬입력(I1...In)은 다음 가능상태가 존재한다.
1) 프로그램 가능 소자가 프로그램되어 있지 않다 : 상기 관련된 병렬입력이 제1고정 전위에 연결된다.
2) 프로그램 가능 소자가 프로그램되었다. 관련된 병렬입력은 또다른 전위(이것은 바람직스럽게 제2고정 전위와 같은 값이다 ; 이것은 부하소자(TR)가 없는 실시예이다) 또는 제2고정 전위(부하소자(TR)가 있는 실시예)에 연결된다.
n개의 프로그램 가능 소자(F1...Fn) 및 1개의 n 비트폭 병-직렬 시프트 레지스터(SR)가 사용될 때, 본 발명은 정상상태(모든 n개 프로그램 가능소자(F1...Fn)가 프로그램되어 있지 않은 상태)의 프로그래밍 및 2n-1의 각각 다른 코드값을 인에이블시킨다. 코드값의 이 높은 수는 집적회로 분야의 주어진 작은 표면에서 공지된 종래기술로는 제공할 수 없는 것이다.
프로그램된 코드 또는(비-프로그램된) 정상상태는 다음과 같이 판독될 수 있다 : 첫째로, 제어입력(LD)을 통해 제어되는 동안, 병렬입력(I1...In)에 인가되는 정보(즉, 제1 또는 제2고정 전위)는 병렬로 병-직렬 시프트 레지스터(SR)의 단으로 인계되며, 상기 정보는 프로그램 가능 소자(F1...Fn)의 상태와 동일하다. 클럭신호 ø를 클럭신호(CLK)에 인가함에 의해 이 정보는 병-직렬 시프트 레지스터(SR)의 데이타 출력(DO)을 통해 독출될 수 있다. 그러므로 이 정보는, 예를들면 반도체 회로의 패드(PDO)에서 검출될 수 있고, 그것은 또한 그곳에 연결된 부품 결선을 통해 반도체 회로의 외부에서 사용할 수 있다. 그러나, 데이타 출력(DO)은 반도체 회로(1)에 연결될 수 있다. 따라서, 집적반도체 회로 및 그것의 기술적 성질들은, 예를들면 식별될 수 있다.
만일 그것의 부품들 또는 셀 라이브러리(cell library)라 불려지는 것에서 공급되는 종류의 시프트 레지스터가 병렬 시프트 레지스터(SR)에 사용될 수 있다. 사용되는 경우, 시프트 레지스터의 추가적 직렬입력(S)이 병-직렬 변환 기능에 영향을 미치지 않도록 하기 위해서는, 전기적으로 활성화되지 않도록(inactive) 접속되는 것이 바람직하다. 이러한 비활성적 접속의 예로서, 집적반도체 회로(1)의 또다른 공급전위(VSS)에 고정접속될 수 있으며, 이를 통해 전기적인 비활성 상태로 스위칭 가능하다.

Claims (10)

  1. 각각의 출력을 갖고 있는 n개의 프로그램 가능 소자를 포함하고 ; 그리고 n개의 프로그램 가능 소자의 각각의 한 출력에 각각 연결된 n개의 병렬입력 ; 데이타 출력 ; 프로그램 가능 소자의 전기적 상태를 병-직렬 시프트 레지스터로 전달하기 위한 제어입력 ; 그리고 클럭입력에 인가될 클럭신호의 함수로서 병-직렬 시프트 레지스터의 시프트 기능을 제어하기 위한 클럭입력을 가지는 병-직렬 시프트 레지스터를 포함한 것을 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
  2. 제1항에 있어서, 상기 프로그램 가능 소자가 기계적으로 분리가능한 수단인 것을 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
  3. 제1항에 있어서, 상기 프로그램 가능 소자가 열적으로 분리가능한 수단인 것을 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
  4. 제1항에 있어서, 상기 프로그램 가능 소자가 화학적으로 분리가능한 것을 특징을 하는 집적반도체 회로를 식별하기 위한 회로
  5. 제1항에 있어서, 상기 프로그램 가능 소자가 저항기 형태의 분리가능한 수단인 것으 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
  6. 제5항에 있어서, 상기 저항기가 저항기로서 역할을 하도록 결선된 트랜지스터인 것을 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
  7. 제1항에 있어서, 상기 프로그램 가능 소자가 레이저 휴즈인 것을 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
  8. 제1항에 있어서, 상기 프로그램 가능 소자가 분리가능한 도체 트랙인 것을 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
  9. 제1항에 있어서, 상기 프로그램 가능 소자의 각각의 출력에 각기 결합된 부하소자를 포함하는 것을 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
  10. 제1항에 있어서, 상기 병-직렬 시프트 레지스터가 전기적으로 비활성이 되도록 스위칭되는 직렬입력을 갖는 것을 특징으로 하는 집적반도체 회로를 식별하기 위한 회로.
KR1019900009692A 1989-06-29 1990-06-29 집적 반도체 회로를 식별하기 위한 회로구조 KR100206611B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89111871.3 1989-06-29
EP89111871A EP0404986B1 (de) 1989-06-29 1989-06-29 Schaltungsanordung zur Identifikation integrierter Halbleiterschaltkreise

Publications (2)

Publication Number Publication Date
KR910001927A KR910001927A (ko) 1991-01-31
KR100206611B1 true KR100206611B1 (ko) 1999-07-01

Family

ID=8201554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009692A KR100206611B1 (ko) 1989-06-29 1990-06-29 집적 반도체 회로를 식별하기 위한 회로구조

Country Status (6)

Country Link
EP (1) EP0404986B1 (ko)
JP (1) JP3022584B2 (ko)
KR (1) KR100206611B1 (ko)
AT (1) ATE84169T1 (ko)
DE (1) DE58903184D1 (ko)
HK (1) HK9195A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381664B1 (ko) * 2001-01-11 2003-04-26 주식회사 덕성 원적외선 방사 마이크로 캡슐 및 그 제조방법
DE10228905A1 (de) 2002-06-27 2004-01-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Datenübertragung
KR101004337B1 (ko) 2003-02-24 2010-12-28 마쓰모토유시세이야쿠 가부시키가이샤 열팽창성 미소구, 그 제조 방법 및 그 사용 방법
US20080195878A1 (en) * 2004-06-15 2008-08-14 Koninklijke Philips Electronics N.V. Control Scheme for Binary Control of a Performance Parameter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057645A1 (en) * 1981-02-04 1982-08-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Electrically coded identification of integrated circuit devices
US4441167A (en) * 1981-12-03 1984-04-03 Raytheon Company Reprogrammable read only memory
DE3327503A1 (de) * 1983-07-29 1985-02-07 Siemens AG, 1000 Berlin und 8000 München Teststruktur zur kennzeichnung von halbleiterchips und verfahren zu deren kennzeichnung
JPH0658925B2 (ja) * 1983-10-31 1994-08-03 株式会社東芝 集積回路試験装置
DE3601829A1 (de) * 1986-01-22 1987-07-23 Siemens Ag Hochintegrierter elektronischer baustein

Also Published As

Publication number Publication date
EP0404986A1 (de) 1991-01-02
KR910001927A (ko) 1991-01-31
JP3022584B2 (ja) 2000-03-21
DE58903184D1 (de) 1993-02-11
ATE84169T1 (de) 1993-01-15
HK9195A (en) 1995-01-27
JPH0338018A (ja) 1991-02-19
EP0404986B1 (de) 1992-12-30

Similar Documents

Publication Publication Date Title
EP0261859B1 (en) Integrated electronic circuit and method
US5973978A (en) Anti-fuse programming path
US4896055A (en) Semiconductor integrated circuit technology for eliminating circuits or arrays having abnormal operating characteristics
KR100283030B1 (ko) 반도체 장치의 레이 아웃 구조
JP4437565B2 (ja) 半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体
KR20020044055A (ko) 원격 퓨즈 박스의 압축 데이터를 사용하여 집적 회로를초기화하는 방법 및 장치
US6798272B2 (en) Shift register for sequential fuse latch operation
KR900001775B1 (ko) 반도체 기억장치
KR100206611B1 (ko) 집적 반도체 회로를 식별하기 위한 회로구조
US5764574A (en) Method and apparatus for back-end repair of multi-chip modules
KR100616215B1 (ko) 안티퓨즈를 이용한 리페어 회로
US5222043A (en) Circuit configuration for identification of integrated semiconductor circuitries
US6313655B1 (en) Semiconductor component and method for testing and operating a semiconductor component
JP2006196159A (ja) 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ
US6888748B2 (en) Programmable circuit and its method of operation
KR100487914B1 (ko) 안티퓨우즈안정화회로
KR100849121B1 (ko) 전기 아이디 회로 및 방법
JP3811556B2 (ja) 半導体集積回路装置
JP3100609B2 (ja) 集積半導体回路の識別のための回路装置
US20060152991A1 (en) Non-volatile memory storage of fuse information
KR0157344B1 (ko) 반도체 메모리 장치의 퓨즈소자 회로
KR100190359B1 (ko) 집적회로장치
US20060203559A1 (en) Memory device with customizable configuration
JP2002141468A (ja) 半導体集積回路装置、半導体集積回路装置におけるｉｄの書き込み方法及びｉｄの読み出し方法
JPH0567683A (ja) 識別回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070330

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee