DE3601829A1 - Hochintegrierter elektronischer baustein - Google Patents

Hochintegrierter elektronischer baustein

Info

Publication number
DE3601829A1
DE3601829A1 DE19863601829 DE3601829A DE3601829A1 DE 3601829 A1 DE3601829 A1 DE 3601829A1 DE 19863601829 DE19863601829 DE 19863601829 DE 3601829 A DE3601829 A DE 3601829A DE 3601829 A1 DE3601829 A1 DE 3601829A1
Authority
DE
Germany
Prior art keywords
metal
metallization level
laser
highly integrated
integrated electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863601829
Other languages
English (en)
Inventor
Clemens Liebelt
Axel Steigert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19863601829 priority Critical patent/DE3601829A1/de
Publication of DE3601829A1 publication Critical patent/DE3601829A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Technisches Gebiet
Die Erfindung bezieht sich auf einen hochintegrierten, an kundenspezifische Sonderwünsche anpaßbaren elektronischen Baustein.
Zugrundliegender Stand der Technik
Wie beispielsweise die Literaturstelle Markt und Technik, Nr. 19, vom 10. Mai 1985, Seite 80 aufweist, lassen sich kundenspezifische integrierte Bausteine für die verschiedensten Funktionen mittels programmierbaren Logik-Bausteinen verwirklichen, die eine außerordentlich hohe Gatterkomplexität aufweisen.
Weiterhin ist es durch die Literaturstelle Electronic Application, Nr. 22, vom 5. November 1985, Seite 86 bekannt, mittels eines Laserstrahls Chips einheitlicher Bauart dadurch für unterschiedliche Aufgaben vorzubereiten, daß im Muster der Leiterbahnen ursprüngliche Verbindungen aufgetrennt werden.
Bei der Entwicklung hochintegrierter elektronischer Bausteine sind zu Beginn der Definitionsphase oftmals die vom Kunden vorgegebenen Funktionen noch nicht ausreichend spezifiziert. Dies führt dazu, daß der Zeitpunkt für den Start der Hochintegration soweit als möglich hinausgeschoben wird und oftmals dadurch zusätzliche Zeitverzögerungen in Kauf genommen werden müssen, weil die endgültige Spezifizierung der vom Kunden geforderten logischen Funktionen nicht rechtzeitig vorliegt.
Offenbarung der Erfindung
Der Erfindung liegt die Aufgabe zugrunde, für die Herstellung hochintegrierter elektronischer Bausteine, bei denen die Kundenforderungen zu Beginn der Definitionsphase noch nicht ausreichend spezifiziert sind, unter Zuhilfenahme von programmierbaren Logikbausteinen eine Lösung anzugeben, die den hierdurch bedingten Mehraufwand an Entwicklungszeit und Kosten auf ein Minimum reduziert.
Ausgehend von einem hochintegrierten, an kundenspezifische Sonderwünsche anpaßbaren elektronischen Baustein wird diese Aufgabe gemäß der Erfindung durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Der Erfindung liegt die wesentliche Erkenntnis zugrunde, daß sich mit Hilfe eines laserprogrammierbaren Festwertspeichers, in den die noch nicht ausreichend spezifizierten logischen Funktionen in Form einer Tabelle eingespeichert werden, die Möglichkeit schafft, die Integration bereits während der Definitionsphase zu beginnen, weil hierdurch nachträgliche Änderungen logischer Funktionen mit Hilfe eines Laserstrahls am fertigen Baustein noch vorgenommen werden können.
Eine besonders zweckmäßige Ausgestaltung für einen solchen laserprogrammierbaren Festwertspeicher ist in den weiteren Patentansprüchen 2 und 3 angegeben.
Kurze Beschreibung der Zeichnung
In der Zeichnung bedeuten die der näheren Erläuterung der Erfindung dienenden Figuren
Fig. 1 die schematische Darstellung des Schaltbildes eines von einer X/Y-Schaltmatrix Gebrauch machenden Festwertspeichers, der eine nachträgliche Veränderung mit Hilfe eines Laserstrahls zuläßt,
Fig. 2 einen Ausschnitt der integrierten Schaltung der X/Y-Schaltmatrix nach Fig. 1.
Bester Weg zur Ausführung der Erfindung
Die schematische Darstellung nach Fig. 1 zeigt eine X/Y- Schaltmatrix, die in X-Richtung Steuerleitungen 1 . . . . m und in Y-Richtung Steuerleitungen 1 . . . n aufweist. Für die Ansteuerung der m-Steuerleitungen ist ein X-Decoder X-DEC und für die Ansteuerung der n Steuerleitungen in Y-Richtung ein Y-Decoder Y-DEC vorgesehen. In jedem Kreuzungspunkt der Steuerleitungen in der so gebildeten X/Y-Schaltung ist ein vom X-Decoder X-DEC über dessen Steuerleitungen ansteuerbares Transistorpaar TPiv vorhanden. Beispielhaft sind für die Kreuzungspunkte X/Y = 1, 1/n, 1/m und n/m die zugeordneten Transistorpaare TP 11, TP 1 n, TPm 1 und TPmn dargestellt. Alle Transistorpaare, die über jeweils eine der Steuerleitungen 1 . . . m und 1 . . . n gemeinsam ansteuerbar sind, sind potentialmäßig mit einer der Datenausgangsleitungen D 1 . . . Dm verbunden, die ihrerseits jeweils über einen Widerstand R 1 . . . Rm an einer gemeinsamen Betriebsgleichspannung V DD anliegen.
Bei Ansteuerung eines Kreuzungspunktes X/Y, beispielsweise des Kreuzungspunktes 1/1 wird die Datenausgangsleitung D 1 über das Transistorpaar TP 11 gegen Masse durchgeschaltet, was einer logischen "0" entspricht, sofern nicht die dieses Transistorpaar mit der Datenausgangsleitung D 1 verbindende Trennstelle TS wirksam ist. Ein entsprechendes Ergebnis liefert die Datenausgangsleistsung Dm bei Ansteuerung des Transistorpaares TPmn über die Steuerleitung m des X-Decoders X-DEC und die Steuerleitung n des Y-Decoders Y-DEC.
Wie Fig. 1 ferner zeigt, sind die Trennstellen TS der Transistorpaare TP 1 n und TP 1 m wirksam, so daß bei Ansteuerung dieser Transistorpaare über die zugehörigen Steuerleitungen des X-Decoders und des Y-Decoders die Betriebsgleichspannung V DD an der zugehörigen Datenausgangsleitung D 1 und Dm voll wirksam wird, was einer logischen "1" entspricht. Im unprogrammierten Zustand dieser X/Y-Schaltmatrix sind sämtliche Trennstellen TS der Transistorpaare in den Kreuzungspunkten unwirksam. Die Programmierung geschieht in der Weise, daß an den gewünschten Kreuzungspunkten ein Laser die Trennstellen durch Beseitigen der Verbindungsbrücke wirksam macht. Auf diese Weise wird die diesem Kreuzungspunkt zugeordnete logische Information bei Ansteuern des betreffenden Transistorpaares von einer binären "0" in eine binäre "1" übergeführt.
Die Verwirklichung der X/Y-Schaltmatrix in integrierter Form zeigt im Ausschnitt Fig. 2. Diese integrierte Schaltung besteht im wesentlichen aus dem Substrat S mit einer unteren mit Metallbahnen M 1 belegten ersten Metallisierungsebene Me 1, einer oberen zweiten Metallisierungsebene Me 2, die ebenfalls in Metallbahnen M 2 in Erscheinung tritt, sowie einer zwischen dieser ersten und dieser zweiten Metallisierungsebene Me 1 und Me 2 angeordnete Zwischenschicht Me 3.
Die Verbindung eines Transistorpaares nach Fig. 1 mit einer Datenausgangsleitung ist bei der integrierten Schaltung nach Fig. 2 jeweils durch ein Kontaktloch KL herbeigeführt, durch das hindurch die gegenseitig isolierten Metallbahnen M 1 und M 2 miteinander leitend verbunden sind. Dieser Aufbau eines integrierten Halbleiterspeichers ist grundsätzlich bekannt und beispielsweise in der Literaturstelle Elektronik 61, Heft 4, 22. Febr. 1980, Seiten 14 bis 21 angegeben.
Um nun bei einem solchen Halbleiterspeicheraufbau für das Arbeiten mit dem Laser optimale Voraussetzungen zu schaffen, sind, bezogen auf die zweite Metallisierungsebene Me 2 die Kontaktlöcher KL in einem vorgegebenen Abstand seitlich zu den eigentlichen Metallbahnen M 2 angeordnet und mit den ihnen jeweils zugehörigen Metallbahnen über die eine mögliche Trennstelle TS darstellende Metallbahnbrücke verbunden.
Der die Länge einer Metallbahnbrücke bestimmende Abstand A zwischen einem Kontaktloch KL und der zugehörigen Metallbahn M 2 in der zweiten Metallisierungsebene Me 2 ist so bemessen, daß er wenigstens gleich der Einstell- Toleranzbreite des Lasers zuzüglich seiner Schneidbreite gewählt ist. Auf diese Weise wird sichergestellt, daß beim Wegbrennen einer Metallbahnbrücke zur Unterbrechung der Verbindung eines Transistorpaares mit der ihm zugehörigen Datenausgangsleitung diese Trennstelle TS bei Bedarf mit der zu fordernden Genauigkeit stets einwandfrei hergestellt werden kann.
Gewerbliche Verwertbarkeit
Hochintegrierte Bausteine der beschriebenen Art können mit Vorteil überall da zum Einsatz kommen, wo kurzfristig kundenspezifische Bausteine entwickelt und gefertigt werden sollen, deren endgültiges Layout oftmals zu Beginn der Definitionsphase noch nicht bestimmbar ist.

Claims (3)

1. Hochintegrierter, an kundenspezifische Sonderwünsche anpaßbarer elektronischer Baustein, dadurch gekennzeichnet, daß ein von einer Logik ansteuerbarer, programmierbarer Festwertspeicher vorgesehen ist, in den mittels eines Lasers logische Funktionen in tabellarischer Form einspeicherbar sind.
2. Hochintegrierter elektronischer Baustein nach Anspruch 1, dadurch gekennzeichnet, daß der laserprogrammierbare Festwertspeicher in Form einer X/Y-Schaltmatritze konzipiert ist und hierzu von auf ein Substrat (S) aufgebrachten Metallbahnen (M 1, M 2) Gebrauch macht, die in zwei gegenseitig isolierten Ebenen, und zwar einer unteren ersten und einer oberen zweiten Metallisierungsebene (Me 1, Me 2) angeordnet sind, daß ferner die Metallbahnen örtlich zu Kontaktlöchern (KL) ausgeformt sind, durch die hindurch jeweils eine Metallbahn (M 2) in der zweiten Metallisierungsebene (Me 2) mit der darunter angeordneten Metallbahn (M 1) in der ersten Metallisierungsebene (Me 1) verbunden ist, daß außerdem unter Verzicht auf eine maximale Dichte der Matrix-Gitterstruktur diese Kontaktlöcher, bezogen auf die zweite Metallisierungsebene seitlich in vorgegebenem Abstand (A) zu den eigentlichen Metallbahnen angeordnet und mit den ihnen jeweils zugehörigen Metallbahnen über eine eine mögliche Trennstelle (TS) darstellende Metallbahnbrücke verbunden sind.
3. Hochintegrierter elektronischer Baustein nach Anspruch 2, dadurch gekennzeichnet, daß der die Länge einer Metallbahnbrücke bestimmende Abstand (A) zwischen Kontaktloch (KL) und zugehöriger Metallbahn (M 2) in der zweiten Metallisierungsebene (Me 2) wenigstens gleich der Einstell-Toleranzbreite des Lasers zuzüglich seiner Schneidbreite gewählt ist.
DE19863601829 1986-01-22 1986-01-22 Hochintegrierter elektronischer baustein Withdrawn DE3601829A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863601829 DE3601829A1 (de) 1986-01-22 1986-01-22 Hochintegrierter elektronischer baustein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863601829 DE3601829A1 (de) 1986-01-22 1986-01-22 Hochintegrierter elektronischer baustein

Publications (1)

Publication Number Publication Date
DE3601829A1 true DE3601829A1 (de) 1987-07-23

Family

ID=6292379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863601829 Withdrawn DE3601829A1 (de) 1986-01-22 1986-01-22 Hochintegrierter elektronischer baustein

Country Status (1)

Country Link
DE (1) DE3601829A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0404986A1 (de) * 1989-06-29 1991-01-02 Siemens Aktiengesellschaft Schaltungsanordung zur Identifikation integrierter Halbleiterschaltkreise
EP0404985A1 (de) * 1989-06-29 1991-01-02 Siemens Aktiengesellschaft Schaltungsanordnung zur Identifikation integrierter Halbleiterschaltkreise

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1950970A1 (de) * 1968-10-09 1970-04-16 Konto Dyeing & Finishing Co Lt Verfahren zur Behandlung von Faserbuendeln oder Tuch in einem Hochtemperatur-Hochdruckbehaelter
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1950970A1 (de) * 1968-10-09 1970-04-16 Konto Dyeing & Finishing Co Lt Verfahren zur Behandlung von Faserbuendeln oder Tuch in einem Hochtemperatur-Hochdruckbehaelter
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
DE-Z: Elektronik 1980, H.10, S.67-70 *
DE-Z: Elektronik, H.24, Dezember 1982, S.53-58 *
DE-Z: Elektronik. H.6, März 1984, S.91 -94 *
Smith, R.T. et.al.: Laser Programmable Redundancy and hield Improvement in a 64k DRAM. In IEEE Journal of Solid-State Circuits, Vol. SC-16, Nr. 5, Okt. 1981, S. 506-513 *
US-Z: Electronics, H.17, 14.July 1982, S.159-162 *
US-Z: Electronics. 26. August 1985, S.42-46 *
US-Z: IEEE Journal of Solid-State Circuits, Vol. SC-18, No.5, Okt. 1983, S.572-584 *
US-Z: Proc. of the IEEE, Bd.72, No.12, Dez. 1984, S.1687-1694 *
Wu, Wei-Wha: Automated welding customizes programmable logic arrays. In: Electronics, H. 17, 14. Juli 1982, S. 159-162 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0404986A1 (de) * 1989-06-29 1991-01-02 Siemens Aktiengesellschaft Schaltungsanordung zur Identifikation integrierter Halbleiterschaltkreise
EP0404985A1 (de) * 1989-06-29 1991-01-02 Siemens Aktiengesellschaft Schaltungsanordnung zur Identifikation integrierter Halbleiterschaltkreise
US5027322A (en) * 1989-06-29 1991-06-25 Siemens Aktiengesellschaft Circuit configuration for identification of integrated semiconductor circuitries

Similar Documents

Publication Publication Date Title
DE19531691C2 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE2843144C2 (de)
DE2754354A1 (de) Programmierbare logische baugruppenanordnung
EP3599636A1 (de) Keramischer schaltungsträger und elektronikeinheit
DE69034109T2 (de) Halbleiter-IC-Vorrichtung und deren Herstellungsverfahren
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE10051937C2 (de) Schaltungsanordnung zur Programmierung einer Verzögerungszeit eines Signalpfads
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter
DE3601829A1 (de) Hochintegrierter elektronischer baustein
DE4321211C2 (de) Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in")
DE19743264C2 (de) Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
EP0658927A1 (de) Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
DE602004000651T2 (de) Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren
DE19825607C2 (de) Integrierte Halbleiterschaltung mit Füllstrukturen
DE19736197C1 (de) Integrierte Schaltung mit Kondensatoren
DE2629303C3 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE102004041961B3 (de) Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung
DE3937187A1 (de) Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung
DE3021565A1 (de) Flip-flop
DE19836753B4 (de) Integrierter Halbleiterchip mit Zuleitungen zu einem oder mehreren externen Anschlüssen
DE10131940B4 (de) Halbleiterchip und Verfahren zur Ausbildung von Kontakten auf einer Halbleiteranordnung
DE10224768A1 (de) Verfahren zum Einstellen von Oszillatorfrequenzen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal