JP3100609B2 - 集積半導体回路の識別のための回路装置 - Google Patents

集積半導体回路の識別のための回路装置

Info

Publication number
JP3100609B2
JP3100609B2 JP02166526A JP16652690A JP3100609B2 JP 3100609 B2 JP3100609 B2 JP 3100609B2 JP 02166526 A JP02166526 A JP 02166526A JP 16652690 A JP16652690 A JP 16652690A JP 3100609 B2 JP3100609 B2 JP 3100609B2
Authority
JP
Japan
Prior art keywords
serial
shift register
parallel
circuit device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02166526A
Other languages
English (en)
Other versions
JPH0338019A (ja
Inventor
ウオルフガング、プリビル
レイモンド、シツチツグ
Original Assignee
シーメンス、アクチエンゲゼルシヤフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーメンス、アクチエンゲゼルシヤフト filed Critical シーメンス、アクチエンゲゼルシヤフト
Publication of JPH0338019A publication Critical patent/JPH0338019A/ja
Application granted granted Critical
Publication of JP3100609B2 publication Critical patent/JP3100609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は集積半導体回路の識別のための回路装置に
関するものである。
〔従来の技術〕
集積半導体回路の識別のための装置は既にヨーロッパ
特許第A0066835号、第A0066836号および第A0133955号明
細書から公知である。それらはたとえば半導体チップ上
の回路の速度階級および可能な作動モードのような特別
な回路特性を自ら“書きとめ得るようにする”役割をす
る（たとえば集積半導体メモリにおけるページモード、
ニブルモード）。しかし、提案されている解決策は２つ
の欠点有する。一方では非常に狭く限られた数の識別特
徴しか回路のなかに収められない。他方ではこれらお特
徴が部分的に（ヨーロッパ特許第A0066835号明細書参
照）いわゆるウェーハ平面上でしか評価可能でない。
〔発明が解決しようとする課題〕
本発明の課題は、最小の占有面積でできるかぎり多数
の識別特徴（たとえばロット番号）を含むことができ、
またその識別特徴を、回路がケースのなかにカプセルさ
れているときにも読出すことができる回路装置を提供す
ることである。
〔課題を解決するための手段〕
この課題は請求項１に記載の特徴により解決される。
有利な実施例は請求項２以下にあげられている。
〔実施例〕
以下、図面により本発明を一層詳細に説明する。
第１図には半導体回路に対して特有の集積半導体回路
１およびその接続パッドPDを有する集積半導体回路の半
導体チップCHが著しく簡単化して示されている。チップ
CH上にはさらに本発明による回路装置２が示されてお
り、その際に回路装置２と集積半導体回路１との間の大
きさの比は技術的に実際に必要な条件にくらべてはるか
に大きく図示されている。しかし、このことは図面を見
易くする役割をする。回路装置２の集合導線DOとして構
成されているデータ出力端DOはこれに特別に対応付けら
れている半導体チップCH上の接続パッドPDOに導かれて
おり、従ってデータ出力端DOは接続ピンを介してモジュ
ール外部からも近接可能である。しかし適当な多重化装
置の使用の際には、半導体チップCH上に既に存在する接
続パッドPDもデータ出力端に対する接続パッドPDOとし
て利用され得る。データ出力端は集積回路１の部分とも
接続されていてよい。
第２図による実施例は本発明による回路装置２を一層
詳細に示すものである。これはｎ個（ｎ＝自然数）のプ
ログラム可能な要素F1…Fnと１つのｎ段の直列−並列シ
フトレジスタSRとｎ個のトランジスタＴとを含んでい
る。プログラム可能な要素F1…Fnは一方ではデータ出力
端を形成している集合導線DOと接続されており、また他
方ではトランジスタＴのドレインと接続されている。ト
ランジスタＴのソースは第１の供給電位VSSと接続され
ている。トランジスタＴのゲートはそれぞれ直列−並列
シフトレジスタSRの並列出力端O1…Onの１つと接続され
ている。第２図は直列−並列シフトレジスタSRのデータ
入力端DIおよびクロック入力端CLKをも示している。そ
れに与えられ得るクロック信号φにより、データ入力端
DIに与えられているデータはビットごとに直列−並列シ
フトレジスタSRのｎ段を通してシフトされ得る。
本発明は、以下に示されている多くの実施例で実現可
能である。プログラム可能な要素F1…Fnは１つの実施例
では機械的、熱的または化学的に分離可能なスイッチン
グ要素、特に抵抗、抵抗として接続されているトランジ
スタ（第４図）またはレーザーヒューズ（第２図、第３
図）である。しかし、それらは分離可能な導体帯であっ
てもよい。
さらに、集合導線DOを高抵抗で第２の供給電位VDDと
接続可能なものとして構成することは好ましい。第２図
および第４図では、このことは高抵抗の（たとえばプロ
グラム可能な要素Ｆの抵抗値の少なくとも10倍の抵抗値
の）抵抗Ｒを介して実現されている。第３図による実施
例では高抵抗の接続は、そのチャネル抵抗が高抵抗であ
るようにそのｐチャネルトランジスタをディメンジョニ
ングされているCMOS−インバータＩにより実現されてい
る。インバータＩはその際に入力側でデコーダ信号▲
▼により駆動されている。識別が行われるべきであ
れば（すなわちプログラムされたプログラム可能な要素
F1…Fnにより示されているコード値が読出されるべきで
あれば）、デコーダ信号▲▼が低い値をとり、そ
れによって集合導線DOが高抵抗で第２の供給電位VDDと
接続される。そうでない場合はデコーダ信号▲▼
が高い値をとり、それによって集合導線DOは第１の供給
電位VSSと接続される。それにより、集合導線DOが常に
１つの定められた電位を有することが保証されている。
このことは特に、回路装置２の集合導線DOがなおなんら
かの仕方で集積半導体回路１のその他の部分特に入力段
と接続されているときに重要である（CMOS技術では周知
のように入力端は電気的に“浮動”してはならない）。
第３図にはさらに本発明のもう１つの有利な実施例が
示されている。ｎ段の直列−並列シフトレジスタSRの代
わりにクロックされるｎ段の発振器OSが使用されてい
る。ｎ段のカウンタがシフトレジスタSRまたは発振器OS
の代わりに同じく使用可能である。その際に発振器OSま
たはカウンタの存在する直列出力端Ｏは、リング発振器
またはリングカウンタが生ずるように、データ入力端DI
に負帰還されて得る。
本発明はｎ個のプログラム可能な要素F1…Fnおよびｎ
段の直列−並列シフトレジスタSR（またはカウンタまた
は発振器）の使用の際に、正常状態（すべてのｎ個のプ
ログラム可能な要素F1…Fnがプログラムされていない）
および２−１種類のコード値をプログラムすることを可
能にする。これらの多数のコード値は、集積半導体回路
で通常のように小さい占有面積しか許されない場合に
は、公知の従来技術では実現可能でない。
プログラムされたコード値または（プログラムされて
いない）正常状態は作動中に下記の仕方で読出され得る
（正論理を前提として）：直列−並列シフトレジスタSR
がクロック信号φにより少なくとも（ｎ−１）回予めク
ロックされ、その際にデータ入力端DIには論理０が与え
られる。引き続いて生ずる次のクロック信号φにおいて
データ入力端DIに論理１が与えられ、これが直列−並列
シフトレジスタSRの第１の段に受け入れられる。それに
より第１の並列出力端O1は論理１となり、残りの並列出
力端O2…Onは論理０にとどまる。従って、第１の並列出
力端O1に対応付けられているトランジスタＴは導通し、
残りのトランジスタは遮断している。第１のプログラム
可能な要素F1が（第２図中に示されているように）プロ
グラムされていないと、第１の供給電位VSSが第１の並
列出力端O1に対応付けられているトランジスタＴを介し
て集合導線DOに到達し、これが論理状態０となる。しか
し、第１のプログラム可能な要素F1が（第３図中に示さ
れているように）プログラムされていると、集合導線DO
上に第２の供給電位VDDへの高抵抗の接続が生じ、それ
は論理状態１にとどまる。
すぐ次の（およびすべてのその後の）クロック信号φ
の生起の際には、データ入力端DIに論理０が与えられ
る。このことは、先に直列−並列シフトレジスタSRの第
１の段に受け入れられた論理１が直列−並列シフトレジ
スタSRの（それぞれ）すぐ次の段に受け入れられるよう
にし、その際に先行の段には論理０がシフトされる。相
応に第２の並列出力端O2（またはそれぞれその後の並列
出力端O3…On）は論理状態１をとり、残りの並列出力端
O1、O3…On（またはO1、O2、O4…On、など）は論理状態
０を有する。対応付けられているトランジスタを介して
論理状態１を有する並列出力端O2…Onと接続されている
プログラム可能な要素F2…Fnはその状態（プログラムさ
れている、プログラムされていない）により、集合導線
DOが論理状態１（プログラムされている状態）をとる
か、論理状態０（プログラムされていない状態）をとる
かを決定する。こうしてプログラムされたコード値のｎ
ビットが読出され得る。
【図面の簡単な説明】
第１図は集積半導体回路内の本発明による回路装置を示
す図、第２図ないし第４図は部分的にコード化された状
態で本発明の種々の実施例を示す図である。 １……集積半導体回路 ２……本発明による回路装置 CH……半導体チップ CLK……クロック入力端 D0……データ出力端 F1〜Fn……プログラム可能な回路要素 Ｉ……インバータ I1〜In……並列入力端 LD……制御入力端 OS……発振器 PD0……接続パッド Ｓ……直列入力端 SR……並列−直列シフトレジスタ TR……負荷要素 VDD、VSS……供給電位 φ……クロック信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−262419（ＪＰ，Ａ)

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】集積半導体回路の識別のための回路装置に
    おいて、 ｎ個のプログラム可能な要素（F1…Fn）と、１つのデー
    タ入力端（DI）およびｎ個の並列出力端（O1…On）を有
    する１つの並列−直列シフトレジスタ（SR）とを有し、 各プログラム可能な要素（F1…Fn）が一方では１つの共
    通の導線（DO）と、また他方ではトランジスタ（Ｔ）の
    ドレインと接続されており、 トランジスタ（Ｔ）のソースが第１の供給電位（VSS）
    と接続されており、 トランジスタ（Ｔ）のゲートの各々が直列−並列シフト
    レジスタ（SR）の並列出力端（O1…On）の１つと接続さ
    れており、 直列−並列シフトレジスタ（SR）がクロック入力端（CL
    K）に与えられ得るクロック信号（φ）に関係して直列
    −並列シフトレジスタ（SR）のシフト機能を制御するた
    めのクロック入力端（CLK）を有する ことを特徴とする集積半導体回路の識別のための回路装
    置。
  2. 【請求項２】プログラム可能な要素（F1…Fn）が機械
    的、熱的または化学的に分離可能なスイッチング要素で
    あることを特徴とする請求項１記載の回路装置。
  3. 【請求項３】分離可能なスイッチング要素が抵抗である
    ことを特徴とする請求項２記載の回路装置。
  4. 【請求項４】抵抗が抵抗として接続されているトランジ
    スタであることを特徴とする請求項３記載の回路装置。
  5. 【請求項５】プログラム可能な要素（F1…Fn）がレーザ
    ーヒューズであることを特徴とする請求項１または２記
    載の回路装置。
  6. 【請求項６】プログラム可能な要素（F1…Fn）が分離可
    能な導体帯であることを特徴とする請求項１または２記
    載の回路装置。
  7. 【請求項７】集合導線（DO）が高抵抗で第２の供給電位
    （VDD）と接続可能であることを特徴とする請求項１な
    いし６の１つに記載の回路装置。
  8. 【請求項８】直列−並列シフトレジスタ（SR）の代わり
    にｎ段のクロックされる発振器（OS）またはｎ段のカウ
    ンタが設けられていることを特徴とする請求項１ないし
    ７の１つに記載の回路装置。
  9. 【請求項９】発振器（OS）またはカウンタがリング発振
    器またはリングカウンタであることを特徴とする請求項
    ８記載の回路装置。
JP02166526A 1989-06-29 1990-06-25 集積半導体回路の識別のための回路装置 Expired - Fee Related JP3100609B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89111870.5 1989-06-29
EP89111870A EP0404985B1 (de) 1989-06-29 1989-06-29 Schaltungsanordnung zur Identifikation integrierter Halbleiterschaltkreise

Publications (2)

Publication Number Publication Date
JPH0338019A JPH0338019A (ja) 1991-02-19
JP3100609B2 true JP3100609B2 (ja) 2000-10-16

Family

ID=8201553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02166526A Expired - Fee Related JP3100609B2 (ja) 1989-06-29 1990-06-25 集積半導体回路の識別のための回路装置

Country Status (7)

Country Link
US (1) US5027322A (ja)
EP (1) EP0404985B1 (ja)
JP (1) JP3100609B2 (ja)
KR (1) KR100222745B1 (ja)
AT (1) ATE84637T1 (ja)
DE (1) DE58903298D1 (ja)
HK (1) HK9295A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2656552B1 (fr) * 1990-01-04 1995-01-13 Pechiney Aluminium Procede de fabrication de produits metalliques thixotropes par coulee continue avec brassage electromagnetique en courant polyphase.
US5347519A (en) * 1991-12-03 1994-09-13 Crosspoint Solutions Inc. Preprogramming testing in a field programmable gate array
KR100261223B1 (ko) * 1998-05-04 2000-07-01 윤종용 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법
DE10201645B4 (de) * 2002-01-17 2007-04-26 Infineon Technologies Ag Verfahren zur Codierung und Authentifizierung von Halbleiterschaltungen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057645A1 (en) * 1981-02-04 1982-08-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Electrically coded identification of integrated circuit devices
DE3122984A1 (de) * 1981-06-10 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kennzeichnung von halbleiterchips und kennzeichenbarer helbleiterchip
DE3123031A1 (de) * 1981-06-10 1983-01-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur kennzeichnung von halbleiterchips und kennzeichenbarer halbleiterchip
US4441167A (en) * 1981-12-03 1984-04-03 Raytheon Company Reprogrammable read only memory
DE3327503A1 (de) * 1983-07-29 1985-02-07 Siemens AG, 1000 Berlin und 8000 München Teststruktur zur kennzeichnung von halbleiterchips und verfahren zu deren kennzeichnung
JPH0658925B2 (ja) * 1983-10-31 1994-08-03 株式会社東芝 集積回路試験装置
DE3601829A1 (de) * 1986-01-22 1987-07-23 Siemens Ag Hochintegrierter elektronischer baustein
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag

Also Published As

Publication number Publication date
JPH0338019A (ja) 1991-02-19
US5027322A (en) 1991-06-25
HK9295A (en) 1995-01-27
EP0404985B1 (de) 1993-01-13
ATE84637T1 (de) 1993-01-15
KR910001928A (ko) 1991-01-31
KR100222745B1 (ko) 1999-10-01
DE58903298D1 (de) 1993-02-25
EP0404985A1 (de) 1991-01-02

Similar Documents

Publication Publication Date Title
US4833650A (en) Semiconductor memory device including programmable mode selection circuitry
EP0261859B1 (en) Integrated electronic circuit and method
US6515505B1 (en) Functionality change by bond optioning decoding
US6707746B2 (en) Fuse programmable I/O organization
US6713855B2 (en) Dual die memory
JPH06348379A (ja) 能動レベルを設定できるピンを有する集積回路とその使用方法
US5754879A (en) Integrated circuit for external bus interface having programmable mode select by selectively bonding one of the bond pads to a reset terminal via a conductive wire
US6798272B2 (en) Shift register for sequential fuse latch operation
US4458163A (en) Programmable architecture logic
JP3100609B2 (ja) 集積半導体回路の識別のための回路装置
KR100343914B1 (ko) 반도체 장치
KR0146544B1 (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
US5222043A (en) Circuit configuration for identification of integrated semiconductor circuitries
JP3022584B2 (ja) 集積半導体回路の識別のための回路装置
KR100849121B1 (ko) 전기 아이디 회로 및 방법
US6657914B1 (en) Configurable addressing for multiple chips in a package
EP0520356B1 (en) Semiconductor integrated circuit equipped with diagnostic circuit
EP0419117B1 (en) Wafer-scale semiconductor device having fail-safe circuit
US6067597A (en) Word configuration programmable semiconductor memory with multiple word configuration programming mode
JPH0567683A (ja) 識別回路
JP3557773B2 (ja) 半導体装置
JPH06311022A (ja) 半導体論理回路装置
US6856186B2 (en) Circuit configuration for level boosting, in particular for driving a programmable link
JPS614979A (ja) 半導体集積回路装置
JPH0572298A (ja) Ｒｏｍコードチエツク回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070818

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080818

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees