CN101231889A - 非易失性存储装置及其擦除方法 - Google Patents

非易失性存储装置及其擦除方法 Download PDF

Info

Publication number
CN101231889A
CN101231889A CNA2007103007695A CN200710300769A CN101231889A CN 101231889 A CN101231889 A CN 101231889A CN A2007103007695 A CNA2007103007695 A CN A2007103007695A CN 200710300769 A CN200710300769 A CN 200710300769A CN 101231889 A CN101231889 A CN 101231889A
Authority
CN
China
Prior art keywords
word line
programming
programmed
memory storage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103007695A
Other languages
English (en)
Other versions
CN101231889B (zh
Inventor
边大锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060118538A external-priority patent/KR100784864B1/ko
Priority claimed from US11/944,834 external-priority patent/US7668019B2/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101231889A publication Critical patent/CN101231889A/zh
Application granted granted Critical
Publication of CN101231889B publication Critical patent/CN101231889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

在一方面中，提供非易失性NAND闪存半导体存储装置，配置以分别在擦除操作之前和之后，执行预编程操作和编程后操作中的至少一个。每个预编程操作和编程后操作包括提供编程电压至定义存储装置字线块的多个字线的子集。

Description

非易失性存储装置及其擦除方法
技术领域
本发明主要涉及半导体存储器，并且具体地，本发明涉及非易失性存储装置以及非易失性存储装置的擦除方法。
背景技术
图1中图示了传统NAND闪存装置的单元串结构的示例。
参考图1，第一单元串10包括选通(gated)到各自字线WL<0:31>的闪存单元MC<0:31>。闪存单元MC<0:31>串联连接在地选择晶体管GST和串选择晶体管SST之间。地选择晶体管GST选通到地选择线GSL，以及串选择晶体管SST选通到串选择线SSL。同样，如所示，第一单元串10连接在位线1HB_BL和公共选择线CSL之间。
相类似地配置第二单元串20，其包括选通到各自字线WL<0:31>的闪存单元MC<0’:31’>。闪存单元MC<0’:31’>串联连接在地选择晶体管GST’和串选择晶体管SST’之间。地选择晶体管GST’选通到地选择线GSL，以及串选择晶体管SST’选通到串选择线SSL。第二单元串20连接在位线PGM_BL和公共选择线CSL之间。
每个闪存单元MC可以是存储一位数据的单位(single-bit)存储器元件，或存储两个或多个位数据的多位存储器元件。如本领域技术人员所公知的，通过改变该单元的阈值电压，在每个单元中存储数据。例如，在单位单元的情况中将每个单元编程为两个阈值分布中的一个，以及在两位单元的情况中将每个单元编程为四个阈值分配中的一个。
图2是表述用于对多位单元(MBC)编程的编编程列示例的图。特别地，示出的示例用于对两位闪存单元编程。在图中，钟型曲线指示了多位闪存单元的不同编程状态的阈值电压分布，并且VR1～VR3代表用于在多位闪存单元的读操作中的读字线电压。
通常，在NAND-型闪存系统中，在编程之前，存储单元置于“擦除状态”。在图2中，擦除状态是最低的阈值电压分布，并且赋值两位数据值“11”。图的三个更高阈值电压分布对应“编程状态”并且从而赋值两位数据值“10”、“00”和“01”。为了将一单元从擦除状态“11”编程为编程状态“10”、“00”或“01”的任意一个，选择执行三个编程操作序列。就是说，在两位数据值的LSB从“1”变成“0”的单元上，执行最低有效位(LSB)编程(编程1)操作。在编程1中LSB改变和两位数据值的MSB从“1”变成“0”的单元上，执行第一最高有效位(MSB)编程(编程2)操作。在只是MSB从“1”变成“0”的单元上，执行第二最高有效位(MSB)编程(编程3)。
参考图3和4的电路图，现在将说明在其中图示的存储单元“B”(图4)的编程。如图所示，存储单元B(也就是，编程单元B)耦合至字线WL28和编程位线PGM_BL。具有编程位线PGM_BL的NAND串于此称为编程串。图4还图示了连接到字线WL28和位线IHB_BL的存储单元“A”。不对这个存储单元编程并且该存储单元称为包含在禁止串内的禁止单元A。
传统地，从字线WL0到字线WL31顺次执行编程操作。参考图3，在其中串选择线SSL达到VCC和阈值电压Vth之间的电压(Vsel)的初始建立周期(t1～t3)之后，通过电压Vpass(例如约8V)提供至每个字线WL<0:31>。然后，在时刻t3，字线WL28的电压升至编程电压Vpgm(例如约18V)。在此期间，发生对存储单元B的阈值电压编程。然后，在时刻t5，字线WL28的电压开始下降，并且在时刻t6，所有的字线WL电压降至0V。
当编程单元B编程时，其中通过0V电压施加至位线PGM_BL施加0V电压至块，并且编程电压Vpgm施加至字线WL28。在这个状态中，在编程电压B中感应F-N隧穿，因此如本领域所公知的增加其的阈值电压。其间，由于其中由提供参考电压VCC至禁止位线1HB_BL导致块的自升压(selfboosting)，在禁止单元之内不发生F-N隧穿。
在图4的示例中，在禁止串中的存储单元处于擦除状态(“11”)。在这些单元中，合所得结果的单元的低阈值产生高升压效率，阻止F-N隧穿。相反，图5图示了其中对编程串的存储单元D编程，并且禁止串的存储单元C编程为禁止的示例。连接到禁止串的字线WL<0:27>的存储单元，处于编程状态“00”。在这种情况下，升压效率低，并且禁止串单元间的电荷共享效应不利地引起单元中的F-N隧穿。通常，这称为“编程扰动”效应。
可通过执行“局部升压方案”来减小编程扰动。参考图6(其中要对D单元编程)，执行局部升压方案，例如，通过对在接收编程电压Vpgm的字线前的一个或多个字线提供电压Vlocal(例如，～2V)。在图6的示例中，提供编程电压至字线WL28，并且提供电压Vlocal至两个在前字线WL27和WL26。剩余字线接收电压Vpass。通过阻碍电荷共享至禁止串中的编程禁止E单元的邻近存储单元MC<0:25>，减小编程扰动。然而，如果存储单元MC26和MC27处于擦除状态(“11”)，则局部升压不能有效地阻碍禁止串中的电荷共享路径。
上述的传统技术会由于存储单元过擦除而受到损害。如图7中所示，上面的图(a)图示了其中如早先表述的状态为“11”擦除状态的阈值电压的正常分布。图中的参考特征“x1”代表图6的编程禁止E单元在擦除状态的阈值电压。在利用局部升压的(F单元的)编程操作之后，E单元的阈值电压会下降到正常分布以下。在图7下面的图(b)中，其以参考特征“x2”图示。结果，随后E单元的编程导致误差。在避免该问题的努力中，有可能与每次擦除例行程序一起，执行预编程(pre-program)(或编程后post-program)操作。然而，这样的操作显著地增加了总处理时间。
发明内容
根据本发明的一个方面，提供非易失性NAND闪速半导体存储装置，其被配置以分别在擦除操作之前和之后，执行预编程操作和编程后操作之一。每个预编程操作和编程后操作包括提供编程电压至定义存储装置的字线块的多个字线的子集。
根据本发明的另一方面，提供存储装置，包括存储单元阵列，该存储单元阵列包括多个非易失存储串，其中每个非易失性存储串包括n个非易失性存储单元，并且其中n为整数。存储装置进一步包括分别与每个非易失存储串的n个非易失性存储单元相交的n个字线，配置以响应地址提供电压至字线的解码器，以及提供电压至解码器以分别在擦除操作之前和之后，执行预编程操作和编程后操作中的至少一个的擦除控制器。每个预编程和编程后操作包括提供编程电压至定义存储装置字线块的多个字线的子集。
根据本发明的又一方面，提供电子系统，包括操作地耦合到非易失性存储装置的微处理器。其配置为分别在擦除操作之前和之后，至少执行预编程操作和编程后操作中的一个，每个预编程和编程后操作包括提供编程电压至定义存储装置字线块的多个字线的子集。
根据本发明的又一方面，提供操作NAND型闪存装置的方法，包括在擦除操作执行之前和之后预编程操作和编程后操作中的至少一个的过程中，提供编程电压至字线块的字线的子集。
根据本发明的另一方面，提供控制NAND型非易失存储装置的方法，包括执行其中编程电压提供至字线块的字线第一集(first set)以及通过电压提供至字线块的字线剩余集(remaining set)的预编程操作，以及在预编程操作之后执行字线块的擦除操作。
根据本发明的又一方面，提供NAND型非易失存储装置的控制方法，包括执行字线块的擦除操作，以及执行其中编程电压提供至字线块的字线第一组字线以及通过电压(pass voltage)提供至字线块的剩余字线组的编程后操作。
附图说明
参考附图，从下列详细表述中，本发明的上述和其他方面将变得显而易见。
图1图示了传统非易失性存储装置的NAND串；
图2图示了描述传统非易失性存储装置编程的阈值电压图；
图3图示了在传统非易失性存储装置编程过程中提供至字线的电压；
图4至图6图示用于描述对传统非易失性存储装置的编程、电荷共享和局部升压方案的NAND串；
图7(a)和(b)图示了用于描述在传统非易失性存储装置中存储单元过擦除的阈值电压图；
图8图示了根据本发明实施例的存储系统的结构图；
图9至图12图示用于描述根据本发明实施例的编程后和预编程操作的NAND串；
图13至图18是用于描述根据本发明实施例的擦除例行程序的流程图；以及
图19是根据本发明实施例的电子系统的结构图。
具体实施方式
现在将要通过几个优选的但非限制的发明实施例，描述本发明。仅仅作为示例提出实施例，并且不认为发明限于示例性实施例的特定结构和/或特征。应该明白，当一个部件被称之为“在”另一个部件“上”，“与”另一个部件“连接”或“与”另一个部件“耦合”时，它可以直接在其它部件上，与其它部件连接或与其它部件耦合，或可能存在中间部件。相反，当一个部件被称之为“直接在”另一个部件“上”，“直接与”另一个部件“连接”或“直接与”另一个部件“耦合”时，不存在中间部件。
本发明的一个或多个实施例指向非易失性半导体存储装置，配置非易失性存储装置以分别在擦除操作之前和之后执行预编程操作和/或编程后操作。通常，预编程和/或编程后操作的特征是提供编程电压至定义存储装置字线块的多个字线的子集(subset)。例如，在每个预编程和编程后操作中的至少一个的过程中，提供通过电压(pass voltage)至字线块的剩余字线。
本领域公知，预编程和/或编程后例行程序连同擦除操作一起执行。例如参见题目为“ 闪存装置及其擦除方法”的US专利No.6842378。主要目的是防止存储单元过擦除。根据这些方案，在擦除操作之前(或之后)，给定存储块的所有字线WL顺序地预编程(或编程后)操作。然而在顺序执行这些编程操作中，需要充足的时间和资源。
相反，根据本发明的实施例，与擦除操作一起，对每个块的字线WL的子集执行预编程(和/或编程后)操作。字线WL的子集最好是位于字线块的高区域(upperarea)中。这里，如将稍后说明的，“高区域”是相对术语，其指的是位于编编程列中较后的字线WL。
另外，在正常编程操作中，和/或在预编程和编程后操作的一个或两个过程中，配置存储装置以执行局部升压方案。
在预编程和编程后操作中，相同的编程电压可提供至字线的每个子集，或者，在预编程和编程后操作中，不同的编程电压可提供至字线的每个子集。同样地，例如，在预编程和编程后操作中，相同的通过电压可提供至每个剩余字线，或者，在预编程和编程后操作中，不同的通过电压可提供至每个剩余字线。
图8是根据本发明实施例的存储系统的块图。在图示示例中，存储系统300包括闪存控制器200和闪存装置100。例如，闪存装置100可构成处理器驱动装置例如MP3播放器的闪存卡或非易失存储器。
闪存控制器200是提供各种各样命令/控制(CTRL)信号和地址(ADDR)信号至闪存装置100的集成电路。这样的控制器200的操作和实际实现，在本领域中是公知的。
闪存装置100包括存储单元阵列110、解码器120、页缓冲器130和擦除控制器140。图8中图示的闪存装置100的部件，是相应于本发明的操作方面的实施例。闪存装置100的示例性实施例包括未示出的附加功能块，，并且在不超出本发明的精神和范围的前提下，图8中所示的具体块结构可以改变。另外，根据设计选择，图8的每个功能块的内部结构可种多种方式的改变。
通过连接以定义多个NAND闪存串的闪存单元，执行本实施例的存储单元阵列110，并且包括相交的位线(BL)和字线(WL)。存储单元阵列110的位线BL连接至页缓冲器130。存储单元阵列110可包括多个存储块和页面。通过多个连接至共用字线WL的多个NAND闪存串，定义每个块，并且通过多个连接至共用位线BL的多个存储块，定义每个页面。
本实施例的页缓冲器130是提供写数据和从存储单元阵列110的每个页面检索读数据的集成电路。
本实施例的解码器120是对由存储控制器200提供的地址信号ADDR解码并且根据解码地址信号ADDR提供各种各样编程电压(例如，Vpgm、Vpass、Vvfy和Verase)至存储单元阵列110的字线WL的集成电路。
本实施例的擦除控制器140响应来自存储控制器的控制/命令CTRL信号以选择提供编程电压(例如，Vpgm、Vpass、Vvfy和Verase)至解码器120的集成电路。另外，擦除控制器140可命令(或使能)页缓冲器130执行，例如，读校验操作。
下面，将以本发明的示例性实施例的形式，对图8示例的存储系统300的预编程和编程后操作进行描述。
如上面讨论的，本领域公知连同擦除操作一起执行预编程和/或编程后操作。然而，本发明的实施例的特征在于，连同擦除操作一起对每个块的字线WL的子集进行预编程(和/或编程后)操作。图9图示了其一个示例。
图9图示了存储单元阵列110的存储块的编程NAND串和禁止NAND串。禁止NAND串包括连接到参考电压VCC的位线1HB_BL，以及编程NAND串包括连接到0V电压的位线1HB_BL。如图所示，每个串连接到串选择线SSL、地选择线GSL、列选择线CSL和多个字线WL<0:31>。
在正常编编程列过程中，其可选择地包括局部升压方案(例如参见在前讨论的图6)，从字线WL0至字线WL31顺序执行编程。然而，在图的9实施例中，仅仅根据高字线WL<25:30>执行擦除操作的预编程和/或编程后例行程序。其通过提供电压Vpass至字线WL<0:24>和WL31，以及提供编程电压Vpgm至高字线WL<25:30>表示在图9中。特别地，从字线WL25至字线WL30顺序执行预编程和/或编程后操作。进一步，尽管未示出，通过将局部电压(Vlocal)提供至在高字线WL<25:30>中施加编程电压Vpgm的字线WL的一个或多个邻近的和在前的字线WL，预编程和/或编程后例行程序可选择地实现局部升压方案。见图6和与此对应的在前讨论。
在图9的实施例中，由于顺序地邻近串选择线SSL，最高字线WL31不包括在高字线WL<25:30>之中。同样地，电荷共享不是利害关系的显著问题。然而，本实施例不限于从用于执行预编程和/或编程后操作的字线中省略字线WL31。
同样在图9的实施例中，高字线WL<25:30>包括在存储块的高半边中，并且包括倒数第二个字线WL30。这认为是优选的，但是发明的实施例不限于这个方面。
图9的实施例至少部分是由认识到电荷共享产生的不利效应(例如，过擦除)在位于正常编编程列的较后的禁止串的存储单元中具有较大的影响而得到的。通过限制预编程和/或编程后操作于这些高影响字线，擦除操作的处理时间减少了。
可通过多种方式实现伴随本发明的优势，并且接下来将参考图10至12表述可选择示例。
图10图示了在擦除例行程序的预编程和/或编程后操作过程中，其中以不同编程电压Vpgmi......Vpgm1施加到高字线WL<25:30>的可选择实施例。
图11图示了其中以不同通过电压Vpassj......Vpass1施加到字线WL<0:24>和WL31(即，不包括在高字线组的字线WL)的另一可选择的实施例。
图12图示了其中对高字线WL<25:31>之内的每隔一个的字线WL执行预编程和/或编程后操作的另一可选择实施例。其通过提供通过电压Vpass至高字线WL<25:31>中的奇数WL，以及通过提供编程电压Vpgm至高字线WL<25:31>中的偶数字线WL表示在图12中。
下面参考图13至18，描述根据本发明的示例性实施例的擦除操作。再参考图8，然而，可以理解，响应来自闪存控制器200的命令，在擦除控制器140的控制下，执行擦除操作。特别地，擦除控制器140响应闪存控制器200以执行给定(预编程)擦除例行程序(例如图13-18中图示的那些中的一个)。在擦除例行程序中利用的电压(例如，Vpgm、Vpass、Vvfy和Verase)选择地提供至解码器120，并且解码器120响应地址信号ADDR以提供适当的电压至存储单元阵列110的字线WL。同样，页缓冲器130响应擦除控制器130以执行，例如，读校验操作。
图13是根据本发明实施例的擦除例行程序的流程图。在第一步骤S110中，执行预编程操作，其中字线块的高字线WL被预编程。见，例如，图9的高字线WL<25:30>。然后，在步骤S120，擦除存储块并且实施擦除校验操作以确认每个存储单元的擦除(“11”)状态。
图14是根据本发明另一实施例的擦除例行程序的流程图。在第一步骤S210中，执行预编程操作，其中字线块的高字线WL被预编程。见，例如，图9的高字线WL<25:30>。然后，在步骤S220，对每个高字线WL执行单独的编程校验操作。然后，在步骤S230，擦除存储块并且实施擦除校验操作以确认每个存储单元的擦除(“11”)状态。
图15是根据本发明另一实施例的擦除例行程序的流程图。在第一步骤S310中，执行预编程操作，其中字线块的高字线WL被预编程。例如参见图9的高字线WL<25:30>。然后，在步骤S320，对所有高字线WL执行编程校验操作。然后，在步骤S330，擦除存储块并且实施擦除校验操作以确认每个存储单元的擦除(“11”)状态。
图16是根据本发明另一实施例的擦除例行程序的流程图。在第一步骤S410中，擦除存储块并实施擦除校验操作以确认每个存储单元的擦除(“11”)状态。然后，在步骤S420，执行编程后操作，其中字线块的高字线WL被执行编程后操作。例如参见图9的高字线WL<25:30>。
图17是根据本发明另一实施例的擦除例行序的流程图。在第一步骤S510中，擦除存储块并且实施擦除校验操作以确认每个存储单元的擦除(“11”)状态。然后，在步骤520中，执行编程后操作，其中字线块的高字线WL被执行编程后操作。例如参见图9的高字线WL<25:30>。然后，在步骤S530中，对每个高字线WL执行单独的编程校验操作。
图18是根据本发明另一实施例的擦除例行程序的流程图。在第一步骤S610中，擦除存储块并且实施擦除校验操作以确认每个存储单元的擦除(“11”)状态。然后，在步骤S620，执行编程后操作，其中字线块的高字线WL被执行编程后操作。见，例如，图9的高字线WL<25:30>。然后，在步骤S630中，对所有高字线WL执行编程校验操作。
图19是并入根据在前所述的本发明一个或多个实施例的NAND闪存装置100的电子系统的框图。电子系统的非限制示例包括便携式系统，例如移动电话、个人数据助理(PDA’s)、MP3播放器、数码相机和这些装置的混合，以及非便携式系统，例如个人电脑和数字摄像机。
NAND闪存装置100通过总线L3连接至微处理器500，并且作为电子系统的主存储器或固态驱动(SSD)。可选择地，例如，NAND闪存装置100可以是可移动闪存卡。电池400通过电源线L4向微处理器500、输入/输出装置(I/O)600以及存储装置100提供能量。如果通过线L1提供数据至I/O600，则在接收和处理数据后，微处理器500通过线L3将数据转移到存储装置100。存储装置100在其存储单元中贮存转移的数据。贮存在存储单元中的数据通过微处理器500读出并且通过I/O600输出到外部。
尽管参考其示例性实施例，具体地示出了并且表述了本发明，本领域技术人员可以理解，在其中不脱离由附加权利要求及其等价物确定的发明精神和范围的情况下，可做出形式和细节上的各种各样的变化。
根据35U.S.C.§119，要求韩国专利申请No.10-2006-0118537和10-2006-0118358的优先权，二者都是在2007年11月28日提出的，于此并入其全部作为参考。

Claims (36)

1.一种非易失性NAND闪速半导体存储装置，其配置以分别在擦除操作之前和之后，执行预编程操作和编程后操作至少之一，每个该预编程操作和编程后操作包括提供编程电压至定义该存储装置的字线块的多个字线的子集。
2.权利要求1的存储装置，其中在每一该预编程操作和编程后操作中的至少一个中，提供通过电压至字线块的剩余字线。
3.权利要求1的存储装置，其中配置该存储装置在正常编程操作过程中执行局部升压方案。
4.权利要求1的存储装置，其中配置该存储装置在每一该预编程操作和编程后操作中的至少一个中执行局部升压方案。
5.权利要求1的存储装置，其中定义该字线块的字线包括第一至第n字线，其中n是正整数，并且其中以从该第一字线到该第n字线的顺序，顺序执行正常编程操作。
6.权利要求3的存储装置，其中该确定字线块的字线包括第一至nth字线，其中n是正整数，并且其中在该正常编程操作中，从该第一字线到该第nth字线进行编程。
7.权利要求5的存储装置，其中该字线子集包括至少第(n-1)字线。
8.权利要求5的存储装置，其中每个字线子集包括在第(n/2)至第n字线之中。
9.权利要求1的存储装置，其中在该预编程和编程后操作的至少一个中，提供相同编程电压至每个字线子集。
10.权利要求1的存储装置，其中在该预编程和编程后操作的至少一个中，提供不同编程电压至字线子集。
11.权利要求2的存储装置，其中在该预编程和编程后操作的至少一个中，提供相同通过电压至每个剩余字线。
12.权利要求2的存储装置，其中在该预编程和编程后操作的至少一个中，提供不同通过电压至该剩余字线。
13.权利要求1的存储装置，其中在该字线块之内，相继顺序地安排该字线子集。
14.权利要求1的存储装置，其中在该字线块之内，非顺序地安排该字线子集。
15.一种存储装置，包括：
存储单元阵列，包括多个非易失性存储串，每个非易失性存储串包括n个非易失存储单元，其中n是整数；
n个字线与每个非易失性存储串的各自的n个非易失性存储单元相交；
解码器，配置为响应地址提供电压至该字线；
擦除控制器，提供电压至解码器以分别在擦除操作之前和之后，至少执行预编程操作和编程后操作中的一个，每个预编程和编程后操作包括提供编程电压至定义存储装置的字线块的多个字线的子集。
16.一种电子系统，包括操作地耦合到非易失性存储装置的微处理器，其配置为分别在擦除操作之前和之后，至少执行预编程操作和编程后操作中的一个，每个预编程和编程后操作包括提供编程电压至定义存储装置的字线块的多个字线的子集。
17.权利要求16的电子装置，其中电子装置是便携式电子装置。
18.权利要求16的电子装置，其中该非易失性存储器包括在闪存卡中。
19.一种操作NAND型闪存装置的方法，包括在擦除操作之前和之后执行预编程操作和编程后操作中的至少一个的期间，提供编程电压至字线块的字线的子集。
20.权利要求19的方法，其中在该预编程操作和编程后操作的期间，将通过电压提供至该字线块的剩余字线。
21.权利要求19的方法，进一步包括在正常编程操作期间执行局部升压方案。
22.权利要求21的存储装置，其中定义该字线块的字线的包括第一至第n字线，其中n是正整数，并且其中以从该第一字线到该第n字线的顺序，顺序执行正常编程操作。
23.权利要求22的存储装置，其中该字线子集包括至少第(n-1)字线。
24.权利要求22的存储装置，其中每个字线子集包括在第(n/2)至第n字线中。
25.权利要求19的存储装置，其中在该预编程和编程后操作中，提供相同编程电压至每个字线子集。
26.权利要求19的存储装置，其中在该预编程和编程后操作中，提供不同编程电压至每个字线子集。
27.权利要求20的存储装置，其中在该预编程和编程后操作中，提供相同通过电压至每个剩余字线。
28.权利要求20的存储装置，其中在该预编程和编程后操作中，提供不同通过电压至剩余字线。
29.权利要求19的存储装置，其中在该字线块之内，相继顺序地安排该字线的子集。
30.权利要求19的存储装置，其中在该字线块之内，非顺序地安排该字线的子集。
31.一种控制NAND型非易失性存储装置的方法，包括：
执行其中将编程电压提供至字线块的第一字线集以及将通过电压提供至字线块的剩余组字线的预编程操作；以及
在预编程操作之后执行字线块的擦除操作。
32.权利要求31的方法，进一步包括在该擦除操作之前以及在预编程操作之后，对该第一字线集的每个执行单独编程校验操作。
33.权利要求31的方法，进一步包括在该擦除操作之前以及在预编程操作之后，对该第一字线集的全部执行编程校验操作。
34.一种控制NAND型非易失性存储装置的方法，包括：
执行字线块的擦除操作；以及
执行其中将编程电压提供至字线块的第一字线集以及将通过电压提供至字线块的剩余字线集的编程后操作。
35.权利要求34的方法，进一步包括在编程后操作之后，对该第一字线集的每个执行单独编程校验操作。
36.权利要求35的方法，进一步包括在编程后操作之后，对该第一字线集的全部执行编程校验操作。
CN2007103007695A 2006-11-28 2007-11-28 非易失性存储装置及其擦除方法 Active CN101231889B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR118538/06 2006-11-28
KR1020060118537A KR100888616B1 (ko) 2006-11-28 2006-11-28 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR118537/06 2006-11-28
KR1020060118538A KR100784864B1 (ko) 2006-11-28 2006-11-28 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
US11/944,834 2007-11-26
US11/944,834 US7668019B2 (en) 2006-11-28 2007-11-26 Non-volatile memory device and erasing method thereof

Publications (2)

Publication Number Publication Date
CN101231889A true CN101231889A (zh) 2008-07-30
CN101231889B CN101231889B (zh) 2013-08-28

Family

ID=39804546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103007695A Active CN101231889B (zh) 2006-11-28 2007-11-28 非易失性存储装置及其擦除方法

Country Status (2)

Country Link
KR (1) KR100888616B1 (zh)
CN (1) CN101231889B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194523A (zh) * 2010-03-04 2011-09-21 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统
CN102985977A (zh) * 2010-05-21 2013-03-20 桑迪士克科技股份有限公司 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
CN103730158A (zh) * 2012-10-12 2014-04-16 华邦电子股份有限公司 非易失性半导体存储器、擦洗方法以及编程方法
CN108932963A (zh) * 2017-05-25 2018-12-04 西部数据技术公司 固态硬盘的物理安全擦除

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506336B1 (ko) 2008-10-10 2015-03-27 삼성전자주식회사 산화막 복구 기능을 갖는 비휘발성 메모리 장치 그리고 그것의 블록 관리 방법
US9183945B2 (en) 2012-11-30 2015-11-10 Sandisk Technologies Inc. Systems and methods to avoid false verify and false read
KR102321501B1 (ko) * 2014-05-14 2021-11-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법
KR20160133688A (ko) 2015-05-13 2016-11-23 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102611345B1 (ko) 2018-07-31 2023-12-08 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210065272A (ko) * 2019-11-26 2021-06-04 유니텍 메모리 테크놀로지 리미티드 낸드플래시 메모리의 워드라인 바이어스 전압 생성회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060140012A1 (en) * 2004-12-29 2006-06-29 Jun Wan Word line compensation in non-volatile memory erase operations
US20060221660A1 (en) * 2005-03-31 2006-10-05 Hemink Gerrit J Erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347530B1 (ko) * 1999-12-28 2002-08-03 주식회사 하이닉스반도체 플래쉬 메모리 셀의 소거 방법
JP3857642B2 (ja) 2001-12-25 2006-12-13 株式会社東芝 不揮発性半導体記憶装置及びその消去シーケンス
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
KR100612569B1 (ko) * 2005-03-10 2006-08-11 주식회사 하이닉스반도체 향상된 프리-프로그램 기능을 가지는 플래쉬 메모리 장치및 그 프리-프로그램 동작 제어방법
KR100680462B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그것의 핫 일렉트론 프로그램디스터브 방지방법
KR100705220B1 (ko) * 2005-09-15 2007-04-06 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060140012A1 (en) * 2004-12-29 2006-06-29 Jun Wan Word line compensation in non-volatile memory erase operations
US20060221660A1 (en) * 2005-03-31 2006-10-05 Hemink Gerrit J Erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194523A (zh) * 2010-03-04 2011-09-21 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统
CN102194523B (zh) * 2010-03-04 2015-08-26 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统
CN102985977A (zh) * 2010-05-21 2013-03-20 桑迪士克科技股份有限公司 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
CN102985977B (zh) * 2010-05-21 2016-06-29 桑迪士克科技股份有限公司 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
CN103730158A (zh) * 2012-10-12 2014-04-16 华邦电子股份有限公司 非易失性半导体存储器、擦洗方法以及编程方法
CN103730158B (zh) * 2012-10-12 2016-09-07 华邦电子股份有限公司 非易失性半导体存储器、擦洗方法以及编程方法
CN108932963A (zh) * 2017-05-25 2018-12-04 西部数据技术公司 固态硬盘的物理安全擦除

Also Published As

Publication number Publication date
KR20080048301A (ko) 2008-06-02
CN101231889B (zh) 2013-08-28
KR100888616B1 (ko) 2009-03-17

Similar Documents

Publication Publication Date Title
CN101231889B (zh) 非易失性存储装置及其擦除方法
CN101079321B (zh) 包括伪单元的闪存存储设备
CN102598142B (zh) 存储器装置中的数据线管理
JP4157065B2 (ja) 半導体記憶装置
JP4856138B2 (ja) 不揮発性半導体記憶装置
CN1856840B (zh) 非易失性存储器及其操作方法，和非易失性存储器系统
US7668019B2 (en) Non-volatile memory device and erasing method thereof
US6778443B2 (en) Non-volatile semiconductor memory device having memory blocks pre-programmed before erased
US10418113B2 (en) Operation method for suppressing floating gate (FG) coupling
US8085601B2 (en) Programming method and initial charging method of nonvolatile memory device
US7382651B2 (en) Nonvolatile semiconductor memory device
JP5565948B2 (ja) 半導体メモリ
CN101447229A (zh) 集成电路闪存器件及其擦除方法
JP2008140488A (ja) 半導体記憶装置
JP2010250891A (ja) 不揮発性半導体記憶装置
JP2010073246A (ja) 不揮発性半導体記憶装置
JP2011018397A (ja) Ｎａｎｄ型フラッシュメモリ
KR20160150501A (ko) 불휘발성 메모리 장치의 동작 방법
CN101162610A (zh) 对非易失性存储器件生成编程电压的电路和方法
KR102416047B1 (ko) 더미 셀의 제어 방법 및 반도체 장치
JP2011150749A (ja) 不揮発性半導体記憶装置
JP4519612B2 (ja) 不揮発性半導体記憶装置
US11315646B2 (en) Memory device having improved data reliability by varying program sequences
JP5450538B2 (ja) 半導体記憶装置
JP5467938B2 (ja) 半導体メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant