CN101223611A - 可调整膜式电阻器以及形成和调整膜式电阻器的方法 - Google Patents

可调整膜式电阻器以及形成和调整膜式电阻器的方法 Download PDF

Info

Publication number
CN101223611A
CN101223611A CNA2006800257368A CN200680025736A CN101223611A CN 101223611 A CN101223611 A CN 101223611A CN A2006800257368 A CNA2006800257368 A CN A2006800257368A CN 200680025736 A CN200680025736 A CN 200680025736A CN 101223611 A CN101223611 A CN 101223611A
Authority
CN
China
Prior art keywords
resistive film
low impedance
impedance element
ultrafilter
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800257368A
Other languages
English (en)
Other versions
CN101223611B (zh
Inventor
帕特里克·M.·马克吉尼斯
伯纳尔德·P.·斯坦森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101223611A publication Critical patent/CN101223611A/zh
Application granted granted Critical
Publication of CN101223611B publication Critical patent/CN101223611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

集成电路的薄膜电阻器(5)包含在电接触焊盘(10，11)之间延伸的、伸长的电阻膜(7)。低阻抗元件(20)覆盖了并被电耦合到电阻膜(7)的中间部分(22)中与电阻膜(7)的第二侧边(17)相邻的部分，用以与中间部分(22)平行地导通电流，以及用以减少中间部分(22)中的电流密度。通过将从第一侧边(16)延伸到电阻膜(7)中的第一和第二狭槽(26，27)间隔开所形成的第一和第二横断边缘(28，29)，其与电阻膜(7)的第一侧边(16)和低阻抗元件(20)一起在中间部分(22)中限定了第一和第二可调整区域(30，31)。通过逐渐地将第一调整狭槽(34)从第一横断边缘(28)延伸到第一可调整区域(30)中来进行薄膜电阻器(5)的粗调(coarse trimming)，并通过将第二调整狭槽(35)从第二横断边缘(29)延伸到第二可调整区域(31)中来进行薄膜电阻器(5)的细调(fine trimming)。

Description

可调整膜式电阻器以及形成和调整膜式电阻器的方法
技术领域
本发明涉及膜式电阻器，特别涉及但不限于薄膜电阻器。本发明亦涉及包含有多个膜式电阻器的集成电路，并且本发明还涉及用于形成和调整膜式电阻器的方法，特别涉及但不限于用于在集成电路上形成和调整薄膜电阻器的方法。
背景技术
薄膜电阻器被普遍地用在集成电路中。一般来说，多个薄膜电阻器被形成于电绝缘衬底层上，该电绝缘衬底层一般为集成电路芯片上形成的氧化物层。通常，薄膜电阻器被形成于衬底层上的特定区域中以大体相互平行地延伸。希望薄膜电阻器被彼此之间靠近放置，这是因为两个重要原因：第一，使集成电路芯片上被薄膜电阻器占据的区域最小化，以最小化所需的整个裸片面积；第二，使薄膜电阻器上的工艺偏差(process variation)的影响最小化，这种工艺偏差可能导致失配和其它相关问题。
然而，即使将薄膜电阻器彼此靠近放置也无法完全避免可能导致相同芯片上以及不同芯片上电阻器的失配的工艺偏差的影响。因而，必须在薄膜电阻器被形成于集成电路芯片上之后进行薄膜电阻器电阻值的调整。因而，这要求为了便于薄膜电阻器电阻值的后续调整必须在薄膜电阻器的形成期间预作准备。
一种用于形成有助于后续调整的薄膜电阻器的方法要求，薄膜电阻器被形成有侧向突出的调整片(tab)，该调整片随后被调整以增加电阻器的电阻值。这样的现有技术的薄膜电阻器如附图1中所示，并用附图标记100表示。每个薄膜电阻器100被形成于电绝缘衬底101上，其一般由氧化物材料制成，诸如二氧化硅。薄膜电阻器可以是任何合适材料，比如，硅铬，其可以被掺杂或者未掺杂。薄膜电阻器一般通过物理气相沉积(PVD)、化学气相沉积(CVD)或溅射来形成，并且被沉积为一定深度，该深度维持恒定并取决于工艺。薄膜电阻器的长度和宽度由电阻器的所需电阻值来规定。一般来说，这样的薄膜电阻器被沉积到深达100埃的深度。薄膜电阻器100在各个电接触焊盘102和103的对之间延伸，并且每个薄膜电阻器100被配备有侧向突出的调整片104，以便于调整薄膜电阻器100的电阻值。为了最小化薄膜电阻器100之间的间隔，薄膜电阻器100被成对排列，让相邻的一对调整片104彼此面对并被沿着薄膜电阻器100的相应的长度方向交错地排列。
薄膜电阻器100上的调整片104的作用是减小流经与调整片104区域相邻的薄膜电阻器100的电流的电流密度，这样，调整片104的调整提供了相对高的精度(resolution)的调整。
每个薄膜电阻器100的调整通常通过逐渐地将调整狭槽(timming slot)105延伸到被调整薄膜电阻器100的调整片104中来实现。调整狭槽105由激光束形成，并且通常被形成以与薄膜电阻器100平行地延伸。由于事实上在与调整片104区域相邻的薄膜电阻器100中电流密度被减少，所以可以实现相对宽的电阻值调整范围，以及相对高的调整精度。
虽然近些年来用于将激光束对准要被调整的调整片104的对准技术已经被改进了，但是实际形成调整狭槽105的激光束的有效高能光斑(active high energy spot)仍然较大，因此，要点是相邻薄膜电阻器100的调整片之间间隔必须足以避免当激光束在薄膜电阻器100之一的调整片104中形成调整狭槽105时损害相邻薄膜电阻器100的任何危险。一般来说，高能激光斑的直径是3到5微米量级。因此，虽然薄膜电阻器之间的间隔可以通过排列薄膜电阻器100使相邻一对电阻器的调整片104彼此面对而被稍微减少，但是，薄膜电阻器100必须间隔开足够的距离以避免无意地调整与另一个其调整片104正在被调整的薄膜电阻器100相邻的薄膜电阻器100。
一般来说，一个薄膜电阻器100的调整片104和相邻薄膜电阻器100之间的横向距离A应该至少为9微米，而相邻薄膜电阻器100的调整片之间的纵向距离B应该为至少10微米量级。另外，每个薄膜电阻器100的调整片104离最近的电接触焊盘102或103的纵向距离C应该为至少9微米。
因此，虽然形成和调整薄膜电阻器的这种现有技术的方法提供了较宽的调整范围以及较高的调整精度，但是它仍要求薄膜电阻器之间较大的间隔，其反过来导致较大的裸片面积以容纳薄膜电阻器，并导致薄膜电阻器之间的潜在失配。
因此需要可以应对该问题的膜式电阻器。
本发明关注于提供膜式电阻器，其可以被与相邻的膜式电阻器相对靠近地放置，并且其可以随后被调整。本发明还关注于用于形成和调整这种膜式电阻器的方法；本发明还关注于提供集成电路，其包含多个形成于其上的膜式电阻器。
发明内容
根据本发明，提供了一种膜式电阻器，包括：
由电阻性(electrically resistive)材料制成的电阻膜，该电阻膜在第一端部和与之隔开的第二端部之间纵向延伸，并且具有在对置地隔开的第一和第二侧边之间延伸的对置地隔开的第一和第二主表面，该电阻膜适合于容纳第一和第二端部之间的电流，以及
低阻抗元件，该低阻抗元件电耦合到电阻膜，与设置于第一和第二端部之间的电阻膜的中间部分相邻，用以与电阻膜的中间部分平行地导通电流以减小中间部分中电流的电流密度，以便于调整该中间部分中的膜式电阻器的电阻值。
在本发明的一个实施方案中，低阻抗元件在电阻膜的第一和第二端部之间的方向上沿着中间部分的长度方向电耦合到电阻膜。优选地，低阻抗元件沿着中间部分与电阻膜的第一主表面相邻并且电耦合到电阻膜的第一主表面。有利地，低阻抗元件与中间部分相邻地与电阻膜层压在一起。
理想地，低阻抗元件与中间部分相邻地覆盖电阻膜的第一主表面，并在电阻膜的被低阻抗元件所覆盖的整个区域上与电阻膜电耦合。
在本发明的一个实施方案中，低阻抗元件与电阻膜的第二侧边相邻地电耦合到电阻膜。
优选地，低阻抗元件在电阻膜的与该电阻膜的第一侧边间隔开的位置处电耦合到电阻膜上，并在位于低阻抗元件和第一侧边之间的中间部分中限定可调整部分。
有利地，膜式电阻器的电阻值可通过逐渐地在可调整部分中延伸调整狭槽来调整。
在本发明的一个实施方案中，第一横断边缘(transverse edge)在中间部分中以从电阻膜的第一侧边到低阻抗元件的大致方向延伸，第一横断边缘与第一侧边和低阻抗元件一起在可调整部分中限定了第一可调整区域。优选地，膜式电阻器的电阻值可通过逐渐地在第一可调整区域中延伸第一调整狭槽来调整。有利地，第一调整狭槽从第一横断边缘延伸到第一可调整区域中。
在本发明的另一个实施方案中，与第一横断边缘间隔开的第二横断边缘在中间部分中以从电阻膜的第一侧边到低阻抗元件的大致方向延伸，第二横断边缘与第一侧边和低阻抗元件在可调整部分中限定了第二可调整区域。优选地，第二横断边缘设置于第一横断边缘和电阻膜的第二端部之间。有利地，膜式电阻器的电阻值可通过逐渐地在第二可调整区域中延伸第二调整狭槽来调整。优选地，第二调整狭槽从第二横断边缘延伸到第二可调整区域中。
理想地，第一和第二调整狭槽中的一个延伸到第一和第二可调整区域中相应的一个中以粗调(coarse trimming)膜式电阻器的电阻值，而第一和第二调整狭槽中的另一个延伸到第一和第二可调整区域中相应的一个中以细调(fine trimming)膜式电阻器的电阻值。
在本发明的一个实施方案中，电流密度在各个第一和第二可调整区域中向着电阻膜的第一侧边以及第一和第二横断边缘中相应的一个而逐渐地减小。
优选地，电阻膜为伸长的电阻膜，该电阻膜在其第一和第二端部之间纵向延伸。
在本发明的一个实施方案中，低阻抗元件为伸长的低阻抗元件，该低阻抗元件以平行于电阻膜的大致方向纵向延伸。有利地，低阻抗元件的各个对置的端部被整形以将其端部附近的电流集聚(currentcrowding)最小化。
在本发明的一个实施方案中，低阻抗元件的各个对置的端部被斜切(chamfer)，使得被设置为与电阻膜第二侧边相邻的低阻抗元件的侧边比被设置为远离电阻膜的第二侧边的对置侧边长。
在本发明的另一个实施方案中，低阻抗元件比电阻膜更能耐受激光调整束的切割效果(cutting effect)。
在本发明的又一个实施方案中，低阻抗元件的电阻值低于电阻膜的电阻值。
在本发明的一个实施方案中，电阻膜为薄膜电阻器。
在本发明的另一个实施方案中，一对低阻抗元件在与电阻膜的相应的被间隔开的中间部分附近电耦合到电阻膜。优选地，低阻抗元件中的一个和相应的中间部分被设置得与电阻膜的第一和第二端部中的一个相邻，而低阻抗元件中的另一个和相应的一个中间部分被设置得与电阻膜的第一和第二端部中的另一个相邻。
本发明亦提供一种复合膜式电阻器，包括一对根据前述权利要求中任何一项所述的膜式电阻器，该一对膜式电阻器被各膜式电阻器的低阻抗元件串联地电耦合。
此外，本发明提供一种集成电路，包括电绝缘衬底层和形成于衬底层上的根据本发明所述的膜式电阻器。
本发明还提供一种集成电路，包括电绝缘衬底层和形成于衬底层上的多个间隔开的根据本发明所述的膜式电阻器，电阻膜的第二主表面与衬底层相邻，电阻膜以每个电阻膜的第一侧边相邻但与相邻的电阻膜的第二侧边间隔开的方式互相平行地延伸。
本发明还提供一种用于形成和调整膜式电阻器的方法，该方法包括以下步骤：
在电绝缘衬底上形成由电阻性材料制成的电阻膜，该电阻膜在第一端部和与该第一端部间隔开的第二端部之间延伸，并且具有在对置地隔开的第一和第二侧边之间延伸的对置地隔开的第一和第二主表面，该电阻膜适合于容纳第一和第二端部之间的电流，
将低阻抗元件电耦合到电阻膜，与设置于第一和第二端部之间的电阻膜的中间部分相邻，用以与电阻膜的中间部分平行地导通电流以减小中间部分中电流的电流密度，以便于调整该中间部分中地膜式电阻器的电阻值，以及
通过使调整狭槽逐渐地延伸到电阻膜的中间部分中来调整膜式电阻器的电阻值。
在本发明的一个实施方案中，低阻抗元件在电阻膜的与该电阻膜的第一侧边间隔开的位置处电耦合到电阻膜上，并在位于低阻抗元件和第一侧边之间的中间部分中限定可调整部分。
在本发明的另一个实施方案中，在中间部分中形成第一横断边缘，该第一横断边缘以从电阻膜的第一侧边到低阻抗元件的大致方向延伸，第一横断边缘与第一侧边和低阻抗元件一起在可调整部分中限定了第一可调整区域。优选地，通过逐渐地使第一调整狭槽在第一可调整区域中延伸来调整第一可调整区域。有利地，第一调整狭槽从第一横断边缘延伸到第一可调整区域中。理想地，第一调整狭槽在第一可调整区域中与电阻膜的第一侧边平行地逐渐地延伸。
在本发明的另一个实施方案中，在中间部分中形成与第一横断边缘间隔开的第二横断边缘，该第二横断边缘以从电阻膜的第一侧边到低阻抗元件的大致方向延伸，第二横断边缘与第一侧边和低阻抗元件在可调整部分中限定了第二可调整区域。优选地，通过使第二调整狭槽逐渐地在第二可调整区域中延伸来调整第二可调整区域。有利地，第二调整狭槽从第二横断边缘延伸到第一可调整区域中。理想地，第二调整狭槽在第二可调整区域中与电阻膜的第一侧边平行地逐渐地延伸。
理想地，第一和第二调整狭槽中的一个延伸到第一和第二可调整区域中相应的一个中以粗调膜式电阻器的电阻值，而第一和第二调整狭槽中的另一个延伸到第一和第二可调整区域中相应的一个中以细调膜式电阻器的电阻值。
本发明的优点有很多。然而，本发明最重要的优点之一是本发明提供了膜式电阻器，更确切地说是薄膜电阻器，其相比迄今所能放置的已知薄膜晶体管而言可以被更靠近得多地放置于集成电路上，而不损失电阻器所能被调整的精度。实际上，相比用迄今已知的膜式电阻器实现的调整而言，根据本发明所述膜式电阻器的很多构造便于更高精度的调整，而在膜式电阻器被构造用以便于分开粗调和细调的情况中，可以实现特别高精度的调整。根据本发明所述的膜式电阻器还具有相对宽的电阻值调整范围，并且这在被构造以便于分开粗调和细调的膜式电阻器中尤其如此。
由于事实上薄膜电阻器相比很多现有技术的薄膜电阻器而言可以被放置得更靠近得多，所以可以显著地减小裸片面积。在低阻抗元件覆盖膜式电阻器的电阻膜的情况中，可以特别明显地减小所需裸片面积。此外，在低阻抗元件覆盖膜式电阻器的电阻膜，并且低阻抗元件是由比电阻膜更能耐受激光调整束切割效果的材料制成的情况中，薄膜电阻器相比其它可能的情况而言可以被彼此更靠近地放置。这通过放置薄膜电阻器使得各薄膜电阻器的低阻抗元件相邻但是与中间部分、即相邻的薄膜电阻器的可调整区域间隔开来实现。从而，当每个薄膜电阻器正在被调整时，所引起的对相邻薄膜电阻器的损害危险很少，哪怕激光调整束在调整期间没有被很精确地对准，这是因为相邻薄膜电阻器与被调整的可调整区域相邻的部分是低阻抗元件，其比电阻膜更能耐受激光调整束。因此，通过提供由比电阻膜更能耐受激光调整束的材料制成的低阻抗元件，实现对裸片面积的进一步减少。
另外，由于事实上薄膜电阻器可以被特别近地放置在一起，所以在调整之前薄膜电阻器之间由工艺偏差导致的失配被显著降低，由此使后续的调整要求最小化。
另一个可通过本发明实现的优点是薄膜电阻器可以被更精确地匹配，因为它们可以以相似的取向被放置。换句话说，可以并优选地放置各自薄膜电阻器，让每个薄膜电阻器的低阻抗元件与相邻薄膜电阻器的中间部分相邻。另外，通过这样彼此相关地(relative to eachother)放置薄膜电阻器，设置用于调整薄膜电阻器的激光调整装置就被显著简化了，因为通过彼此相关地以相同取向放置薄膜电阻器，并以恒定间距(constant pitch)间隔开薄膜电阻器，所以设置用于后续减薄薄膜电阻器的激光调整装置仅需引导激光调整束逐个薄膜电阻器地等间距步进。
本发明及其很多优点通过结合附图对其一些示例性优选实施方案的下列描述，将对本领域技术人员变得明显。
附图说明
附图1为俯视图，其显示了位于集成电路芯片的一部分上的现有技术的薄膜电阻器，
附图2为俯视图，其显示了根据本发明所述的集成电路的包含多个同样根据本发明所述的薄膜电阻器部分，
附图3为横截面侧部前视图，其显示了在附图2的线III-III方向上截取的附图2的集成电路部分，
附图4为横截面端视图，其显示了在附图2的线IV-IV上截取的附图2的集成电路部分的一部分，
附图5为俯视图，其显示了根据本发明所述的附图2集成电路的薄膜电阻器之一，
附图6为附图2的集成电路部分的俯视图，其显示了调整附图2集成电路的薄膜电阻器之一的电阻值，
附图7为俯视图，其显示了在薄膜电阻器电阻值被调整之后的附图2集成电路的薄膜电阻器之一，
附图8为波形图，其显示了附图2集成电路的薄膜电阻器之一是如何随着薄膜电阻器工艺的调整而增加的，
附图9为波形图，其显示了在薄膜电阻器的电阻值一般调整期间，附图2集成电路的薄膜电阻器之一的电阻值增加，
附图10为俯视图，其显示了根据本发明另一个实施方案所述的薄膜电阻器，
附图11为横截面侧部正视图，其显示了在集成电路部分上所示的附图10的薄膜电阻器，
附图12为与附图2相似的俯视图，其显示了根据本发明另一个实施方案所述的集成电路包含多个同样根据本发明所述的复合薄膜电阻器的部分，
附图13为横截面侧部正视图，其显示了在附图12的线XIII-XIII方向上截取的附图12的集成电路，
附图14为横截面端部正视图，其显示了在附图12的线XIV-XIV方向上截取的附图12的集成电路部分的部分，
附图15为俯视图，其显示了附图12集成电路的薄膜电阻器之一，
附图16为俯视图，其显示了根据本发明又一个实施方案所述的薄膜电阻器，
附图17为侧部正视图，其显示了集成电路部分上所示附图16的薄膜电阻器，以及
附图18为俯视图，其显示了根据本发明另一个实施方案所述的薄膜电阻器。
具体实施方式
参考未按比例绘制的附图，先看附图2到7，显示了根据本发明所述的一般用附图标记1表示的集成电路的一部分，包括内部形成了集成电路1的部件(未显示)的硅制的衬底3。由二氧化硅制成的电绝缘层4被形成于衬底3上；并且一般用附图标记5表示的多个同样根据本发明所述的薄膜电阻器被形成于绝缘层4上，并互相平行地延伸。因为本发明涉及薄膜电阻器5，所以集成电路1的其它部件将不被描述，但这样的部件将为本领域技术人员所共知，并将适用于具体的集成电路。
每个薄膜电阻器5包括由电阻性材料制成的伸长的电阻膜7，该电阻膜7会在以下被更详细地描述，并且在第一端部8和第二端部9之间纵向延伸。每个电阻膜7的第一端部8和第二端部9分别被电耦合到第一和第二电接触焊盘10和11，并且每个电阻膜7容纳相应的那对第一和第二接触焊盘10和11之间的电流。每个电阻膜7具有分别在对置地隔开的第一和第二侧边16和17之间延伸的第一或顶部主表面14和与之对置地隔开的第二或底部主表面15。
伸长的低阻抗元件20被形成于并被电耦合到第一和第二端部8和9之间的每个薄膜电阻器5的电阻膜7的顶部主表面14上。每个低阻抗元件20沿着电阻膜7的中间部分22延伸并限定电阻膜7的中间部分22，并与相应的中间部分22平行地导通电流以减少中间部分22中电流的电流密度，以便于调整该中间部分22中的薄膜电阻器5的阻值，如下将被更详细地描述。每个薄膜电阻器5的低阻抗元件20在相应的中间部分22的长度方向上延伸，并沿着和平行于相应的电阻膜7的第二侧边17的纵向延伸，低阻抗元件20的第一侧边21与电阻膜7的第二侧边17相合。每个低阻抗元件20被放置于相应的电阻膜7上，其第二侧边23与电阻膜7的第一侧边16间隔开，以在低阻抗元件20的第二侧边23和电阻膜7的第一侧边16之间在中间部分22中限定可调整部分，如下所述。每个低阻抗元件20基本上被与相应的电阻膜7层压在一起，并在电阻膜7的被低阻抗元件20覆盖的整个区域上与电阻膜7电接触。因而，每个电阻膜7所导通的大多数电流被中间部分22区域中的相应的低阻抗元件20承载，并且中间部分22中的电流密度明显分别比电阻膜7的分别延伸于中间部分22与第一和第二端部8和9之间的第一和第二部分24和25中的电流密度更小。
间隔开的第一和第二横断边缘形成狭槽(transverse edgeforming slot)26和27分别从第一侧边16朝第二侧边17垂直地向内延伸到每个薄膜电阻器5的中间部分22中的电阻膜7中，并终止于相应的低阻抗元件20的第二侧边23附近。第一和第二横断边缘形成狭槽26和27分别在电阻膜7中形成了第一和第二横断边缘28和29。每个电阻膜7的第一横断边缘28与电阻膜7的第一侧边16和相应的低阻抗元件20的第二侧边23一起在中间部分22的可调整部分中限定了第一可调整区域30。每个电阻膜7的第二横断边缘29与电阻膜7的第一侧边16和相应的低阻抗元件20的第二侧边23一起同样在中间部分22的可调整部分中限定了第二可调整区域31。第一和第二可调整区域30和31具有被降低的电流密度，以便于薄膜电阻器5的粗调和细调。附图5和7中的电流密度线32显示了在第一和第二可调整区域30和31中电流密度的变化。在第一和第二可调整区域30和31的每一个中，电流密度从相应的低阻抗元件20到中间部分22中的电阻膜7的第一侧边16，朝着第一和第二横断边缘28和29中的相应一个逐渐地减少。
在本发明的该实施方案中，在第一可调整区域30中执行粗调，而在第二可调整区域31中执行细调。通过分别将第一和第二调整狭槽34和35平行于第一侧边16地并与第一侧边16间隔开地分别从第一和第二横断边缘28和29逐渐地延伸到第一和第二可调整区域30和31中来执行调整，见附图7。在本发明的该实施方案中，用激光调整束来执行调整。首先，第一调整狭槽34从被调整的薄膜电阻器5的中间部分22的第一横断边缘28逐渐地延伸到第一可调整区域30中，用以粗调薄膜电阻器5。通过将第一调整狭槽34逐渐地延伸到第一可调整区域30中来持续调整第一可调整区域30，直到薄膜电阻器5的电阻值增加到刚好低于所需电阻值的水平。在之后，通过将第二调整狭槽35从第二横断边缘29逐渐地延伸到第二可调整区域31中来执行细调。将第二调整狭槽35逐渐地延伸到第二可调整区域31中直到薄膜电阻器5的电阻值达到所需电阻值为止。
在本发明的该实施方案中，因为在每个薄膜电阻器5的第二可调整区域31中执行细调，所以每个第二可调整区域31的从第二横断边缘29朝向第二端部9的、由相应的低阻抗元件20从第二横断边缘29朝向第二端部9的长度l2决定的长度比第一可调整区域30从第一横断边缘28朝向第一端部8的、由相应的低阻抗元件20从第一横断边缘28朝向第一端部8的长度l2所决定的长度。如下将述，这在第二可调整区域31中提供了比在第一可调整区域30中更高精度的调整。
由于事实上每个低阻抗元件20沿着中间部分22的长度方向电耦合到相应的电阻膜7，所以第一和第二可调整区域30和31中的电流密度朝向相应的第一和第二横断边缘28和29逐渐地降低。因而，当第一调整狭槽34被逐渐地延伸到第一可调整区域30中时，随着第一调整狭槽34的长度增加，由第一调整狭槽34长度每增加一个单位而得到的薄膜电阻器5电阻值也增加。因而，当第一调整狭槽34逐渐地延伸到第一可调整区域30中时，调整精度降低。然而，通过在第一可调整区域30中持续粗调直到薄膜电阻器5的电阻值增加到刚好低于所需电阻值，可以随后在电流密度最低的、朝向第二横断边缘29的区域中的第二可调整区域31中执行细调，因为细调只需要少量增加薄膜电阻器5的电阻值。一旦延伸到第二可调整区域31中的第二调整狭槽35相对地短于低阻抗元件20离第二横断边缘29的长度l2，就在电流密度相对低的第二可调整区域31中执行调整，因而细调的精度可以相对地高。这会结合附图8和9进行更详细地描述。
低阻抗元件20沿着相应的电阻膜7从第一和第二横断边缘28和29分别朝着第一和第二端部8和9延伸得越长，与第一和第二横断边缘28和29相邻的第一和第二可调整区域30和31中电流密度就会越低，因而在第一和第二可调整区域30和31的、分别与第一和第二横断边缘28和29相邻的区域中将实现更高的调整精度。然而，在进一步详细描述薄膜电阻器5的调整之前，将首先更详细地描述薄膜电阻器5的电阻膜7和低阻抗元件20。
每个薄膜电阻器5的电阻膜7，如上所述，是由电阻性材料制成的，该电阻性材料通常会由薄膜电阻器5的所需电阻值来决定。然而，典型的电阻性材料为硅铬、镍铬和钛硅，其可以被掺杂或者未掺杂，并且一般通过PVD或CVD工艺被沉积于绝缘层4上。形成电阻膜7的材料被沉积到恒定深度t1，该深度由沉积工艺决定。一般来说，材料被沉积以形成深度t1达100埃的电阻膜7，更典型地，深度t1范围为20到50埃。每个电阻膜7长度为L而宽度为w1，两者主要由薄膜电阻器5的所需电阻值来规定。这样的电阻膜的宽度w1可以从0.1微米到36微米任意改变，甚至更大，然而，这样的电阻膜的宽度w1更典型地在1微米到36微米的范围内。
每个薄膜电阻器5的低阻抗元件20的材料具有相对高的导电率，并且一般地，比电阻膜7材料的导电率高数个数量级，使得流经薄膜电阻器5的大多数电流被导通过相应的低阻抗元件20。在典型的优选情况中，每个薄膜电阻器5的低阻抗元件20的导电性比电阻膜7的导电性高两个量级。另外，低阻抗元件20的材料可以比电阻膜7更能耐受激光调整束的切割效果，以允许薄膜电阻器5彼此更靠近地放置，如下将述。适用于低阻抗元件20的、对激光调整束的切割效果的耐受性比电阻膜材料的更高的材料为钛钨、氮化钛、钨、铝硅铜、铝硅、铝铜、和铝。形成低阻抗元件的材料由PVD或CVD工艺直接沉积到薄膜电阻器5的电阻膜7的顶部主表面14上。通过将低阻抗元件20直接形成到相应的电阻膜7上，确保了每个低阻抗元件20和相应的电阻膜7之间在电阻膜7被低阻抗元件20覆盖的整个区域上的电接触。
低阻抗元件20被沉积到恒定深度t2，该深度由沉积工艺决定。每个低阻抗元件20长度为l而宽度为w2。每个低阻抗元件20的宽度w2由所需的导电性以及相应电阻膜7的宽度w1来规定，以使相应的第一和第二可调整区域30和31为足以允许调整的宽度w3。实际上，为了形成具有足够宽度w3的第一和第二可调整区域30和31以便于调整第一和第二可调整区域30和31，希望每个低阻抗元件的宽度w2显著地小于相应的电阻膜7的宽度w1。另外，通过最小化每个低阻抗元件20的宽度w2，相应的电阻膜7的总宽度w1可以被最小化。每个低阻抗元件20的长度l由所需的调整精度以及第一和第二调整狭槽34和35之间的间隔来规定。每个低阻抗元件20的从第一横断边缘28沿着第一可调整区域30延伸的长度l1，以及每个低阻抗元件20的从第二横断边缘29沿着第二可调整区域31延伸的长度l2均由所需的调整精度规定，低阻抗元件20的长度l1和l2越长，调整精度将越高并且调整范围将越大。在本发明的上述该实施方案中，因为在每个薄膜电阻器5的第一可调整区域30中执行粗调，并在每个薄膜电阻器5的第二可调整区域31中执行细调，所以每个低阻抗元件20的长度l2比其长度l1更长。
每个低阻抗元件20的端部33被整形以最小化端部33附近的相应电阻膜7中的电流集聚。在本发明的该实施方案中，整形是通过从低阻抗元件20的第一侧边21将每个低阻抗元件20的端部33彼此相向地向内斜切来执行，其与相应的电阻膜7的第二侧边17相邻地朝向低阻抗元件20的第二侧边23与低阻抗元件20的第一侧边21成约45°角，尽管斜切角度可以在大于0°到小于90°的范围内。
在薄膜电阻器5形成过程中的合适时刻通过本领域技术人员所共知的合适的蚀刻工艺在薄膜电阻器5的电阻膜7中蚀刻第一和第二横断边缘形成狭槽26和27。
现在具体参考附图6，其显示了激光束的调整光斑(trim spot)36被引导到薄膜电阻器5之一的电阻膜7的中间部分22上，用以对其进行调整。调整光斑36具有高能中心光斑37，这是调整光斑36用于切割各个第一和第二调整狭槽34和35的有效部分；而外侧低能光晕38在高能中心光斑37的周围延伸。一般来说，高能中心光斑37的直径在3微米到5微米的范围内，而调整光斑36的光晕38的外径为大约7.5微米。由高能中心光斑37形成的第一和第二调整狭槽34和35的宽度w4也为大约3微米到5微米。通过大致平行于电阻膜7的第一侧边16地从相应的第一和第二横断边缘28和29在大致纵向方向上以0.1微米的增量步长(incremental step)，将第一和第二调整狭槽34和35分别逐渐地延伸到第一和第二可调整区域30和31中来在第一和第二可调整区域30和31中执行调整。通过将第一和第二调整狭槽34和35平行于相应电阻膜7的第一侧边16地延伸到第一和第二可调整区域30和31中，可以最小化第一和第二可调整区域30和31的宽度w3，并且因此可以最小化电阻膜7的宽度w1。
在每个薄膜电阻器5的中间部分22中，第一和第二横断边缘形成狭槽26和27在它们之间形成了聚焦区40，可以在要调整的薄膜电阻器的第一和第二可调整区域30和31中分别形成第一和第二调整狭槽34和35之前，将激光调整束的高能中心光斑37聚焦和对准在该聚焦区40中。第一和第二横断边缘形成狭槽26和27应该被充分间隔开，使得第一和第二横断边缘28和29之间的距离足以便于在开始切割第一和第二调整狭槽34和35之前，将激光调整束聚焦于聚焦区40中以及将激光调整束对准第一和第二可调整区域30和31。聚焦区40对薄膜电阻器5的电阻值具有很小的影响或者没有影响，因而可以在激光调整束聚焦期间被烧掉。
在低阻抗元件20由比电阻膜7的材料更能耐受激光调整束切割效果的材料制成，并且薄膜电阻器5与和薄膜电阻器5的第一和第二可调整区域30和31相邻的每个薄膜电阻器5的低阻抗元件20相一致地配置并取向的情况中，薄膜电阻器5可以被放置得相当靠近，而在相邻的薄膜电阻器被调整时没有损害薄膜电阻器的风险。就算激光调整束没有完全精确地对准正被调整的薄膜电阻器5的第一和第二可调整区域30和31，并且激光调整束侵入了相邻的薄膜电阻器5，激光调整束也将落在相邻的薄膜电阻器5的低阻抗元件20的相邻部分上，而因为低阻抗元件20比电阻膜7的材料更能耐受激光调整束的切割效果，所以不会对与正被调整的相邻薄膜电阻器5的第一和第二可调整区域30和31相邻的薄膜电阻器5造成损害。因此，通过形成由比电阻膜7的材料更能耐受激光调整束切割效果的材料制成的低阻抗元件20，薄膜电阻器5可以被放置得相对靠近，并且可以放置得比低阻抗元件由不比电阻膜7的材料更能耐受激光调整束切割效果的材料制成的情况更靠近。然而，即使在低阻抗元件20不是由比电阻膜7的材料更能耐受激光调整束切割效果的材料制成的情况中，根据本发明所述的薄膜电阻器仍然可以比很多迄今已知的薄膜电阻器放置得靠近的多。
事实上，在实际中已经发现，在具有以R2R构造实现的14比特7段DAC的集成电路中，其中电阻器被实现为具有由不比电阻膜更能耐受激光调整束切割效果的材料制成的低阻抗元件的根据本发明所述的薄膜电阻器，薄膜电阻器所需的裸片面积为400微米×273微米。与此相比，使用如附图1中所示类型的现有技术调整片型薄膜电阻器所需的的裸片面积为1,100微米×400微米。然而，通过用具有由比电阻膜的材料更能耐受激光调整束切割效果的材料制成的低阻抗元件的根据本发明所述的薄膜电阻器来实现DAC，薄膜电阻器所需的裸片面积进一步减少到224微米×181微米的面积。因而，通过使用具有由比电阻膜的材料更能耐受激光调整束切割效果的材料制成的低阻抗元件的根据本发明所述的薄膜电阻器所实现的裸片面积减少，为所需的裸片面积带来非常显著的91％的减少。即使当低阻抗元件是由不比电阻膜的材料更能耐受激光调整束切割效果的材料制成时，根据本发明所述的薄膜电阻器也为所需裸片面积带来显著的75％的减少。
现在参考附图8，所示为波形图A，其显示了随着第一调整狭槽34的长度逐渐地在第一可调整区域30中的增加，第一调整狭槽34长度每增加一个单位，薄膜电阻器5之一的电阻值是如何逐渐地增加的。以欧姆为单位的电阻值在Y轴上标绘，而以微米为单位的第一调整狭槽34的从第一横断边缘28到第一可调整区域30中的长度在X轴上标绘。起初，对于第一调整狭槽34离第一横断边缘28的最初4微米，第一调整狭槽34长度每增加一个单位而增加的薄膜电阻器5电阻值相对要低。然而，在之后随着第一调整狭槽34的长度增加，由第一调整狭槽34长度每增加一个单位所得到的电阻值增加以快得多的速率逐渐地增加。因而，随着第一调整狭槽34离第一横断边缘28的长度增加，第一调整狭槽34长度每增加一个单位，调整精度降低。然而，虽然第一调整狭槽34长度每增加一个单位，调整精度降低，但是对于第一调整狭槽34的最初约4微米，调整精度相对要高。可是之后，随着第一调整狭槽34的长度的增加，调整精度降低的速率更快。
因为低阻抗元件20沿着每个薄膜电阻器5的第二可调整区域31延伸的部分的长度l2大于低阻抗元件20沿着每个薄膜电阻器5的第一可调整区域30延伸的部分的长度l1，所以与由第一可调整区域30中第一调整狭槽34离每个薄膜电阻器5的第一横断边缘的每单位长度所实现的调整精度相比，逐个微米地，由第二可调整区域31中第二调整狭槽35所实现的第二调整狭槽35离第二横断边缘29的每单位长度调整精度更高。
因此，通过使用第一调整狭槽34以通过将第一调整狭槽34向第一可调整区域30中延伸将薄膜电阻器5电阻值增加到刚好低于所需电阻值的水平的长度来粗调每个薄膜电阻器5，即使粗调需要将第一调整狭槽34延伸大于6微米的长度，仍然可以通过将第一调整狭槽34从第一横断边缘28延伸达约9微米到10微米长度来实现粗调，见附图8。在之后，可以通过将第二调整狭槽35从第二横断边缘29逐渐地延伸到第二可调整区域31中来执行细调。如果粗调已经将薄膜电阻器5电阻值增加到刚好低于所需电阻值，第二可调整区域31中的细调应该在第二调整狭槽35长度的最初5微米内实现，由此使得能用相对高的精度执行细调。
现在参考附图9，波形B显示了在调整一个典型的薄膜电阻器5期间电阻值的增加。波形B的B1部分表示粗调，而波形B的B2部分表示细调。通过将第一调整狭槽34逐渐地延伸到第一可调整区域30中直到薄膜电阻器5电阻值刚好低于所需电阻值，来在第一可调整区域30中执行薄膜电阻器5的初始粗调。在此情况下，第一调整狭槽34被延伸到第一可调整区域30中几乎8微米的长度。然后执行细调以使薄膜电阻器5的电阻值增加到所需电阻值。这通过将第二调整狭槽35延伸到第二调整区域31中直到薄膜电阻器5的电阻值达到所需电阻值为止来实现。在该特定情况中，第二调整狭槽被延伸到第二可调整区域31中大约4微米的距离。
如由波形B的B2部分可见，随着第二调整狭槽35的长度的增加而由第二调整狭槽35长度每增加一个单位所得到的薄膜电阻器5电阻值增加逐渐地增加。然而，随着第二调整狭槽35的长度增加而由第二调整狭槽35的长度每增加一个单位所得到的薄膜电阻器5电阻值增加速率显著低于随着第一调整狭槽34的长度增加而由第一调整狭槽34长度每增加一个单位所得到的薄膜电阻器5电阻值的增加速率。这起因于低阻抗元件20的从第二横断边缘29沿着第二可调整区域31延伸的长度l2大于低阻抗元件20的从第一横断边缘28沿着第一可调整区域30延伸的长度l1这一事实。由于事实上随着第二调整狭槽35的长度增加而由第二调整狭槽35长度每增加一个单位所得到的薄膜电阻器5电阻值增加速率低于随着第一调整狭槽34的长度增加而使薄膜电阻器5电阻值增加的相应速率，所以第二可调整区域31中提供了比在第一可调整区域30中更高的调整精度。
现在参考附图10和11，显示了根据本发明另一个实施方案所述的薄膜电阻器，用附图标记50表示。薄膜电阻器50与附图2到9中所述的薄膜电阻器5相当类似，并且相似的部件由相同的附图标记标识。薄膜电阻器50如附图11中所示位于绝缘层4上，与附图2到7的集成电路11的薄膜电阻器5相似。薄膜电阻器50和薄膜电阻器5之间的主要区别在于电阻膜7的宽度在其从第一端部8到第二端部9的长度方向上不是恒定的。从中间部分22延伸到第一端部8的电阻膜7的第一部分24包含宽度为w’1的伸长的第一窄条(narrow strip)51，该第一窄条51其从第一端部8延伸到同样属于第一部分24的并终止于中间部分22中的第一宽部(wider portion)52。第一宽部52的宽度为w1，这与中间部分22的宽度相似。类似地，电阻膜7的第二部分25包含第二窄条53，该第二窄条53从第二端部9延伸到终止于中间部分22中的第二宽部54。第一和第二窄条51和53的宽度w’1相似，并且分别在55和56处朝着相应的第一和第二宽部52和54逐渐地增加，以防止当电流在第一和第二窄条51和53与相应的第一和第二宽部52和54之间通过时电流集聚。窄条51和53的长度可以为任意所需的长度，并且可以更长或更短，但一般长于相应的宽部52和54，并且第一和第二窄条51和53的长度和宽度w’1都将由薄膜电阻器50的所需的电阻值规定。
第一和第二窄条51和53、第一和第二宽部52和54、以及电阻膜7的中间部分22由PVD或CVD工艺同时形成为具有恒定厚度t1的单个单片电阻膜7。低阻抗元件20由PVD或CVD工艺沉积于电阻膜7的顶上，并在电阻膜7的第一和第二部分24和25之间延伸以限定中间部分22，并且如参考附图2到9的薄膜电阻器5所述的那样在其整个区域上被电耦合到电阻膜7的顶部主表面14。
另外，薄膜电阻器50类似于薄膜电阻器5，并且对薄膜电阻器50的调整同样相似，因此通过将第一调整狭槽从第一横断边缘28延伸到第一可调整区域30中来执行粗调，并且通过将第二调整狭槽从第二横断边缘29逐渐地延伸到第二可调整区域31中来执行细调。
现在参考附图12到15，显示了同样根据本发明所述的集成电路部分，一般用附图标记60表示。集成电路60包含：硅衬底61，其一部分如附图13中所示；以及由二氧化硅制成的电绝缘层62，其位于硅衬底61的顶上。多个同样根据本发明所述的复合薄膜电阻器，一般用附图标记65表示，被形成于绝缘层62上，其中的三个复合薄膜电阻器65如附图12中所示。每个复合薄膜电阻器65由一对同样根据本发明所述的薄膜电阻器66a和66b形成，该一对薄膜电阻器66a和66b在相应的第一和第二电接触焊盘67和68之间被串联地电耦合。薄膜电阻器66有点类似于附图2到7中的薄膜电阻器5，并且相似的部件由相同的附图标记标识。每个复合薄膜电阻器65的薄膜电阻器66在相应的第一和第二电接触焊盘67和68之间，被低阻抗元件70串联地电耦合，该低阻抗元件70形成每个复合薄膜电阻器65的薄膜电阻器66的低阻抗元件20。
薄膜电阻器66和附图2到7的薄膜电阻器5之间的主要区别在于每个薄膜电阻器66的低阻抗元件20，当被放置于每个电阻膜7的第一和第二端部8和9之间时，被放置得与电阻膜7的第二端部9相邻而不是与第二端部9间隔开。因而，在本发明的该实施方案中，每个薄膜电阻器66的电阻膜7的第二端部9形成了中间部分22的第一横断边缘28。每个薄膜电阻器66的中间部分22，虽然位于相应的电阻膜7的第一和第二端部8和9之间，但被放置得与电阻膜7的第二端部9相邻。因此，每个薄膜电阻器66只被提供了一个可调整区域，即，第一可调整区域71，其与薄膜电阻器5的第一可调整区域30相似，并且其被限定于电阻膜7的第一侧边16、第一横断边缘28、和相应的中间部分22中的相应低阻抗元件20的第二侧边23之间。
在此情况下，每个复合薄膜电阻器65的薄膜电阻器66a的第一端部8耦合到相应的第一接触焊盘67，而每个复合薄膜电阻器65的薄膜电阻器66b的第一端部8耦合到相应的第二接触焊盘68
因为每个复合薄膜电阻器65的薄膜电阻器66a和66b中每个都包含第一可调整区域71，所以可以通过在薄膜电阻器66a的第一可调整区域71中执行粗调并在薄膜电阻器66b的第一可调整区域71中执行细调来使复合薄膜电阻器65受到粗调和细调，反之亦可。用与参考附图2到7的薄膜电阻器5所述的类似方式执行第一可调整区域71的调整。在薄膜电阻器66a的第一可调整区域71要被用于粗调并且薄膜电阻器66b的第一可调整区域71要被用于细调的情况中，通常，低阻抗元件20的从薄膜电阻器66b的第二端部9沿着其第一可调整区域71延伸的长度l2会长于低阻抗元件20从薄膜电阻器66a的第二端部9沿着其第一可调整区域71延伸的长度l1，以在薄膜电阻器66b中提供更高的调整精度。
虽然薄膜电阻器66已被描述为形成复合薄膜电阻器65，但是将对本领域技术人员显而易见的是每个薄膜电阻器66可以单独构成单个薄膜电阻器，并且在此情况中，设想薄膜电阻器66的第一端部被电耦合到第一接触焊盘，而薄膜电阻器66的第二端部通过薄膜电阻器66的第二端部外延伸的低阻抗元件20部分被电耦合到第二接触焊盘。
现在参考附图16和17，显示了根据本发明另一个实施方案所述的薄膜电阻器80。薄膜电阻器80与附图2到7中所述的薄膜电阻器5相当类似，并且相似的部件由相同的附图标记标识。薄膜电阻器80如附图17中所示位于绝缘层4上，其与附图2到7的集成电路1相似。在本发明的该实施方案中，薄膜电阻器80具有两个低阻抗元件，即，第一低阻抗元件81和第二低阻抗元件82，这两者分别被放置于位于第一和第二端部8和9中间的电阻膜7上。第一低阻抗元件81被放置得与电阻膜7的第一端部8相邻，并且限定电阻膜7的第一中间部分83，这与薄膜电阻器5的中间部分22相似。第二低阻抗元件82被放置得与电阻膜7的第二端部9相邻，并且限定电阻膜7的第二中间部分84，这同样与薄膜电阻器5的中间部分22相似。
与第一横断边缘形成狭槽26相似的第一横断边缘形成狭槽85延伸到第一中间部分83中以形成第一横断边缘28。第二横断边缘形成狭槽86延伸到第二中间部分84中以形成第二横断边缘29。第一横断边缘28与电阻膜7的第一侧边16和第一低阻抗元件81的第二侧边23一起限定了第一可调整区域87，而第二横断边缘29与电阻膜7的第一侧边16和第二低阻抗元件82的第二侧边23一起限定了第二可调整区域88。第一和第二可调整区域87和88与薄膜电阻器5的第一和第二可调整区域30和31相当类似，并且在本发明的该实施方案中，第一低阻抗元件81从第一横断边缘28沿着第一可调整区域87延伸长度l1，该长度l1短于第二低阻抗元件82从第二横断边缘29沿着第二可调整区域88延伸的长度l2。因此，第一可调整区域87适合粗调薄膜电阻器80的电阻值，而第二可调整区域88适合细调薄膜电阻器80的电阻值。
第一和第二横断边缘形成狭槽85和86与各自相邻的第一和第二端部8和9一起，分别限定了第一和第二聚焦区90和91，以便于在将第一和第二调整狭槽34和35分别形成于第一和第二可调整区域87和88之前聚焦激光调整束。
薄膜电阻器80由第一和第二低阻抗元件81和82分别电耦合到第一和第二接触焊盘10和11。
，电阻膜7以及第一和第二低阻抗元件81和82是由与薄膜电阻器5的电阻膜7和低阻抗元件20类似的材料并且由相似工艺形成。第一和第二低阻抗元件81和82被直接沉积到电阻膜7上，并与电阻膜7在电阻膜7分别被第一和第二低阻抗元件81和82覆盖的整个区域上直接电接触。
另外，薄膜电阻器80与薄膜电阻器5相似，并且薄膜电阻器80电阻值的调整用与参考附图2到9所述的类似方式执行。通过将第一调整狭槽34从第一横断边缘28逐渐地延伸到第一可调整区域87中直到薄膜电阻器80的电阻值刚好低于所需电阻值，来执行薄膜电阻器80的粗调，然后通过将第二调整狭槽35从第二横断边缘29逐渐地延伸到第二可调整区域88中直到薄膜电阻器80的电阻值达到所需电阻值为止，来执行薄膜电阻器80的细调。
现在参考附图18，显示了根据本发明另一个实施方案所述的薄膜电阻器95。薄膜电阻器95与附图2到7中所述的薄膜电阻器5相当类似，并且相似的部件由相同的附图标记标识。薄膜电阻器95和薄膜电阻器5之间的唯一区别在于中间部分22。在本发明的该实施方案中，省略了中间部分22中形成横断边缘28和29的第一和第二横断边缘形成狭槽26和27。因此，低阻抗元件20与电阻膜7的第一侧边16一起在中间部分22中限定了一个可调整区域96。
通过一开始将激光调整束聚焦在可调整区域96中低阻抗元件20的端部33中间的位置，来执行薄膜电阻器95的调整。为了便于薄膜电阻器95的粗调和细调，应该在从低阻抗元件20的端部33之间的中点偏离的位置处执行激光调整束的聚焦。比如，在由点划线97表示的位置处，其更靠近低阻抗元件20的端部33a而不是低阻抗元件的端部33b。然后，通过将第一调整狭槽34在可调整区域96中从点划线97按箭头D的方向朝着端部33a前移，来执行粗调，直到薄膜电阻器95的电阻值刚好低于所需电阻值。通过将第二调整狭槽35在可调整区域96中从点划线97按箭头E的方向朝着端部33b前移，来执行细调，直到薄膜电阻器95的电阻值达到所需电阻值为止。
另外，薄膜电阻器95及其调整与参考附图2到9所述的薄膜电阻器5相似。
虽然参考附图2到9、附图10和11、附图12到15、附图16和17以及附图18所述的薄膜电阻器的低阻抗元件已被描述为覆盖相应的电阻膜，但是在某些情况中，设想低阻抗元件可以被放置于电阻膜的一侧并与其相邻，尽管将低阻抗元件覆盖在电阻膜上的优点是薄膜电阻器所需的裸片面积被最小化。另外，在低阻抗元件是由比电阻膜的材料更能耐受激光调整束切割效果的材料制成的情况中，可以实现裸片面积的进一步减少，因为薄膜电阻器可以被放置得彼此更靠近。
虽然参考附图2到9、附图10和11、附图12到15以及附图16和17所述的薄膜电阻器已被描述为通过将各自的第一和第二横断边缘形成狭槽从第一侧边延伸到电阻膜中而形成第一和第二横断边缘，但是在某些情况中，设想被第一和第二横断边缘形成狭槽以及低阻抗元件所界定的电阻膜的整个区域可以通过蚀刻或其它方式来去除。然而，通过第一和第二横断边缘形成狭槽来形成第一和第二横断边缘的优点是，当第一和第二横断边缘通过相应的第一和第二横断边缘形成狭槽来形成，而不是通过完全去除被第一和第二横断边缘形成狭槽以及低阻抗元件所界定的电阻膜部分来形成时，可以得到更加精确和可靠的横断边缘。
虽然根据本发明所述的薄膜电阻器已经被描述为被形成于由特定材料制成的集成电路上，但是薄膜电阻器可以被形成于任意集成电路上，或者甚至任意其它合适衬底上。不必说，虽然已经描述了薄膜电阻器和低阻抗元件的宽度和厚度的特定范围以及材料类型，但是可以选用任何其它合适的宽度、厚度和材料来形成电阻膜和低阻抗元件。
另外，虽然根据本发明所述的膜式电阻器已被描述为薄膜电阻器，但是膜式电阻器可以为厚膜电阻器，其可以被形成于集成电路上，或者甚至可以是那种形成于印刷电路板上的、或其它基材上的类型。
虽然低阻抗元件的端部已被描述为被斜切以避免低阻抗元件端部附近的电流集聚，虽然这是优选的，但不是必须的；此外，低阻抗元件的端部可以用别的方式整形以避免电流集聚，比如，它们可以通过切成圆角而被倒圆。
不必说，参考附图2到9、附图10和11、以及附图16和17所述的每个薄膜电阻器的粗调可以在第二可调整区域中执行而细调可以在第一可调整区域中执行。
虽然低阻抗元件已经被描述为被放置在电阻膜上让每个低阻抗元件的第一侧边与相应电阻膜的第二侧边相合，虽然这是优选的，但不是必须的。比如，低阻抗元件可以被放置于电阻膜上让每个低阻抗元件的第一侧边与相应电阻膜的第二侧边间隔开。然而，通过放置低阻抗元件让每个低阻抗元件的第一侧边与相应电阻膜的第二侧边相合，在电阻膜的第一侧边和低阻抗元件的第二侧边之间所限定的可调整区域或区域们的宽度被最大化，由此最小化中间部分处或者其部分所需的电阻膜的宽度。然而，设想在某些情况中，每个薄膜电阻器的低阻抗元件可以被放置于相应的电阻膜的第一和第二侧边之间。在此情况中，可调整区域可以被配备于低阻抗元件的各自对边上，位于低阻抗元件和相应电阻膜的第一侧边与低阻抗元件和相应电阻膜的第二侧边之间。
虽然参考附图2到7以及附图10和11所述的薄膜电阻器的低阻抗元件已经被描述为，沿着第一可调整区域延伸的低阻抗元件部分的长度短于沿着第二可调整区域延伸的低阻抗元件部分的长度，但是在某些情况中，设想沿着第一可调整区域延伸的低阻抗元件部分的长度可以为与沿着第二可调整区域延伸的低阻抗元件部分的长度相似。在此情况中，在第一和第二可调整区域的每一个中所能实现的调整精度将相当类似。然而，通过在第一可调整区域中的粗调期间将薄膜电阻器的电阻值增加到刚好低于所需电阻值的水平，在第二可调整区域中相对短的第二调整狭槽应该足以将薄膜电阻器的电阻值增加到所需水平，因而第二可调整区域中的细调将在与第二横断边缘相邻的区域中用相对高的精度执行。同样地，在参考附图12到15以及附图16和17所述的薄膜电阻器中，各自的低阻抗元件的长度可以相当类似。

Claims (40)

1.一种膜式电阻器，包括：
由电阻性材料制成的电阻膜，该电阻膜在第一端部和与之隔开的第二端部之间纵向延伸，并且具有在对置地隔开的第一和第二侧边之间延伸的对置地隔开的第一和第二主表面，该电阻膜适合于容纳第一和第二端部之间的电流，以及
低阻抗元件，该低阻抗元件电耦合到电阻膜，与设置于第一和第二端部之间的电阻膜的中间部分相邻，用以与电阻膜的中间部分平行地导通电流以减小中间部分中电流的电流密度，以便于调整该中间部分中的膜式电阻器的电阻值。
2.根据权利要求1所述的膜式电阻器，其中，低阻抗元件在电阻膜的第一和第二端部之间的方向上沿着中间部分的长度方向电耦合到电阻膜。
3.根据权利要求1或2所述的膜式电阻器，其中，低阻抗元件沿着中间部分与电阻膜的第一主表面相邻并且电耦合到电阻膜的第一主表面。
4.根据前述权利要求中任何一项所述的膜式电阻器，其中，低阻抗元件与中间部分相邻地与电阻膜层压在一起。
5.根据前述权利要求中任何一项所述的膜式电阻器，其中，低阻抗元件与中间部分相邻地覆盖电阻膜的第一主表面，并在电阻膜的被低阻抗元件所覆盖的整个区域上与电阻膜电耦合。
6.根据前述权利要求中任何一项所述的膜式电阻器，其中，低阻抗元件与电阻膜的第二侧边相邻地电耦合到电阻膜。
7.根据前述权利要求中任何一项所述的膜式电阻器，其中，低阻抗元件在电阻膜的与该电阻膜的第一侧边间隔开的位置处电耦合到电阻膜上，并在位于低阻抗元件和第一侧边之间的中间部分中限定可调整部分。
8.根据权利要求7所述的膜式电阻器，其中，膜式电阻器的电阻值可通过逐渐地在可调整部分中延伸调整狭槽来调整。
9.根据权利要求7或8中所述的膜式电阻器，其中，第一横断边缘在中间部分中以从电阻膜的第一侧边到低阻抗元件的大致方向延伸，第一横断边缘与第一侧边和低阻抗元件一起在可调整部分中限定了第一可调整区域。
10.根据权利要求9所述的膜式电阻器，其中，膜式电阻器的电阻值可通过逐渐地在第一可调整区域中延伸第一调整狭槽来调整。
11.根据权利要求10所述的膜式电阻器，其中，第一调整狭槽从第一横断边缘延伸到第一可调整区域中。
12.根据权利要求9到11的任一所述的膜式电阻器，其中，与第一横断边缘间隔开的第二横断边缘在中间部分中以从电阻膜的第一侧边到低阻抗元件的大致方向延伸，第二横断边缘与第一侧边和低阻抗元件在可调整部分中限定了第二可调整区域。
13.根据权利要求12所述的膜式电阻器，其中，第二横断边缘设置于第一横断边缘和电阻膜的第二端部之间。
14.根据权利要求12或13所述的膜式电阻器，其中，膜式电阻器的电阻值可通过逐渐地在第二可调整区域中延伸第二调整狭槽来调整。
15.根据权利要求14所述的膜式电阻器，其中，第二调整狭槽从第二横断边缘延伸到第二可调整区域中。
16.根据权利要求14或15所述的膜式电阻器，其中，第一和第二调整狭槽中的一个延伸到第一和第二可调整区域中相应的一个中以粗调膜式电阻器的电阻值，而第一和第二调整狭槽中的另一个延伸到第一和第二可调整区域中相应的一个中以细调膜式电阻器的电阻值。
17.根据权利要求12到16的任一所述的膜式电阻器，其中，电流密度在各个第一和第二可调整区域中向着电阻膜的第一侧边以及第一和第二横断边缘中相应的一个而逐渐地减小。
18.根据前述权利要求中任何一项所述的膜式电阻器，其中，电阻膜为伸长的电阻膜，该电阻膜在其第一和第二端部之间纵向延伸。
19.根据前述权利要求中任何一项所述的膜式电阻器，其中，低阻抗元件为伸长的低阻抗元件，该低阻抗元件以平行于电阻膜的大致方向纵向延伸。
20.根据前述权利要求中任何一项所述的膜式电阻器，其中，低阻抗元件的各个对置的端部被整形以将其端部附近的电流集聚最小化。
21.根据权利要求20所述的膜式电阻器，其中，低阻抗元件的各个对置的端部被斜切，使得被设置为与电阻膜第二侧边相邻的低阻抗元件的侧边比被设置为远离电阻膜的第二侧边的对置侧边长。
22.根据前述权利要求中任何一项所述的膜式电阻器，其中，低阻抗元件比电阻膜更能耐受激光调整束的切割效果。
23.根据前述权利要求中任何一项所述的膜式电阻器，其中，低阻抗元件的电阻值低于电阻膜的电阻值。
24.根据前述权利要求中任何一项所述的膜式电阻器，其中，电阻膜为薄膜电阻器。
25.根据任何前述权利要求所述的膜式电阻器，其中，一对低阻抗元件在与电阻膜的相应的被间隔开的中间部分附近电耦合到电阻膜。
26.根据权利要求25所述的膜式电阻器，其中，低阻抗元件中的一个和相应的中间部分被设置得与电阻膜的第一和第二端部中的一个相邻，而低阻抗元件中的另一个和相应的一个中间部分被设置得与电阻膜的第一和第二端部中的另一个相邻。
27.一种复合膜式电阻器，包括一对根据前述权利要求中任何一项所述的膜式电阻器，该一对膜式电阻器被各膜式电阻器的低阻抗元件串联地电耦合。
28.一种集成电路，包括电绝缘衬底层和形成于衬底层上的根据权利要求1到26中的任何一项所述的膜式电阻器。
29.一种集成电路，包括电绝缘衬底层和形成于衬底层上的多个间隔开的根据权利要求1到26中的任一项所述的膜式电阻器，电阻膜的第二主表面与衬底层相邻，电阻膜以每个电阻膜的第一侧边相邻但与相邻的电阻膜的第二侧边间隔开的方式互相平行地延伸。
30.一种用于形成和调整膜式电阻器的方法，该方法包括以下步骤：
在电绝缘衬底上形成由电阻性材料制成的电阻膜，该电阻膜在第一端部和与该第一端部间隔开的第二端部之间延伸，并且具有在对置地隔开的第一和第二侧边之间延伸的对置地隔开的第一和第二主表面，该电阻膜适合于容纳第一和第二端部之间的电流，
将低阻抗元件电耦合到电阻膜，与设置于第一和第二端部之间的电阻膜的中间部分相邻，用以与电阻膜的中间部分平行地导通电流以减小中间部分中电流的电流密度，以便于调整该中间部分中的膜式电阻器的电阻值，以及
通过使调整狭槽逐渐地延伸到电阻膜的中间部分中来调整膜式电阻器的电阻值。
31.根据权利要求30所述的方法，其中，低阻抗元件在电阻膜的与该电阻膜的第一侧边间隔开的位置处电耦合到电阻膜上，并在位于低阻抗元件和第一侧边之间的中间部分中限定可调整部分。
32.根据权利要求31所述的方法，其中，在中间部分中形成第一横断边缘，该第一横断边缘以从电阻膜的第一侧边到低阻抗元件的大致方向延伸，第一横断边缘与第一侧边和低阻抗元件一起在可调整部分中限定了第一可调整区域。
33.根据权利要求32所述的方法，其中，通过逐渐地使第一调整狭槽在第一可调整区域中延伸来调整第一可调整区域。
34.根据权利要求33所述的方法，其中，第一调整狭槽从第一横断边缘延伸到第一可调整区域中。
35.根据权利要求33或34所述的方法，其中，第一调整狭槽在第一可调整区域中与电阻膜的第一侧边平行地逐渐地延伸。
36.根据权利要求32到35中的任何一项所述的方法，其中，在中间部分中形成与第一横断边缘间隔开的第二横断边缘，该第二横断边缘以从电阻膜的第一侧边到低阻抗元件的大致方向延伸，第二横断边缘与第一侧边和低阻抗元件在可调整部分中限定了第二可调整区域。
37.根据权利要求36所述的方法，其中，通过使第二调整狭槽逐渐地在第二可调整区域中延伸来调整第二可调整区域。
38.根据权利要求37中所述的方法，其中，第二调整狭槽从第二横断边缘延伸到第二可调整区域中。
39.根据权利要求37或38所述的方法，其中，第二调整狭槽在第二可调整区域中与电阻膜的第一侧边平行地逐渐地延伸。
40.根据权利要求37到39中的任何一项所述的方法，其中，第一和第二调整狭槽中的一个延伸到第一和第二可调整区域中相应的一个中以粗调膜式电阻器的电阻值，而第一和第二调整狭槽中的另一个延伸到第一和第二可调整区域中相应的一个中以细调膜式电阻器的电阻值。
CN2006800257368A 2005-09-20 2006-09-14 可调整膜式电阻器以及形成和调整膜式电阻器的方法 Active CN101223611B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/231,054 US7598841B2 (en) 2005-09-20 2005-09-20 Film resistor and a method for forming and trimming a film resistor
US11/231,054 2005-09-20
PCT/IE2006/000100 WO2007034463A1 (en) 2005-09-20 2006-09-14 A trimmable film resistor and a method for forming and trimming a film resistor

Publications (2)

Publication Number Publication Date
CN101223611A true CN101223611A (zh) 2008-07-16
CN101223611B CN101223611B (zh) 2011-04-06

Family

ID=37420985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800257368A Active CN101223611B (zh) 2005-09-20 2006-09-14 可调整膜式电阻器以及形成和调整膜式电阻器的方法

Country Status (6)

Country Link
US (2) US7598841B2 (zh)
EP (1) EP1927117B1 (zh)
JP (1) JP5165572B2 (zh)
CN (1) CN101223611B (zh)
AT (1) ATE556416T1 (zh)
WO (1) WO2007034463A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601566B2 (ja) * 2010-01-28 2014-10-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101141401B1 (ko) 2010-05-06 2012-05-03 삼성전기주식회사 병렬 구조의 저항기와 그 제조 방법
US8441335B2 (en) * 2010-10-21 2013-05-14 Analog Devices, Inc. Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors
JP2018037693A (ja) * 2012-02-03 2018-03-08 ローム株式会社 チップ抵抗器
US8723637B2 (en) * 2012-04-10 2014-05-13 Analog Devices, Inc. Method for altering electrical and thermal properties of resistive materials
US9963777B2 (en) 2012-10-08 2018-05-08 Analog Devices, Inc. Methods of forming a thin film resistor
US9887687B2 (en) * 2015-01-28 2018-02-06 Analog Devices Global Method of trimming a component and a component trimmed by such a method
US11476045B2 (en) 2020-05-29 2022-10-18 Analog Devices International Unlimited Company Electric field grading protection design surrounding a galvanic or capacitive isolator

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2348589C2 (de) * 1973-09-27 1982-04-01 Robert Bosch Gmbh, 7000 Stuttgart Oxidkeramischer Widerstand
GB1477007A (en) * 1974-07-09 1977-06-22 Welwyn Electric Ltd Resistors
US4286249A (en) * 1978-03-31 1981-08-25 Vishay Intertechnology, Inc. Attachment of leads to precision resistors
US4196411A (en) * 1978-06-26 1980-04-01 Gentron Corporation Dual resistor element
US4298856A (en) * 1979-09-04 1981-11-03 Western Electric Company, Incorporated Metallized resistor and methods of manufacturing and adjusting the resistance of same
US4862136A (en) * 1983-04-13 1989-08-29 Birkner John M Programmable resistance network
JPS59161601U (ja) * 1983-04-14 1984-10-29 三洋電機株式会社 厚膜トリミング用抵抗体パタ−ン
US4505032A (en) * 1983-06-27 1985-03-19 Analogic Corporation Method of making a voltage divider
US4682143A (en) * 1985-10-30 1987-07-21 Advanced Micro Devices, Inc. Thin film chromium-silicon-carbon resistor
US4999731A (en) * 1986-08-22 1991-03-12 Northern Telecom Limited Surge protector for telecommunications systems
US5015989A (en) * 1989-07-28 1991-05-14 Pacific Hybrid Microelectronics, Inc. Film resistor with enhanced trimming characteristics
JPH0366103A (ja) * 1989-08-04 1991-03-20 Fujitsu Ltd 膜抵抗体の形成方法
JPH0497501A (ja) * 1990-08-14 1992-03-30 Matsushita Electric Ind Co Ltd 抵抗器及びその製造方法
FR2679662B1 (fr) * 1991-07-26 1994-08-05 Schlumberger Services Petrol Circuit electrique tel qu'un pont de wheatstone pourvu d'une partie d'ajustage de resistance.
US5268651A (en) * 1991-09-23 1993-12-07 Crystal Semiconductor Corporation Low drift resistor structure
JPH0684621A (ja) 1992-08-31 1994-03-25 Murata Mfg Co Ltd 抵抗体のトリミング方法
JP2545740B2 (ja) * 1994-03-18 1996-10-23 工業技術院長 温度センサ
US5640137A (en) * 1995-01-24 1997-06-17 Zilog, Inc. Polysilicon resistor cooling
US5929746A (en) * 1995-10-13 1999-07-27 International Resistive Company, Inc. Surface mounted thin film voltage divider
DE19601135C1 (de) * 1996-01-13 1997-05-28 Itt Ind Gmbh Deutsche Halbleiterstruktur
TW340944B (en) * 1996-03-11 1998-09-21 Matsushita Electric Ind Co Ltd Resistor and method of making the same
JPH1032110A (ja) 1996-07-16 1998-02-03 Matsushita Refrig Co Ltd 厚膜抵抗体のレーザトリミング方法
JPH1126204A (ja) * 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
US6307495B1 (en) 1998-04-24 2001-10-23 Texas Instruments Incorporated Resistor elements in a resistor divider digital-to-analog converter
JP2000357601A (ja) * 1999-06-17 2000-12-26 Rohm Co Ltd チップ抵抗器、およびその製造方法
DE19949607A1 (de) 1999-10-15 2001-04-19 Bosch Gmbh Robert Planarer Abgleichwiderstand, Anwendungen und Verfahren zu seiner Herstellung
US6369740B1 (en) * 1999-10-22 2002-04-09 Eric J. Swanson Programmable gain preamplifier coupled to an analog to digital converter
US6489881B1 (en) * 1999-10-28 2002-12-03 International Rectifier Corporation High current sense resistor and process for its manufacture
US7057491B2 (en) 2002-09-23 2006-06-06 Analog Devices, Inc. Impedance network with minimum contact impedance

Also Published As

Publication number Publication date
JP5165572B2 (ja) 2013-03-21
US7719403B2 (en) 2010-05-18
US20090322466A1 (en) 2009-12-31
WO2007034463A1 (en) 2007-03-29
EP1927117A1 (en) 2008-06-04
US7598841B2 (en) 2009-10-06
CN101223611B (zh) 2011-04-06
EP1927117B1 (en) 2012-05-02
US20070063813A1 (en) 2007-03-22
ATE556416T1 (de) 2012-05-15
JP2009509327A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
CN101223611B (zh) 可调整膜式电阻器以及形成和调整膜式电阻器的方法
US5976392A (en) Method for fabrication of thin film resistor
KR920003467B1 (ko) 트리밍소자와 그 전기단락방법
EP1441370A1 (en) Resistor and method of manufacturing the same
TWI447748B (zh) 晶片型阻抗器之製造方法
US7380333B2 (en) Chip resistor fabrication method
KR20030088496A (ko) 다련 칩 저항기의 제조방법
NL193764C (nl) Halfgeleiderinrichting en werkwijze voor het maken daarvan.
RU195783U1 (ru) Кремниевый конденсатор
JPH09289285A (ja) 半導体装置およびその製造方法
EP0189598A1 (en) Method for manufacturing a semiconductor device
DE102014008029B4 (de) Elektrostatische Haltevorrichtung mit einer Elektroden-Trägerscheibe und Verfahren zur Herstellung der Haltevorrichtung
JPH06232250A (ja) 半導体装置の製造方法及び半導体装置
JP4092209B2 (ja) 薄膜チップ抵抗体の製造方法
US7042331B2 (en) Fabrication of thick film electrical components
CN112740829B (zh) 集成加热器和制造方法
WO1997012395A1 (en) Circuit having trim pads formed in scribe channel
CS243452B2 (en) Flat electric resistor with accuracy and adjustable ohmic value and method of this ohmic value adjustment
JPH10135014A (ja) チップ部品の製造方法
CN100501974C (zh) 半导体器件
US10861625B2 (en) Electronic component and manufacturing method thereof
GB2320137A (en) Method for fabrication of a thin film resisitor
WO2023287457A1 (en) Thin-film resistor (tfr) module
JP2010114361A (ja) 半導体装置およびインダクタンスの調整方法
JPH0553285B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant