JPH0366103A - 膜抵抗体の形成方法 - Google Patents

膜抵抗体の形成方法

Info

Publication number
JPH0366103A
JPH0366103A JP1203009A JP20300989A JPH0366103A JP H0366103 A JPH0366103 A JP H0366103A JP 1203009 A JP1203009 A JP 1203009A JP 20300989 A JP20300989 A JP 20300989A JP H0366103 A JPH0366103 A JP H0366103A
Authority
JP
Japan
Prior art keywords
film
film pattern
resistive film
resistance value
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1203009A
Other languages
English (en)
Inventor
Hiroyuki Takabayashi
高林 博幸
Teruyoshi Kutoku
久徳 照義
Kinuko Ogata
絹子 緒方
Toshio Kumai
利夫 熊井
Mitsuo Inagaki
光雄 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1203009A priority Critical patent/JPH0366103A/ja
Publication of JPH0366103A publication Critical patent/JPH0366103A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 セラミック基板上に形成する厚膜或いは薄膜よりなる膜
抵抗体の形成方法に関し、 過剰トリミング等が行われた抵抗膜パターンに適用して
、抵抗値を小さく変更し得る膜抵抗体の形成方法を提供
することを目的とし、 セラ旦ツク基板に形成した対向する一対の電極膜と、一
対の該電極膜に架橋するよう形成した抵抗膜パターンと
よりなる膜抵抗体の製造において、一対の該電極膜及び
該抵抗膜パターンの所望の部分に重畳する、絶縁性高分
子膜を形成する工程と、該抵抗膜パターンの抵抗値を所
望に設定するトリ≧ング工程と、該絶縁性高分子膜の所
望のエリアに、導電性を付与する導電性化工程とを、含
む構成とする。
〔産業上の利用分野〕
本発明は、セラごツタ基板上に形成する厚膜或いは薄膜
よりなる膜抵抗体の形成方法に関する。
〔従来の技術〕
第3図は従来の膜抵抗体の平面図である。
図において、セラ5ツク基板1の表面に形成した2本の
導体パターン3−1.3−2の相対向する端末に、所望
の間隔を隔てて対向する矩形状の一対の電極膜2−1.
2−2をそれぞれ設けである。
これらの電極膜24.2−2.導体パターン3−1.3
−2は、例えば銀・パラジュームの厚膜導体である。
4は、例えば酸化ルテニューム(RuO□)の厚膜より
なる抵抗膜パターンであって、一対の電極膜2−1.2
−2に架橋するよう形成されている。
上記の抵抗膜パターン4の抵抗値Rは、I。
W・・・・抵抗膜パターンの幅 T・・・・抵抗膜パターンの膜厚 L・・・・抵抗膜パターンの長さ で定まる。
しかし、ρ、W、T、及びLを所定に想定して、抵抗膜
パターンを形成した場合に、製作誤差その他の理由によ
りその抵抗値は理論上の計算値通りにはできない。
このため、従来は所望の抵抗値よりも低くなるように、
幅の広い抵抗膜パターン4を設計し、抵抗膜パターン4
を形成した後で、レーザービームを抵抗膜パターン4の
所望の個所に照射し、抵抗膜パターン4の幅を狭小にす
る切込5を設けるというトリ旦ングを実施することで、
抵抗膜パターン4の抵抗値を所望の目標値に調整してい
る。
〔発明が解決しようとする課題〕
しかしながら上記従来の膜抵抗体は、−旦トリごング実
施後に、設計変更等により抵抗値を小さくしたい場合が
あっても、小さくすることができないという問題点があ
った。
また、誤って過剰トリミングが行われ、抵抗値が所定以
上に大きくなった場合には、再調整することができない
という問題点があった。
本発明はこのような点に鑑みて創作されたもので、過剰
トリミング等が行われた抵抗膜パターンに適用して、抵
抗値を小さく変更し得る膜抵抗体の形成方法を提供する
ことを目的としている。
〔課題を解決するための手段〕
上記の目的を達成するために本発明は、第1図に示した
ように、セラミック基板1に形成した対向する一対の電
極膜2−L2−2と、一対の電極膜2−1.2−2に架
橋するよう形成した抵抗膜パターン4とよりなる膜抵抗
体の製造において、一対の電極膜2−1.2−2及び抵
抗膜パターン4の所望の部分に重畳するよう絶縁性高分
子膜10を形成する。
そして、抵抗膜パターン4に所望の切込5を設けるトリ
ミングを実施する。
次に、過剰トリ果ングに対処して、切込5とは反対側の
絶縁性高分子膜10の所望のエリアに高導電化処理を施
して、高導電性エリアlOAとするものとする。
〔作用〕
上述の絶縁性高分子膜10は、ポリイミド、ポリインチ
アナフテン、ポリパラフェニレン、ポリピロール等のπ
電子共役系高分子膜か、或いはこれらの高分子とポリビ
ニルアルコール、ポリエチレン等との複合膜である。
このような絶縁性高分子膜10は、レーザービームの照
射により分子を炭化させたり、或いはドーピング材料と
して、(As Fs)、(BF3 )等のルイス酸や、
I2+Br2 等のハロゲン分子を用い、イオンン注入
、気相拡散によるドーピングにより、所望のエリアが高
導電性化されて、導電膜になる性質がある。
したがって、過剰トリごングが行われ抵抗膜パターン4
の抵抗値が大きくなった時、或いは最初に形成した抵抗
膜パターンの抵抗値が所望以上に大きい時、または設計
変更等の理由により抵抗値を小さくしたい時には、トリ
ミングの切込5とは反対側の絶縁性高分子IQ I Q
の所望のエリアに、高導電化処理を施すことで導電膜と
なり、抵抗膜パターン4の一部が短絡する。
即ち、膜抵抗体の抵抗値が小さくなり、抵抗値を所望に
調整することができる。
〔実施例] 以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通して同一符号は同一対象物を示す。
第1図は本発明方法の工程を示す図であり、第2図は本
発明による膜抵抗体の断面図である。
本発明の膜抵抗体の形成方法は、先ず第1図fa)に示
すように、セラミック基板1の表面に2木の相対向する
導体パターン3−1..3−2と、それぞれの導体パタ
ーンの端末に、所望の間隔を隔てて対向する矩形状の一
対の電極膜2−1.2−2を形成するそして、一対の電
極1@2−1.2−2に架橋するように矩形状の抵抗膜
パターン4を形成する。
そしてさらに、一対の電極膜2−1.2−2及び抵抗膜
パターン4の一方の側縁部に重畳するように、細長い矩
形状の絶縁性高分子膜10を形成する。
この絶縁性高分子膜10は、ポリイミド、ポリインチア
ナフテン、ボリパラフ、エニレン、ポリピロール等のπ
電子共役系高分子膜か、或いはこれらの高分子とポリビ
ニルアルコール、ポリエチレン等との複合膜とする。
次に第1図(b)に示すように、絶縁性高分子膜↓0を
外れた抵抗膜パターン4部分に、レーザービームを照射
して、抵抗膜パターン4の幅を狭小にする切込5を設け
てトリミングを実施し、抵抗膜パターン4の抵抗値が所
望の目標値になるように、抵抗値を大きくする。
そして、抵抗膜パターン4の抵抗値を測定し、抵抗値が
所定以上に大きく、過剰トリ旦ソゲされた場合には、絶
縁性高分子膜10の所望の工°リアを導電性化する。
即ち、第1図(C)に示すように、切込5とは反対側の
細幅の抵抗膜パターン4部分及び電極膜2−1の一部を
覆う、絶縁性高分子膜10のほぼ半体の矩形状のエリア
に、レーザービームを照射して高導電性エリアIOAと
する。
上述のような高導電化処理を施す結果、膜抵抗体は第2
図に示すように、電極膜2−↓と電極膜22とは、高導
電性エリアl0A−切込5のない幅広の抵抗膜パターン
4を介して接続され、過剰トリ稟ングが補償されて抵抗
膜パターン4の抵抗値が小さくなる。即ち、膜抵抗体の
抵抗値が目標の抵抗値に調整される。
なお、導電性化工程後に、再度トリミング工程を実施し
得ること4J勿論のことである。
〔発明の効果〕
以上説明したように本発明は、抵抗膜パターン上に絶縁
性高分子膜を設け、必要に応して絶縁性高分子膜の一部
を導電膜にするという、膜抵抗体の形成方法であって、
過剰トリミングが行われた膜抵抗体、或いは抵抗値が誤
って大きく形成された膜抵抗体、さらにまた、設計変更
等の理由により抵抗値を小さくしたい膜抵抗体に適用し
て、抵抗値を所望に小さく調整することができるという
、実用上で優れた効果がある。
【図面の簡単な説明】
第1図は本発明方法の工程を示す図、 第2図は本発明による膜抵抗体の断面図、第3図は従来
の膜抵抗体の平面図である。 図において、 1はセラごツタ基板、 2−1.2−2は電極膜、 3−1 、3−2は導体パターン、 4は抵抗膜パターン、 5は切込、 10は絶縁性高分子膜、 10Mは高導電性工1/アをそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】  セラミック基板(1)に形成した対向する一対の電極
    膜(2−1,2−2)と、一対の該電極膜(2−1,2
    −2)に架橋するよう形成した抵抗膜パターン(4)と
    よりなる膜抵抗体の製造において、 一対の該電極膜(2−1,2−2)及び該抵抗膜パター
    ン(4)の所望の部分に重畳する、絶縁性高分子膜(1
    0)を形成する工程と、 該抵抗膜パターン(4)の抵抗値を所望に設定するトリ
    ミング工程と、 該絶縁性高分子膜(10)の所望のエリアに、導電性を
    付与する導電性化工程とを、含むことを特徴とする膜抵
    抗体の形成方法。
JP1203009A 1989-08-04 1989-08-04 膜抵抗体の形成方法 Pending JPH0366103A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1203009A JPH0366103A (ja) 1989-08-04 1989-08-04 膜抵抗体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1203009A JPH0366103A (ja) 1989-08-04 1989-08-04 膜抵抗体の形成方法

Publications (1)

Publication Number Publication Date
JPH0366103A true JPH0366103A (ja) 1991-03-20

Family

ID=16466825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1203009A Pending JPH0366103A (ja) 1989-08-04 1989-08-04 膜抵抗体の形成方法

Country Status (1)

Country Link
JP (1) JPH0366103A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273166B1 (ko) * 1997-12-12 2000-12-01 김춘호 부온도계수 서미스터
JP2009509327A (ja) * 2005-09-20 2009-03-05 アナログ ディヴァイスィズ インク トリミング可能膜抵抗器および膜抵抗器を形成しトリミングする方法
JP2012190965A (ja) * 2011-03-10 2012-10-04 Koa Corp チップ抵抗器およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273166B1 (ko) * 1997-12-12 2000-12-01 김춘호 부온도계수 서미스터
JP2009509327A (ja) * 2005-09-20 2009-03-05 アナログ ディヴァイスィズ インク トリミング可能膜抵抗器および膜抵抗器を形成しトリミングする方法
JP2012190965A (ja) * 2011-03-10 2012-10-04 Koa Corp チップ抵抗器およびその製造方法

Similar Documents

Publication Publication Date Title
KR830001551B1 (ko) 전기 장치
EP0033739A4 (en) METHOD OF MANUFACTURING A RESISTANCE.
US3573703A (en) Resistor and method of adjusting resistance
JPH10289803A (ja) 抵抗器およびその製造方法
JPH0366103A (ja) 膜抵抗体の形成方法
CN109872853B (zh) 一种CrSi2薄膜电阻及其激光修调方法
US3778689A (en) Thin film capacitors and method for manufacture
JP3294401B2 (ja) 半導体装置
JP6895116B2 (ja) 薄膜コンデンサ、薄膜コンデンサの製造方法
JP2004039882A (ja) チップ型サーミスタとその製造方法
JPH04271106A (ja) コンデンサおよびコンデンサネットワークおよび抵抗コンデンサネットワーク
JP2001006903A (ja) サーミスタおよびその抵抗値調整方法
JPH02137288A (ja) 厚膜混成集積回路形成方法
JPH09260113A (ja) 抵抗器およびその製造方法
JPH09246093A (ja) 厚膜コンデンサ
JPH0274007A (ja) 厚膜抵抗体のトリミング方法
JPS58166757A (ja) 抵抗の形成方法
JPH02137289A (ja) 厚膜混成集積回路形成方法
JPH09161959A (ja) 面状発熱体
JPH01290284A (ja) 薄膜抵抗体
JPH0629109A (ja) 抵抗体の抵抗値調整方法
JPH0751806Y2 (ja) 厚膜回路装置
JPH01155601A (ja) 薄膜抵抗素子の製造方法
JP2527044B2 (ja) 集積回路装置用組込抵抗の製造方法
JPH0677021A (ja) 抵抗体の抵抗値調整方法