JPH0677021A - 抵抗体の抵抗値調整方法 - Google Patents

抵抗体の抵抗値調整方法

Info

Publication number
JPH0677021A
JPH0677021A JP4228733A JP22873392A JPH0677021A JP H0677021 A JPH0677021 A JP H0677021A JP 4228733 A JP4228733 A JP 4228733A JP 22873392 A JP22873392 A JP 22873392A JP H0677021 A JPH0677021 A JP H0677021A
Authority
JP
Japan
Prior art keywords
resistance
resistor
film
resistance film
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4228733A
Other languages
English (en)
Inventor
Hiroichi Higuchi
普一 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP4228733A priority Critical patent/JPH0677021A/ja
Publication of JPH0677021A publication Critical patent/JPH0677021A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【目的】抵抗膜からなる抵抗体の抵抗値調整方法であっ
て、抵抗膜が微小化してその面積が小さくなっても、あ
まり精度を落とすことなく抵抗値を調整できるようにす
る。 【構成】抵抗膜4,5を重ねて設けるとともに、表面に
露出している側の抵抗膜5に切溝を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、抵抗膜からなる抵抗体
の抵抗値調整方法に関する。
【0002】
【従来の技術】抵抗体は、ハイブリッドIC等を構成す
る基板面に抵抗膜を印刷等の手段で形成することにより
構成される。このような抵抗体は、その抵抗膜にレーザ
光線等でそこを流れる電流を横切る方向の切溝が形成さ
れて所定の抵抗値に調整される。
【0003】
【発明が解決しようとする課題】近年、ハイブリッドI
C等の小型化に伴い、基板面に形成される抵抗膜も必然
的に微小化せざるを得ない状況となっている。ところ
が、抵抗膜が微小化してその面積が小さくなると、切溝
の単位長さ当たりの抵抗変化が大きくなり、抵抗値の精
度の高い調整が困難となる。
【0004】したがって、本発明においては、抵抗膜が
微小化してその面積が小さくなっても、あまり精度を落
とすことなく抵抗値を調整することのできる抵抗体の抵
抗値調整方法を提供することを目的としている。
【0005】
【課題を解決するための手段】このような目的を達成す
るために、本発明の請求項1に係る抵抗体の抵抗値調整
方法においては、抵抗膜を複数層重ねて設けるととも
に、表面に露出している側の抵抗膜に切溝を形成するこ
とにより所定の抵抗値を得るようにしたことを特徴とし
ている。
【0006】また、本発明の請求項2に係る抵抗体の抵
抗値調整方法においては、本発明の請求項1に係る抵抗
体の抵抗値調整方法において、切溝を形成する表面に露
出している側の抵抗膜とそれよりも下側の抵抗膜との間
に絶縁膜を介在させ、表面に露出している側の抵抗膜に
切溝を形成するときにそれよりも下側の抵抗膜には切溝
が形成されないようにしたことを特徴としている。
【0007】
【作用】請求項1において、抵抗膜を複数層重ねて設け
たことにより、抵抗体の抵抗値は、複数層の抵抗膜を並
列接続した合成抵抗値として表されることになる。その
ため、表面に露出している側の抵抗膜に切溝を形成して
その抵抗膜の抵抗値を高くしても、合成抵抗値として表
される抵抗体の抵抗値は、最大でも切溝を形成しない下
側の抵抗膜によって決まる抵抗値にまでしかならない。
したがって、表面に露出している側の抵抗膜の切溝の実
質的な単位長さ当たりの抵抗変化は、切溝を形成する抵
抗膜だけの場合に比べて小さくなる。
【0008】請求項2において、切溝を形成する表面に
露出している側の抵抗膜とそれよりも下側の抵抗膜との
間に絶縁膜を介在させたことにより、表面に露出してい
る側の抵抗膜に切溝を形成するときにそれよりも下側の
抵抗膜にまで切溝を形成することがなくなる。
【0009】
【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。
【0010】まず、図1に示すような抵抗体10を準備
する。この抵抗体10は、ハイブリッドIC等を構成す
る基板1面に形成されたもので、一対の端子電極2,3
間にまたがって形成された第1の抵抗膜4と、この抵抗
膜4上に重ねて形成された第2の抵抗膜5とからなって
いる。
【0011】上記の端子電極2,3は、Ag、AgーP
d等の導体材料からなる導体ペーストを印刷し、焼成す
ることにより形成されたものである。また、上記の第1
と第2の抵抗膜4,5は、酸化ルテニウム等のサーメッ
ト抵抗材料からなる抵抗ペーストを印刷し、焼成するこ
とにより形成されたものである。
【0012】次いで、図2に示すように、上記の抵抗体
10の表面に露出している側の抵抗膜5にレーザ光線等
で切溝6を形成することにより、抵抗体10を所定の抵
抗値に調整する。この切溝6の形状とか本数は適宜のも
のでよい。
【0013】このように、抵抗体10を2層の抵抗膜
4,5で形成し、表面に露出している側の抵抗膜5に切
溝6を形成することにより、作用の項で詳細に説明した
ように、切溝6の単位長さ当たりの抵抗変化を小さくす
ることができる。その結果、抵抗膜が微小化してその面
積が小さくなっても、あまり精度を落とすことなく抵抗
体の抵抗値を調整することができる。
【0014】図3は、本発明に適用される別の抵抗体2
0を示している。この抵抗体20は、第1の抵抗膜4と
第2の抵抗膜5との間に絶縁膜7を介在させたもので、
抵抗体10と同様に表面に露出している側の抵抗膜5に
切溝6が形成される。この絶縁膜7は、第1の抵抗膜4
上にグレーズ等の絶縁ペーストを印刷し、焼き付けて形
成したもので、第1の抵抗膜4と第2の抵抗膜5が少な
くとも両端の端子電極2,3付近において電気的に接続
し得るような大きさで形成されている。
【0015】上記の抵抗体10において、表面に露出し
ている第2の抵抗膜5に切溝6を形成するときに、その
下側の第1の抵抗膜4に切溝が形成されないようにする
には、レーザ光線等の微細なパワー調整が必要となる。
それに対し、抵抗体20においては、絶縁膜7の介在に
よって微細なパワー調整が不要となり、切溝6の形成作
業が容易になる。
【0016】なお、上記の抵抗体10,20において、
第1の抵抗膜4と、第2の抵抗膜5は、同じ面積抵抗の
抵抗ペーストを用いてそれぞれの抵抗値がほぼ同じ値に
なるようにしてもよいし、異なる面積抵抗の抵抗ペース
トを用いてそれぞれの抵抗値が異なるようにしてもよ
い。第2の抵抗膜5の抵抗値を第1の抵抗膜4の抵抗値
よりも低くなるようにした場合には、抵抗体10,20
の抵抗値の調整精度を高めることができる。
【0017】また、抵抗体10,20は、上記の実施例
では2層の抵抗膜から形成されているが、3層以上の抵
抗膜で形成してもよい。このように3層以上の抵抗膜で
形成する場合は、少なくとも最も下側の抵抗膜を除くそ
れよりも上側の表面に露出している側の抵抗膜に切溝を
形成するようにすればよい。そして、抵抗体20に示す
絶縁膜7を用いる場合は、切溝を形成する表面に露出し
ている側の抵抗膜とその下側の抵抗膜との間に絶縁膜を
介在させればよい。
【0018】
【発明の効果】以上説明したことから明らかなように本
発明の請求項1によれば、抵抗膜を複数層重ねて設ける
とともに、表面に露出している側の抵抗膜に切溝を形成
するようにしたから、その切溝の実質的な単位長さ当た
りの抵抗変化はその切溝を形成する抵抗膜だけの場合に
比べて小さくなる。そのため、抵抗膜が微小化してその
面積が小さくなっても、あまり精度を落とすことなく抵
抗体の抵抗値を調整することができる。
【0019】また、本発明の請求項2によれば、切溝を
形成する表面に露出している側の抵抗膜とその下側の抵
抗膜との間に絶縁膜を介在させるようにしたから、レー
ザ光線等で切溝を形成する場合に、微細なパワー調整が
不要となる。そのため、切溝の形成作業が容易になる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る抵抗体の要部断面側面
図である。
【図2】図1の抵抗体の平面図である。
【図3】本発明の他の実施例に係る抵抗体の要部断面側
面図である。
【符号の説明】
1 基板 2,3 端子電極 4 第1の抵抗膜 5 第2の抵抗膜 6 切溝 7 絶縁膜 10,20 抵抗体

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 抵抗膜からなる抵抗体の抵抗値調整方法
    であって、 抵抗膜を複数層重ねて設けるとともに、表面に露出して
    いる側の抵抗膜に切溝を形成することにより所定の抵抗
    値を得ることを特徴とする抵抗体の抵抗値調整方法。
  2. 【請求項2】 請求項1に記載の抵抗体の抵抗値調整方
    法であって、切溝を形成する表面に露出している側の抵
    抗膜とその下側の抵抗膜との間に絶縁膜を介在させ、表
    面に露出している側の抵抗膜に切溝を形成するときにそ
    の下側の抵抗膜には切溝が形成されないようにしたこと
    を特徴とする抵抗体の抵抗値調整方法。
JP4228733A 1992-08-27 1992-08-27 抵抗体の抵抗値調整方法 Pending JPH0677021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4228733A JPH0677021A (ja) 1992-08-27 1992-08-27 抵抗体の抵抗値調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4228733A JPH0677021A (ja) 1992-08-27 1992-08-27 抵抗体の抵抗値調整方法

Publications (1)

Publication Number Publication Date
JPH0677021A true JPH0677021A (ja) 1994-03-18

Family

ID=16880965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4228733A Pending JPH0677021A (ja) 1992-08-27 1992-08-27 抵抗体の抵抗値調整方法

Country Status (1)

Country Link
JP (1) JPH0677021A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1093132A2 (de) * 1999-10-15 2001-04-18 Robert Bosch Gmbh Planarer Abgleichwiderstand, Anwendungen und Verfahren zu seiner Herstellung
EP1772876A2 (en) * 2005-10-07 2007-04-11 E.I.Du pont de nemours and company Trimmable resistor and method of manufacture thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1093132A2 (de) * 1999-10-15 2001-04-18 Robert Bosch Gmbh Planarer Abgleichwiderstand, Anwendungen und Verfahren zu seiner Herstellung
EP1093132A3 (de) * 1999-10-15 2004-06-02 Robert Bosch Gmbh Planarer Abgleichwiderstand, Anwendungen und Verfahren zu seiner Herstellung
EP1772876A2 (en) * 2005-10-07 2007-04-11 E.I.Du pont de nemours and company Trimmable resistor and method of manufacture thereof
EP1772876A3 (en) * 2005-10-07 2007-10-03 E.I.Du pont de nemours and company Trimmable resistor and method of manufacture thereof

Similar Documents

Publication Publication Date Title
WO2019220811A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
US4528546A (en) High power thick film
JP4780689B2 (ja) チップ抵抗器
JPH0677021A (ja) 抵抗体の抵抗値調整方法
JP2002367818A (ja) チップ形抵抗器
JP5157178B2 (ja) 角形チップ抵抗器
JP2001155902A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2517726B2 (ja) 多層配線基板の製造方法
JP2004207540A (ja) 複合電子部品及びその特性調整方法
US10861625B2 (en) Electronic component and manufacturing method thereof
JPH1116703A (ja) 超低抵抗抵抗器
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
JP2889422B2 (ja) チツプ型サーミスタ及びその製造方法
JP6695415B2 (ja) チップ抵抗器
WO2020170750A1 (ja) 抵抗器
JP2574499Y2 (ja) サージ保護器
JP3760577B2 (ja) 抵抗器
JP2739453B2 (ja) ヒューズ機能付コンデンサ、及びその製造方法
JPH0636675A (ja) ヒユーズ抵抗器およびその製造方法
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
JPH04164301A (ja) 膜抵抗のトリミング方法
JP2004031849A (ja) 超低抵抗抵抗器及びその製造方法
JP2022024701A (ja) チップ抵抗器の製造方法