CN101217057A - 存储器控制器、存储器芯片和用于操作存储单元集合的方法 - Google Patents

存储器控制器、存储器芯片和用于操作存储单元集合的方法 Download PDF

Info

Publication number
CN101217057A
CN101217057A CNA2008100019765A CN200810001976A CN101217057A CN 101217057 A CN101217057 A CN 101217057A CN A2008100019765 A CNA2008100019765 A CN A2008100019765A CN 200810001976 A CN200810001976 A CN 200810001976A CN 101217057 A CN101217057 A CN 101217057A
Authority
CN
China
Prior art keywords
storage unit
value
characterisitic parameter
parameter
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100019765A
Other languages
English (en)
Other versions
CN101217057B (zh
Inventor
林仲汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101217057A publication Critical patent/CN101217057A/zh
Application granted granted Critical
Publication of CN101217057B publication Critical patent/CN101217057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5641Multilevel memory having cells with different number of storage levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及存储器控制器、存储器芯片和用于操作存储单元集合的方法。操作过程提供用于使有关存储单元的特性参数的水平的数量最大化的成本有效方法。所述过程利用统计分析以确定与特性参数值相关的最可能的二进制值。在一个实施例中,接收单元读取包含目标存储单元的存储单元集合中的各存储单元的特性参数的值。产生单元对于存储单元集合的可能的二进制值中的每一个产生特性参数的概率分布函数。产生单元使用所述概率分布函数以确定目标存储单元的特性参数的偏移值的可能值范围。目标存储单元的特性参数值被转换成概率最高的二进制值。

Description

存储器控制器、存储器芯片和用于操作存储单元集合的方法
技术领域
本发明涉及二进制数据存储。更特别地,本发明针对存储和检索半导体计算机存储器中的信息的方法。
背景技术
典型的半导体计算机存储器是在包含大量的物理存储单元的阵列的半导体衬底上制造的。一般地,二进制数据的一个位表示为与存储单元相关的物理参数的变化。一般使用的物理参数包含由于存储在非易失性电可擦可编程只读存储器(EEPROM)中的浮动栅极或捕获层中的电荷的量导致的金属氧化物场效应晶体管(MOSFET)的阈值电压变化、相变随机存取存储器(PRAM)或奥弗辛斯基统一存储器(OUM)中的相变存储器元件的电阻变化和易失性动态随机存取存储器(DRAM)中的电荷存储变化。
增加存储在单一物理半导体存储单元中的位的数量是降低每位的制造成本的有效方法。当物理参数的变化可与多个位值相关时,数据的多个位也可被存储在单一存储单元中。该多位存储存储单元一般被称为多级单元(MLC)。计算机存储器装置和电路设计中的大量的努力致力于使存储在单一物理存储单元中的位的数量最大化。对于诸如一般用作大容量存储装置的流行的非易失性闪存的存储类存储器尤其如此。
半导体存储单元中的多位存储的基本需求是,使物理参数变化的幅度(spectrum)容纳值的多个非交迭的带。n位单元所需要的带的数量是2n。2位单元需要4个带,3位单元需要8个带,等等。因此,半导体存储单元中的物理参数的可用的幅度是多位存储器存储的限制因素。
除了限制的幅宽以外,诸如温度、功率和时间的环境变量的波动影响典型半导体存储装置的所有操作和数据完整性。由于环境变量的波动,因此数据完整性是数据存储系统的主要问题。希望设计成本有效的方法以保护半导体存储系统中的存储的数据的完整性。
发明内容
本发明的一个示例性实施例是一种用于操作存储单元集合(collection)的方法。存储单元集合包含多个存储单元,存储单元集合中的各个存储单元存储由特性参数的预设的值范围划界的至少一个可能的二进制值。另外,特性参数的值范围随时间偏移。
用于存储器控制器操作的方法要求读出(sense)目标存储单元的特性参数的偏移值。另一读出操作读出存储单元集合中的各个存储单元的特性参数的偏移值。产生操作对于可能的二进制值中的每一个提供特性参数的概率分布函数。概率分布函数从存储单元集合中的各个存储单元的特性参数的偏移值产生。确定操作确定目标存储单元的特性参数的偏移值处于概率分布函数中的概率。转换操作将目标存储单元的特性参数的偏移值转换成概率最高的二进制值。
该实施例可包括通过将存储单元的特性参数的值设为初始基准点对存储单元集合中的各个存储单元进行编程。但实际中,存储单元的制造中的自然变化导致存储在存储单元中的特性参数值形成正态分布,从而产生特性参数值范围。另外,可以通过使用最大可能性估计量(estimator)从存储单元集合中的各个存储单元的特性参数的偏移值确定特性参数值的概率分布函数。
特性参数可以是动态随机存取存储器(DRAM)中的电荷存储变化、电可擦可编程只读存储器(EEPROM)中的浮动栅极的阈值电压变化、相变存储器(PCM)的电阻变化、电阻随机存取存储器(RRAM)的电阻变化或光存储装置的相变材料的光折射率。
本发明的另一示例性实施例是用于操作存储单元集合的存储器控制器。存储单元集合包含多个存储单元,存储单元集合中的各个存储单元存储由特性参数的值范围划界的至少一个可能的二进制值。存储器控制器包含接收单元和产生单元。接收单元接收存储单元集合中的各个存储单元的特性参数的值。产生单元对于存储单元集合的可能的二进制值中的每一个产生特性参数的概率分布函数。产生单元使用概率分布函数以确定目标存储单元的特性参数的偏移值的可能值范围。并且,产生单元将目标存储单元的特性参数值转换成概率最高的二进制值。
存储器控制器可包含将模拟信号转换成代表特性参数的数字信号的模拟读出放大器。另外,目标存储单元的特性参数的偏移值的可能值范围可在产生单元中由最大可能性估计量产生。
在本发明的特定实施例中,存储器控制器与中央处理单元和存储单元集合分开。在其它的实施例中,存储器控制器可被封装在包含多个存储单元集合的存储器芯片内。因此,本发明的另一方面是包含存储单元集合的存储器芯片。存储单元集合包含多个存储单元,存储单元集合中的各个存储单元存储由特性参数的值范围划界的至少一个可能的二进制值。存储器芯片另外包含接收单元和产生单元。接收单元接收存储单元集合中的各个存储单元的特性参数的值。产生单元对于存储单元集合的可能的二进制值中的每一个产生特性参数的概率分布函数。产生单元使用概率分布函数以确定目标存储单元的特性参数的偏移值的可能值范围。并且,产生单元将目标存储单元的特性参数值转换成概率最高的二进制值。
本发明的另一示例性实施例是计算机程序。计算机程序包含体现用于操作存储单元集合的计算机程序代码的有形计算机可读介质。存储单元集合包含多个存储单元,存储单元集合中的各个存储单元存储由特性参数的预设的值范围划界的至少一个可能的二进制值。特性参数的值范围随时间偏移。计算机程序代码包含被配置为用于完成以下步骤的可执行指令:接收目标存储单元的特性参数的偏移值;接收存储单元集合中的各个存储单元的特性参数的偏移值;对于可能的二进制值中的每一个,从特性参数的偏移值产生特性参数的概率分布函数;对于可能的二进制值中的每一个,确定目标存储单元的特性参数的偏移值处于其值范围内的概率;和将目标存储单元的特性参数的偏移值转换成概率最高的二进制值。
附图说明
这里参照附图仅作为例子说明本发明,其中,
图1示出操作多个存储单元、存储单元集合和存储器单元的系统的示例性实施例。
图2是示出对于存储器操作中的数据编程、存储和检索的环境影响的流程图。
图3示出特性参数值偏移前后的特性参数值范围和基准点。
图4示出用于存储器系统的操作的存储器控制器。
图5是在从存储器系统读取数据中包含的逻辑操作的流程图。
图6是在向存储器系统写入数据中包含的逻辑操作的流程图。
图7示出用各个存储器单元封装存储器控制器的存储器系统的实施例。
图8示出存储器控制器位于各个体存储器单元外面并操作系统中的所有存储器单元的存储器系统的实施例。
图9示出存储器控制器包含于软件产品中的实施例的典型元件。
具体实施方式
现在参照图1~9说明本发明。当参照附图时,类似的结构始终由类似的附图标记表示。
图1示出由本发明构思的系统102的示例性实施例。系统102包含通过存储器总线108与一个或更多个存储器单元106耦接的存储器控制器104。
存储器单元(memory unit)106可以是个体封装的存储器芯片。作为替代方案,存储器单元106可存在于单一封装件中并被复合在一起。并且,存储器控制器104可被单独封装或与存储器单元106合并。
存储器单元106不限于特定的存储器存储技术。本领域技术人员可以认识到,不同的存储器技术使用不同的特性参数以存储数据。例如,随机存取存储器(DRAM)技术使用电荷存储变化作为保持二进制数据的特性参数。相变存储器(PCM)和电阻随机存取存储器(RRAM)技术使用电阻变化作为存储二进制数据的特性参数。
如图所示,各存储器单元106被分成多个存储单元集合110。各存储单元集合110由多个存储单元(memory cell)112构成。并且,各个体存储单元112包含初始由特性参数的预设值范围划界的至少一个可能的二进制值。如上面讨论的那样,特性参数可以是但不限于:DRAM中的电荷存储变化、电可擦可编程只读存储器(EEPROM)的浮动栅极中的阈值电压变化、光存储器(CD、DVD)的光折射率和电阻变化(PCM和RRAM)。
如下面更详细地讨论的那样,存储器控制器104被配置为操作存储器单元106。存储器控制器通过不仅读取目标存储单元112的特性参数值而且读取包含目标存储单元112的存储单元集合110的特性参数值,有益地补偿特性参数值随时间的偏移。
单元集合110内的存储单元的物理位置接近目标单元112并因此经受类似的特性参数劣化。在一个实施例中,存储器控制器104通过存储器总线108接收目标存储单元112的特性参数的模拟值。存储器控制器104还从存储单元集合110读出特性参数值。存储器控制器104然后将目标存储单元112的特性参数值与存储单元集合110的特性参数值相比较。通过使用统计分析,存储器控制器104确定最可能存储在目标存储单元112中的二进制值。
可以理解,存储器控制器104可通过使用本领域技术人员公知的各种技术与电子装置接口。由存储器控制器104确定的二进制数据可例如被输出到计算机系统中的中央数据总线114。数据总线114还可将二进制数据传送给存储器控制器104用于在存储器单元106中记录。
对系统102中的目标存储单元112编程包含由存储器控制器104执行的统计操作。在一个实施例中,存储器控制器104从中央数据总线114接收数据。该数据包含一个或更多个目标存储单元112需要编程的指示和目标存储单元112需要存储的二进制值。
作为响应,存储器控制器104通过将单元的特性参数设为预定值将目标存储单元112编程为希望的二进制值。例如,存储器控制器可将01的二进制值与存储在目标单元的浮动栅极中的200个电子的特性参数值相关联。
一旦目标单元112被编程,那么存储器控制器104还对包含目标存储单元112的存储单元集合110中的所有存储单元进行编程。通过使用与用于读取目标单元112的统计分析技术相同的统计分析技术,控制器104读取存储单元集合110中的所有存储单元,并确定存储在其中的二进制值。存储器控制器104然后将各存储单元重新编程为与读取的二进制值对应的预定的特性参数值。这样,目标单元112和目标单元112属于的整个存储单元集合110均在大致相同的时间被编程。通过同时对存储器集合110中的所有单元编程,可以使用下述的统计技术对各单元中的寄生效应进行补偿。可以设想本发明的其它实施例可在对目标存储单元112编程之前对存储单元集合110进行编程。
图2一般表示根据本发明的用于存储和检索存储单元中的数据的过程。在步骤202中,获得要被存储的数据。数据202可来自各种源,诸如中央处理单元(CPU)或与包含存储单元的存储器单元耦接的外围装置。
在编程操作204中,获取的数据被写入存储单元中。根据使用的存储技术,写入数据可包含:将电荷存储在用于电荷存储的电容器中;向浮动栅极晶体管中的源极、漏极或控制栅极施加电压用于阈值电压变化;熔化并冷却相变材料以改变光折射率或熔化并冷却相变材料以改变电阻。在数据被写入存储器之后,它在存储操作206中被存储一段时间。
在将来的某个时间,在读取操作208中从存储单元检索(retrieve)数据。用于检索数据的确切过程也依赖于使用的技术。例如,当读取DRAM存储器时,晶体管被激活,从而将存储单元电容器连接到读出线。当读取PCM存储单元时,晶化/结晶(non-amorphizing/crystallizing)电流穿过单元的相变材料。最终在步骤210中检索数据。
如解释的那样,环境212(存储单元内外)影响数据的编程204、存储206和读取208。诸如但不限于湿度、时间、温度、磁场和电场的环境因素可导致DRAM中的电荷泄漏、EEPROM中的阈值电压偏移、光存储器的相变材料中的光折射率的变化或PCM和RRAM中的电阻水平的变化。更一般地,用于描绘存储单元中的二进制值的特性参数可能由于环境条件随时间偏移。环境因素212导致数据畸变,使得从存储单元提取的数据可能不与输入存储单元的数据相同。如下面讨论的那样,本发明的实施例是补偿特性参数随时间的偏移的操作过程。通过这样做,存储单元的存储密度可增加。
现在转到图3,该图示出存储单元集合中的特性参数偏移的表示。理想情况下,存储在存储单元集合中的二进制值由精确的特性参数值318、320、322、324表示。但是,实际上,特性参数值形成以初始基准点318、320、322、324为中心的值范围302、304、306、308(一般为高斯分布曲线)。这一般是由于存储单元制造中的自然变化。因此,初始基准点318、320、322、324是最初在存储单元集合中对数据编程时的特性参数的平均值。值范围和基准点与数据的二进制值对应。例如,值范围302和基准点318可与二进制值00对应,值范围304和基准点320可与二进制值01对应,值范围306和基准点322可与二进制值10对应,值范围310和基准点324可与二进制值11对应。
并且,如上面讨论的那样,特性参数值作为环境因素的结果随时间偏移。因此,偏移值范围310、312、314、316代表随时间从初始值范围302、304、306、308偏移的特性参数值范围。偏移值范围310、312、314、316以偏移基准点326、328、330、332为中心。例如,值范围310代表初始值范围302以前表示的二进制数据,值范围312代表初始值范围304曾经表示的二进制数据,等等。
如下面说明的那样,根据本发明的存储器控制器基于接近要被读取的目标存储单元的存储单元集合构建偏移特性参数曲线310、312、314、316。将目标单元的特性参数值与构建的偏移特性参数曲线310、312、314、316相比较,并确定对于目标存储单元来说最可能的二进制值。在本发明的一个实施例中,每当读取目标存储单元或存储单元块时重建存储单元集合的偏移特性参数曲线310、312、314、316。可以设想,本发明的其它实施例可在从最后的曲线构建过去阈值时间间隔之后重建参数曲线310、312、314、316。这要求数据应在阈值时间间隔之后并且/或者当存储单元被编程或被重新编程时被重写。
如上面讨论的那样,时间、热和其它的环境因素使特性参数值和它们的范围偏移。在一段时间上,值范围偏移得足以使得它们可变成一条连续的曲线。例如,偏移值范围310、312、314、316不表现出较大的交迭区域,但很显然给予足够的时间值范围将明显交迭。虽然最大可能性估计量可被用于对于位于交迭区域中的值产生良好的估计,但随着交迭增加,最大可能性估计量的精度降低。
通过重建和重写偏移值范围310、312、314、316和它们的相应的基准点326、328、330、332,防止值范围中的有害的交迭。通过用在偏移之前写入的初始特性参数值对存储单元集合中的单元进行重新编程,实现这一点。因此,偏移基准点326、328、330、332基本上分别设回初始基准点318、320、322、324。这样,曲线返回最小的交迭,并且数据较好地保持在存储单元内。以下讨论该过程的逻辑操作。
在本发明的一个实施例中,通过概率分布函数产生特性参数曲线,
P ( x l k , . . . , x n k k | μ k , σ k 2 ) = ( 1 2 πσ k 2 ) n k 2 e Σ i = 1 n k ( x 1 k - x k ‾ ) 2 + n k ( x k ‾ - μ k ) 2 2 σ k 2
这里,nk是在第k个值范围中具有特性参数的存储单元的数量,m是每个存储单元的位存储值的数量,xk是与特定曲线相关的存储单元读取的特性参数值的值,不是x的k次方;因此,xl 1指示来自存储单元集合中的第一特性参数值范围的第一特性参数。值范围/曲线的数量(k)和读取的特性参数值的平均值
Figure S2008100019765D00091
由k=1,...2m x k ‾ = 1 n k Σ i = 1 n k x i k 限定。另外,μk是第k个值范围的平均值,也被用作图3中的基准点,σk 2是第k个值范围的方差。
最大可能性估计量由下式给出:
θ ^ k = ( μ ^ k , σ ^ k 2 ) = ( x k ‾ , Σ i = 1 n k ( x i k - x k ‾ ) 2 / n k )
这里,
Figure S2008100019765D00094
是第k个值范围的平均估计量,是第k个值范围的方差估计量。最大可能性估计量被用于通过使用最小二乘法确定特定值属于的值范围从而确定存储单元包含的二进制数据。来自存储单元的读出的值被放在存储单元集合的各个体值范围中,并且,基于该值及其与值范围的平均值的关系向各个值范围分配概率。
如果各个体存储单元被单独地编程,那么出现构建新的分布曲线的问题。由于各存储单元可能在编程之间的不同的持续时间上暴露于环境因素,因此各特性参数的偏移将不同。例如,在EEPROM中,作为时间和热的结果,存储在浮动栅极中的电子可能泄漏。在不同的时间编程的存储单元将根据初始编程之后的环境暴露的持续时间具有不同的电子泄漏量。并且,特性参数曲线可在存储单元集合之间大大不同。
不管需要编程的存储单元的数量如何,在它们的整体上被编程的存储单元集合考虑到存储单元集合中的一致的数据偏移。这防止在单一存储单元集合中特性参数值偏移量在存储单元之间不同的上述问题。现在可通过使用概率分布函数和最大可能性估计量用一致偏移的数据产生新的分布曲线。
图4表示根据本发明的用于操作存储单元的示例性存储器控制器104。存储器控制器104包含接收单元404和产生单元406。接收单元404接收用于存储器阵列402中的各存储单元的特性参数的值。可例如通过使用输入存储器阵列402的块地址对接收单元404检查的存储单元寻址。产生单元406与接收单元404耦接,并被配置成为存储器阵列402的可能的二进制值中的每一个产生特性参数的概率分布函数。
更具体地,通过定位包含希望的数据的存储器阵列402的块地址,存取数据。原始数据作为模拟信号被模拟读出放大器408读取。模拟读出放大器408放大信号并将信号发送给模数转换器410。模数转换器410将模拟信号转换成可被产生单元406读取和处理的数字数据。在本发明的一个实施例中,模数转换器410的分辨率是存储在各个存储单元中的位的数量的倍数。例如,模数转换器410的分辨率可具有三倍于每个存储单元存储的位的数量的分辨率。对于存储两个位的存储单元,分辨率因此等于六位。
产生单元406中的分布参数估计器412用概率分布函数为存储器块产生正态分布曲线。还通过分布参数估计器412计算这些分布曲线的平均值和方差。与参数估计器412耦接的二进制数据检索单元414将目标存储单元的特性参数的值转换成概率最高的二进制值。
图5表示由本发明的实施例设想的用于操作存储单元集合的流程图。应当注意,可以用这里一般均可称为“电路”、“模块”或“系统”的完全为硬件的实施例、完全为软件的实施例(包含固件、驻留软件、微码等)或组合软件和硬件方面的实施例实现示出的逻辑操作。并且,本发明可采取具有在介质中实现的计算机可用程序代码的计算机可用存储介质上的计算机程序产品的形式。
可以利用任何适当的计算机可用或计算机可读介质。计算机可用或计算机可读介质可以为,例如但不限于,电子、磁、光、电磁、红外或半导体系统、设备或装置。计算机可读介质的更具体的例子(非详尽的列表)包含:具有一根或更多根导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦可编程只读存储器(EPROM或闪存)、光纤、便携式光盘只读存储器(CD-ROM)、光存储装置或磁存储装置。
可以以诸如Java、Smalltalk或C++等的面向对象的编程语言编写用于实施本发明的操作的计算机程序代码。但是,也可以以诸如“C”编程语言或类似的编程语言的常规过程编程语言编写用于实施本发明的操作的计算机程序代码。
在读出操作502中,接收目标存储单元的特性参数的偏移值。换句话说,目标存储单元的特性参数值被读取。其例子是使用晶化/结晶电压的电流以检测PCM单元的电阻。在完成读出操作502后,控制转到读出操作504。
在读出操作504中,接收存储单元集合中的各存储单元的特性参数的偏移值。如上面讨论的那样,偏移值是随时间改变特性参数的寄生因素的结果。可以设想,在读出操作504中读出的存储单元集合包含数量足够多的存储单元,使得可产生用于所有的二进制值的精确的特性参数曲线。在本发明的一个实施例中,存储单元集合中的单元的数量是1028个单元。可以设想,可以使用许多其它的数量的单元以限定单元集合。在完成读出操作504之后,流程前进到产生操作506。
在产生操作506中,对于存储单元能够存储的可能的二进制值中的每一个产生特性参数的概率分布函数。还从概率分布函数提取偏移值的平均值和方差。在本发明的特定实施例中,从在读出操作504中读出的各存储单元的模拟信号获得概率分布函数。由于如上面讨论的那样存储单元集合中的所有存储单元同时被编程,因此概率分布函数反映所有的存储单元在从初始编程算起的相同的时间间隔中的特性参数偏移。在完成产生操作506之后,控制转到确定操作508。
在确定操作508中,通过使用最大可能性估计量和偏移值的平均值和方差计算目标存储单元的特性参数的偏移值处于各个产生的概率分布函数的值范围内的概率。因此,将在读出操作502中从目标存储单元读出的模拟数据与在产生操作506中构建的概率分布函数的值范围相比较。一旦完成确定操作508,控制就转到转换操作510。
在转换操作510中,目标存储单元的特性参数的偏移值被转换成在确定操作508中计算的概率最高的二进制值。存储器控制器向请求二进制值的数据总线或其它的电路输出二进制值。
图6所示的流程图详述示例性存储器控制器将数据编程到存储单元集合中的目标存储单元时执行的操作。同样,可以在完全为硬件的实施例、完全为软件的实施例或组合硬件和软件的实施例中实现这些逻辑操作。
对目标存储单元编程从读出操作602开始。在该操作中,对于包含目标存储单元的存储器集合中的各个存储单元检测特性参数的偏移值。如上面讨论的那样,可以通过从与存储器集合中的各个单元电耦接的模拟读出放大器读取模拟信号执行读出偏移的特性参数值。模数转换器可被用于将模拟信号转换成数字数据。在完成读出操作602之后,控制转到确定操作604。
在确定操作604中,通过使用上述的统计分析确定由存储单元集合中的各个单元存储的二进制值。简言之,对于存储单元集合中的各个可能的二进制值产生偏移的特性参数的概率分布函数。计算存储单元集合中的各个单元的偏移的特性参数处于各个函数中的概率。最后,与概率分布函数对应的二进制值被分配给存储单元。在完成确定操作604之后,控制转到重写操作606。
在重写操作606中,在确定操作604中计算的二进制值被编程回存储单元集合中的单元。在该步骤中,各单元的特性参数基本上恢复到其预定值。考虑例如在其浮动栅极中初始用200个电子编程以存储二进制值01的单元。随着时间的过去,电子电荷可降为175个电子。确定操作604基于存储单元集合计算出175个电子的特性参数值与二进制值01对应。重写操作606使用该信息以将存储单元重新编程回其200个电子的初始电荷。
可以设想,可以在操作604中确定所有的二进制值之后立即执行重写操作606。作为替代方案,可以在存储器控制器逐步通过存储单元集合时对于各个单元以递归的方式执行读出操作602、确定操作604和重写操作606。
在写入操作608中,目标存储单元被编程为与分配给该单元的二进制值对应的预定特性参数值。可以设想,可以在读出操作602之前执行写入操作608。
图7示出由本发明设想的存储器系统的实施例,其中,存储器控制器104被加入各个体存储器单元106中。在本实施例中,各个存储器单元106包含其自身的存储器控制器104。因此,在各个存储器单元106中独立地执行数据的处理(转换数据、产生曲线、检索二进制数据)。各个存储器单元106将二进制数据发送给数据总线114,该数据总线114可将二进制数据发送给中央处理单元(未示出)。可以设想,存储器控制器104能够执行同步交换或被另外配置为避免同时将数据写入数据总线114。
图8表示由本发明设想的存储器系统的另一实施例。在本实施例中,存储器控制器104位于存储器单元106外面。在存储器单元106中读出的模拟值被发送给中央存储器控制器104。存储器控制器104如上面讨论的那样处理数据(转换数据、产生曲线、检索二进制数据)。存储器控制器104进一步将二进制数据发送给数据总线114,该数据总线114可将数据传送给中央处理单元(未示出)。
可以设想,存储器控制器可以实现为嵌入的计算机。在图9中给出这种计算机的元件中的一些,其中,示出具有输入/输出(I/O)单元904、中央处理单元(CPU)909和主存储单元908的处理器902。主存储单元908一般存储处理器902使用的程序指令和数据。例如可以在存储器908中实现实施本发明的指令和指令序列。可以在主存储单元908中利用各种类型的存储器技术,诸如随机存取存储器(RAM)、只读存储器(ROM)和闪存。
I/O单元904与输入装置单元912与输出装置单元914连接。输入装置单元912可包含诸如模数转换器的输入硬件。输出装置单元914可以是诸如数据缓冲器的输出硬件。图9中的箭头代表计算机的系统总线结构,但是,这些箭头仅用于示意目的。
这里使用的术语目的仅是用于说明特定的实施例,并且意图不在于限制本发明。如这里使用的那样,除非上下文另外清楚地指出,单数形式“一”、“一个”和“该”意图在于还包含复数形式。还应理解,在本说明书中使用的术语“包含”和/或“包括”规定陈述的特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多个其它的特征、整数、步骤、操作、元件、部件和/或它们的组的存在或添加。
以下的权利要求中的所有装置或步骤加功能元件的相应的结构、材料、动作和等同物意图在于包含用于执行与特别要求权利的其它要求权利的元件组合的功能的任何结构、材料或动作。已出于解释和说明的目的给出本发明的说明,但其意图不在于详尽无遗或限于所公开的形式的发明。在不背离本发明的范围和精神的条件下,本领域技术人员很容易想到许多修改和变化。实施例的选择和说明是为了最好地解释本发明的原理和实际应用,以及使得本领域技术人员能够理解本发明的具有适于所设想的特定用途的各种修改的各种实施例。
由此参照其实施例详细说明了本申请的发明,很显然,在不背离在所附的权利要求中限定的本发明的范围的条件下,修改和变化是可能的。

Claims (16)

1.一种用于操作存储单元集合的方法,该存储单元集合包含多个存储单元,存储单元集合中的各个存储单元存储由特性参数的预设的值范围划界的至少一个可能的二进制值,其中,特性参数的值范围随时间偏移,该方法包括:
读出目标存储单元的特性参数的偏移值;
读出存储单元集合中的各个存储单元的特性参数的偏移值;
从存储单元集合中的各个存储单元的特性参数的偏移值产生用于可能的二进制值中的每一个的特性参数的概率分布函数;
对于可能的二进制值中的每一个,确定目标存储单元的特性参数的偏移值处于其概率分布函数中的概率;和
将目标存储单元的特性参数的偏移值转换成概率最高的二进制值。
2.根据权利要求1的方法,还包括通过将存储单元的特性参数的值设为可能的二进制值中的一个的预设值范围的中心,对存储单元集合中的各个存储单元进行编程。
3.根据权利要求1的方法,其中,通过使用最大可能性估计从存储单元集合中的各个存储单元的特性参数的偏移值确定特性参数的概率分布函数中的每一个。
4.根据权利要求1的方法,其中,特性参数是动态随机存取存储器(DRAM)中的电荷存储变化。
5.根据权利要求1的方法,其中,特性参数是电可擦可编程只读存储器(EEPROM)中的浮动栅极的阈值电压变化。
6.根据权利要求1的方法,其中,特性参数是相变存储器(PCM)的电阻变化。
7.根据权利要求1的方法,其中,特性参数是电阻随机存取存储器(RRAM)的电阻变化。
8.根据权利要求1的方法,其中,特性参数是光存储装置的光折射率。
9.一种用于操作存储单元集合的存储器控制器,该存储单元集合包含多个存储单元,存储单元集合中的各个存储单元存储由特性参数的值范围划界的至少一个可能的二进制值,该方法包括:
用于接收存储单元集合中的各个存储单元的特性参数的值的接收单元;和
用于对于存储单元集合的可能的二进制值中的每一个产生特性参数的概率分布函数的产生单元,该产生单元使用概率分布函数以确定目标存储单元的特性参数的偏移值的可能值范围,并且该产生单元将目标存储单元的特性参数值转换成概率最高的二进制值。
10.根据权利要求9的存储器控制器,其中,存储器控制器与中央处理单元和存储单元集合分开。
11.根据权利要求9的存储器控制器,其中,接收单元包含将模拟信号转换成代表特性参数的数字信号的模拟读出放大器。
12.根据权利要求9的存储器控制器,其中,目标存储单元的特性参数的偏移值的可能值范围由最大可能性估计量产生。
13.一种存储器芯片,包括:
包含多个存储单元的存储单元集合,存储单元集合中的各个存储单元存储由特性参数的值范围划界的至少一个可能的二进制值;
用于接收存储单元集合中的各个存储单元的特性参数的值的接收单元;
用于对于存储单元集合的可能的二进制值中的每一个产生特性参数的概率分布函数的产生单元,该产生单元使用概率分布函数以确定目标存储单元的特性参数的偏移值的可能值范围,并且该产生单元将目标存储单元的特性参数值转换成概率最高的二进制值。
14.根据权利要求13的存储器芯片,其中,多个存储单元集合被包含。
15.根据权利要求13的存储器芯片,其中,接收单元包含将模拟信号转换成代表特性参数的数字信号的模拟读出放大器。
16.根据权利要求13的存储器芯片,其中,目标存储单元的特性参数的偏移值的可能值范围由最大可能性估计量产生。
CN2008100019765A 2007-01-07 2008-01-04 存储器控制器、存储器芯片和用于操作存储单元集合的方法 Active CN101217057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/620,704 US7480184B2 (en) 2007-01-07 2007-01-07 Maximum likelihood statistical method of operations for multi-bit semiconductor memory
US11/620,704 2007-01-07

Publications (2)

Publication Number Publication Date
CN101217057A true CN101217057A (zh) 2008-07-09
CN101217057B CN101217057B (zh) 2010-06-16

Family

ID=39594111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100019765A Active CN101217057B (zh) 2007-01-07 2008-01-04 存储器控制器、存储器芯片和用于操作存储单元集合的方法

Country Status (3)

Country Link
US (1) US7480184B2 (zh)
JP (1) JP5203693B2 (zh)
CN (1) CN101217057B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205680A (zh) * 2014-11-13 2016-12-07 爱思开海力士有限公司 电阻可变存储装置、读取电路单元及其操作方法
CN106205714A (zh) * 2016-06-29 2016-12-07 联想(北京)有限公司 一种数据处理方法、存储设备、电子设备
CN108511017A (zh) * 2018-04-02 2018-09-07 郑州云海信息技术有限公司 一种光媒介存储光媒介机构及系统
CN112053712A (zh) * 2019-06-06 2020-12-08 意法半导体国际有限公司 具有集成偏差元件的存储器内计算阵列
CN112712846A (zh) * 2019-10-25 2021-04-27 浙江驰拓科技有限公司 磁存储器测试方法及系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8055988B2 (en) * 2007-03-30 2011-11-08 International Business Machines Corporation Multi-bit memory error detection and correction system and method
US7606067B2 (en) * 2007-07-06 2009-10-20 International Business Machines Corporation Method to create a uniformly distributed multi-level cell (MLC) bitstream from a non-uniform MLC bitstream
JP5535220B2 (ja) * 2008-09-30 2014-07-02 エルエスアイ コーポレーション デコーダ性能フィードバックを使用するメモリ・デバイス用の軟データ生成の方法および装置
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
US8184469B2 (en) * 2009-11-30 2012-05-22 Micron Technology, Inc. Stored multi-bit data characterized by multiple-dimensional memory states
US8717802B2 (en) 2010-09-13 2014-05-06 International Business Machines Corporation Reconfigurable multi-level sensing scheme for semiconductor memories
CN101989183A (zh) * 2010-10-15 2011-03-23 浙江大学 混合主存储器实现节能存储的方法
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US9123411B2 (en) 2013-10-11 2015-09-01 Kabushiki Kaisha Toshiba Memory device, method of controlling memory device, and memory system
US9934867B2 (en) 2014-01-06 2018-04-03 Seagate Technology Llc Capacitance coupling parameter estimation in flash memories
KR102397016B1 (ko) 2014-11-24 2022-05-13 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
FR3037722B1 (fr) * 2015-06-16 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de lecture d'un dispositif memoire electronique

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043940A (en) 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US6393046B1 (en) 1996-04-25 2002-05-21 Sirf Technology, Inc. Spread spectrum receiver with multi-bit correlator
US5956518A (en) 1996-04-11 1999-09-21 Massachusetts Institute Of Technology Intermediate-grain reconfigurable processing device
US6049289A (en) 1996-09-06 2000-04-11 Overhead Door Corporation Remote controlled garage door opening system
JPH10162503A (ja) * 1996-11-28 1998-06-19 Toshiba Corp 書き換え可能不揮発性メモリを備えたデータ記録再生装置及び書き換え可能不揮発性メモリ内設定データの変更方法
US5909449A (en) 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
JPH11136139A (ja) * 1997-11-04 1999-05-21 Hitachi Ltd 復号方法および装置、記憶装置およびこれを用いた情報機器、メモリチップ、記録符号、光通信システム
US6437872B1 (en) 1998-09-22 2002-08-20 Xerox Corporation Multibit screening of print documents in a PDL environment
US6771827B1 (en) 1998-12-23 2004-08-03 Xerox Corporation System and method for directed acuity segmentation resolution compression and decompression
US6865099B2 (en) 1999-01-14 2005-03-08 Silicon Storage Technology, Inc. Wide dynamic range and high speed voltage mode sensing for a multilevel digital non-volatile memory
US6975539B2 (en) 1999-01-14 2005-12-13 Silicon Storage Technology, Inc. Digital multilevel non-volatile memory system
US6956779B2 (en) 1999-01-14 2005-10-18 Silicon Storage Technology, Inc. Multistage autozero sensing for a multilevel non-volatile memory integrated circuit system
US7139196B2 (en) 1999-01-14 2006-11-21 Silicon Storage Technology, Inc. Sub-volt sensing for digital multilevel flash memory
US7031214B2 (en) 1999-01-14 2006-04-18 Silicon Storage Technology, Inc. Digital multilevel memory system having multistage autozero sensing
JP2000215458A (ja) * 1999-01-25 2000-08-04 Pioneer Electronic Corp 光ディスク及び光ディスク再生装置
JP3850580B2 (ja) * 1999-03-30 2006-11-29 株式会社東芝 半導体装置
CA2310295C (en) 2000-05-31 2010-10-05 Mosaid Technologies Incorporated Multiple match detection circuit and method
US6580124B1 (en) 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
US6483732B2 (en) 2000-12-13 2002-11-19 Koninklijke Philips Electronics N.V. Relational content addressable memory
US6469931B1 (en) 2001-01-04 2002-10-22 M-Systems Flash Disk Pioneers Ltd. Method for increasing information content in a computer memory
JP2002352436A (ja) * 2001-03-21 2002-12-06 Ricoh Co Ltd 光ディスク記録再生装置
JP4064154B2 (ja) * 2001-05-31 2008-03-19 株式会社半導体エネルギー研究所 不揮発性メモリ及びそれを用いた電子機器
US6621739B2 (en) * 2002-01-18 2003-09-16 Sandisk Corporation Reducing the effects of noise in non-volatile memories through multiple reads
US6785789B1 (en) 2002-05-10 2004-08-31 Veritas Operating Corporation Method and apparatus for creating a virtual data copy
EP1376676A3 (en) 2002-06-24 2008-08-20 Interuniversitair Microelektronica Centrum Vzw Multibit non-volatile memory device and method
JP4412903B2 (ja) 2002-06-24 2010-02-10 株式会社ルネサステクノロジ 半導体装置
ATE495490T1 (de) 2002-09-03 2011-01-15 Silicon Hive Bv Vorrichtung und verfahren zur verarbeitung von geschachtelten unterbrechungen
US6807610B2 (en) 2002-11-01 2004-10-19 Silicon Storage Technology, Inc. Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit
US6829167B2 (en) * 2002-12-12 2004-12-07 Sandisk Corporation Error recovery for nonvolatile memory
US7327380B2 (en) 2003-01-31 2008-02-05 Eastman Kodak Company Apparatus for printing a multibit image
US7227170B2 (en) 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
JP2004349349A (ja) 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置及び携帯電子機器
US7023735B2 (en) 2003-06-17 2006-04-04 Ramot At Tel-Aviv University Ltd. Methods of increasing the reliability of a flash memory
US7179712B2 (en) 2003-08-14 2007-02-20 Freescale Semiconductor, Inc. Multibit ROM cell and method therefor
US20050280721A1 (en) 2004-06-18 2005-12-22 Van Der Heide Auke Method for providing combined gain compensation and error correction of a camera pickup array and an apparatus for implementing the method
DE102004033387B4 (de) 2004-07-09 2008-06-05 Infineon Technologies Ag Digitale RAM-Speicherschaltung mit erweiterter Befehlsstruktur
WO2006043632A1 (ja) * 2004-10-20 2006-04-27 Matsushita Electric Industrial Co., Ltd. 記録装置、再生装置、記録再生装置
DE102004052612B4 (de) 2004-10-29 2008-04-17 Qimonda Ag Halbleiterspeicherbaustein, Halbleiterspeichermodul und Verfahren zur Übertragung von Schreibdaten zu Halbleiterspeicherbausteinen
KR100687709B1 (ko) 2004-11-04 2007-02-27 한국전자통신연구원 멀티비트형 상변화 메모리 소자 및 그 구동 방법
US20060112230A1 (en) * 2004-11-24 2006-05-25 Christian Sichert Integrated memory device and memory module
EP1696442A2 (de) * 2005-02-25 2006-08-30 Infineon Technologies AG Halbleiterschaltungsvorrichtung und Verfahren zum Betreiben der Halbleiterschaltungsvorrichtung
KR100682939B1 (ko) 2005-03-16 2007-02-15 삼성전자주식회사 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법
JP2007066459A (ja) * 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその書き換え方法
JP2007193867A (ja) * 2006-01-17 2007-08-02 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその書き換え方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205680A (zh) * 2014-11-13 2016-12-07 爱思开海力士有限公司 电阻可变存储装置、读取电路单元及其操作方法
CN106205680B (zh) * 2014-11-13 2019-05-31 爱思开海力士有限公司 电阻可变存储装置、读取电路单元及其操作方法
CN106205714A (zh) * 2016-06-29 2016-12-07 联想(北京)有限公司 一种数据处理方法、存储设备、电子设备
CN108511017A (zh) * 2018-04-02 2018-09-07 郑州云海信息技术有限公司 一种光媒介存储光媒介机构及系统
CN108511017B (zh) * 2018-04-02 2021-08-20 郑州云海信息技术有限公司 一种光媒介存储光媒介机构及系统
US11386956B2 (en) 2018-04-02 2022-07-12 Zhengzhou Yunhai Information Technology Co., Ltd. Mechanism and optical system for optical-medium storage
CN112053712A (zh) * 2019-06-06 2020-12-08 意法半导体国际有限公司 具有集成偏差元件的存储器内计算阵列
CN112053712B (zh) * 2019-06-06 2024-05-10 意法半导体国际有限公司 具有集成偏差元件的存储器内计算阵列
CN112712846A (zh) * 2019-10-25 2021-04-27 浙江驰拓科技有限公司 磁存储器测试方法及系统
CN112712846B (zh) * 2019-10-25 2023-05-23 浙江驰拓科技有限公司 磁存储器测试方法及系统

Also Published As

Publication number Publication date
JP5203693B2 (ja) 2013-06-05
US7480184B2 (en) 2009-01-20
JP2008171543A (ja) 2008-07-24
CN101217057B (zh) 2010-06-16
US20080165595A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
CN101217057B (zh) 存储器控制器、存储器芯片和用于操作存储单元集合的方法
KR102172893B1 (ko) 판독 레벨 캘리브레이션 기능을 갖는 메모리 디바이스
CN103843067B (zh) 用于非易失性存储器的片上动态读取
US7966547B2 (en) Multi-bit error correction scheme in multi-level memory storage system
JP6298249B2 (ja) 不揮発性メモリ装置とそれを含むメモリシステム及びそれらのメモリブロック管理、消去、及びプログラム方法
CN101681284B (zh) 以每单元变化位将错误校正码编程到固态存储器装置中
TWI498898B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN108206041A (zh) 存储器读取操作方法、存储器控制器及存储系统操作方法
TW200945348A (en) Semiconductor memory system and access method thereof
CN105659329B (zh) 用于固态存储器中经改善电压分布的编程方案
CN103797541A (zh) 存储器装置及用于存储器装置的配置方法
CN101833996A (zh) 非易失性存储设备及其读取方法
CN106257594A (zh) 读取干扰收回策略
CN110119244A (zh) 存储器控制器及其操作方法
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器系统
CN109815160A (zh) 最后写入页搜索
CN106782655A (zh) 半导体存储装置及其操作方法
KR20180054432A (ko) 메모리 장치의 동작 방법, 이를 이용한 메모리 장치 및 그 장치를 포함하는 메모리 시스템
JP2019153366A (ja) メモリシステム、読み出し方法、プログラム、およびメモリコントローラ
US7590001B2 (en) Flash memory with optimized write sector spares
CN109754840A (zh) 半导体存储器装置及其操作方法
Guo et al. FlexLevel: A novel NAND flash storage system design for LDPC latency reduction
US20120297116A1 (en) Sparse programming of analog memory cells
Guo et al. Flexlevel NAND flash storage system design to reduce LDPC latency
CN108062965A (zh) 半导体存储装置、控制器及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171121

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171121

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right