CN106205680A - 电阻可变存储装置、读取电路单元及其操作方法 - Google Patents

电阻可变存储装置、读取电路单元及其操作方法 Download PDF

Info

Publication number
CN106205680A
CN106205680A CN201510210405.2A CN201510210405A CN106205680A CN 106205680 A CN106205680 A CN 106205680A CN 201510210405 A CN201510210405 A CN 201510210405A CN 106205680 A CN106205680 A CN 106205680A
Authority
CN
China
Prior art keywords
test
data
reference voltage
generate
cell current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510210405.2A
Other languages
English (en)
Other versions
CN106205680B (zh
Inventor
尹淳赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106205680A publication Critical patent/CN106205680A/zh
Application granted granted Critical
Publication of CN106205680B publication Critical patent/CN106205680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种电阻可变存储装置可包括：存储器单元阵列；以及读取电路单元，其被配置成在用于所述存储器单元阵列的正常读取模式期间接收单元电流、通过将循环模数转换(ADC)过程重复指定次数来生成数字代码、从所述数字代码生成读取数据、并且输出生成的读取数据，以及被配置成在用于所述存储器单元阵列的测试读取模式期间生成对应于所述单元电流的测试数据，并且输出生成的测试数据。

Description

电阻可变存储装置、读取电路单元及其操作方法
相关申请的交叉引用
本申请要求于2014年11月13日提交至韩国知识产权局的韩国申请No.10-2014-0158105的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各个实施例涉及一种半导体装置，尤其涉及一种电阻可变存储装置、读取电路单元及其操作方法。
背景技术
在电阻可变存储器件中，例如，在相变RAM(PRAM)或电阻式RAM(ReRAM)中，根据数据存储材料的电阻状态定义信息存储状态。
在写入操作中，电阻可变存储器件可施加编程电流，其能够具有所述数据存储材料所要求的电阻状态。此外，在读取操作中，电阻可变存储器件可通过将对应于流经存储器单元的电流量的电流值或电压值与参考值进行比较来感测存储在存储器单元中的数据。
形成电阻可变存储器件的数据存储材料的电阻可能因为各种因素而增加，并且数据存储材料的电阻增加可称为电阻漂移。
电阻漂移决定了数据保持时间，并且数据保持时间作为决定电阻可变存储器件的寿命的重要因素。
发明内容
在一个实施例中，一种电阻可变存储装置可包括：存储器单元阵列；以及读取电路单元，其被配置成在用于所述存储器单元阵列的正常读取模式期间接收单元电流、通过将循环模数转换(ADC)过程重复指定次数来生成数字代码、从所述数字代码生成读取数据、并且输出生成的读取数据。所述读取电路单元还可被配置成在用于所述存储器单元阵列的测试读取模式期间生成对应于所述单元电流的测试数据，并且输出生成的测试数据。
在一个实施例中，一种读取电路单元可包括感测放大器，其被配置成输出对应于存储器单元的电阻状态的单元电流。所述读取电路还可包括：数据输出单元，被配置成在正常读取模式期间接收所述单元电流、通过基于预置的正常参考电压将循环ADC过程重复指定次数来生成数字代码、并且从所述数字代码生成读取数据。所述数据输出单元还可被配置成在测试读取模式期间基于预置的测试参考电压来生成对应于所述单元电流的测试数据。
在一个实施例中，一种电阻可变存储装置的操作方法可包括：通过根据单元电流和正常参考电压将循环ADC过程重复指定次数来生成数字代码、并且在正常模式期间从所述数字代码生成读取数据。所述操作方法还可包括在测试模式期间根据所述单元电流和测试参考电压来生成对应于所述单元电流的测试数据。
附图说明
图1为根据一实施例的电阻可变存储装置的构造图；
图2为根据一实施例的读取电路单元的构造图；
图3为根据一实施例的数据输出单元的构造图；
图4为根据一实施例的第二确定区的构造图；
图5至图7为用于解释根据一实施例的测试读取方法的图；
图8至图12为用于解释根据一实施例的测试读取方法的图；以及
图13示出根据一实施例的采用存储器控制器电路的系统的框图。
具体实施方式
下文，将参照附图通过各种实施例描述根据本发明的电阻可变存储装置、读取电路单元和操作方法。
参照图1，示出根据一实施例的电阻可变存储装置的构造图。
在图1中，根据一实施例的电阻可变存储装置1可包括存储器单元阵列10、行选择单元20、列选择单元30、读取/写入电路单元40、IO缓冲单元50和控制器60。
存储器单元阵列10可包括电耦合在多个位线BL0至BLn和多个字线WL0至WLm之间的多个存储器单元。每个存储器单元可被配置成包括选择元件和数据储存单元，但是不局限于这种构造。此外，数据储存单元可由电阻可变材料形成。
行选择单元20可对从外部提供的行地址信号进行译码。此外，行选择单元20可将译码的行地址信号驱动到字线WL0至WLm。列选择单元30可对从外部提供的列地址信号进行译码。此外，列选择单元30可根据操作模式来驱动位线BL0至BLn。
读取/写入电路单元40可包括读取电路单元410和写入电路单元420。在读取操作期间，读取/写入电路单元40可通过读取电路单元从存储器单元阵列10的所选的存储器单元读取数据，并输出读取数据。在写入操作期间，读取/写入电路单元40可通过写入电路单元将数据写入所选的存储器单元。
IO缓冲单元50可在写入操作期间从外部源接收数据DATA并且将接收的数据提供给读取/写入电路单元40。此外，IO缓冲单元50可在读取操作期间从读取/写入电路单元40接收数据并且将接收的数据输出到外部。
控制器60可被配置成控制电阻可变存储装置1的整体操作。
在一个实施例中，半导体存储装置1的读取/写入电路单元40中所包括的读取电路单元可读取所选的存储器单元的电阻值作为代码。此外，在正常读取模式期间，读取电路单元可通过对电阻值进行编码而将电阻值转换成数据并输出该数据。此外，在测试读取模式期间，或理想地，在晶片级的测试读取模式期间，读取/写入电路单元40中所包括的读取电路单元可被配置成直接读取所有存储器单元的电阻值作为数据。
形成电阻可变存储装置1的数据存储材料可具有随时间增大的电阻。在写入数据之后的读取操作期间，这种电阻漂移可成为导致操作失效的因素。为了提高产品可靠性而不管电阻漂移，可使用循环模数转换(ADC)方案。在应用循环ADC方案的读取方法中，可读取存储器单元的电阻值作为代码。此外，可对读取代码进行编码并转换成数据。
然而，当在晶片级测试期间应用循环ADC方案时，需要逐个存储所有存储器单元的代码值。此外，循环ADC方案要求用于将所有存储器单元的代码值转换成数据的逻辑。此外，从存储器单元读取的代码需要与数据柔性匹配。
在一个实施例中，不通过循环ADC方案来读取每个存储器单元的电阻值。此外，在测试模式期间，直接从每个存储器单元的电阻值确定逻辑数据。因此，用于存储所有存储器单元的代码值的电路单元或用于将代码值转换成数据的逻辑不是必需的。此外，可考虑能够实现对存储器单元的电阻漂移进行柔性处理的存储器单元的漂移状态来提供参考值以确定单元数据。
参照图2，示出根据一实施例的读取电路单元的构造图。
根据一实施例的读取电路单元40-1可包括感测放大器410和数据输出单元420。
响应于正常读取命令RD或测试模式信号TM，感测放大器410可输出对应于单元数据的单元电流Icell，或存储器单元MC的电阻状态。
数据输出单元420可根据正常读取命令RD或测试模式信号TM来接收单元电流Icell并生成数据输出信号OUT<Y:0>。
当施加正常读取命令RD时，数据输出单元420可基于单元电流Icell、阈值电流Ith和能够由数据输出单元420内部生成的正常参考电压来生成数据输出信号OUT<Y:0>。当施加正常读取命令RD时，数据输出单元420可通过将循环ADC执行指定次数来生成对应于单元电流Icell的多比特数字代码。此外，数据输出单元420可通过对生成的数字代码进行编码来生成数据输出信号OUT<Y:0>。因此，经由数据输出单元420生成的数据输出信号OUT<Y:0>可以包括读取数据RDATA<Y:0>。
当施加测试模式信号TM时，数据输出单元420可基于单元电流Icell、阈值电流Ith和从电压发生器(未示出)提供的测试参考电压VR0、VR1和VR2来生成数据输出信号OUT<Y:0>。在测试模式TM期间，数据输出单元420可被配置成直接生成对应于单元电流Icell的数据输出信号OUT<Y:0>。因此，通过数据输出单元420生成的数据输出信号OUT<Y:0>可包括测试数据TDATA<Y:0>，其对应于基于预置的测试参考电压的单元电流Icell。数据输出单元420还可从多比特数字代码生成读取数据RDATA<Y:0>。数据输出单元420还可重复上述循环ADC过程。
对于此操作，可如图3所示配置数据输出单元420。
参照图3，数据输出单元100可包括控制和编码区110、第一确定区120、第二确定区130、电压供应区140和组合区150。
在读取模式期间，控制和编码区110可生成第一控制信号ARS_ctrl。此外，控制和编码区110可根据正常读取命令RD来生成第二控制信号ADC_ctrl、第一正常参考电压Vfsp和第二正常参考电压Vfsm。此外，控制和编码区110可响应于从第一确定区120提供的预MSB代码MSB_pre和从第二确定区130提供的多比特预子代码D<1>和D<0>来生成对应于单元电流Icell的多比特数字代码。此外，控制和编码区110可基于生成的数字代码来生成读取数据RDATA<Y:0>。
第一确定区120可响应于第一控制信号ARS_ctrl，基于单元电流Icell与阈值电流Ith之间的比较结果来生成预MSB代码MSB_pre。此外，第一确定区120可将单元电流Icell驱动至第二确定区130。
在一个实施例中，可提供阈值电流Ith作为对应于电阻值的中间电阻值(初始中间电阻值)的电流值，其中在将具有该数据电平的数据初始写入存储器单元之后，存储器单元能够具有该电阻值以用于各个数据电平。因此，当单元电流Icell大于阈值电流Ith时，可以高电平输出从第一确定区120输出的预MSB代码MSB_pre。此外，当单元电流Icell小于阈值电流Ith时，可以低电平输出预MSB代码MSB_pre。然而，本发明的实施例并不局限于此。
在正常读取模式期间，第二确定区130可根据从控制和编码区110提供的第二控制信号ADC_ctr通过将单元电流Icell与第一正常参考电压Vfsp和第二正常参考电压Vfsm进行比较来生成预子代码D<1>和D<0>。可利用模数转换器(ADC)来实施第二确定区130。此外，可以多个循环来重复第二确定区130生成预子代码D<1>和D<0>的过程。
在测试模式期间，第二确定区130可通过将单元电流Icell与第一至第三测试参考电压VR0、VR1和VR2进行比较来生成预子代码D<1>和D<0>。尤其，第二确定区130可通过将单元电流Icell与第一至第三测试参考电压VR0、VR1和VR2中的任一个进行比较来生成第一预子代码D<1>。此外，第二确定区130可通过将单元电流Icell与第一至第三测试参考电压VR0、VR1和VR2中的另一个进行比较来生成第二预子代码D<0>。
可响应于测试模式信号TM来驱动电压供应区140。此外，电压供应区140可从电压发生器接收第一至第三测试参考电压VR0、VR1和VR2。此外，电压供应区140可根据预MSB代码MSB_pre的电平而向第二确定区130提供选自第一至第三测试参考电压VR0、VR1和VR2的测试参考电压。
组合区150可从第一确定区120接收预MSB代码MSB_pre，从第二确定区130接收预子代码D<1>和D<0>，并且输出对应于单元电流Icell的测试数据TDATA<Y:0>。
在一个实施例中，可通过反映形成存储器单元的数据存储材料的电阻漂移的程度来确定第一至第三测试参考电压VR0、VR1和VR2的电平。对于此操作，可根据用作数据存储材料的可变电阻材料的电阻漂移来算术地运算和估算第一至第三测试参考电压VR0、VR1和VR2的相应电平。在一个实施例中，可在测试之前测量多个样本存储器单元的电阻漂移。此外，可基于测量的电阻漂移来确定第一至第三测试参考电压VR0、VR1和VR2的相应电平。此时，样本存储器单元可包括从独立于用于实际存储数据的主存储器单元而提供的多个参考存储器单元，或选自用于实际存储数据的主存储器单元的多个存储器单元。
更具体地，可通过在测试模式期间反映存储器单元的电阻漂移的程度来确定第一至第三测试参考电压VR0、VR1和VR2。此外，因为在测试模式期间将对应于单元电流Icell的电压值与选自第一至第三测试参考电压VR0、VR1和VR2的参考电压进行比较，所以可直接输出对应于所有存储器单元中的每个的电阻值的测试数据TDATA<Y:0>。
参照图4，示出根据一实施例的第二确定区的构造图。
根据一实施例的第二确定区200可包括电压转换器210和比较器220。
电压转换器210可接收单元电流Icell和电压转换参考值Vcm。电压转换器210还可输出电压信号Vres。
比较器220可将电压信号Vres与第一和第二参考电压Vref1和Vref2进行比较。比较器220还可分别生成多比特预子代码D<1>和D<0>。
在一个实施例中，电压转换器210可包括运算跨导放大器211以基于单元电流Icell和电压转换参考值Vcm来生成电压信号Vres，但不局限于此。图4还示出电容器Coff、C1和C2。
在一个实施例中，比较器220可包括第一比较区221和第二比较区223。第一比较区221可通过将电压信号Vres与第一参考电压Vref1进行比较来生成第一预子代码D<1>。此外，第二比较区223可通过将电压信号Vres与第二参考电压Vref2进行比较来生成第二预子代码D<0>。
在正常读取操作期间，第一和第二参考电压Vref1和Vref2可包括从控制和编码区110提供的第一和第二正常参考电压Vfsp和Vfsm。
在测试模式期间，可根据存储器单元的电阻漂移状态和预MSB代码MSB_pre的电平来确定第一和第二参考电压Vref1和Vref2。
例如，当在测试模式期间存储器单元的电阻漂移程度低时，可提供阈值电流Ith的电平或对应于存储器单元的初始中间电阻值的电流值作为对应于存储器单元的实际中间电阻的电流值。在这种情况下，可根据预MSB代码MSB_pre来区分低电阻状态(数据00或01)和高电阻状态(数据10或11)。此外，电压供应区140可提供第三测试参考电压VR2作为第一参考电压Vref1，其中所述第三测试参考电压VR2被设定为用于区分具有高电阻状态的存储器单元的数据(数据10或11)的电平。此外，电压供应区140可提供第一测试参考电压VR0作为第二参考电压Vref2，其中所述第一测试参考电压VR0被设定为用于区分具有低电阻状态的存储器单元的数据(数据00或01)的电平。
另一方面，当在测试模式期间存储器单元的电阻漂移程度高时，对应于存储器单元的初始中间电阻的阈值电流Ith可具有与对应于存储器单元的实际中间电阻的电流值不同的电平，例如，低电平。在此情况下，不能根据预MSB代码MSB_pre来彼此区分低电阻状态(数据00或01)和高电阻状态(数据10或11)。
因此，当预MSB代码MSB_pre处于高电平时，电压供应区140可提供第三测试参考电压VR2作为第一参考电压Vref1，其中第三测试参考电压VR2被设定为用于区分高电阻状态(数据10或11)的电平。此外，电压供应区140可提供第二测试参考电压VR1作为第二参考电压Vref2，其中第二测试参考电压VR1被设定为用于区分低电阻状态(数据01)的电平。另一方面，当预MSB代码MSB_pre处于低电平时，电压供应区140可提供第二测试参考电压VR2作为第二参考电压Vref2，其中第二测试参考电压VR2被设定为用于区分低电阻状态(数据00或01)的电平，并且还在默认状态施加第一测试参考电压Vref1。可基于阈值电流Ith根据预MSB代码MSB_pre的电平来设定第一测试参考电压VR0和第二测试参考电压VR1的电平。
参照图5至图7B，示出用于解释根据一实施例的测试读取方法的图。
在图5中，假设在测试模式期间存储器单元的电阻漂移程度低并且单元电阻R_CELL具有0至175kΩ的分布。此外，假设提供对应于存储器单元的初始中间电阻的阈值电流Ith的电平作为对应于存储器单元的实际中间电阻(约85kΩ)的电流值。在此情况下，能够根据预MSB代码MSB_pre来区分低电阻状态(数据00或01)和高电阻状态(数据10或11)。
再次参照图3，当能够根据预MSB代码MSB_pre来区分低电阻状态(数据00或01)和高电阻状态(数据10或11)时，电压供应区140可提供第三测试参考电压VR2作为第一参考电压Vref1，其中第三测试参考电压VR2被设定为用于区分具有高电阻状态的存储器单元的数据(数据10或11)的电平。此外，电压供应区140可提供第一测试参考电压VR0作为第二参考电压Vref2，其中第一测试参考电压VR0被设定为用于区分具有低电阻状态的存储器单元的数据(数据00或01)的电平。
此外，当单元电流Icell大于阈值电流Ith时，图3的第一确定区120可输出处于高电平的预MSB代码MSB_pre。因此，图6示出的比较器220的第一比较区221可将从电压转换器210生成的电压信号Vres与第三测试参考电压VR2进行比较。此外，可忽略电压信号Vres与对应于第二参考电压Vref2的第一测试参考电压VR0之间的比较结果。
当单元电流Icell小于阈值电流Ith时，图3的第一确定区120可输出处于低电平的预MSB代码MSB_pre。因此，图6示出的比较器220的第二比较区223可将从电压转换器210生成的电压信号Vres与第一测试参考电压VR0进行比较。此外，可忽略电压信号Vres与对应于第一参考电压Vref1的第三测试参考电压VR2之间的比较结果。
图7A和图7B示出基于此情况下的单元电阻状态的预MSB代码MSB_pre和预子代码D<1>和D<0>的电平和根据这些电平输出的测试数据TDATA<Y:0>。图7B还示出“状态”。
参照图8至图12B，示出用于解释根据一实施例的测试读取方法的图。
在一个实施例中，假设在测试模式期间存储器单元的电阻漂移程度高并且单元电阻具有0至175kΩ的分布。此外，假设提供对应于存储器单元的初始中间电阻的阈值电流Ith的电平作为具有与对应于存储器单元的实际中间电阻的电流值不同的电平、例如低电平的电流值。在这种情况下，不能根据预MSB代码MSB_pre来区分低电阻状态(数据00或01)和高电阻状态(数据10或11)。
再一次参照图3，将描述此情况下的操作。
首先，当单元电流Icell大于阈值电流Ith时，第一确定区120可输出处于高电平的预MSB代码MSB_pre。在这种情况下，电压供应区140可提供第三测试参考电压VR2作为第一参考电压Vref1，其中第三测试参考电压VR2被设定为用于区分高电阻状态(数据10或11)的电平。此外，电压供应区140可提供第二测试参考电压VR1以作为第二参考电压Vref2，其中第二测试参考电压VR1被设定为用于区分低电阻状态(数据01)的电平。
因此，图9示出的比较器220的第一比较区221可将从电压转换器210生成的电压信号Vres与第三测试参考电压VR2进行比较。此外，第二比较区223可将电压信号Vres与第二测试参考电压VR1进行比较。图9还示出图4和图6中同样示出的电容器Cs。
图10A和10B示出基于此情况下的单元电阻状态的预MSB代码MSB_pre和预子代码D<1>和D<0>的电平和根据这些电平输出的测试数据TDATA<Y:0>。图10A和图7A还示出单元A、单元B和单元C。
另一方面，当单元电流Icell小于阈值电流Ith时，图3的第一确定区120可输出处于低电平的预MSB代码MSB_pre。在此情况下，电压供应区140可提供第一测试参考电压VR0作为第二参考电压Vref2，其中第一测试参考电压VR0被设定为用于区分具有低电阻状态的存储器单元的数据(数据00或01)的电平。因此，如图11所示，比较器220的第二比较区223可将从电压转换器210生成的电压信号Vres与第一测试参考电压VR0进行比较。此时，可忽略第一参考电压Vref1与电压信号Vres之间的比较结果。
图12A和12B示出基于此情况下的单元电阻状态的预MSB代码MSB_pre和预子代码D<1>和D<0>的电平和根据所述电平输出的测试数据TDATA<Y:0>。图12A还示出单元C和单元D。
因而，在测试模式期间，可将所有存储器单元的电阻值直接读取为数据，而不用多次执行循环ADC方案。接着，可根据读取数据执行修复操作等。
系统1000可包括一个或多个处理器1100。可单独使用处理器1100，或可组合其它处理器使用处理器1100。可将芯片组1150电耦合到处理器1100。芯片组1150为用于处理器1100和系统1000的其它组件之间的信号的通信路径。其它组件可包括存储器控制器1200、输入/输出(“I/O”)总线1250和盘驱动器控制器1300。取决于系统的构造，可通过芯片组1150传输大量不同信号中的任何一种。
可将存储器控制器1200电耦合到芯片组1150。存储器控制器1200能够通过芯片组1150接收来自处理器1100的请求。可将存储器控制器1200电耦合到一个或多个存储器件1350。存储器件1350可包括上述的电阻可变存储装置。
还可将芯片组1150电耦合到I/O总线1250。I/O总线1250可充当用于从芯片组1150到I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可采用大量通信协议中的任何一种与I/O设备1410、1420和1430通信。
还可将盘驱动器控制器1300电耦合到芯片组1150。盘驱动器控制器1300可充当芯片组1150与一个或多个内部盘驱动器1450之间的通信路径。盘驱动器控制器1300和内部磁盘驱动器1450可使用实际上任何类型的通信协议来彼此通信或者与芯片组1150通信。
尽管上文已描述了特定的实施例，但是本领域的技术人员应理解，所描述的实施例仅为实例。因此，所描述的半导体装置不应局限于所描述的实施例。相反地，结合上文的描述和附图来描述的半导体装置仅由所附权利要求进行限制。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种电阻可变存储装置，包括：
存储器单元阵列；以及
读取电路单元，其被配置成：在用于所述存储器单元阵列的正常读取模式期间接收单元电流、通过将循环模数转换过程重复指定次数来生成数字代码、从所述数字代码生成读取数据、并且输出生成的读取数据，以及被配置成：在用于所述存储器单元阵列的测试读取模式期间生成对应于所述单元电流的测试数据并且输出生成的测试数据。
技术方案2.如技术方案1所述的电阻可变存储装置，其中，所述读取电路单元包括：
感测放大器，其被配置成输出对应于存储器单元的电阻状态的单元电流；以及
数据输出单元，其被配置成：在所述正常读取模式期间接收所述单元电流和阈值电流、通过基于预置的正常参考电压将所述循环模数转换过程重复所述指定次数来生成所述数字代码、并且从所述数字代码生成所述读取数据，以及被配置成在所述测试读取模式期间基于预置的测试参考电压来生成对应于所述单元电流的测试数据。
技术方案3.如技术方案2所述的电阻可变存储装置，其中，所述数据输出单元包括：
第一确定区，其被配置成基于所述单元电流与所述阈值电流之间的比较结果来生成预MSB最高有效位代码；
第二确定区，其被配置成在所述测试读取模式期间通过将所述单元电流与所述测试参考电压进行比较来生成测试模式预子代码；以及
组合区，其被配置成在所述测试读取模式期间接收所述预MSB代码和所述测试模式预子代码并且生成所述测试数据。
技术方案4.如技术方案3所述的电阻可变存储装置，其中，所述第二确定区在所述正常读取模式期间将所述循环模数转换过程重复所述指定次数，所述循环模数转换过程包括通过将所述单元电流与所述正常参考电压进行比较来生成正常模式预子代码，以及
所述数据输出单元还包括：控制和编码区，被配置成在所述正常读取模式期间响应于从所述第一确定区提供的预MSB代码和从所述第二确定区提供的正常模式预子代码来生成对应于所述单元电流的数字代码，并且基于所述数字代码来生成所述读取数据。
技术方案5.如技术方案3所述的电阻可变存储装置，其中，所述第二确定区包括：
电压转换器，其被配置成接收所述单元电流和电压转换参考值并且输出电压信号；以及
比较器，其被配置成将所述电压信号与所述测试参考电压进行比较并且生成所述测试模式预子代码。
技术方案6.如技术方案5所述的电阻可变存储装置，其中，所述比较器包括：
第一比较区，其被配置成将所述电压信号与第一测试参考电压进行比较并且生成第一测试模式预子代码；以及
第二比较区，其被配置成将所述电压信号与第二测试参考电压进行比较并且生成第二测试模式预子代码。
技术方案7.如技术方案6所述的电阻可变存储装置，其中，基于所述阈值电流根据所述预MSB代码的电平来设定所述第一测试参考电压和所述第二测试参考电压的电平。
技术方案8.如技术方案7所述的电阻可变存储装置，其中，在根据所述阈值电流的电平将所述存储器单元的电阻状态分成高电阻状态和低电阻状态时，提供所述第一测试参考电压作为用于区分处于所述高电阻状态的存储器单元的数据的电平，以及提供所述第二测试参考电压作为用于区分处于所述低电阻状态的存储器单元的数据的电平。
技术方案9.如技术方案7所述的电阻可变存储装置，其中，在不能根据所述阈值电流的电平将所述存储器单元的电阻状态分成高电阻状态和低电阻状态时，提供所述第一测试参考电压作为用于区分处于所述高电阻状态和所述低电阻状态的存储器单元的数据的电平，并且提供所述第二测试参考电压作为用于区分处于所述低电阻状态的存储器单元的数据的电平。
技术方案10.一种读取电路单元，包括：
感测放大器，其被配置成输出对应于存储器单元的电阻状态的单元电流；以及
数据输出单元，其被配置成：在正常读取模式期间接收所述单元电流、通过基于预置的正常参考电压将循环模数转换ADC过程重复指定次数来生成数字代码、并且从所述数字代码生成读取数据，以及被配置成：在测试读取模式期间基于预置的测试参考电压来生成对应于所述单元电流的测试数据。
技术方案11.如技术方案10所述的读取电路单元，其中，所述数据输出单元包括：
第一确定区，其被配置成基于所述单元电流与阈值电流之间的比较结果来生成预MSB最高有效位代码；
第二确定区，其被配置成在所述测试读取模式期间通过将所述单元电流与所述测试参考电压进行比较来生成测试模式预子代码；以及
组合区，其被配置成在所述测试读取模式期间接收所述预MSB代码和所述测试模式预子代码，并且生成所述测试数据。
技术方案12.如技术方案11所述的读取电路单元，其中，所述第二确定区在所述正常读取模式期间将所述循环ADC过程重复所述指定次数,所述循环ADC过程包括通过将所述单元电流与所述正常参考电压进行比较来生成正常模式预子代码，以及
所述数据输出单元还包括：控制和编码区，其被配置成在所述正常读取模式期间响应于从所述第一确定区提供的所述预MSB代码和从所述第二确定区提供的所述正常模式预子代码来生成对应于所述单元电流的数字代码，并且基于所述数字代码来生成读取数据。
技术方案13.如技术方案11所述的读取电路单元，其中，所述第二确定区包括：
电压转换器，其被配置成接收所述单元电流和电压转换参考值并且输出电压信号；以及
比较器，其被配置成将所述电压信号与所述测试参考电压进行比较并且生成所述测试模式预子代码。
技术方案14.如技术方案13所述的读取电路单元，其中，所述比较器包括：
第一比较区，其被配置成将所述电压信号与第一测试参考电压进行比较并且生成第一测试模式预子代码；以及
第二比较区，其被配置成将所述电压信号与第二测试参考电压进行比较并且生成第二测试模式预子代码。
技术方案15.如技术方案14所述的读取电路单元，其中，基于所述阈值电流根据所述预MSB代码的电平来设定所述第一测试参考电压和所述第二测试参考电压的电平。
技术方案16.如技术方案15所述的读取电路单元，其中，在根据所述阈值电流的电平将所述存储器单元的电阻状态分成高电阻状态和低电阻状态时，提供所述第一测试参考电压作为用于区分处于所述高电阻状态的存储器单元的数据的电平，并且提供所述第二测试参考电压作为用于区分处于所述低电阻状态的存储器单元的数据的电平。
技术方案17.如技术方案15所述的读取电路单元，其中，在不能根据所述阈值电流的电平将所述存储器单元的电阻状态分成高电阻状态和低电阻状态时，提供所述第一测试参考电压作为用于区分处于所述高电阻状态和所述低电阻状态的存储器单元的数据的电平，并且提供所述第二测试参考电压作为用于区分处于所述低电阻状态的存储器单元的数据的电平。
技术方案18.一种电阻可变存储装置的操作方法，包括：
在正常模式期间，通过根据单元电流和正常参考电压将循环模数转换ADC过程重复指定次数来生成数字代码，并且从所述数字代码生成读取数据；以及
在测试模式期间，根据所述单元电流和测试参考电压来生成对应于所述单元电流的测试数据。
技术方案19.如技术方案18所述的操作方法，其中，生成所述测试数据的步骤包括以下步骤：
根据所述单元电流与阈值电流之间的比较结果来生成预MSB最高有效位代码；
通过将所述单元电流与所述测试参考电压进行比较来生成测试模式预子代码；以及
接收所述预MSB代码和所述测试模式预子代码，并且生成所述测试数据。
技术方案20.如技术方案19所述的操作方法，其中，基于所述阈值电流根据所述预MSB代码的电平来设定所述测试参考电压的电平。

Claims (10)

1.一种电阻可变存储装置，包括：
存储器单元阵列；以及
读取电路单元，其被配置成：在用于所述存储器单元阵列的正常读取模式期间接收单元电流、通过将循环模数转换过程重复指定次数来生成数字代码、从所述数字代码生成读取数据、并且输出生成的读取数据，以及被配置成：在用于所述存储器单元阵列的测试读取模式期间生成对应于所述单元电流的测试数据并且输出生成的测试数据。
2.如权利要求1所述的电阻可变存储装置，其中，所述读取电路单元包括：
感测放大器，其被配置成输出对应于存储器单元的电阻状态的单元电流；以及
数据输出单元，其被配置成：在所述正常读取模式期间接收所述单元电流和阈值电流、通过基于预置的正常参考电压将所述循环模数转换过程重复所述指定次数来生成所述数字代码、并且从所述数字代码生成所述读取数据，以及被配置成在所述测试读取模式期间基于预置的测试参考电压来生成对应于所述单元电流的测试数据。
3.如权利要求2所述的电阻可变存储装置，其中，所述数据输出单元包括：
第一确定区，其被配置成基于所述单元电流与所述阈值电流之间的比较结果来生成预MSB最高有效位代码；
第二确定区，其被配置成在所述测试读取模式期间通过将所述单元电流与所述测试参考电压进行比较来生成测试模式预子代码；以及
组合区，其被配置成在所述测试读取模式期间接收所述预MSB代码和所述测试模式预子代码并且生成所述测试数据。
4.如权利要求3所述的电阻可变存储装置，其中，所述第二确定区在所述正常读取模式期间将所述循环模数转换过程重复所述指定次数，所述循环模数转换过程包括通过将所述单元电流与所述正常参考电压进行比较来生成正常模式预子代码，以及
所述数据输出单元还包括：控制和编码区，被配置成在所述正常读取模式期间响应于从所述第一确定区提供的预MSB代码和从所述第二确定区提供的正常模式预子代码来生成对应于所述单元电流的数字代码，并且基于所述数字代码来生成所述读取数据。
5.如权利要求3所述的电阻可变存储装置，其中，所述第二确定区包括：
电压转换器，其被配置成接收所述单元电流和电压转换参考值并且输出电压信号；以及
比较器，其被配置成将所述电压信号与所述测试参考电压进行比较并且生成所述测试模式预子代码。
6.如权利要求5所述的电阻可变存储装置，其中，所述比较器包括：
第一比较区，其被配置成将所述电压信号与第一测试参考电压进行比较并且生成第一测试模式预子代码；以及
第二比较区，其被配置成将所述电压信号与第二测试参考电压进行比较并且生成第二测试模式预子代码。
7.如权利要求6所述的电阻可变存储装置，其中，基于所述阈值电流根据所述预MSB代码的电平来设定所述第一测试参考电压和所述第二测试参考电压的电平。
8.如权利要求7所述的电阻可变存储装置，其中，在根据所述阈值电流的电平将所述存储器单元的电阻状态分成高电阻状态和低电阻状态时，提供所述第一测试参考电压作为用于区分处于所述高电阻状态的存储器单元的数据的电平，以及提供所述第二测试参考电压作为用于区分处于所述低电阻状态的存储器单元的数据的电平。
9.一种读取电路单元，包括：
感测放大器，其被配置成输出对应于存储器单元的电阻状态的单元电流；以及
数据输出单元，其被配置成：在正常读取模式期间接收所述单元电流、通过基于预置的正常参考电压将循环模数转换ADC过程重复指定次数来生成数字代码、并且从所述数字代码生成读取数据，以及被配置成：在测试读取模式期间基于预置的测试参考电压来生成对应于所述单元电流的测试数据。
10.一种电阻可变存储装置的操作方法，包括：
在正常模式期间，通过根据单元电流和正常参考电压将循环模数转换ADC过程重复指定次数来生成数字代码，并且从所述数字代码生成读取数据；以及
在测试模式期间，根据所述单元电流和测试参考电压来生成对应于所述单元电流的测试数据。
CN201510210405.2A 2014-11-13 2015-04-29 电阻可变存储装置、读取电路单元及其操作方法 Active CN106205680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0158105 2014-11-13
KR1020140158105A KR20160057182A (ko) 2014-11-13 2014-11-13 저항변화 메모리 장치, 이를 위한 읽기 회로부 및 동작 방법

Publications (2)

Publication Number Publication Date
CN106205680A true CN106205680A (zh) 2016-12-07
CN106205680B CN106205680B (zh) 2019-05-31

Family

ID=55962279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510210405.2A Active CN106205680B (zh) 2014-11-13 2015-04-29 电阻可变存储装置、读取电路单元及其操作方法

Country Status (3)

Country Link
US (1) US9449685B2 (zh)
KR (1) KR20160057182A (zh)
CN (1) CN106205680B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019119395A1 (zh) * 2017-12-22 2019-06-27 大连理工大学 查表型硬件搜索引擎

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101545512B1 (ko) * 2012-12-26 2015-08-24 성균관대학교산학협력단 반도체 메모리 장치, 검증 독출 방법 및 시스템
WO2019108298A1 (en) * 2017-11-30 2019-06-06 Sandisk Technologies Llc Sense amplifier with comparison node biasing for non-volatile memory
US11270780B2 (en) * 2020-03-31 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory readout circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272696A (zh) * 1999-05-04 2000-11-08 三星电子株式会社 半导体存储器器件以及在测试模式中读取该器件的方法
CN1423279A (zh) * 2001-12-03 2003-06-11 三菱电机株式会社 根据存取时的存储单元通过电流来读出数据的半导体存储器
CN101217057A (zh) * 2007-01-07 2008-07-09 国际商业机器公司 存储器控制器、存储器芯片和用于操作存储单元集合的方法
US20090257274A1 (en) * 2008-04-14 2009-10-15 Kiyotaro Itagaki Semiconductor memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101057725B1 (ko) 2008-12-31 2011-08-18 주식회사 하이닉스반도체 멀티 레벨 셀 데이터 센싱 장치 및 그 방법
US9208871B2 (en) 2012-01-30 2015-12-08 HGST Netherlands B.V. Implementing enhanced data read for multi-level cell (MLC) memory using threshold voltage-drift or resistance drift tolerant moving baseline memory data encoding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272696A (zh) * 1999-05-04 2000-11-08 三星电子株式会社 半导体存储器器件以及在测试模式中读取该器件的方法
CN1423279A (zh) * 2001-12-03 2003-06-11 三菱电机株式会社 根据存取时的存储单元通过电流来读出数据的半导体存储器
CN101217057A (zh) * 2007-01-07 2008-07-09 国际商业机器公司 存储器控制器、存储器芯片和用于操作存储单元集合的方法
US20090257274A1 (en) * 2008-04-14 2009-10-15 Kiyotaro Itagaki Semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019119395A1 (zh) * 2017-12-22 2019-06-27 大连理工大学 查表型硬件搜索引擎

Also Published As

Publication number Publication date
CN106205680B (zh) 2019-05-31
US20160141027A1 (en) 2016-05-19
KR20160057182A (ko) 2016-05-23
US9449685B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
US8432734B2 (en) Nonvolatile memory device and system and related method of operation
TWI479494B (zh) 基於疲乏條件之非揮發性記憶體單元的更新
US9472275B2 (en) Method of operating memory device using different read conditions
US10026483B1 (en) Program temperature aware data scrub
JP5483204B2 (ja) Ｍｌｃｎａｎｄにおける不均等閾値電圧範囲
US10395734B2 (en) Method and apparatus for determining a cell state of a resistive memory cell
TWI733706B (zh) 於規劃記憶體裝置時減少驗證檢查之技術
US9019773B2 (en) Nonvolatile memory device and method of operating the same
US9953706B2 (en) Method and apparatus for faster determination of cell state of a resistive memory cell using a parallel resistor
CN101755305A (zh) 固态存储器装置中的存储器单元的模拟感测
US20220130482A1 (en) Global-local Read Calibration
CN106205680B (zh) 电阻可变存储装置、读取电路单元及其操作方法
CN103456366A (zh) 具有自包含式测试单元的半导体存储器件及其测试方法
US9190171B2 (en) Method and apparatus for read measurement of a plurality of resistive memory cells
US20180011662A1 (en) Memory controller, storage device, information processing system, and method of controlling memory
CN104575598B (zh) 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统
US9489298B2 (en) Nonvolatile memory apparatus, operating method thereof, and data processing system having the same
US8184469B2 (en) Stored multi-bit data characterized by multiple-dimensional memory states
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
CN116486894B (zh) 半导体存储装置的测试方法
US20240223205A1 (en) Area-efficient and moderate conversion time analog to digital converter (adc)
WO2022085471A1 (ja) メモリセルアレイユニット
CN116149729A (zh) 输入/输出排序器指令集处理

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea