CN101170869A - 埋置电容器的印刷电路板及其制造方法 - Google Patents

Abstract

本发明提供了一种制造埋置电容器的印刷电路板的方法。在该方法中，制备包括叠层板的叠层体，该叠层板在其两个面上具有第一和第二铜膜，其中在至少一个面上设置至少一个底电极。在该至少一个底电极上形成介电层。在介电层的待形成电容器的上表面上形成金属层。在该金属层的上表面的至少一个区域上形成导电胶层，其中该导电胶层和金属层被设置作为顶电极。在叠层板的两个面上分别形成绝缘树脂层。在该绝缘树脂层中形成导电通路以便于使其连接至该导电胶层。

Description

埋置电容器的印刷电路板及其制造方法

相关申请的交叉引用

本申请要求于2006年10月27日向韩国知识产权局提交的韩国专利申请第2006-105229号的优先权，其披露的内容以引用方式并入本文。

技术领域

本发明涉及一种电容器埋置的叠层结构，并且更具体地涉及一种埋置电容器的印刷电路板及其制造方法，该埋置电容器的印刷电路板适合于改善电极和绝缘树脂层之间的粘结强度，并还可以防止在激光打孔过程中由操作公差引起的缺陷。

背景技术

近来，随着电子产品向小型化、高功能化、以及高频率性能发展的趋势，已经引入埋置无源器件技术，其中无源器件不是简单地安装在印刷电路板(PCB)上，而是埋入PCB中。这种技术适合于将占据总表面积的50％或更大面积的无源器件(通常，它们中一半是电容器)埋入PCB或类似器件中，从而有助于产品的小型化和增加设计灵活性。此外，这种技术由于减少了焊接连接而可以改善使用可靠性，并且通过减少噪音和连接通路而可以进一步降低寄生电感。

尤其是，去耦电容器被设置在集成电路(IC)附近，用于供给电力和通过切换操作消除噪音。同时，由于IC芯片的高速性能而日益需要具有更高电容和更低等效串联电感(ELS)的去耦电容器。

然而，典型的埋入式去耦电容器使用预浸料(半固化片)型绝缘树脂层(其两个面附着有铜膜)作为介电层。因此，存在一种限制，埋入式去耦电容器由于其低电容密度的缘故而很难用于期望的用途。现在正在开发另一种技术，以通过将铁电填料分散到绝缘树脂层中并减少厚度而改善电容密度。这种技术还不能充分保证每个占据区域的电容密度，因此通过这种技术制备的电容器不适用于去耦电容器。

为了克服这样的限制，已经在积极开展采用高介电常数薄膜的埋入式薄膜电容器的研究。埋入式薄膜电容器由于它的较小的厚度可以实现高电容和低ESL特性。

传统的埋入式薄膜电容器是通过这样的方法制备的，包括：在具有几十微米厚度的铜膜上或在沉积在叠层板的附加绝缘树脂上的底电极上形成介电层；以及在介电层上形成顶电极。考虑到电容器的特性，传统的形成顶电极的方法可以使用薄膜沉积法如溅射法来实施。

然而，在形成约1μm厚度的层时，薄膜沉积法需要很长的处理时间和较高的制造成本。在顶电极和底电极较薄的情况下，由于由电极引起的损失的增加，获得高Q值是很困难的，并且将薄膜沉积法应用于采用厚膜形成法的PCB的制造方法也是很困难的。

特别地，为了增加绝缘树脂和导体(如铜膜和电极)之间的物理粘结力，需要在导体表面上进行粗化处理。然而，当电极具有较小的厚度时，不可能实施粗化处理，这样会导致如图1A所图解说明的分层。这在可靠性上会引起严重的问题。

因为介电层和电极层形成得非常薄，因此它们由于其固有的特性而在物理和化学上非常弱。因此，当将薄介电层和电极用于PCB时，它们可能易于受到破坏，这是因为它们在涂覆过程中由于酸或碱性溶液的缘故而可能被暴露。因为这些原因，使用涂覆工艺或类似工艺直接在介电薄膜上形成顶电极是很困难的。

而且，为了在用于将层间电路连接至先前已经形成的薄膜电容器的激光打孔工艺过程中防止介电层的破坏(参见图1B的箭头)，考虑到绝缘树脂层的厚度偏差和激光打孔工艺的误差，需要具有至少几微米厚度的电极。然而，如上所述，使用薄膜沉积法将电极形成至几微米的厚度是很困难的。

发明内容

本发明的一个方面提供了一种用改进的电极形成法制造埋置电容器的印刷电路板(PCB)的方法，以解决由厚膜形成法引起的介电层的破坏和/或分层问题，同时保证薄膜电容器的电性能。

本发明的一个方面还提供了一种具有改善电极结构的埋置电容器的PCB，其可以有利地用于厚膜形成法同时保证薄膜电容器的优异的电性能。

根据本发明的一个方面，提供了一种制造埋置电容器的印刷电路板(PCB)的方法，包括：制备包括叠层板的叠层体，该叠层板在其两个面上具有第一和第二铜膜，在至少一个面上设置至少一个底电极；在该至少一个底电极上形成介电层；在该介电层的待形成电容器的上表面区域上形成金属层；在该金属层的上表面的至少一个区域上形成导电胶层，该导电胶层和该金属层被设置作为顶电极；在该叠层板的两个面上分别形成绝缘树脂层；以及在绝缘树脂层中形成导电通路(导电通孔，conductive via)以便连接至该顶电极的该导电胶层。

该导电胶层的形成可以包括在该金属层的上表面的基本上整个区域上形成导电胶层。在这种情况下，可以充分保证导电胶和树脂之间的粘结力，这与没有任何附加粗化处理的传统技术相比可以使粘结力提高几十倍或者更大。

考虑到电容器特性和处理时间，顶电极的金属层可以具有约50nm至约300nm范围的厚度。顶电极的金属层可以包括选自由金(Au)、银(Ag)、铂(Pt)以及铜(Cu)组成的组的金属。顶电极的金属层的形成可以通过物理沉积法或化学沉积法来实施。

顶电极的导电胶层可以具有至少约2μm的厚度。顶电极的导电胶层可以包括Ag或Cu。

在形成介电层之前，该方法可以进一步包括在底电极的上表面上形成第一金属隔离层。此外，在顶电极的金属层形成之前，该方法可以进一步包括在介电层的上表面上形成第二金属隔离层。

第一和第二金属隔离层可以包括选自由钽(Ta)、钛(Ti)、铬(Cr)以及镍(Ni)组成的组的金属。第一和第二金属隔离层可以具有约5nm至约100nm范围的厚度。

在绝缘树脂层中形成导电通路可以包括：使用激光打孔工艺在绝缘树脂层中形成通路孔(导通孔，via hole)，该通路孔部分地暴露导该电胶层；以及将导电材料施加至该通路孔以形成层间电路。这可以防止由具有导电胶层的顶电极与激光直接接触所引起的介电层的破坏，与激光接触所必然产生的去钻污(desmear)，以及在涂覆工艺中由化学腐蚀所引起的破坏。

薄膜电容器的埋置区域可以设置至PCB的适当的层间区域。在一种实施方式中，底电极可以是叠层板的第一和第二铜膜中的至少一个。在可替换的实施方式中，该叠层体可以包括设置在该叠层板的一个面上的附加绝缘树脂层，并且该底电极可以设置在薄膜电容器的埋置区域中。如果有必要，该方法可以采用上述两种实施方式的结合。

根据本发明的另一方面，提供了一种由上述方法制造的埋置电容器的PCB。

该埋置电容器的PCB包括：包括叠层板的叠层体，该叠层板在其两个面上具有第一和第二铜膜，在至少一个面上设置至少一个底电极；在该至少一个底电极的上表面上的介电层；包括金属层和导电胶层的顶电极，其中该金属层是采用薄膜沉积法设置在介电层上表面的待形成电容器的区域上，而该导电胶层是在该金属层的上表面的至少一个区域上；以及在该叠层体上的绝缘树脂层，该绝缘树脂层具有连接至该顶电极的导电胶层的导电通路。

本发明不限于PCB，而可以有利地应用于埋入各种叠层结构的薄膜电容器的制造技术。

根据本发明的又一方面，提供了一种制造埋入式电容器(embedded capacitor)的方法，包括：制备叠层体，该叠层体在其至少一个面上具有第一电极层；在该第一电极层上形成介电层；采用薄膜沉积法在该介电层上形成金属层；以及在该金属层上形成导电胶层，该导电胶层和金属层被设置作为第二电极。

在这种情况下，该方法可以进一步包括在该叠层体的至少一个面上形成绝缘层；以及在该绝缘层中形成导电通路，使得该导电通路连接至该第二电极层。

附图说明

根据以下结合附图的详细描述，将会更清楚地理解本发明的上述和其它方面、特点以及其它优点，其中：

图1A是说明在传统的埋置电容器的印刷电路板(PCB)中分层现象的显微照片；

图1B是说明在传统的埋置电容器的PCB中由激光打孔工艺引起的缺陷的显微照片；

图2A至图2E是说明根据本发明的制造埋入式薄膜电容器的方法的剖视图；

图3是说明根据本发明一实施例制备的薄膜电容器的顶电极的扫描电镜(SEM)显微照片；以及

图4是说明由各实施例和比较例制备的薄膜电容器的电容和损耗因数的曲线图。

具体实施方式

现在将参照附图对本发明的示例性具体实施方式进行详细描述。

图2A至图2E是说明根据本发明的一种制造埋入式薄膜电容器的方法的剖视图。

参照图2A，提供一种叠层板，该叠层板包括相当于芯层的绝缘树脂层11，以及在绝缘树脂层11的两个面上的第一和第二铜膜12a和12b。虽然本文中未示出，但(未示出)可以在待形成介电层(参见图2B的13)的第一铜膜12a的上表面上形成金属隔离层。该隔离层可以改善介电层13和第一铜膜12a之间的粘结强度，并且还防止第一铜膜12a的铜扩散入介电层13中，从而避免电容器特性的恶化。例如，金属隔离层可以包括选自由钽(Ta)、钛(Ti)、铬(Cr)以及镍(Ni)组成的组的金属，并且可以具有约5nm至约100nm范围的厚度。

参照图2B，介电层13形成在第一铜膜12a上用作底电极。如果有必要，第一铜膜12a可以与介电层13一起选择性地被除去以便具有期望的电路图案。虽然在该具体实施方式中电路图案的形成是与介电层13同时实施的，但本发明不限于这样的实施方式。可替换地，介电层13可以在形成期望的电路图案后选择性地沉积在目标区域上。

可以根据需要的电容不同地设计介电层13的厚度td。典型地，介电层13可以具有几十纳米至几百纳米范围的厚度td，并且可以通过熟知的薄膜沉积法如原子层沉积法(ALD)、物理沉积法和化学沉积法形成。

参照图2C，通过使用薄膜沉积法，使金属层14a形成在待形成电容器的介电层13的上表面上。用于本发明的金属层14a被设置作为顶电极的底层。金属层14a通过薄膜沉积法形成以便具有致密的微观结构，从而可靠地保证电容器的性能。为此，金属层14a可以具有至少约50nm的厚度ts。此外，考虑到薄膜沉积法的处理时间和制造成本，金属层14a可以形成至约300nm或更小的厚度。

用于该具体实施方式的金属层14a可以包括选自由金(Au)、银(Ag)、铂(Pt)以及铜(Cu)组成的组的金属。理想地，金属层14a可以由Cu形成。金属层14a的形成可以使用熟知的薄膜沉积法如物理沉积法如溅射法、和化学沉积法来实施。

类似于如上所述的图2A的方法，可以在介电层13和金属层14a之间形成金属隔离层(未示出)以改善其间的粘结强度并防止不希望的扩散。金属隔离层(未示出)可以包括选自由Ta、Ti、Cr和Ni组成的组的金属，并且可以形成至约5nm至约100nm范围的厚度。

参照图2D，使导电胶层14b形成在金属层14a的上表面上从而完成薄膜电容器的顶电极14。可以理解，本文中所述的“导电胶层14b”指的是通过固化导电胶材料获得的层。可以通过典型的厚膜形成法使导电胶层14b形成至期望的厚度，例如，在几微米至几十微米的范围内。因此，导电胶层14b可以用作钝化层，该钝化层在可能破坏介电层13的工序如涂覆工序和激光打孔工序中可以保护介电层13和金属层14a。

考虑到这种因素，导电胶层14b可以形成至至少约2μm的厚度te。可替换地，如果层间距(interlayer space)允许，则导电胶层14b可以根据情况具有约100μm或更大的厚度te。更理想地，导电胶层14b可以在约5μm至约30μm的范围内。导电胶层14b可以包括含Ag或Cu的导电胶。用于本发明的导电胶层14b可以通过厚膜形成法如丝网印刷法来实施。

导电胶层14b提供这样的有利的优点，即，该导电胶层14b的表面具有与后续工序中、在没有附加粗化处理而借助于树脂粘合设置在其上的绝缘树脂层之间的很强的结合力。例如，在拉脱试验的情况下，虽然根据传统的沉积在顶电极和绝缘树脂层之间存在不能测量的弱的粘结强度，但用于本发明的导电胶层14b可以表现出与绝缘树脂层的高粘结强度如20kgf/cm²或更大。

参照图2E，在叠层板的两个面上形成绝缘树脂层15之后，形成包括导电通路16a和16b的层间电路。具体而言，导电通路16a和16b可以这样形成：形成分别部分地暴露第一和第二铜膜12a和12b和导电胶层14b的通路孔，然后通过熟知的工艺如涂覆工序将导电材料填充入该通路孔中。导电通路16b的形成使得其连接至电容器的顶电极14。在这种情况下，即使部分顶电极14由于在激光打孔工序中的工艺误差而被破坏，但借助于具有很大厚度导电胶层14b可以防止介电层13的破坏。

虽然该具体实施方式示例性地说明了在其两个面上具有铜膜的叠层板，其中第一铜膜12a的两个区域被设置作为顶电极，但本发明不限于此，所以图2A至图2E的本发明方法可以应用于将薄膜电容器埋入多种结构的顶电极制造技术。

例如，制造薄膜电容器的方法可以应用于另一叠层结构，其中第二铜膜12b被设置作为底电极或附加绝缘树脂层被设置在叠层板的一个面上。可替换地，可以通过多种叠层结构的组合来实现PCB。

而且，虽然图2D示例性地说明了在金属层14a的上表面的基本上整个区域上形成导电胶层14b，但导电胶层14b可以设置在待形成导电通路16b的金属层14a的特定区域上，因为金属层14a可以充分用作薄膜电容器的顶电极14。

然而，因为将粗化处理应用于金属层14a本身是很困难的，所以期望的是导电胶层14b设置在如图2D所示的金属层14a的基本上整个区域中，以便改善与绝缘树脂层15的粘结力。

在下文中，将通过特定的具体实施方式更充分地说明本发明的电容器的有利的效果。

实施例1

为了证实根据本发明的薄膜电容器的改善效果，使用溅射法在硅片上将用于底电极的铂(Pt)沉积至约150nm的厚度，并且在底电极上将用于金属隔离层的镍(Ni)沉积至约100nm的厚度。

使用ALD法在金属隔离层上将Al₂O₃的介电薄膜沉积至约70nm至约100nm范围的厚度。通过使用光刻法的溅射技术，将Pt金属层在待形成电容器的期望区域(例如，约25mm³)中沉积至约300nm的厚度。其后，将含80％重量的Ag的导电胶施加在具有约2mm²面积(考虑到待形成导电通路的面积)的部分该金属层上。然后，在约180℃下固化该导电胶约1小时以形成具有约15μm厚度的导电胶层，从而获得薄膜电容器(称为样品A)。

图3是说明根据本发明该该实施例制备的薄膜电容器的顶电极的扫描电镜(SEM)显微照片。可以观察到，薄膜电容器包括设有薄金属层和其上很厚的导电胶层的顶电极。

实施例2

根据与上述实施例相同的方法和条件，制备第二实施例的薄膜电容器(称为样品B)，不同之处在于：将导电胶施加在Pt金属层的整个区域上，然后固化以形成导电胶层。

比较例1

通过与上述实施例相同的方法和条件，制备比较例1的薄膜电容器(称为样品C)，不同之处在于：如同传统技术，通过仅形成Pt金属层而没有导电胶层来制备顶电极。

比较例2

通过与上述实施例相同的方法和条件，制备比较例2的薄膜电容器(称为样品D)，不同之处在于：通过在介电层上仅形成导电胶层而没有Pt金属层来制备顶电极。

为了比较通过实施例1和2与比较例1和2制备的薄膜电容器的特性，在10MHz下测量电容和损耗因数，其示于图4中。

参照图4，其中顶电极仅设有导电胶层的比较例2的薄膜电容器D表现出低损耗因数，但它的电容极其小。因此，可以观察到，比较例2的薄膜电容器D不能可靠地用作薄膜电容器。换言之，因为导电胶层与存在于金属间的树脂不具有致密的微观结构，所以在导电胶层用作直接接触薄膜电介质的顶电极的情况下，薄膜电容器D不具有需要的电容。相反，实施例1和2的薄膜电容器A和B表现出与比较例1相同的电容和损耗因数。特别地，其中导电胶施加至金属层的整个表面的实施例2的薄膜电容器B表现出相对低的损耗因数。根据以下事实可以很容易理解这个结果，即，当仅使用导电胶作为顶电极时，比较例2的薄膜电容器D表现出最低的电阻损耗。

虽然示例性地说明了将本发明应用于PCB及其制造方法，但本领域普通技术人员应当理解，本发明可以有效地应用于具有埋入式薄膜电容器的其它结构。

根据本发明，埋入式薄膜电容器的顶电极设有致密地沉积在下面的介电层上的金属层，并且在金属层上厚厚地设有导电胶层，从而可以可靠地保持电容器的电性能。而且，可以有效地解决在PCB的厚膜形成法中可引起的介电层的破坏和/或分层。

虽然已经结合示例性具体实施方式对本发明进行了说明和描述，但对本领域普通技术人员来说显而易见的是，可以在不偏离如所附权利要求限定的本发明的精神和范围的情况下，进行各种改进和变化。

Claims (28)

1.一种制造埋置电容器的印刷电路板(PCB)的方法，所述方法包括：

制备包括叠层板的叠层体，所述叠层板在其两个面上具有第一和第二铜膜，在至少一个面上设置至少一个底电极；

在所述至少一个底电极上形成介电层；

在所述介电层的待形成电容器的上表面区域上形成金属层；

在所述金属层的上表面的至少一个区域上形成导电胶层，所述导电胶层和所述金属层被设置作为顶电极；

在所述叠层板的两个面上分别形成绝缘树脂层；以及

在所述绝缘树脂层中形成导电通路以便连接至所述顶电极的所述导电胶层。

2.根据权利要求1所述的方法，其中，所述导电胶层的形成包括在所述金属层的上表面的基本上整个区域上形成所述导电胶层。

3.根据权利要求1所述的方法，其中，所述顶电极的所述金属层具有约50nm至约300nm范围的厚度。

4.根据权利要求1所述的方法，其中，所述顶电极的所述金属层包含选自由金(Au)、银(Ag)、铂(Pt)以及铜(Cu)组成的组的金属。

5.根据权利要求1所述的方法，其中，所述顶电极的所述金属层的形成是通过物理沉积法或化学沉积法来实施。

6.根据权利要求1所述的方法，其中，所述顶电极的所述导电胶层具有至少约2μm的厚度。

7.根据权利要求1所述的方法，其中，所述顶电极的所述导电胶层包含Ag或Cu。

8.根据权利要求1所述的方法，进一步包括，在形成所述介电层之前，在所述底电极的上表面上形成第一金属隔离层。

9.根据权利要求1所述的方法，进一步包括，在形成所述顶电极的所述金属层之前，在所述介电层的上表面上形成第二金属隔离层。

10.根据权利要求8或9所述的方法，其中，所述第一和第二金属隔离层中的至少一个包含选自由钽(Ta)、钛(Ti)、铬(Cr)以及镍(Ni)组成的组的金属。

11.根据权利要求8或9所述的方法，其中，所述第一金属隔离层和第二金属隔离层中的至少一个具有约5nm至约100nm范围的厚度。

12.根据权利要求1所述的方法，其中，在所述绝缘树脂层中形成所述导电通路包括：

使用激光打孔工艺在所述绝缘树脂层中形成通路孔，所述通路孔部分地暴露所述导电胶层；以及

将导电材料施加至所述通路孔以便形成层间电路。

13.根据权利要求1所述的方法，其中，所述底电极是所述叠层板的两个面上的所述第一铜膜和第二铜膜中的至少一个。

14.根据权利要求1所述的方法，其中，所述叠层体包括设置在所述叠层板的一个面上的附加绝缘树脂层，所述底电极形成在所述附加绝缘树脂层上。

15.一种埋置电容器的PCB，包括：

包括叠层板的叠层体，所述叠层板在其两个面上具有第一铜膜和第二铜膜，在至少一个面上设置至少一个底电极；在所述至少一个底电极的上表面上的介电层；

顶电极，包括：采用薄膜沉积法设置在所述介电层上表面的待形成电容器的区域上的金属层，以及在所述金属层的上表面的至少一个区域上的导电胶层；以及

在所述叠层体上的绝缘树脂层，所述绝缘树脂层包括连接至所述顶电极的所述导电胶层上的导电通路。

16.根据权利要求15所述的埋置电容器的PCB，其中，所述导电胶层设置在所述金属层的基本上整个区域上。

17.根据权利要求15所述的埋置电容器的PCB，其中，所述顶电极的所述金属层具有约50nm至约300nm范围的厚度。

18.根据权利要求15所述的埋置电容器的PCB，其中，所述顶电极的所述金属层包含选自由Au、Ag、Pt以及Cu组成的组的金属。

19.根据权利要求15所述的埋置电容器的PCB，其中，所述顶电极的所述导电胶层具有至少约2μm的厚度。

20.根据权利要求15所述的埋置电容器的PCB，其中，所述顶电极的所述导电胶层包括Ag或Cu。

21.根据权利要求15所述的埋置电容器的PCB，进一步包括在所述底电极和所述介电层之间的第一金属隔离层。

22.根据权利要求15所述的埋置电容器的PCB，进一步包括在所述介电层和所述顶电极之间的第二金属隔离层。

23.根据权利要求21或22所述的埋置电容器的PCB，其中，所述第一金属隔离层和第二金属隔离层中的至少一个含有选自由Ta、Ti、Cr以及Ni组成的组的金属。

24.根据权利要求21或22所述的埋置电容器的PCB，其中，所述第一金属隔离层和第二金属隔离层中的至少一个具有约5nm至约100nm范围的厚度。

25.根据权利要求15所述的埋置电容器的PCB，其中，所述底电极是所述叠层板的两个面上的所述第一铜膜和第二铜膜中的至少一个。

26.根据权利要求15所述的埋置电容器的PCB，其中，所述叠层体包括设置在所述叠层板的一个面上的附加绝缘树脂层，所述底电极设置在所述附加绝缘树脂层上。

27.一种制造埋入式电容器的方法，所述方法包括：制备叠层体，所述叠层体在其至少一个面上具有第一电极层；

在所述第一电极层上形成介电层；

采用薄膜沉积法在所述介电层上形成金属层；以及

在所述金属层上形成导电胶层，所述导电胶层和所述金属层被设置作为第二电极。

28.根据权利要求27所述的方法，进一步包括：

在所述叠层体的至少一个面上形成绝缘层；以及

在所述绝缘层中形成导电通路以使所述导电通路连接至所述第二电极层。

Images