CN101136366A - 印刷掺杂层 - Google Patents

印刷掺杂层 Download PDF

Info

Publication number
CN101136366A
CN101136366A CN 200710142711 CN200710142711A CN101136366A CN 101136366 A CN101136366 A CN 101136366A CN 200710142711 CN200710142711 CN 200710142711 CN 200710142711 A CN200710142711 A CN 200710142711A CN 101136366 A CN101136366 A CN 101136366A
Authority
CN
China
Prior art keywords
dielectric layer
gate
semiconductor
printing
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710142711
Other languages
English (en)
Other versions
CN101136366B (zh
Inventor
阿尔芬德·卡曼斯
詹姆斯·蒙太古·克里维斯
乔洛·洛肯博格
派崔克·史密斯
菲比欧·苏黎士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Film Electronic Co., Ltd.
Original Assignee
Kovio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/888,942 external-priority patent/US7701011B2/en
Priority claimed from US11/888,949 external-priority patent/US7767520B2/en
Application filed by Kovio Inc filed Critical Kovio Inc
Publication of CN101136366A publication Critical patent/CN101136366A/zh
Application granted granted Critical
Publication of CN101136366B publication Critical patent/CN101136366B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种用以制造一电子装置，如一MOS晶体管的方法，其包含在一介电功能性基板上形成多个半导体岛，在这些半导体岛的一第一子集上或上方印刷一第一介电层并且选择地在这些半导体岛的一第二子集上或上方印刷一第二介电层，并且进行退火处理。该第一介电层包含一第一掺杂物，并且该第二介电层包含一与该第一掺杂物不同的第二掺杂物。这些介电层、这些半导体岛以及该基板充分地进行退火处理以将该第一掺杂物扩散进入这些半导体岛的该第一子集中，并且，当出现时，将该第二掺杂物扩散进入这些半导体岛的该第二子集中。

Description

印刷掺杂层
技术领域
本发明涉及金氧半导体(metal-oxide semiconductor，MOS)或薄膜集成电路，源极/汲极区域通过印刷一掺杂的介电膜至一半导体膜上，并从该掺杂的介电膜扩散一掺杂物进入该半导体膜中而制造在薄膜集成电路上。
背景技术
典型地，在互补式MOS或薄膜集成电路中的掺杂的膜使用两个屏蔽步骤、两个离子布植步骤以及相关电浆光阻灰化/湿式去除步骤。以相对不昂贵且省时的制程技术取代屏蔽步骤与相关制程步骤是有利的。
发明内容
本发明关于在不同的基板上制造薄膜装置(例如，晶体管、电容器、电极等)以及电路的方法，基板包含玻璃(例如，石英)板材、晶圆、塑料及/或金属薄片或厚片、硅晶圆等，但不限于此，上述所有基板皆可能带有一或多个额外的(例如，缓冲、机械支撑等)层。应用包含显示器(例如，平面面板、电浆、液晶、有机或无机LED等)、RF装置、感应器、光电压组件等。
本发明的目的是提供一种用以制造一MOS晶体管的方法，其包含下列步骤：在一介电功能性基板上形成多个半导体岛；在这些半导体岛的一第一子集上或上方印刷一第一介电层，并且(选择地)在这些半导体岛的一第二子集上或上方印刷一第二介电层，该第一介电层包含一第一掺杂物并且(选择的)该第二介电层包含一与该第一掺杂物不同的第二掺杂物；以及充分地对这些介电层、这些半导体岛以及该基板进行退火处理，以将该第一掺杂物扩散进入这些半导体岛的该第一子集中，并且，当有该第二掺杂物时，将该第二掺杂物扩散进入这些半导体岛的该第二子集中。在一较佳实施例中，每一半导体岛皆包含一IVA族元素。
本发明的另一目的是提供一种用以制造一MOS晶体管的方法，其包含下列步骤：在一基板上或上方形成多个晶体管闸极。在这些晶体管闸极的一第一子集上或上方印刷一第一介电层，并且(选择地)在这些晶体管闸极的一第二子集上或上方印刷一第二介电层，该第一介电层包含一第一掺杂物，并且(选择的)该第二介电层包含一与该第一掺杂物不同的第二掺杂物；在该第一介电层与该第二介电层中形成多个接触孔洞，并且暴露每一晶体管闸极的一上表面；以及充分地蚀刻该第一介电层与该第二介电层，以扩大这些接触孔洞。
本发明的再一目的是提供一种电子装置，其包含：一基板；多个第一半导体岛，这些第一半导体岛位于该基板上，这些第一半导体岛包含一可扩散的第一掺杂物；多个第二半导体岛，这些第二半导体岛位于该基板上，这些第二半导体岛包含一与该可扩散的第一掺杂物不同的可扩散的第二掺杂物；多个第一介电膜，这些第一介电膜位于这些半导体岛的一第一子集上，这些第一介电膜包含该可扩散的第一掺杂物；多个第二介电膜，这些第二介电膜位于这些半导体岛的一第二子集上，这些第二介电膜包含该可扩散的第二掺杂物；以及一导电层(例如：金属)，该导电层与该第一半导体岛以及该第二半导体岛电性接触。
本发明可使一全印刷的薄膜晶体管带有一可处于高温下的闸极。在一较佳实施例中，此方法如同活化层或门极层般让使用一印刷硅油墨(或″印刷前驱物″)产生杠杆作用。硅、金属硅化物及/或耐火金属允许使用自对准结构，自对准结构可禁得起一般用于扩散与活化掺杂物的相对较高的制程温度。另外，多晶硅能(a)为较佳临界电压调整降低工作功能，以及(b)为保留记忆，还原闸极边缘以降低漏电流。这两个特征或两者任一皆可依照装置的需求而使用。
本发明以相对不昂贵且高生产印刷能力的n型与p型掺杂来源膜取代相对昂贵且费时的屏蔽步骤。选择地，掺杂介电膜可置于一层间介电层(interlayer dielectric)的适当位置，该层间介电层进一步排除额外介电去除/设置/样板步骤。
附图说明
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下面将结合附图对本发明的较佳实施例详细说明：
图1至图7是现有CMOS装置的一较佳实施例的剖面图，CMOS装置在一闸介电层被覆的硅岛上方具有一印刷的闸极，并且在分离式MOS装置上或上方的第一印刷掺杂介电层与第二印刷掺杂介电层在不同阶段的流程图中。
图8是一闸极数组结构的一较佳实施例的由上而下的视图，该闸极数组结构包含多个现有的印刷MOS装置。
具体实施方式
当本发明通过较佳实施例详述时，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳实施例来对本发明的范围加以限制。相反地，其目的是希望能涵盖各种变化以及具相等性的安排在本发明所欲申请的专利范围内。此外，在下面揭露数个特定细节以提供本发明的通盘了解。然而，很明显的现有技术并无实施本发明的特定细节。在其它场合，众所皆知的方法、程序、成份与电路并不仔细描述，以避免不必要地模糊本发明的观点。
为了方便与简化，″耦合至″、″连接至″以及″通信至″(以及其它变化)等词意指直接或间接耦合、连接或通信，除非内容清楚地说明。这些词普遍地被可替换地使用，并且当此词被使用，其亦包含其它词，除非内容清楚地说明。在本揭露说明书中，″沉积″(以及其它变化)一词意指包含所有形式的沉积，包含铺盖沉积、镀膜以及印刷。另外，关于某些材料，词组″实质地由…所组成″并不排除有意地增加掺杂物，其可给予增加掺杂物(或者在其上形成元素或结构)的材料某些想要的(并且潜在地相当不同的)物理及/或电子特性。″(聚)硅烷″意指实质地由(1)硅及/或锗，以及(2)氢所组成的化合物或混合物，并且其显著地包含具有至少15个硅及/或锗原子的种类。这些种类可能包含一或多个循环环(cyclic ring)。″(环)硅烷″意指化合物或混合物实质地由(1)硅及/或锗，以及(2)氢所组成的化合物或混合物，并且其包含一或多个循环环以及少于15个硅及/或锗原子。在一较佳实施例中，硅甲烷具有化学式SixHy，其中x介于3到接近200之间，且y介于x至(2x+2)之间，其中x可从硅甲烷的平均分子量求得。″异(环)硅烷″意指化合物或混合物实质地由(1)硅及/或锗、(2)氢以及(3)如B、P、As或Sb的掺杂物所组成的化合物或混合物，这些掺杂物可被碳氢化合物、硅甲烷或适当的可能包含一或多个循环环的取代物所替换。同样地，一结构或特征的″主表面″被该结构或特征的最大轴定义的至少一部分表面(例如，若一结构是球状的且具有一大于其厚度的半径，则径切面为该结构的主表面；然而，外型为正方形的、矩形的或椭圆形的结构，其主表面一般以最大两个轴来定义，通常为长与宽)。
本发明特别地可实施于在一″全印刷的″流程中的印刷的硅甲烷、硅化物或耐火金属闸极。适合的有高掺杂聚硅烷、金属硅化物(例如Ni-、Pt-、Pd、Co-、Ti、W、Mo-硅化物以及其它)及/或如Pd、W或Mo等耐火金属。在一自对准流中进一步亦可允许使用喷墨式掺杂物介电质作为掺杂物来源。本发明的薄膜晶体管能操作GHz频率需要及/或从(1)窄频，(2)自对准至闸极(在其间可选择地少量部分重叠)的源极接点与汲极接点及/或(3)高载子迁移率得到利益。以下将描述用以制造本发明的装置的适当的制程流程图的一实施例。
部分印刷的或全印刷的薄膜晶体管的一流程实施例
请参阅图1至图7，是一流程实施例。图1是一薄片基板10及/或其上的介电层20与25。基板10大致上包含一现有的机构支撑结构，该机构支撑结构可电性地静止的或活跃的，且该机构支撑结构可进一步包含一或多个有益及/或想要的电性及/或光学特性。适当的电性地静止的或活跃的基板可包含一盘子、一碟子、及/或一片玻璃、陶瓷、介电及/或塑料。二者择一地，适当的电性导电基板可包含一晶圆、一碟子、半导体(例如硅)薄片及/或厚片及/或一金属。在该基板包含一金属薄片及/或厚片的例子中，该装置可进一步包含一电感及/或一电容，并且该方法可进一步包含从该金属基板处形成一电感及/或电容。然而，任一此电性导电基板应该要在其与任一电性活跃层或其上的结构之间具有一绝缘层(例如介电层20)，除了在该绝缘体上从该结构及/或装置电性接触至一形成于该金属基板中的结构之处外(例如，一探测器、一电感及/或一电容用于EAS或RFID标签的一或多个金属衬垫；例如请详见美国专利公开号第10/885,283号、第11/104,375号以及第11/243,460号[代理人案号分别为IDR0121、IDR03 12以及IDR0272]，申请日期分别为2004年7月6日、2005年4月11日以及2005年10月3日申请)。较佳地，该基板包含一选自由一硅晶圆、一玻璃盘子、一陶瓷盘子或碟子、一塑料薄片或碟子、一金属厚片、一金属薄片或碟子以及薄片状或层状结合所组成的群体中的其一，这些电性导电构件大致上具有一阻碍层(例如TiN)及/或一在其上的绝缘层(例如，相对的氧化层)。在某些较佳实施例中，该绝缘层可包含一具有厚度为1μm左右的旋涂玻璃阻碍层。同样地，玻璃与塑料基板在其上可进一步包含一平坦化层(planarization layer)以减少基板的粗糙度，一表面自由能修饰层(surface energy modifying layer)，其上的一材料可改善黏着及/或控制被印刷或被沉积在其上的材料(例如，油墨)的扩散(请见美国临时申请案第60/919,290号[代理人案号为IDR1091]，申请日期为2007年3月20日)，及/或一阻碍层(barrier layer)。
在图2中，一实体隔绝的半导体岛30大致上形成于薄片/介电层20上。在一较佳实施例中，半导体岛30通过印刷或镀上一分子的及/或以纳米粒子为基础的半导体油墨，接着将其转变成非结晶型的氢化的Si或多晶硅薄膜(例如，通过加热及/或硬化；请见美国专利号6,878,184及/或美国专利申请号码10/616,147、10/789,274、10/950,373、10/949,01 3、10/956,714、11/246,014以及11/249,167[代理人案号分别为KOV-004、IDR0080、IDR0301、IDR0302、IDR0303、IDR0422以及IDR0423]，申请日期分别为2003年7月8日、2004年2月27日、2004年9月24日、2004年9月24日、2004年10月1日、2005年10月6日以及2005年10月11日，及/或美国临时申请案第60/850,094号与第60/905,403号[代理人案号分别为IDR0881与IDR0883]，申请日期分别为2006年10月6日与2007年3月5日)。二者择一地，照惯例可以沉积一半导体膜(例如，通过PECVD、LPCVD、一元素标的的溅镀等)，并且通过照相平版印刷对该膜做样板。进一步地，沉积的(例如，印刷、镀或传统地沉积)半导体膜(例如，半导体膜包含或基本上由一IVA族元素组成的例子)可能通过(UV)激光曝光、火炉或RTA退火处理而被部分地或大体上完整地结晶化，选择地可出现一如Au、Ni、A1等的结晶促进剂。当该半导体膜通过激光退火处理而结晶时，可简单地通过根据已知技术选择的蚀刻以移除该沉积的膜的非放射且非结晶型的部位。
形成该半导体岛30可包含印刷一半导体前驱物油墨至薄片/介电层20上以形成一样版，干燥该油墨，硬化该油墨(大致上通过将该干燥的油墨加热及/或退火处理一充分的时间以交联(cross-link)、低聚合(oligomerize)及/或高聚合(polymerize)硅甲烷或IVA族元素前驱物，及/或增加该合成物的一平均分子量与一黏性及/或减少一挥发性)，接着部分地或大体上完整地结晶该半导体膜样板以形成一多晶(例如多晶硅)膜。将一液态半导体前驱物油墨直接地局部印刷至一基板(或其上的表面膜)上以形成一如岛的半导体层的技术分别描述于美国专利申请号第10/949,013号与第11/203,563号(代理人案号为IDR0302与IDR0213)，申请日期为2004年9月24日与2005年8月11日。后者形成MOS薄膜晶体管结构的方法可因为(i)该半导体前驱物材料有效率的使用以及(ii)半导体沉积物的结合并将其图案成形至一印刷步骤而具成本效益。
在较佳实施例中，适合使用于本发明的半导体油墨包含一液相(聚)及/或(环)硅甲烷。典型地，虽然总是非必须地，液相半导体油墨进一步包含一半导体纳米粒子(如不易起化学变化的Si、Ge或SiGe纳米粒子)及/或一溶剂，较佳地该溶剂为一环烷。传统上，这些纳米粒子可能不易起化学变化(例如，与一或多个表面活性剂或表面接合子，如烷基、芳烷基、醇、硫醇、噻吩硫、羧酸及/或羧基)或易起化学变化。借此，当使用一包含或实质地由一IVA族元素来源(如硅甲烷及/或纳米粒子为基础的前驱物的Si或掺杂的Si)组成的油墨时，形成该半导体岛30可进一步包含在沉积该油墨之后将该液相前驱物油墨干燥。请分别见于美国专利申请号第10/616,147号、第10/789,317号、第10/789,274号、第11/246,014号以及第11/249,167号(代理人案号分别为KOV-004、IDR0020、IDR0080、IDR0422以及IDR0423)，申请日期分别为2003年7月8日、2004年2月27日、2005年10月6日以及2005年10月11日。
分子式(AHz)k的代表性的环硅烷化合物，其中A为Si，z为1或2(较佳地为2)，k由3至12(较佳地由4至8)，并且供准备用的实施例方法更深入仔细地描述于美国专利申请号第10/789,317号，申请日期为2004年2月27日(代理人案号为IDR0020)。代表性的异(环)硅烷化合物、掺杂的硅甲烷中介物、供准备用的实施例方法以及用以决定及/或控制在该前驱物油墨与活性膜中的掺杂物水平更深入仔细地分别描述于美国专利申请号第10/950,373号、第10/949,013号以及第10/956,714号(代理人案号为IDR0301、IDR0302以及IDR0303)，申请日期分别为2004年9月24日、2004年9月24日以及2004年10月1日。代表性的低糖与聚硅烷化合物揭露于美国专利申请号第11/246,014号与第11/249,167号中(代理人案号分别为IDR0422与IDR0423)，申请日期分别为2005年10月6日与2005年10月11日，以及揭露于美国临时申请案第60/850,094号与第60/905,403号中(代理人案号分别为IDR0881与IDR0883)，申请日期分别为2006年10月6日与2007年3月5日。
在沉积(并且通常地，至少一些干燥)之后，一半导体层大致上通过加热而硬化，如上所述于美国专利申请号第10/789,274号与第10/949,013号(代理人案号分别为IDR0080与IDR0302，申请日期分别为2004年2月27日与2004年9月24日)以形成一非结晶的、氢化的(掺杂的)硅(a-Si：H)层。当一半导体层源自或由一(聚)硅烷、(环)硅烷及/或异(环)硅烷所形成时，该硬化/加热步骤可移除不想要的前驱物/油墨成份或如易挥发的含碳种类的副产物或减少a-Si：H层的氢含量(若激光结晶在半导体膜形成之后被使用，则a-Si：H层特别地有利的)。当一半导体层源自或由一异(环)硅烷所形成时，该硬化/加热步骤亦可活化在异(环)硅烷中的部分掺杂物，但于许多实施例中，掺杂物活化比较可能在之后的结晶步骤期间发生(例如，通过激光照射及/或退火处理)。
在不同的实施例中，半导体岛30包含或实质上由一轻微掺杂的无机半导体材料所组成，如一或多个IVA族元素(例如，硅及/或锗)、一III-V族材料(例如GaAs)、一IIVI族(或硫化物)半导体等，这些无机半导体材料可进一步包含一浓度介于～1016至～5x1018atoms/cm3的掺杂物(如B、P、As或Sb)。在一较佳实施例中，该半导体岛30大致上包含或实质上由一或多个IVA族元素所组成，最好是硅或硅锗。
在一较佳实施例中，该半导体(晶体管通道)岛30可被轻微地掺杂(例如，具有一浓度介于大约1016至1018atoms/cm3的掺杂物)。示范的轻微掺杂的半导体膜与其形成的方法分别揭露于美国专利申请号第10/950,373号、第10/949,013号、第10/956,714号、第11/246,014号以及第11/249,167号(代理人案号分别为IDR0301、IDR0302、IDR0303、IDR0422以及IDR0423)，申请日期分别为2004年9月24日、2004年9月24日、2004年10月1日、2005年10月6日以及2005年10月11日。当被由一包含一或多个(掺杂的)分子及/或纳米粒子为基础的硅前驱物的油墨所形成时，该轻微掺杂的半导体岛30可具有一非晶态的浓度分布(例如，掺杂物浓度为半导体层厚度的一方程式)，其大体上在该半导体层中整个厚度中皆均匀的。
半导体岛30典型的厚度可介于10、25、50或100 nm至200、500或1000nm之间，或其中的任何值。该膜的厚度可选择使该晶体管的电性特性最佳化的厚度。另外，半导体岛30可具有一至少为1、5、8或10μm，上至20、50或100μm或更多的宽度(例如，在图2的剖面图中的最长维度)，或其中的任何值。该介电层20可具有一至少为1、5、10或20μm，上至50、100或200μm或更多的长度(例如，在图2中垂直页面的维度)，或其中的任何值。二者择一地，当硅岛30包含多层时，其可具有同样的或不同的掺杂样式及/或浓度，并且其可形成不同样式的二极管(例如，p-n或p-i-n二极管、萧特基二极管等)。
二者择一地，半导体岛30可通过现有的全面式沉积与(低分辨率)平版印刷术图案成形所形成。全面式沉积可包含，例如，蒸发、物理气相沉积、溅镀或化学气相沉积，皆可知于现有技术。二者择一地，全面式沉积可包含旋转涂布一包含，例如，一(聚)及/或(环)硅烷及/或半导体纳米粒子与一溶剂的油墨，并且硬化该油墨(请见于，例如，美国专利第6,878,184号与美国专利申请号第10/749,876号，申请日期为2003年12月31日)。
请参阅图3，闸介电层40可通过电浆辅助的、低大气压的且高压的化学气相沉积、在氧化及/或氮化气体中的热氧化、硅及/或金属氧化物(例如二氧化硅)的化学浴沉积法、闸介电前驱物的液相沉积并将其转变至一介电膜、原子层沉积及/或上述方法的结合以形成于该半导体(例如聚硅烷)岛30上。借此，在不同实施例中，形成该闸介电层可包含电浆或该闸介电层的低压化学气相沉积、该半导体岛30的一表面的热氧化或者一闸介电前驱物的液相或化学浴沉积法。在选择的实施例中，该闸介电层可行使如在电容上的介电膜的功能。
印刷或镀一适当的介电前驱物(例如，SiO2前驱物如四烷基铅硅氧烷(tetraalkylsiloxane)或四烷氧基硅烷(tetraalkoxysilane)的液相沉积或硅氧化物的化学浴沉积法及/或通过控制伴随硼酸的硅酸的水解的金属氧化物[例如，硅氧化物])大致上随着转变介电前驱物至一介电膜(例如，通过退火处理)。此转变可通过印刷或现有的镀膜、CVD、PECVD、LPCVD或溅镀沉积或硅氧化物及/或氮化物层的现有沉积而在其它金属氧化物的沉积之前或之后进行。借此，在本方法的不同实施例中，该闸介电层40可包含多层及/或被形成于所有的多个半导体岛30上。二者择一地，然而，本发明的一较佳实施例将一闸介电层40形成于一多个半导体岛30的至少一子集上或上方。
二者择一地，当该半导体岛30包含一IVA族元素(特别是硅)且该基板10充分地热稳定或耐热时，该含硅膜的氧化可通过在一适当的气体(空气、氧气、臭氧、N2O或蒸气、或上述的结合)中加热至超过600℃的一温度。最大温度可接近1000至1100℃，最好是接近900℃，以减少、抑制或避免对基板及/或膜或其上的结构的热破坏。然而，当该基板包含一大致上不能在此温度下被处理的材料时(例如，铝以及许多塑料)，则最好用其它形成氧化物的方法(例如，印刷或气相沉积)。
该闸介电层40可具有一介于20至100或其中的任一范围的厚度(例如，介于30至400，或介于50至200等)。二者择一地，一较厚的闸介电层40(例如，介于50至2000的范围，且在一实施例中可接近1500)可跟一介电常数高于硅氧化物或铝氧化物的材料一起被使用。然而，对于高速晶体管，大致上最好是一薄闸介电膜。
如图4所示，本方法可进一步包含在该多个半导体岛30上或上方的该闸介电层40上形成一闸极50。该闸极金属可通过印刷一适当的闸极金属前驱物(例如，金属纳米粒子或有机金属化合物、掺杂分子及/或纳米粒子为基础的硅油墨、硅化物前驱物油墨等)，接着将其转变至一闸极金属而形成。掺杂的硅油墨的使用进一步可能需要及/或受益于一高温退火处理或激光照射以形成多晶硅及/或活化该掺杂物已达到充分的传导性。二者择一地，供一种子层的一前驱物可被印刷于该闸介电层40上，并且该闸极金属(例如，Ag、Au、Cu、Pd、Pt等)可电镀或无电的镀敷于该种子层上。该种子层在该镀敷制程之前可能需要及/或受益一活化步骤。借此，形成该闸极可包含在该闸介电层40上印刷一种子层，接着在该种子层上电镀或无电的镀敷一闸极材料。
在一较佳实施例中，该闸极50包含一选自由一镍硅化物(nickel silicide)、一钴硅化物(cobalt silicide)、一钯硅化物(palladium silicide)、一铂硅化物(platinum silicide)、一钛硅化物(titanium silicide)、一钨硅化物(tungsten silicide)以及一钼硅化物(molybdenum silicide)所组成的群体中的其一的金属硅化物。在另一较佳实施例中，该闸极50包含一选自由一钯、一钨以及一钼所组成的群体中的其一的耐热金属。再在另一较佳实施例中，该闸极50包含铝。
金属油墨可通过镀敷或印刷而沉积。在一些较佳实施例中，该金属可通过全面式沉积或旋转涂布一包含该含金属材料并且硬化或将该金属、有机金属前驱物及/或金属纳米粒子进行退火处理而得(选择地在激光图案成形或低分辨率照相平版印刷的步骤之后)。
该闸极金属前驱物及/或种子层的印刷可包含不同的印刷技术(例如，油墨喷射[ink-jetting]、凹版印刷[gravure printing]、柯式平版印刷[offsetlithography]等，任一技术皆可使用来形成该半导体岛30)。另外，图案成形该闸极金属50可包含涂布或印刷该闸极金属前驱物并且局部地将其暴露于激光照射，致使该经照射的部位改变其溶解特征。之后立即洗去晶暴露或未经暴露的区域(取决于该前驱物是否为可图案成形或不可图案成形的材料)，选择地在一额外的硬化或退火处理步骤之后，被照射的闸极金属前驱物停留在其上以形成该闸极金属。此较佳实施例可提供不能直接使用印刷方法而得到的高分辨率的金属闸极的图案成形一些好处(请见，例如，美国专利申请号第11/203,563号[代理人案号为IDR0213]，申请日期为2005年8月11日)。
一含金属油墨可包含或实质上由该金属前驱物材料与一溶剂所组成。例如，该金属油墨可包含一含量介于1至50 wt.％(或其中的任何范围)之间的油墨的含金属材料以及该含金属材料可溶解在其内的溶剂。大致上与兼用于印刷或(选择的)镀敷的该金属前驱物可包含有机金属化合物或一如铝、钛、钒、铜、银、铬、钼、钨、钴、镍、银、金、钯、铂、锌、铁等金属的纳米粒子(例如纳米微晶)，最好是金属可承受高温制程，如铬、钼、钨、镍、钯、铂，上述的现有金属的合金，如铝铜合金、铝硅合金、铝铜硅合金、铝钛合金等，最好是可承受高温制程的合金，如钛钨合金、锰钨合金等；以及电性导电金属复合物，如金属元素的氮化物或硅化物(例如，氮化钛、钛硅化物、氮化钽、钴硅化物、钼硅化物、钨硅化物、氮化钨、钨硅氮化物、铂硅化物等)。例如，铝元素的适合的前驱物包含铝纳米粒子与铝氢化物。供该闸极材料用的油墨前驱物亦包含纳米粒子及/或分子、有机金属及/或硅的高分子化合物、硅化物形成金属(例如，Ni、Co、Pd、Pt、Ti、W、Mo等)、耐火金属(例如，Pd、Mo、W等)或上述的结合。此纳米粒子(或纳米微晶)可能如上所述照惯例地为钝态的或非钝态的。该金属油墨可以两个或两个以上金属前驱物，或一或多个金属前驱物与一或多个半导体前驱物的混合物而被印刷，并且两个化两个以上金属油墨可成功地印刷并干燥成薄片层。此混合物及/或薄片可进一步在这些薄片层形成期间或之后被加热或其它方法反应以形成一印刷的金属闸极。该金属油墨可进一步包含一或多个添加剂适合帮助形成低阻值接触，如一化合物或硅化物形成的金属(如Pd、Pt、Ni、Co、Mo、W以及Ti)的纳米粒子。借此，该闸极前驱物油墨可包含(i)一硅前驱物(例如，一[聚]及/或[环]硅烷及/或半导体纳米粒子)，(ii)金属纳米粒子及/或有机金属化合物，以及(iii)一可溶解该硅甲烷以及该金属纳米粒子及/或该有机金属化合物的溶剂。
该含金属油墨可通过现有及/或其它已知制程而干燥。例如，金属前驱物油墨可通过在一温度下并且持续一段足够移除该溶剂及/或黏结剂的时间加热包含该印刷的金属前驱物油墨的该基板而干燥。将溶剂从印刷的油墨移除的适合温度可能介于接近80℃至150℃之间，或其间的任何范围(例如，介于接近100℃至120℃之间)。将溶剂从印刷的油墨移除的适合时间可能介于接近1秒至10分钟之间、10秒至5分钟之间，或其间的任何范围(例如，介于接近30秒至5分钟之间或接近1分钟至3分钟之间等)。此加热制程可发生在一现有的加热板上或一现有的火炉或烤箱中，选择地在一惰性气体中(如上所述)。
从该油墨得来的该干燥的含金属材料可进一步在一温度下进行退火处理一段充足的时间以改善其电性及/或物理特性(例如，导电性、形态学、电致迁移[electromigration]及/或抗蚀刻性、应力及/或表面应力等)及/或其对于其下的闸极氧化物的黏着性。当该含金属油墨全盘地(全面式)沉积或印刷时，退火处理大致上被施以形成一金属膜。在一较佳实施例中，一光阻为了随后的(激光)图案成形而沉积于该经退火处理的金属膜上。同样地，当激光直接曝光一金属前驱物油墨造成一图案成形的金属及/或金属前驱物时，退火处理大致上被施以形成一改善特性的金属层(例如，导电性、黏着性等)。此退火处理可包含不是以熔融金属纳米粒子的退火处理，就是将一图案成形的金属前驱物层转变至一图案成形的金属中。大致上适合的温度介于接近100℃至300℃之间，或其中的任一温度范围(例如，介于接近150℃至250℃之间)。退火处理的适合时间长度介于接近1分钟至2小时之间，最好是介于接近10分钟至1小时之间，或其中的任一时间范围(例如，介于接近10分钟至30分钟之间)。退火处理可被施于火炉或烤箱中，选择地在一惰性或还原性气体中(如上所述)。借此，本方法可进一步包含对激光图案成形的金属闸极充足地进行退火处理以改善其电性、物理及/或黏着特性。
在一例子中，镀敷可包含(激光)印刷一使用纳米粒子的金属(例如Pd)种子层或该金属的一有机金属化合物，接着选择地在(激光)印刷的金属种子层上沉积(例如，非电镀或电镀)一导电块(例如，Co、Ni、Cu、Ag、Au、Pd、Pt等)。对于该种子层而言，金属纳米粒子或化合物最好包含钴、镍、铂或钯(特别是钯)。
在某一较佳实施例中，激光曝光或激光图案成形可包含在该全面式沉积的含金属层上沉积一光阻材料的子步骤，选择地用一激光束照射该光阻材料的一些部位，该激光具有(i)一预定宽度及/或(ii)一预定波长或被该光阻(或该光阻中的一吸收染料)吸收的波长带，该激光用一显影剂将该选择地照射的光阻显影以离开一对应于该成型的结构的图案(在此例中，为闸极金属；注意这些步骤适用于正向光阻或负向光阻)，该激光移除该平面式沉积的材料不对应于想要或预定图案(一般通过干蚀刻或湿蚀刻)的部分，并且移除剩余的光阻材料。较佳地，波长在红外线能带(虽然其亦可包含一波长或在紫外线波长带及/或该光谱的可见波带)内的光，该光阻(或染料)吸收及/或对那种光的波长或波带敏感，并且该光束被聚焦或直接导引至一些想要的或预定的光阻的部位。
在一选择的激光曝光，一热阻可有利地用来图案成形该闸极金属。该热阻的照射伴随一从该激光来的相对窄的激光束(例如，2至5 μm宽，或通过透过一固定的屏蔽以定义该宽度的结构而通过较多散射光)对该光阻加热并且改变其在现有显影剂中的溶解特征，该显影剂用以个别基于该光阻是正向光阻或负向光阻以移除该光阻照射的(曝光)或未照射的(未曝光)部分。此光阻大致上可商业上从Creo Inc.、Burnaby、British Columbia以及Canada获得。较佳的热阻包含Graviti Thermal Resist(Creo)以及American Dye SourcesThermolak series。该光阻亦可包含现有的具有红外线吸收染料的光阻材料。较佳的光阻包含AZ1518(AZ Electronic Materials)以及SPR220(Shipley)，并且较佳的红外线吸收染料包含American Dye Source 815EI、830AT、830WS以及832WS、Avecia Projet 830NP以及830 LDI、Epolin Epolight4148、2184、4121、4113、3063以及4149、HW Sands SDA5303以及SDA4554。在显影之后，在该(预定的)闸极图案之外的金属(或金属前驱物)材料可通过湿蚀刻或干蚀刻移除。湿蚀刻可有利地切除该光阻的下缘以提供一平坦且比使用干蚀刻所能得到还要更窄的闸极及/或晶体管通道宽度。
在不同的实施例中，该闸极包含掺杂的聚硅烷、一金属硅化物或一耐火金属。对于聚硅烷，该硅前驱物油墨可包含一(环)硅烷及/或硅纳米微晶(每一纳米微晶于油墨中的量介于1至50wt.％之间)以及一可溶解该硅甲烷及/或硅纳米微晶的溶剂。该纳米微晶可为钝态的及/或功能化的以行使以光为基板的制程(例如，激光曝光；请见美国专利申请号第10/616,147号、第10/749,876号、第10/789,317号、第11/084,448号以及第11/203,563号[代理人案号分别为KOV-004、KOV-012、IDR0020、IDR021 1及/或IDR0213]，申请日期分别为2003年7月8日、2003年12月31日、2004年2月27日、2004年3月18日以及2005年8月11日)。较佳地，该硅甲烷油墨化合物(选择地包含锗原子)可选择地掺杂，如美国专利申请号第10/949,013号、第10/950,373号、第10/956,714号以及第11/249,167号(代理人案号分别为IDR0301、IDR0302、IDR0303及/或IDR0423)，申请日期分别为2004年9月24日、2004年9月24日、2004年10月1日以及2005年10月11日。在印刷之后，该印刷的硅甲烷油墨被硬化以形成(选择地掺杂)非结晶的硅膜。此膜可进一步使用现有的方法(例如，激光，火炉或金属诱发结晶化)结晶以形成(选择地掺杂)多晶硅。对于未掺杂的poly-Si闸极图案，掺杂可能通过植入，或更佳地，通过从一印刷的掺杂氧化物(请见文中描述)所完成以形成该印刷的导电闸极50。此硅甲烷油墨以及其制造与使用程序亦可适用以形成该半导体岛30(反之亦然)。
对于一金属硅化物闸极50，该前驱物油墨可包含纳米粒子及/或分子、低聚体及/或硅或硅化物形成金属的聚合化合物(例如，Ni、Co、Pd、Pt、Ti、W、Mo等)。在该硅化物前驱物油墨中的该金属/Si比可能介于10/1至1/10之间。较佳地，该油墨包含如上所述的四氢化硅(例如，[聚]硅烷)化合物以及纳米粒子及/或硅化物形成金属的有机金属化合物(例如，Ni(PPH3)4、Ni(COD)2、Ni(PF3)4等)。在印刷该硅化物前驱物油墨之后，该印刷膜处于促进形成预期的硅化物相态的状态(气体、温度以即时间)下硬化并退火处理。
对于一耐火(金属)闸极，该前驱物油墨可包含纳米粒子及/或分子或耐火金属(例如，Pd、Mo、W等)的低聚体化合物。分子或低聚体化合物的例子包含羧酸盐(carboxylate)、乙烯丙酮(acetylacetonate)、烯丙基(allyl)、磷化氢(phosphine)、羰基(carbonyl)及/或这些金属的其它复合物。在印刷该耐火金属前驱物油墨之后，该印刷膜处于促进形成预期的耐火金属相态的状态(气体、温度以即时间)下硬化并退火处理。
在不同的较佳实施例中，该闸极50具有一至少0.1microns、0.5microns、1microns或2microns长的长度。在一实施例中，最小的闸极长度接近5microns。该闸极50可具有一介于接近1μm至1000μm之间或其中的任意范围(例如，介于接近2μm至200μm之间，或5μm至100μm之间等)的宽度，以及一介于接近50nm至10,000 nm之间或其中的任意范围(例如，介于100nm至5000nm之间，或200nm至2000nm之间等)的厚度。
在一较佳实施例中，在印刷该第一介电层与该第二介电层(请见图5)之前，并在形成该闸极50与55之后，该闸介电层40的一暴露部位从蚀刻的闸介电层42与44处移除。当该闸介电层40的该暴露部位通过湿蚀刻而被移除时，该蚀刻的闸介电层42与44大致上会具有稍微小于对应之闸极金属层(大致上为该闸介电层40之厚度的两倍)的维度的宽度与长度，但是当闸介电层40被干蚀刻时，该蚀刻的闸介电层42与44大体上会具有与对应的闸极50与55相同的厚度与长度。二者择一地，一印刷的闸介电层可实质上具有任何宽度与长度，并且当该闸介电层具有一稍微大于对应的闸极50与55(例如，不超过该对应的闸极50与55的长度的两倍，或大概接近从该闸极50的侧边至对应的半导体岛30的侧边的一半距离)的宽度时，随后退火处理以掺杂于下面的半导体岛会造成一种轻微地掺杂的源极-汲极延展效应。
请参阅图5，在一较佳实施例中，第一掺杂的介电层60与一第二掺杂的介电层65可被印刷至对应的第一闸极50与第二闸极55，以及该半导体岛30与基板介电层20的暴露的部位。大体而言，在该第一掺杂的介电层60中的掺杂物与在第二掺杂的介电层65中的掺杂物为不同样式(例如，一为N型而其它为P型)。借此，在此方法中，该第一掺杂物(例如，在该第一介电层中)可含磷，并且第二掺杂物(例如，在该第二介电层中)可含硼。掺杂物可通过退火处理而大体上扩散至该在下面的半导体岛30以形成第一通道31、邻近的第一源极/汲极接点、第二通道35以及邻近的第二源极/汲极接点36与37。虽然未在图5中绘示，该第一掺杂的介电层60与该第二掺杂的介电层65皆独立地覆盖多个相邻的半导体岛30(例如，以形成相互紧邻之同样掺杂物样式的薄膜晶体管)，及/或该第一掺杂的介电层60与该第二掺杂的介电层65部分重叠。
在另一较佳实施例中(未图示)，该闸介电层40(请见图4)仍然留在半导体岛30的整个表面上，并且该第一掺杂的介电层60与该第二掺杂的介电层65位于该闸极与该闸介电层40的暴露的部位上。掺杂物可大体上透过该闸介电层40扩散至在下面的半导体岛30中以形成第一通道31、第一源极/汲极接点32与33、第二通道35以及第二源极/汲极接点36与37。在此较佳实施例中，该闸介电层40可能造成较低的掺杂物浓度及/或密度扩散于该闸极50与55(在一些例子中至一浅的深度)的边缘下，造成相似于轻微掺杂的源极/汲极延展的效应(例如，LLD的，请见美国专利申请号第11/805,620号，标题为“Graded Gate Field”，申请日期为2007年5月23日[代理人案号为IDR0712]，以及美国临时申请案第60/802,968号，申请日期为2007年5月23日[代理人案号为IDR0711])。
在一较佳实施例中，并在图6中绘示，在印刷该第一掺杂的介电层60与该第二掺杂的介电层65之后，接触孔洞70、72与74即形成于其中，暴露(i)该闸极50(其依次在该半导体岛30的上方，如图所示，但在一较佳实施例中，该接触孔洞至该闸极50并未在该半导体岛30的上方，因此并未在图中绘示)的部分上表面，以及(ii)个别位于该闸极50与55对立边上邻近该半导体通道3 1与35的这些源极/汲极32-33与36-37的部位。形成接触孔洞70-74可包含移除该第介电层60与该第二介电层65的部位(例如，如描述于美国专利申请号第11/818,078号[代理人案号为IDR0813]，申请日期为2007年6月12日)，特别是当印刷该掺杂的介电层60-65的图案不包含一接触孔洞时。在此绘示的实施例中，该第一掺杂的介电层60与该第二掺杂的介电层65的整个宽度在半导体岛30之间的至少部分空间中被移除。在另一较佳实施例中(未图示)，至少部分该第一掺杂的介电层60与该第二掺杂的介电层65仍然留在该半导体岛30之间的至少部分空间中，该半导体岛30至少部分以协助该源极/汲极接点33与36的掺杂及/或大体上形成以互连至相邻的该源极/汲极接点33与36的电性绝缘。
二者择一地，印刷该第一掺杂的介电层60与该第二掺杂的介电层65可讲一步包含于其上形成接触孔洞70-74以暴露该闸极50-55的一上表面与在该闸极50-55邻近该半导体通道31与35的这些源极/汲极32-33与36-37的部位。换句话说，该掺杂的介电层60-65的图案在此位置上包含一接触孔洞。借此，在此选择的较佳实施例中，该掺杂的介电层60-69印刷一覆盖在该半导体岛30上方的该闸极50与55的一图案，但暴露至少部分这些源极/汲极32-33与36-37与该闸极50-55。在此较佳实施例并在图5中绘示，该掺杂的介电层60-65印刷一覆盖该闸极50与55与整个半导体岛30的一图案。在任一案例中，该第一介电层60与该第二介电层65可进一步充分地蚀刻以加宽这些接触孔洞70-74。再在一选择的较佳实施例中，当只有部分地移除在剩余区域中的介电层区域时，这些印刷的且掺杂的介电层60-65在剩余的层的接触区域中具有足够的厚度变化而能定时蚀刻以开启在该闸极50与55与这些源极/汲极32-33与36-37上方的接触孔洞。
较佳地，该第一介电层60与该第二介电层65的有效介电厚度在蚀刻之后仍然留下。借此，本装置的一较佳实施例在该第一介电层60与该第二介电层65的至少一子集中包含接触孔洞70-74，该第一介电层60与该第二介电层65暴露这些在下面的部分闸极50-55的一上表面与每一半导体岛30-35在每一闸极50-55的对立边的部分，这些闸极50-55对应至这些源极/汲极32-33与36-37。
请参阅图6，在对应至n-与p-掺杂的区域(最好在开启这些接触孔洞70、72与74之前)的半导体岛30上方印刷的这些掺杂的介电层60与65之后，掺杂物压入且活化被引导(大致上通过退火处理)，通常在750℃至1100℃范围内的一温度下(但较佳地，在一实施例中，在≤800℃之一温度)使用火炉退火处理或快速热活化。在此实施例中，该闸极材料选择可容忍此温度的材料。在一较佳实施例中，一多晶硅闸极50在从这些介电层60-65处压入/活化掺杂物期间可自动地掺杂至该硅岛30中，造成n+poly-to-nMOS以及p+poly-to-pMOS装置。二者择一地，该掺杂物可通过UV灯闪光灯退火处理或激光照射以压入该半导体岛30(例如硅)中，激光照射用光的一波长及/或一足够从该介电层扩散一掺杂物至该半导体内及/或活化该半导体内的掺杂物的光能量。
借此，在此装置的一不同的实施例中，该源极与汲极接点可包含(i)一IVA族元素，如GaAs的一III-V族化合物半导体或如ZnO或ZnS的II-VI族(或硫属化合物)半导体，以及(ii)一掺杂物元素。较佳地，该半导体包含一IV族元素(例如，Si及/或Ge)与一选自由B、P、As以及Sb所组成的群体中的其一的掺杂物。
在一较佳实施例中，N-以及P-掺杂物(以这些掺杂的介电层60-65的形式)用油墨喷射而印刷。较佳地，该N-以及P-掺杂物从两组固定至同一台印刷机中的喷射头同时油墨喷射至该电路的不同区域中，每一组喷射头个别装载N-或P-掺杂物。二者择一地，N-以及P-掺杂物可被印刷至两交替的或分离的制程及/或机器中。在此较晚的较佳实施例中，除了油墨喷射之外，还有其它印刷或沉积技术可被使用，如弹性凸版印刷(flexographic)、胶版印刷(offset lithographic)、凹版印刷(gravure)、丝网及钢板印刷(screen and stencilprinting)、狭缝式涂布(slit coating)及/或挤压式涂布(extrusion coating)等。互补的掺杂物材料(选择地以一数组型结构供该闸极布局)同时或相继的印刷促成克服与喷射或其它印刷程序有关的分辨率与液滴定位精准度的能力，其它印刷程序允许取代相对昂贵的屏蔽层，并去除掉其它相关照相平版印刷的制程步骤。
该介质掺杂物可包含一掺杂的硅甲烷油墨(揭露于美国专利申请号第10/949,013号、第10/950,373号、第10/956,714号以及第11/249,167号)或一掺杂的玻璃油墨，该掺杂的硅甲烷油墨可在印刷至一氧化气体中之后被硬化，该掺杂的玻璃油墨直接喷射至该基板、该半导体岛以及该闸极上(揭露于美国临时申请案第60/926,125号，申请日期为2007年4月24日[代理人案号为IDR1321])。二者择一地，该掺杂的介电油墨可包含一现有的旋转涂布掺杂物(亦见于下面的非挥发性掺杂物列表)与一氧化的硅甲烷(例如，cyclo-Si5O5H10，或cyclo-[SiH(OH)]5)。
一或多个这些掺杂的介电层60-65印刷在上的材料的表面可被修改以改善润湿、最佳化黏着性、流率等，并且该掺杂的介电油墨公式被最佳化以改善该闸极上方的平整性。供该掺杂的玻璃用的前驱物的实施例包含现有的旋转涂布掺杂物(SOD)公式与伴随增加的黏性(例如，通过替换或稀释在现有相同或可并存的高黏性的溶剂)而订做的版本，在沉积(例如，环、线、分支的硅烷低聚物或包含一或多个掺杂取代基如cyclo-Si5H9PR2的高分子，其中R比[C1-C4]烷基、苯基或C1-C4-烷基取代的苯基或公式中的一掺杂前驱物还低[例如，第三丁磷化氢(tert-butyl phosphine)])之后掺杂可在一低温(例如，≤400℃)下被氧化的分子硅油墨公式，氧化且掺杂的分子硅油墨公式(例如，环、线、分支的硅烷低聚物或高分子的氧化的版本，如cyclo-Si5O5H10)伴随公式中的掺杂前驱物(例如，mono-、di-或tri-tert-butylphosphine或其上的氧化模拟)或其上的掺杂物取代基、玻璃形成公式(例如，所谓的溶胶凝胶[sol-gel]公式)包含磷或硼化合物(例如，如di-n-butylphosphate、或如tri-t-butylborate的有机硼酸盐[organoborate]等的有机磷酸盐[organophosphate])。
二者择一地，包含该掺杂物的该介电层可在压入/退火处理(例如，通过蚀刻)之后被移除。在此一较佳实施例中包含那些列于上的并且在印刷后在该半导体及/或该闸极的表面上形成一薄非挥发性膜(例如，氧化物)的适当的介电层，任一从本质上(例如，通过印刷一包含固体前驱物的溶液)或通过一液相前驱物的转变(例如，氧化、氢化、热分解、辐射等)。在此较佳实施例中的可能的介电层包含化合物及/或包含磷与氧的高分子(其可进一步包含硅、碳、氢及/或氮)、硼(其可进一步包含硅、碳、氢及/或氮)、砷及/或锑(任一皆可进一步包含硅、碳、氢及/或氧)等。示范的含磷介电层包含：
●无机吲哚基磷酸(oxo phosphorus)化合物与酸(例如，P2O3、P2O5、POCl3等)；
●磷硅酸盐(phosphosilicates)；
●单体的(monomeric)、二聚的(dimeric)及/或低聚磷酸盐(oligomericphosphates)(例如，meta-及/或多磷酸盐类[polyphosphates])；
●磷酸盐、次磷酸盐(phosphinates)以及磷化氢；
●有机吲哚基磷酸(oxo phosphorus)化合物以及酸(例如，烷基(芳香族羟基)磷酸盐、膦酸盐(phosphonates)、次磷酸盐以及其浓缩产品)；以及
●烷基及/或芳香族羟基磷酸(arylphosphonic)及/或次磷酸(-phosphinicacid)。
示范的含硼介电层包含：
●无机硼化合物与酸(例如，硼酸、B2O3)；
●硅棚酸(borosilicates)、硼唑(borazoles)以及其高分子；
●硼卤化物(boron halogenides)(例如，BBr3)；
●硼氢化合物(boranes)(e.g.，B10H10)以及硅(sila-)及/或氮杂硼烷(azaboranes)；以及
●有机硼化合物与酸(例如，烷基/芳香族羟基硼酸、硼酸盐、烷基环硼氧烷(boroxines)与硼氮六环(borazoles)、硼氢化合物额外复合物等)。示范的含砷及/或锑的介电层包含：
●氧代(oxo-)及/或上述化合物的氮杂(aza-)类似化合物，如As2O3与Sb2O3；以及
●胂基硅酮(arsinosilanes)，如cyclo-As5(SiH3)5。
该掺杂的玻璃图案与闸介电层的蚀刻硅通过暴露至一或多个适当的蚀刻剂而完成，该蚀刻剂包含，但不限于，HF为基础的湿蚀刻剂(例如，二氧化硅蚀刻剂[buffered oxide etch]、原生氧化层蚀刻剂[native oxide etch]、aq.pyridine：HF等)、HF为基础或产称的蒸汽或气体、电浆蚀刻等。该闸介电层40与该掺杂玻璃层60及/或65的蚀刻率充分地大于该半导体层30(例如，硅)与该闸金属层50的蚀刻率的蚀刻剂可被选取以大体上完整移除该掺杂的玻璃(在一想要的及/或预定的量)而不移除该半导体层30与闸金属层50。
在蚀刻以及一选择的清洁步骤之后，在图7中绘示，一金属层(例如，包含金属层80-86)形成以个别与每一暴露的源极/汲极部位32-33与36-37与每一闸极50-55(未图示的上表面接触。较佳地，金属层80-86包含印刷一金属油墨至暴露的源极/汲极部位32-33与36-37、闸极50-55的暴露的表面以及该第一介电层60与(选择地)第二介电层65。较佳地，该金属层与该暴露的闸极的上表面以及该半导体岛的暴露的部分接触。该金属层80-86最好包含铝、银、金、铜、钯或铂。该金属层80-86亦可通过电的或非电的沉积而形成于一印刷的金属/导电种子层上(请见美国临时申请案第60/959,977号，申请日期为2007年7月17日，且标题为“Printing of Contact and LocalInterconnect Metal”[代理人案号为IDR1051])。
在一较佳实施例中，如图7所示，一互连的金属层80-86被印刷至该暴露的源极/汲极接点上。另外，此互连的金属亦可接触该闸极金属(未图示)以形成一连接二极管的晶体管。该印刷的互连的金属用以在同一层中连接晶体管及/或通过一结构提供一低阻值(或浅的)接触区域。该互连的金属的阻值最好低于10 Ohm/square。借此，该电路可通过印刷一连接对应于这些开启通孔70-74中的接触区域的互连的金属而完成。对该闸极50的同样的技术与材料可被用以印刷该互连的金属(亦请见美国专利申请号第10/885,283号、第11/104,375号以及第11/243,460号[代理人案号分别为IDR0121、IDR03 12以及IDR0272]，申请日期别为2004年7月6日、2005年4月11日以及2005年10月3日)，但此关于印刷一硅层的较佳实施例大体上可实施于为了随后的金属硅化物而形成一种子层。
印刷及/或形成该互连的金属可包含印刷一适当的互连的金属前驱物(例如，如上所述的金属纳米粒子或有机金属化合物、硅化物前驱物油墨等)并且转变其至该互连的金属。二者择一地，供一种子层用的前驱物可如上所述被印刷至该接触区域上，并且该互连的金属(例如，Ag、Au、Cu、Pd、Pt等)可被电镀或非电镀敷至该种子层上。二者择一地，图案成型该互连的金属可包含镀敷或印刷该互连的金属前驱物并且局部地将其暴露至激光照射，致使该互连的金属前驱物改变其在暴露区域中的溶解特征。随后立即洗去不要的区域，该互连的金属前驱物大致上在一额外的硬化或退火处理步骤之后留在上面以形成该互连的金属。此较佳实施例可提供相对高分辨率互连的金属的图案成型好处，该互连的金属可不直接地由直接印刷方法而获得。
为了确保好的接触，该结构可进一步退火处理以在一伴随硅的接口，或在该互连的金属与该硅之间的该接触区域之整个膜厚度形成一硅化物。适合的硅化物形成金属包含，但不限于，A1、Ni、Pd、Pt、Mo、W、Ti、Co等。该互连的金属可从这些硅化物形成金属中选取。二者择一地，该互连的金属前驱物油墨可包含形成硅化物的添加物。例如，掺杂Ni有机金属化合物的银油墨以被发现可降低在一互连银与掺杂的硅源极/汲极接点的接触阻值。一分析亦揭露Ni在此油墨中隔离硅接口，可能造成硅化物的形成。
与这些源极/汲极接点的一源极/汲极接点或该闸极接点联通的导体亦耦合至或连续另一个导体。例如，在一固定二极管的晶体管中，一导体可能电性连通至一源极/汲极接点与该闸极。在一固定电容的晶体管中，一导体可能电性连通至两个源极/汲极接点。二者择一地，一薄介电层可能形成于一源极/汲极接点上方，并且电容式耦合至该在下面之源极/汲极接点之一导体可被形成。
在印刷该互连的金属之后，若该掺杂的介电层被移除，则一介电中间层(未指出)可被印刷以覆盖任何暴露的主动区(例如，该闸极与源极/汲极区域)，但通过在适当区域的孔洞离开。该介电中间层前驱物可包含一玻璃形成公式(例如，如[organo]-silicates或-siloxanes的旋转涂布玻璃公式)、一有机介电层(例如，聚亚酰膜、BCB等)、一氧化的硅前驱物(例如，如Si5O5H10的一氧化硅甲烷)或分子及/或纳米粒子为基础的硅公式(其可在印刷之后备氧化)。
在一观点中，本发明使用同时喷射两不同的介电掺杂物(例如，液相旋转涂布掺杂物在其中具有一互补的掺杂物样式。)。本发明亦可有利地使用如图8所绘示的″闸极数组″型结构允许相对松散的设计规则，并且使用现有油墨喷射能力(例如，一接近50μm的最小分辨率，以适当的校准幅度)。在文中描述的用以制造不同产品的技术是有用的，包含RFID标签(例如，互补且含掺杂的介电层被印刷处)与显示器装置(例如，只用一种掺杂的介电层印刷的平板显示器及/或电浆显示器)。
如下表所示，本发明方法具有下述有利改良。值得注意的是，最小减少至六个制程步骤伴随相关的清洁及/或预先制程步骤。
现有技术本发明
现有技术               本发明
1.N+Mask               Inkjet N+，P+dopants
2.N+Implant            --
3.Ash/Strip            --
4.P+Mask               --
5.P+Implant            --
6.Ash/Strip            --
7.Activate             Furnace Activate
8.ILD Deposition       --
本发明的用以制造一薄膜晶体管的一流程实施例包含下列步骤：
●沉积轻微掺杂的或未掺杂的硅甲烷以形成非结晶型Si薄膜岛
●(选择的)使非结晶型Si脱氢
●使轻微掺杂的或未掺杂的非结晶型Si结晶(例如，通过准分子激光或火炉处理)
●沉积，生成或其它方式形成闸极氧化物
●沉积闸极金属
●(选择的)蚀刻闸极金属的暴露的区域
●通过沉积掺杂的玻璃对源极与汲极区域印刷或其它方式图案成型
●活化及/或扩散掺杂物至源极与汲极区域之中(例如，通过热处理)
●开启接触孔洞
●印刷中间连接金属
●现有的退火处理
●(选择的)氢化
●(选择的)测试
一般而言，会以一层间介电层将印刷至半导体岛30上的介电膜60-65分离。如上比较所示，本发明可去除多种工具与多个制程步骤、减少缺点与周期时间(例如，制程的工程师时间及/或技师时间)，以及去除或减少库存。本发明实质地将八个操作浓缩为两个。
在一较佳实施例中，半导体岛或层印刷至基板上，该第一介电层印刷至少一部分至该半导体岛或层的一第一子集上，并且该第二介电层印刷至少一部分至该半导体岛或层的一第二子集上。此方法通常进一步包含对该介电层与该半导体岛或层进行充分地退火处理该第一掺杂物扩散进入这些半导体岛或层的该第一子集中，并且将该第二掺杂物扩散进入这些半导体岛或层的该第二子集中。此方法进一步包含在接触孔洞70中印刷一含硅及/或含金属的油墨，并且特别的，这些接触孔洞70通过移除该第一介电层与该第二介电层的部位而形成。在一较佳实施例中，将该半导体岛印刷至该基板上先于形成该晶体管闸及。在一较佳实施例中，该第一掺杂物包含一N型掺杂物，并且较佳地，该第一掺杂物包含磷。因此，该第二掺杂物通常包含硼。
本发明利用油墨喷射印刷的长处。在一较佳实施例中，两组油墨喷射头(每一组一或多个头)，通过N+-P+空间补偿(或在多个半导体岛30之间的最小空间组合)，用以同时处理，借此最小校准问题并减少用以制造操作的装置的工具数量。借此，在不同的较佳实施例中，该半导体油墨被印刷至一形成一系列半导体岛的该样版(例如，以x为列与y为行，其中x与y独立的至少2、3、4、8或更多的整数)，并且该第一介电层与该第二介电层可被印刷至该相邻的半导体岛的第一群与第二群(例如，块，列及/或行)的上或上方(请见图8)。如图8所示，″叠起的″N-N与P-P掺杂的介电条160-165允许一相对宽油墨喷射印刷长条。印刷掺杂的介电条160-165使复杂外型与湿的问题减到最小。有利地，在N+-P+空间168中的不同掺杂的介电层相互部分重叠，虽然通常非必须。在掺杂的介电条160-165处，金属绕线可被做于N+-P+空间168中。借此，一具有大至15μm的宽度的N+-P+空间168将不会在一些商业应用中严重地不利影响装置表现。
如图8所示，硅岛131a-b与135a-b其上或上方具有闸极(例如，150与155)。一或多个闸极150及/或155可电性耦合至于上面的信号线188及/或189。一接触孔洞(未图示)存在或形成于一闸极与信号线(例如，在闸极150与信号线189之间，或在闸极155或信号线188之间)之间之处，该接触孔洞通常不形成于对应的硅岛(例如，135a)上方。在一较佳实施例中，掺杂的介电条160包含一N型掺杂物，掺杂的介电条165包含一P型掺杂物，信号线188承载一第一电源(例如，Vdd或Vcc)，并且信号线189承载一第二电源(例如，地面或Vss)。
本方法的一观点包含对该介电层与该半导体岛或层充分地进行退火处理以将掺杂物扩散至这些半导体岛或层的一子集中。一较佳的装置包含多个第一半导体岛与多个第二半导体岛以及第一介电层与第二介电层，其中该第一掺杂物包含一N型掺杂物且该第二掺杂物包含一P型掺杂物。较佳地，该第一掺杂物包含磷，并且该第二掺杂物包含硼。
结论/总结
本发明有利地提供一在制造MOS或使用掺杂介电膜的薄膜集成电路中印刷源极/汲极(S/D)层的低成本方法，其具有可靠、商业接受的电性特征(例如，开启/关闭速度与比例、载子迁移率、Vt’s等)。印刷及/或照射轮廓分明的半导体结构(并且选择地，印刷及/或照射轮廓分明的导电结构)可提供与通过许多现有方法形成的结构相同的结果，但却比现有制程技术还要低成本与高生产能力(数小时至数天的级数，如对立至数周至数月)，并减少用以制造操作性装置的制程工具数量。
以上已对本发明的较佳实施例进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同的变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (18)

1.一种用以制造一金氧半导体晶体管的方法，其特征在于，包含下列步骤：
(a)在一介电功能性基板上形成多个半导体岛；
(b)在所述这些半导体岛的一第一子集上或上方印刷一第一介电层，并且在所述这些半导体岛的一第二子集上或上方印刷一第二介电层，所述第一介电层包含一第一掺杂物并且所述第二介电层包含一与所述第一掺杂物不同的第二掺杂物；以及
(c)充分地对所述这些介电层、所述这些半导体岛以及所述基板进行退火处理，以将所述第一掺杂物扩散进入所述这些半导体岛的所述第一子集中，并且将所述第二掺杂物扩散进入所述这些半导体岛的所述第二子集中。
2.如权利要求1所述的方法，其特征在于：形成所述多个半导体岛的步骤包含印刷一半导体油墨。
3.如权利要求2所述的方法，其特征在于：所述半导体油墨包含一重量百分比介于1至50间的硅甲烷以及一溶剂，所述硅甲烷可溶解在所述溶剂中。
4.如权利要求2所述的方法，其特征在于：所述半导体油墨被印刷成一样板，所述样板形成一系列的所述这些半导体岛，所述第一介电层被印刷至相邻的半导体岛的一第一群体上或上方，并且第二介电层被印刷至相邻的半导体岛的一第二群体上或上方。
5.如权利要求1所述的方法，其特征在于：进一步包含在所述多个半导体岛的至少一子集上或上方形成一闸介电层。
6.如权利要求5所述的方法，其特征在于：进一步包含在每一闸介电层上印刷一闸前驱物油墨，并且从所述闸前驱物处形成一闸极。
7.如权利要求1所述的方法，其特征在于：所述退火处理在一温度下实施一段充分的时间，以形成多个源极/汲极接点。
8.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：
在印刷所述第一介电层与所述第二介电层后，在所述第一介电层与所述第二介电层中形成多个接触孔洞；以及
暴露(i)至少部分所述闸极的一上表面，以及(ii)所述半导体岛在所述部分暴露的闸极的对立侧的部位。
9.如权利要求8所述的方法，其特征在于：进一步包含在所述第一介电层与所述第二介电层上印刷一金属油墨，并且所述闸极的所述暴露的表面与所述半导体岛从所述印刷的金属油墨形成一金属层。
10.一种用以制造一金氧半导体晶体管的方法，其特征在于，包含下列步骤：
(a)在一基板上或上方形成多个晶体管闸极。
(b)在所述这些晶体管闸极的一第一子集上或上方印刷一第一介电层，并且在所述这些晶体管闸极的一第二子集上或上方印刷一第二介电层，所述第一介电层包含一第一掺杂物，并且所述第二介电层包含一与所述第一掺杂物不同的第二掺杂物；
(c)在所述第一介电层与所述第二介电层中形成多个接触孔洞，并且暴露每一晶体管闸极的一上表面；以及
(d)充分地蚀刻所述第一介电层与所述第二介电层，以扩大所述这些接触孔洞。
11.如权利要求10所述的方法，其特征在于：形成所述这些接触孔洞的步骤包含移除所述第一介电层与所述第二介电层的一部分。
12.如权利要求10所述的方法，其特征在于：印刷所述第一介电层与所述第二介电层的步骤进一步包含形成所述这些接触孔洞。
13.一种电子装置，其特征在于，包含：
(a)一基板；
(b)多个第一半导体岛，所述这些第一半导体岛位于所述基板上，所述这些第一半导体岛包含一可扩散的第一掺杂物；
(c)多个第二半导体岛，所述这些第二半导体岛位于所述基板上，所述这些第二半导体岛包含一与所述可扩散的第一掺杂物不同的可扩散的第二掺杂物；
(d)多个第一介电膜，所述这些第一介电膜位于所述这些半导体岛的一第一子集上，所述这些第一介电膜包含所述可扩散的第一掺杂物；
(e)多个第二介电膜，所述这些第二介电膜位于所述这些半导体岛的一第二子集上，所述这些第二介电膜包含所述可扩散的第二掺杂物；以及
(f)一金属层，所述金属层与所述第一半导体岛以及所述第二半导体岛电性接触。
14.如权利要求13所述的电子装置，其特征在于：每一半导体岛皆包含一IVA族元素。
15.如权利要求14所述的电子装置，其特征在于：所述IVA族元素包含硅甲烷。
16.如权利要求13所述的电子装置，其特征在于：进一步包含一闸介电层，所述闸介电层位于每一第一半导体岛与每一第二半导体岛的至少一子集上或上方，并且一闸极位于所述闸介电层上。
17.如权利要求13所述的电子装置，其特征在于：所述这些第一介电膜与所述这些第二介电膜部分重叠。
18.如权利要求13所述的电子装置，其特征在于：进一步包含多个接触孔洞，所述这些接触孔洞位于所述这些第一介电膜与所述这些第二介电膜的至少一子集中，至少部分所述闸极的一上表面被暴露，并且每一半导体岛在所述部分暴露的闸极的对立侧的部位亦被暴露，其中所述金属层与所述暴露的闸极的所述上表面以及所述这些半导体岛的所述暴露的部位电性连接。
CN 200710142711 2006-08-15 2007-08-15 一种金氧半导体晶体管的制造方法及一种电子装置 Expired - Fee Related CN101136366B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US83812506P 2006-08-15 2006-08-15
US60/838,125 2006-08-15
US11/888,942 2007-08-03
US11/888,942 US7701011B2 (en) 2006-08-15 2007-08-03 Printed dopant layers
US11/888,949 US7767520B2 (en) 2006-08-15 2007-08-03 Printed dopant layers
US11/888,949 2007-08-03

Publications (2)

Publication Number Publication Date
CN101136366A true CN101136366A (zh) 2008-03-05
CN101136366B CN101136366B (zh) 2012-02-15

Family

ID=38739361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710142711 Expired - Fee Related CN101136366B (zh) 2006-08-15 2007-08-15 一种金氧半导体晶体管的制造方法及一种电子装置

Country Status (5)

Country Link
EP (1) EP1890322A3 (zh)
JP (1) JP5019320B2 (zh)
KR (2) KR100967586B1 (zh)
CN (1) CN101136366B (zh)
TW (1) TWI375280B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102971849A (zh) * 2009-05-28 2013-03-13 Kovio股份有限公司 在覆有扩散阻障层的基板上之半导体组件及其制作方法
CN102986049A (zh) * 2010-05-28 2013-03-20 康宁股份有限公司 使用光活性有机材料的强化晶体管及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533983A (ja) * 2007-07-17 2010-10-28 コヴィオ インコーポレイテッド シード印刷及びめっきによるコンタクト金属及び相互接続金属の印刷
JP5555469B2 (ja) * 2009-10-05 2014-07-23 東京応化工業株式会社 拡散剤組成物、および不純物拡散層の形成方法
JP5750727B2 (ja) * 2010-09-16 2015-07-22 国立研究開発法人産業技術総合研究所 ナノ結晶半導体材料及びその製造方法
JP5647881B2 (ja) * 2010-12-17 2015-01-07 スタンレー電気株式会社 酸化亜鉛系半導体の成長方法
JP5935255B2 (ja) * 2011-07-22 2016-06-15 日立化成株式会社 インクジェット用不純物拡散層形成組成物、不純物拡散層の製造方法、太陽電池素子の製造方法及び太陽電池の製造方法
JP2014045065A (ja) * 2012-08-27 2014-03-13 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
CN106537567B (zh) * 2014-07-16 2019-08-27 株式会社日本有机雷特显示器 晶体管、显示装置和电子设备
CN107293591B (zh) 2016-04-11 2020-03-31 华邦电子股份有限公司 印刷线路、薄膜晶体管及其制造方法
TWI601454B (zh) * 2016-04-11 2017-10-01 華邦電子股份有限公司 印刷線路、薄膜電晶體及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108082A (ja) * 1986-10-24 1988-05-12 Hitachi Chem Co Ltd 酸化ケイ素被膜形成用塗布液
JPH02224340A (ja) * 1989-02-27 1990-09-06 Seiko Epson Corp 薄膜トランジスタの製造方法
KR970003834B1 (en) * 1993-10-06 1997-03-22 Lg Semicon Co Ltd Manufacture for thin film transistor
US5770490A (en) * 1996-08-29 1998-06-23 International Business Machines Corporation Method for producing dual work function CMOS device
JPH11251259A (ja) * 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
US6479837B1 (en) * 1998-07-06 2002-11-12 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display unit
JP2000277738A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JP2003318119A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp シリコン膜およびその形成方法、ならびに、液晶表示装置、有機ｅｌ表示装置、電子機器および機器
EP1565934A1 (en) * 2002-11-29 2005-08-24 Advanced Micro Devices, Inc. Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
JP2004304022A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器
JP4409231B2 (ja) * 2003-08-29 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4498715B2 (ja) * 2003-09-26 2010-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101111995B1 (ko) * 2003-12-02 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 디스플레이 장치 및 액정 디스플레이장치, 그리고 그 제조방법
JP2005228792A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp ドープシリコン膜の形成方法及びデバイスの製造方法
JP2005260040A (ja) * 2004-02-12 2005-09-22 Sony Corp ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
JP2005251982A (ja) * 2004-03-04 2005-09-15 Seiko Epson Corp シリコン膜の形成方法、当該シリコン膜の形成方法を使用するデバイスの製造方法及び当該デバイスの製造方法を使用する電気光学機器の製造方法
JP4652718B2 (ja) * 2004-04-30 2011-03-16 ミクロ技研株式会社 液晶ディスプレイの製造方法
JP2006140335A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 相補型トランジスタ回路、電気光学装置、電子デバイス、及び相補型トランジスタの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102971849A (zh) * 2009-05-28 2013-03-13 Kovio股份有限公司 在覆有扩散阻障层的基板上之半导体组件及其制作方法
CN102971849B (zh) * 2009-05-28 2017-02-08 薄膜电子有限公司 在覆有扩散阻障层的基板上之半导体组件及其制作方法
CN102986049A (zh) * 2010-05-28 2013-03-20 康宁股份有限公司 使用光活性有机材料的强化晶体管及其制备方法
CN102986049B (zh) * 2010-05-28 2016-02-03 康宁股份有限公司 使用光活性有机材料的强化晶体管及其制备方法

Also Published As

Publication number Publication date
KR20100046116A (ko) 2010-05-06
TW200818337A (en) 2008-04-16
JP5019320B2 (ja) 2012-09-05
CN101136366B (zh) 2012-02-15
KR100967586B1 (ko) 2010-07-05
KR20080015749A (ko) 2008-02-20
TWI375280B (en) 2012-10-21
JP2008103686A (ja) 2008-05-01
EP1890322A2 (en) 2008-02-20
EP1890322A3 (en) 2012-02-15

Similar Documents

Publication Publication Date Title
CN101136366B (zh) 一种金氧半导体晶体管的制造方法及一种电子装置
KR100958129B1 (ko) 인쇄 비휘발성 메모리
DE60221649T2 (de) Verfahren zur hochtemperatur- kurzzeithärtung von materialen mit niedrieger dielektrizitätskonstante unter verwendung eines schnellen thermischen prozesses
CN101252150B (zh) 薄膜晶体管及制造方法以及包括其的有机发光显示设备
KR100964283B1 (ko) 레이저로 패터닝한 금속 게이트를 가지는 모스(ｍｏｓ)트랜지스터와 그 제조방법
US9045653B2 (en) Print processing for patterned conductor, semiconductor and dielectric materials
DE60034406T2 (de) Verfahren zur herstellung von einem dünnschichtfeldeffekttransistor
CN101821839A (zh) 轮廓经设计的薄膜器件和结构
KR20100045968A (ko) 씨드 인쇄 및 도금을 통한 컨택 메탈 및 배선 금속의 인쇄
KR20100126323A (ko) 실리콘 박막 트랜지스터, 시스템 및 그 제조 방법
US9196641B2 (en) Printed dopant layers
US20170200608A1 (en) Method for Modifying and Controlling the Threshold Voltage of Thin Film Transistors
CN101996870B (zh) 掺杂方法和制造半导体器件的方法
CN100562978C (zh) 印刷式自对准上闸极薄膜晶体管
TW200818509A (en) Printed, self-aligned, top-gate thin film transistor
JPH07211634A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FILM ELECTRONIC CO., LTD.

Free format text: FORMER OWNER: KOVIO INC.

Effective date: 20141208

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141208

Address after: Oslo

Patentee after: Film Electronic Co., Ltd.

Address before: Sonora square in California Sunnyvale City No. 1145

Patentee before: Kovio Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120215

Termination date: 20180815

CF01 Termination of patent right due to non-payment of annual fee