CN101127243A - 存储器控制器和存储器控制方法 - Google Patents

存储器控制器和存储器控制方法 Download PDF

Info

Publication number
CN101127243A
CN101127243A CNA2007101050811A CN200710105081A CN101127243A CN 101127243 A CN101127243 A CN 101127243A CN A2007101050811 A CNA2007101050811 A CN A2007101050811A CN 200710105081 A CN200710105081 A CN 200710105081A CN 101127243 A CN101127243 A CN 101127243A
Authority
CN
China
Prior art keywords
mistake
data
address wire
estimation
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101050811A
Other languages
English (en)
Other versions
CN101127243B (zh
Inventor
本田育史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101127243A publication Critical patent/CN101127243A/zh
Application granted granted Critical
Publication of CN101127243B publication Critical patent/CN101127243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Abstract

本发明涉及一种存储器控制器和存储器控制方法，用于控制系统中的存储器。在该系统中由多个存储器形成数据错误检查单元，其中每个存储器是具有独立地址线的双存储器。当系统中存在数据请求时，基于与该数据请求相关的数据的错误检查结果估测单元估测在该地址线上是否发生了错误。当估测到在该地址线上发生了错误时，控制单元产生与该数据请求相关的数据的错误数据，并控制存储器，使得通过将与该数据请求相关的数据转换为所产生的错误数据来禁能该双存储器的一条线。

Description

存储器控制器和存储器控制方法
技术领域
本发明涉及一种双存储器系统中的存储器控制技术。更具体地，本发明涉及一种存储器控制器和存储器控制方法。
背景技术
在数据处理装置中，传统技术公开了在数据处理装置中通过使用例如DIMM(双线存储器模组)等冗余存储器系统来提高数据处理装置的可靠性。
例如，在日本公开专利申请No.H7-160587中公开了一种技术，该技术通过在冗余存储器系统的初期诊断时管理地址单元中的故障信息，并且即使在冗余存储器的一条线上检测到等于或多于2比特的固定故障，也可以通过执行转换到另一条线来有效地利用其恢复能力，从而提高冗余存储器系统的可靠性。更具体地，当在初期诊断在一半冗余存储器检测到等于或多于2比特的固定故障时，通过以下手段提高冗余存储器系统的可靠性：仅指示相应存储器的地址无效或有效，输出相关地址的无效信号来使比较电路无效，并指示地址有效，以及指示在具有校验错误没有被检测到的地址的存储器中使用数据。。
然而，上述传统技术具有这样的问题，即不能实时处理故障信息并可能发生系统崩溃。
也就是说，上述传统技术是基于冗余存储器系统的初始诊断中的故障信息来提高冗余存储器系统的可靠性的技术。因此，该技术具有这样的问题，即不可能处理在激活系统时通知的故障信息。
上述传统技术不支持作为冗余存储器系统的DIMM的地址线上的错误，该系统。因此，当在地址线上发生错误时，该错误不能被识别，并且甚至很危险的使用错误地址上的数据。在通过多个DIMM(例如，两个DIMM)构造一个ECC(纠错编码)错误检查单元以避免这种危险的技术中，以一定可能性的偶然产生的ECC可能引起错误数据。当改变冗余存储器的线来恢复错误时，通过偶然产生的ECC而产生错误数据，使得很难确定选择哪条线，因此可能发生导致系统崩溃的问题。
发明内容
本发明的目的是至少部分解决传统技术的问题。
根据本发明的一个方案，提供一种存储器控制器，其控制系统中的存储器，在该系统中由多个存储器形成数据错误检查单元，其中每个存储器是具有独立地址线的双存储器。存储器控制器包括：估测单元，其在系统中存在数据请求时，基于与该数据请求相关的数据的错误检查结果来估测在地址线上是否发生了错误；以及控制单元，其在估测到地址线上发生了错误时，产生与该数据请求相关的数据的错误数据，并控制存储器，使得通过将与该请求相关的数据转换为所产生的错误数据来禁能双存储器的一条线。
根据本发明的另一方案，提供一种控制系统存储器的方法，在该系统中由多个存储器形成数据错误检查单元，其中每个存储器是具有独立地址线的双存储器。该方法包括如下步骤：估测步骤，在系统中有数据请求时，基于与该数据请求相关的数据的错误检查结果来估测在地址线上是否发生了错误；产生步骤，在估测地址线上发生错误时，产生与该数据请求相关的数据的错误数据；以及控制步骤，控制存储器，使得通过转换与该数据请求相关的数据以产生错误数据来禁能双存储器的一条线。
根据本发明的又一方案的计算机可读记录媒介在其中存储有用于控制系统存储器的计算机程序，在该系统中由多个存储器形成数据错误检查单元，其中每个存储器是具有独立地址线的双存储器。该计算机程序使得计算机执行如下处理：估测处理，在系统中有数据请求时，基于与该数据请求相关的数据的错误检查结果估测在地址线上是否发生了错误；产生处理，在估测地址线上发生了错误时，产生与该数据请求相关的数据的错误数据；以及控制处理，控制存储器，使得通过转换与该数据请求相关的数据以产生错误数据来禁能该双存储器的一条线。
结合附图，通过阅读下述本发明的当前优选实施例的详细描述，该发明的上述和其它目的、特点、优点以及技术和工业实用性将更容易理解。
附图说明
图1是说明根据本发明的第一实施例的存储器控制器的概要和特点的示意图；
图2是应用根据第一实施例的存储器控制器的系统的结构示意图；
图3是根据第一实施例的系统板和存储器控制器的框图；
图4是说明根据第一实施例的存储器控制器处理的流程图；
图5是根据本发明第二实施例的系统板和存储器控制器的框图；
图6是一个阈值表的实例；
图7是说明根据第二实施例的存储器控制器处理的流程图；
图8是根据本发明第三实施例的系统板和存储器控制器的框图；
图9是说明根据第三实施例的存储器控制器处理的流程图；
图10和图11是说明根据本发明的第四实施例的系统板的结构示意图。
具体实施方式
下面参照附图将详细说明本发明的实施例。
图1是说明根据本发明第一实施例的存储器控制器的概要和特点的示意图。
根据第一实施例的存储器控制器具有如下概要和特点，其概要是数据错误检查单元由多个存储器组成，其中每个存储器具有地址线和控制器，该控制器控制冗余存储器系统(镜像)的存储器，其特点是通过实时处理故障信息并且估测地址线上的错误能够防止计算机系统崩溃。
如图1所示，在应用根据第一实施例的存储器控制器(LDX#0到#3)的系统中，LDX#1与DIMM1连接，LDX#0与DIMM0连接，LDX#3与DIMM3连接，LDX#2与DIMM2连接，由此构成镜像；DIMM1和DIMM0构成数据单元；LDX#1与DIMM1连接，LDX#0与DIMM0连接，由此构成ECC检查单元，作为错误检查单元。
如图1中的(1)所示，当地址和数据请求从SB#0(系统板)上的CPU1输出时，如图1中的(2)所示，例如，部分请求数据从产生地址线错误的DIMM0输出到LDX#0，其余请求数据从DIMM1输出到LDX#1。
LDX#1与LDX#0交换它们各自具有的ECC信息(用于ECC检查的信息)以进行ECC检查，分别针对部分请求数据进行ECC检查，并且估测地址线是否发生错误，如图1中的(3)所示。更具体地，例如，LDX#0创建作为部分请求数据的相关ECC检查结果的校验子(诊断信息)，并且基于从校验子中得到的关于部分请求数据的错误情况(例如，多数请求数据产生无法纠正的错误的情况)估测在地址线上发生错误。当LDX#0估测地址线上发生错误时，LDX#1也估测地址线上发生错误。
如图1中的(4)所示，当估测地址线上发生错误时，LDX#1和LDX#0产生关于它们各自管理的部分请求数据的错误数据，并将部分请求数据转换为它们各自产生的错误数据。如图1中的(5)所示，LDX#1和LDX#0将转换的错误数据输出到FLN(比较电路)以控制不再使用DIMM1和DIMM0中的数据记录，DIMM1和DIMM0构成镜像的一条线。
如图1中的(6)所示，这时FLN对从构成镜像的另一条线的LDX#3和LDX#2输入的请求数据与从LDX#1和LDX#0输入的数据进行比较。因为从LDX#1和LDX#0输入的数据是错误数据，因此该数据不用作比较对象。如图1中的(7)所示，从LDX#3和LDX#2输入的请求数据被输出到最初请求数据的CPU1。
因此，根据第一实施例，能够这样处理故障信息，即在冗余存储器系统(镜像)中实时估测地址线的错误信息，并且如果错误数据是由于地址线上的错误导致，则在对冗余存储器系统(镜像)的FLN(比较电路)的数据进行比较之前，能够转换为产生的错误数据而不进行比较，从而通过估测地址线上的错误能够阻止系统崩溃，如上述提及的主要特点。
图2是应用根据第一实施例的存储器控制器的系统的结构示意图。图3是根据第一实施例的系统板和存储器控制器的框图。
如图2所示，应用根据第一实施例的存储器控制器的系统包括MMB(管理板)10、GDX(数据交叉开关)20、GAC(地址交叉开关)30、SB(系统板)40以及IOU(输入输出单元)50。
MMB10是控制装置，其执行对GDX 20、GAC 30、SB 40以及IOU50的各种控制。GDX 20是在SB 40和IOU 50之间传送数据的中继装置。GAC 30是控制从SB 40和IOU50输入的中继请求和请求响应的中继的中继装置。SB40是控制各种信息处理的板，并且多个DIMM、LDX、CPU等设置在该板中。IOU 50是包括从外部连接的外部设备的输入输出接口的板。
如图3所示，SB 40具有：被设置为构成镜像的与DIMM3连接的LDX#3和与DIMM2连接的LDX#2，以及与DIMM1连接的LDX#1和与DIMM0连接的LDX#0，并且SB 40还包括设置在其中的CPU和FLN。
DIMM是存储设备，其存储CPU进行各种处理所需的数据和程序。DIMM3和DIMM2、DIMM1和DIMM0分别构成数据单元。LDX是处理器，其基于从DIMM输入的各种信息来控制DIMM。CPU是处理器，其具有内部存储器以存储预定控制程序、规定各种处理过程的程序以及通过上述程序执行各种处理所需的数据。FLN是处理器，其具有分别比较从构成镜像的各LDX输入的数据以将数据输出到CPU的电路。
LDX#0至#3包括DIMM读数据保存单元、ECC检查电路、地址线故障估测电路、转换控制单元以及UE产生电路。
DIMM读数据保存单元临时保存从DIMM读取的部分请求数据。
ECC检查电路基于DIMM读取数据保存单元中保存的部分请求数据的相关ECC来检查错误，并将检查结果输出到地址线故障估测电路。LDX#3的ECC检查电路、LDX#2的ECC检查电路、LDX#1的ECC检查电路以及LDX#0的ECC检查电路中的ECC检查单元是分别构建的。包括ECC检查单元的ECC检查电路交换ECC信息(用于ECC检查的信息)，以基于ECC执行错误检查。
地址线故障估测电路基于从ECC检查电路接收到的部分请求数据的错误检查结果来估测在地址线上是否发生错误。更具体地，例如，LDX#0产生作为部分请求数据的相关ECC检查结果的校验子(诊断信息)，并且基于从校验子获得的部分请求数据的相关错误情况(例如，当多数请求数据引起不可纠正的错误时)估测在地址线上发生了错误。当估测到在地址线上发生了错误时，信号被输出到转换控制单元。当LDX#0估测在地址线上发生了错误时，LDX#1也估测在地址线上发生了错误。
转换控制单元是控制请求数据转换到错误数据的处理器。更具体地，当估测地址线上发生错误的信号被从地址线故障估测电路输入时，向UE产生电路输出信号以产生部分请求数据的相关错误数据，并转换到产生部分请求数据的错误数据。
UE(不可纠正错误)产生电路产生错误数据，该错误数据使关于请求数据的不可纠正错误进行转换。更具体地，基于从错误转换控制单元接收到的信号，从请求数据产生错误数据并将请求数据转换到错误数据。
LDX#1和LDX#0将转换的错误数据输出到FLN(比较电路)以控制不使用构成镜像一条线的DIMM1和DIMM0中的数据记录。从LDX#1和LDX#0分别输出的错误数据结合以生成关于请求数据的错误数据。
当FLN对从构成镜像的另一条线的LDX#3和LDX#2接收的数据和从LDX#1和LDX#0接收的数据进行比较时，因为从LDX#1和LDX#0接收的数据是错误数据，因此该数据不用作比较对象。从LDX#3和LDX#2接收到的请求数据输出到最初请求数据的地方(例如CPU)。
图4是说明根据第一实施例的存储器控制器处理的流程图。如图4所示，例如，当接收到从DIMM0读取的部分请求数据时(在步骤S401为“是”)，LDX#0将该数据暂时保存在DIMM读数据保持单元中。在步骤S402，LDX#0的ECC检查电路通过ECC对保存在DIMM读数据保存单元的部分请求数据进行错误检查，并将检查结果输出到地址线故障估测电路。ECC检查电路与构成ECC检查单元的另一ECC检查电路交换ECC信息(检查ECC的信息)，以通过ECC执行错误检查。
在步骤S403，基于从ECC检查电路输入的部分请求数据的相关错误检查结果，地址线故障估测电路估测在地址线上是否发生错误。更具体地，例如，创建作为部分请求数据的相关ECC检查结果的校验子(诊断信息)，并且基于从校验子获得的部分请求数据的相关错误情况(例如，当多数请求数据引起不可纠正的错误时)估测在地址线上发生了错误。
当估测在地址线上发生了错误时(步骤S403为“是”)，地址线故障估测电路将信号输出至转换控制单元。在步骤S404，转换控制单元控制部分请求数据转换到错误数据。更具体地，当估测在地址线上发生错误的信号被从地址线故障估测电路输入时，在UE产生电路中产生部分请求数据的相关错误数据，并输出用以转换到产生部分请求数据的错误数据的信号。另一方面，在地址线故障估测电路未估测到在地址线上发生错误时，地址线故障估测电路不向转换控制单元特别输出信号(步骤S403为否)。
在步骤S405，LDX#0将转换的错误数据输出到FLN(比较电路)以控制不使用构成镜像一条线的DIMM0中记录的数据，并且LDX#1也将转换的错误数据输出到FLN(比较电路)以控制不使用在DIMM1中记录的数据。
如上所述，根据第一实施例，当系统中有请求时，基于对请求数据执行的错误检查结果(例如，ECC检查结果)进行估测地址线(发送请求数据的地址的线)上是否发生错误。当估测到地址线上发生了错误时，产生请求数据的相关错误数据并将其转换为错误数据，从而控制不再使用冗余存储器一条线的数据。能够实时处理故障信息，例如估测冗余存储器系统(镜像)中地址线上发生错误的信息，并且如果错误数据是由于地址线上的错误导致，则能够在冗余存储器系统(镜像)中的比较电路比较之前转换到产生的错误数据，而不再进行比较。因而，估测地址线上的错误能够防止系统崩溃。
此外，根据第一实施例，基于对连接的存储器执行错误检查的结果，估测在地址线上是否发生错误。例如，一个存储器控制器控制一个DIMM的系统结构比一个存储器控制器控制两个DIMM的系统结构具有更高的性能。因而，估测地址线上发生错误能够阻止系统崩溃。
在第一实施例中，基于作为通过ECC检查电路的错误检查结果而获得的请求数据的错误情况(数据损坏程度)，来说明估测地址线上是否发生错误。然而，本发明并不限于第一实施例。在ECC检查电路中的请求数据的错误检查中可以获得不可纠正错误发生的次数，并且基于所获得的次数可以估测在地址线上是否发生错误。
图5是根据第二实施例的系统板和存储器控制器的框图。除了以下描述，根据第二实施例的SB和存储器控制器的结构与根据第一实施例的SB和存储器控制器的结构基本相同。
地址线故障估测电路包括计数器、解码器以及OPSR。计数器是对通过ECC检查电路的错误检查而检测出的不可纠正错误发生次数进行计数的装置。解码器输出计数值。
OSPR(操作寄存器)从MMB10接收设置，估测在地址线上发生错误，并且指定计数值以使转换控制单元将部分请求数据转换为错误数据。例如，如图6所示，OSPR有一个表格，该表格用于存储对应于不可纠正错误发生次数的数据转换是否进行以估测在地址线上发生错误。
地址线故障估测电路确定从解码器输出的计数值是否超过OPSR指定的上限次数。由此，在计数值超过上限次数时，地址线故障估测电路向转换控制单元输出信号以将请求数据转换为错误数据。基于来自MMB10的设置改变可以适合地改变上限次数。
当转换控制单元从地址线故障估测电路接收到信号时，该转换控制单元控制请求数据转换为错误数据。更具体地，转换控制单元向UE产生电路输出信号以产生部分请求数据的相关错误数据，并且转换到产生部分请求数据的错误数据。
OPSR具有的表格(见图6)仅仅是一个实例。可以产生结构适当地改变的表格，而并不限于OPSR具有的表格。基于错误发生的次数是否超过上限次数的确定结果，而不限于控制部分请求数据转换为错误数据的情况，例如，在计数错误连续发生的次数时，并且错误连续发生的次数超过预定的上限次数时，地址线故障估测电路估测地址线上发生了错误，并且可以使转换控制单元控制部分请求数据转换为错误数据。
图7是说明根据第二实施例的存储器控制器处理的流程图。步骤S701、S702以及S705的处理与图4所示的第一实施例中描述的步骤S401、S402以及S405的处理相同。因而，仅对步骤S703和S704的处理说明如下。
如图7所示，在步骤S703，地址线故障估测电路基于从ECC检查电路输入的部分请求数据的相关错误检查结果来估测在地址线上是否发生错误。更具体地，确定从解码器输出的计数值是否超过由OPSR指定的上限次数。根据确定结果，当计数值超过上限次数时(在步骤S703为是)，地址线故障估测电路估测在地址线上发生了错误，并且输出信号至转换控制单元，以使请求数据转换到错误数据。另一方面，在计数值未超过上限次数时(在步骤S703为否)，该地址线故障估测电路不会向转换控制电路特别输出信号。
在步骤S704，当信号从地址线故障估测电路输入时，转换控制单元控制请求数据转换为错误数据。更具体地，产生部分请求数据的相关错误数据，并且转换控制单元输出信号至UE产生电路，以转换到产生部分请求数据的错误数据。
如上所述，根据第二实施例，当计算作为错误检查结果的不可纠正错误发生的次数时，并且当不可纠正错误发生的次数超过预定的上限次数时，估测到在地址线上发生了错误。因而，通过简单的结构能够估测在地址线上发生了错误并且能够防止系统崩溃。
此外，根据第二实施例，因为估测在地址线上发生错误的预定上限次数可以改变，例如，系统维护人员可以任意地设置上限次数，从而能够防止系统崩溃。
在第二实施例中，当估测到在地址线上发生了错误时，可以通过ECC再次执行错误检查。基于错误重新检查结果，当确定在地址线上未发生错误时，错误数据可以转换到请求数据，并且可以重新使用冗余存储器一条线的数据。在以下第三实施例中依次说明根据本发明第三实施例的存储器控制器的结构和处理，并且最后说明第三实施例的效果。
图8是根据本发明第三实施例的系统板和存储器控制器的框图。除了以下描述，根据第三实施例的SB和存储器控制器的结构与根据第二实施例的SB和存储器控制器的结构基本相同。
地址线故障估测电路包括计数器、解码器、OPSR以及返回计数器。
OPSR从MMB10接收到设置，估测在地址线上未发生错误，并且指定计数值，以使转换控制单元将错误数据转换为用以返回的部分原始请求数据。
当地址线故障估测电路估测到在地址线上发生了错误时，ECC检查电路通过ECC执行错误重新检查，计数未发生错误的次数并将其输出到解码器。
地址线故障估测电路确定从解码器输出的计数值是否超过OPSR指定上限次数。作为确定结果，当计数值超过上限次数时，地址线故障估测电路输出信号至转换控制单元，以使错误数据转换为用于返回的部分原始请求数据。通过从MMB10接收设置改变可以改变上限次数。
当转换控制单元从地址线故障估测电路接收到信号时，转换控制单元控制错误数据转换为用于返回的请求数据。更具体地，转换控制单元输出信号至UE产生电路，以使错误数据转换为部分原始请求数据。
通过地址线故障估测电路，判断错误发生的次数是否超过上限次数的确定结果不限于控制部分请求数据转换为错误数据的情况，例如，在计数未连续发生错误的次数时、并且未连续发生错误的次数超过预定的上限次数时，地址线故障估测电路估测地址线上未发生错误，并且可以使转换控制单元控制错误数据转换为部分请求数据。
图9是说明根据第三实施例的存储器控制器处理的流程图。以下说明在地址线故障电路估测到在地址线上发生错误并且请求数据转换为错误数据之后的处理。
如图9所示，当地址线故障估测电路估测到在地址线上发生错误时(在步骤S901为是)，在步骤S902，通过ECC再次执行错误检查，计算未发生错误的次数并将其输出到解码器。
在步骤S903，地址线故障估测电路确定从解码器输出的计数值是否超过OPSR指定的上限次数。作为确定结果，当计数值超过上限次数时(在步骤S903为是)，地址线故障估测电路输出信号至转换控制单元，以使错误数据转换为用于返回的部分原始请求数据。另一方面，当计数值未超过上限次数时(在步骤S903为否)，该地址线故障估测电路不会特别输出信号至转换控制单元。
在步骤S904，当信号从地址线故障估测电路输入时，转换控制单元控制错误数据转换为用于返回的请求数据。更具体地，转换控制单元输出信号至UE产生电路，以使错误数据转换为部分原始请求数据。
如上所述，根据第三实施例，当估测到在地址线上发生错误时，再次执行错误检查。并且基于再次执行的错误检查结果确定在地址线上未发生错误。当确定在地址线上未发生错误时，所产生的错误数据转换到与请求相关的数据，并且执行控制以重新使用冗余存储器一条线的数据。因此，估测地址线上的错误能够防止系统崩溃，以及例如在考虑到可能在地址线上产生错误、而在DIMM中部分单元产生故障而导致暂时的错误的情况下能够改善任何可能的单元故障，从而能够避免由于单个DIMM导致的可靠性下降。
此外，根据第三实施例，当计算作为再次执行的错误检查结果的未发生错误的次数时，并且当次数超过预定的上限次数时，确定到在地址线上未发生错误。因而，能够基于简单结构最大程度地避免由于单个DIMM导致的可靠性下降。
此外，根据第三实施例，确定在地址线上未发生错误的预定的上限次数可以改变。例如，系统维护人员可以任意设置上限次数，从而能够最大程度地避免由于单个DIMM导致的可靠性下降。
目前为止，说明了本发明的实施例，然而，本发明还可以基于除了上述的实施例之外的各种方案来实现。因而，对包括在本发明的实施例说明如下。
在上述实施例中，说明了与LDX连接的一个DIMM，然而，本发明并不限于单个DIMM的情况，多个DIMM也可以与LDX连接。
例如，如图10所示，两个DIMM，即DIMM1和DIMM0与LDX#01连接，并且DIMM1和DIMM0构成一个数据单元。为了估测地址线上的错误，LDX#01为DIMM1和DIMM0分别设置有构成错误检查单元的ECC检查电路。
基于对多个连接的存储器执行的错误检查结果，估测在地址线上是否发生错误。例如，通过一个存储器控制器控制两个DIMM的系统结构能够估测在地址线上发生了错误，从而能够防止系统崩溃。
如图11所示，四个DIMM分别连接到LDX#0至3。例如，DIMM3和DIMM3’构成数据单元。LDX#1连接到DIMM3，并且LDX#0连接到DIMM3’，述LDX#1和LDX#0分别包括ECC检查电路，该ECC检查电路构成作为错误检查单元的ECC检查单元。与上述实施例类似，各个ECC检查电路交换各自的ECC信息(用于ECC检查的信息)以执行ECC检查。
基于关于多个连接的存储器的每一个存储器执行的错误检查结果，估测在地址线上是否发生错误。例如，通过一个存储器控制器控制四个DIMM的系统结构能够估测地址线上发生错误，同时将单个DIMM控制到最小，从而能够防止系统崩溃。
例如，图3所示的存储器控制器(LDX#0)的每个组件具有概念性功能，而并不一定具有图中所示的物理结构。即，分布和集成存储器控制器的具体方案不限于所述说明。例如，ECC检查电路和地址线故障估测电路可以被集成。基于各种负载或使用情况，可以将存储器控制器从功能上或物理上分布/集成在结构的任意单元中。
可以通过MMB10读取并且执行预先在预定存储器中存储的程序，实现在上述实施例描述的存储器控制器(LDX)中执行的各个处理功能(地址线故障估测处理功能，数据转换处理功能以及存储器数据返回确定处理功能)。
如上所述，根据本发明的一个方案，在系统中存在请求时(例如，数据的错误情况或者错误发生次数的情况)，基于请求数据的相关错误检查结果，当估测地址线(传输数据地址请求的线)上是否发生错误时、并且在估测到地址线上发生错误时，产生关于请求数据的错误数据，以将该数据转换为错误数据，从而控制不使用冗余存储器一条线的数据。能够实时处理故障信息，例如在冗余存储器系统(镜像)中地址线上发生错误的估测信息，以及如果由于地址线上的错误产生错误数据，则能够在冗余存储器系统(镜像)中的比较电路对数据进行比较之前转换到产生的错误数据而不进行比较。因而通过估测地址线上的错误能够防止系统崩溃。
此外，根据本发明的另一方案，基于针对多个连接存储器执行的错误检查结果，估测在地址线上是否发生错误。例如，通过一个存储器控制器控制两个DIMM的系统结构能够估测地址线上的错误，从而能够防止系统崩溃。
此外，根据本发明的又一方案，基于针对连接存储器执行的错误检查结果，估测在地址线上是否发生错误。例如，通过一个存储器控制器控制一个DIMM的系统结构比通过一个存储器控制器控制两个DIMM的系统结构具有更高的性能，从而通过估测地址线上的错误能够防止系统崩溃。
此外，根据本发明的又一方案，基于针对多个连接存储器分别执行的错误检查结果，估测在地址线上是否发生错误。例如，通过一个存储器控制器控制四个DIMM的系统结构能够估测地址线上的错误，同时将单个DIMM控制到最小，从而能够防止系统崩溃。
此外，根据本发明又一方案，当计算作为错误检查结果的不可纠正错误发生的次数时，并且当不可纠正错误发生的次数超过预定的上限次数时，估测到在地址线上发生错误。因而，通过简单的结构能够估测在地址线上发生错误并且能够防止系统崩溃。
此外，根据本发明又一方案，估测在地址线上发生错误的预定上限次数可以改变。例如，系统维护人员可以任意地设置上限次数，从而能够防止系统崩溃。
此外，根据本发明的又一方案，当估测到在地址线上发生错误时，再次执行错误检查，并且基于再次执行的错误检查结果确定在地址线上未发生错误。当确定在地址线上未发生错误时，所产生的错误数据转换到与请求相关的数据，以控制重新使用冗余存储器一条线的数据。因此，估测地址线上的错误能够防止系统崩溃，以及例如在考虑到可能在地址线上未产生错误、而在DIMM中部分单元产生故障而导致暂时的错误的情况下能够改善任何可能的单元故障，从而能够避免由于单个DIMM导致的可靠性下降。
此外，根据本发明的又一方案，当对作为再次执行的错误检查结果的未发生错误的次数进行计数时，并且当次数超过预定的上限次数时，确定到在地址线上未发生错误。因而，能够基于简单结构最大程度地避免由于单个DIMM导致的可靠性下降。
此外，根据本发明的又一方案，确定在地址线上未发生错误的预定的上限次数可以改变。例如，系统维护人员可以任意设置上限次数，从而能够最大程度地避免由于单个DIMM导致的可靠性下降。
虽然为了完整和清楚地公开本发明已针对具体实施例进行描述，但是所附权利要求书并不限于此，而应该被解释为包含本领域技术人员能够想到的、落入在此阐述的基本教导内的所有修改和替代结构。

Claims (20)

1.一种存储器控制器，其控制系统中的存储器，在该系统中由多个存储器形成数据错误检查单元，其中每个存储器是具有独立地址线的双存储器，该存储器控制器包括：
估测单元，其在系统中存在数据请求时，基于与该数据请求相关的数据的错误检查结果来估测在该地址线上是否发生了错误；以及
控制单元，其在估测到该地址线上发生了错误时，产生与该数据请求相关的数据的错误数据，并控制该存储器，使得通过将与该数据请求相关的数据转换为所产生的错误数据来禁能该双存储器的一条线。
2.如权利要求1所述的存储器控制器，其中该错误估测单元基于对多个连接存储器执行的错误检查结果估测在该地址线上是否发生了错误。
3.如权利要求1所述的存储器控制器，其中该错误估测单元基于对一个连接存储器执行的错误检查结果估测在该地址线上是否发生了错误。
4.如权利要求1所述的存储器控制器，其中该错误估测单元基于对多个连接存储器中的每一个存储器执行的错误检查结果估测在该地址线上是否发生了错误。
5.如权利要求1所述的存储器控制器，其中该错误估测单元对作为错误检查结果而获得的不可纠正错误的发生次数进行计数，并且当所述不可纠正错误的发生次数超过预定阈值时估测在该地址线上发生了错误。
6.如权利要求5所述的存储器控制器，还包括改变该预定阈值的改变单元。
7.如权利要求1所述的存储器控制器，还包括确定单元，该确定单元在估测到该地址线上发生了错误时再次执行错误检查，并且基于再次执行的该错误检查的结果确定在该地址线上是否发生了错误，其中
在确定该地址线上未发生错误时，该控制单元将所产生的错误数据转换为与该数据请求相关的数据，并且控制存储器以便使能该双存储器的所述一条线。
8.如权利要求7所述的存储器控制器，其中该确定单元对作为再次执行的该错误检查的结果而获得的未发生错误的次数进行计数，并且在该未发生错误的次数超过预定的阈值时确定在该地址线上未发生错误。
9.如权利要求8所述的存储器控制器，还包括改变该预定阈值的改变单元。
10.一种控制系统存储器的方法，在该系统中由多个存储器形成数据错误检查单元，其中每个存储器是具有独立地址线的双存储器，该方法包括如下步骤：
估测步骤，在系统中存在数据请求时，基于与该数据请求相关的数据的错误检查结果来估测在地址线上是否发生了错误；
产生步骤，在估测该地址线上发生了错误时，产生与该数据请求相关的数据的错误数据；以及
控制步骤，控制该存储器，使得通过将与该数据请求相关的数据转换为所产生的错误数据来禁能该双存储器的一条线。
11.如权利要求10所述的方法，其中该估测步骤包括基于对多个连接存储器执行的错误检查结果估测在该地址线上是否发生了错误。
12.如权利要求10所述的方法，其中该估测步骤包括基于对一个连接存储器执行的错误检查结果估测在该地址线上是否发生了错误。
13.如权利要求10所述的方法，其中该估测步骤包括基于对多个连接存储器中的每一个存储器执行的错误检查结果估测在该地址线上是否发生了错误。
14.如权利要求10所述的方法，其中该估测步骤包括如下步骤：
对作为该错误检查结果而获得的不可纠正错误的发生次数进行计数，以及
当所述不可纠正错误的发生次数超过预定阈值时，估测在该地址线上发生了错误。
15.如权利要求14所述的方法，还包括如下步骤：改变该预定阈值。
16.如权利要求10所述的方法，还包括确定步骤，该确定步骤包括如下步骤：
当估测到该地址线上发生了错误时，再次执行错误检查，并且
基于再次执行的该错误检查的结果确定在该地址线上是否发生了错误，其中
该控制步骤包括：
当确定在该地址线上未发生错误时，将所产生的错误数据转换为与该数据请求相关的数据，以及
控制该存储器，以便使能该双存储器的所述一条线。
17.如权利要求16所述的方法，其中该确定步骤包括如下步骤：
对作为再次执行的该错误检查结果而获得的未发生错误的次数进行计数，以及
当该未发生错误的次数超过预定的阈值时，确定在该地址线上未发生错误。
18.如权利要求17所述的方法，还包括如下步骤：改变该预定的阈值。
19.一种计算机可读记录媒介，在其中存储有用于控制系统存储器的计算机程序，在该系统中由多个存储器形成数据错误检查单元，其中每个存储器是具有独立地址线的双存储器，该计算机程序使得计算机执行如下处理：
估测处理，当系统中存在数据请求时，基于与该数据请求相关的数据的错误检查结果来估测在该地址线上是否发生了错误；
产生处理，当估测在该地址线上发生了错误时，产生与该数据请求相关的数据的错误数据；以及
控制处理，控制该存储器，使得通过将与该数据请求相关的数据转换为所产生的错误数据来禁能该双存储器的一条线。
20.如权利要求19所述的计算机可读记录媒介，其中该估测处理包括基于对一个连接存储器执行的错误检查结果估测在该地址线上是否发生了错误。
CN2007101050811A 2006-08-18 2007-05-22 存储器控制器和存储器控制方法 Active CN101127243B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006223489 2006-08-18
JP2006223489A JP4918824B2 (ja) 2006-08-18 2006-08-18 メモリコントローラおよびメモリ制御方法
JP2006-223489 2006-08-18

Publications (2)

Publication Number Publication Date
CN101127243A true CN101127243A (zh) 2008-02-20
CN101127243B CN101127243B (zh) 2012-05-02

Family

ID=38324123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101050811A Active CN101127243B (zh) 2006-08-18 2007-05-22 存储器控制器和存储器控制方法

Country Status (6)

Country Link
US (1) US8667372B2 (zh)
EP (1) EP1890239B1 (zh)
JP (1) JP4918824B2 (zh)
KR (1) KR100878550B1 (zh)
CN (1) CN101127243B (zh)
DE (1) DE602007011535D1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794258B (zh) * 2009-01-30 2012-08-29 索尼公司 接口装置、计算处理装置、接口生成装置以及电路生成装置
CN105373443A (zh) * 2014-08-19 2016-03-02 三星电子株式会社 具有存储器系统体系结构的数据系统和数据读取方法
CN108108262A (zh) * 2016-11-24 2018-06-01 罗伯特·博世有限公司 具有检查所选择的存储器访问的硬件检查单元的集成电路
US10824499B2 (en) 2014-08-19 2020-11-03 Samsung Electronics Co., Ltd. Memory system architectures using a separate system control path or channel for processing error information

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7562285B2 (en) 2006-01-11 2009-07-14 Rambus Inc. Unidirectional error code transfer for a bidirectional data link
US8352805B2 (en) 2006-05-18 2013-01-08 Rambus Inc. Memory error detection
JP4962381B2 (ja) * 2008-03-28 2012-06-27 富士通株式会社 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム
JP5293062B2 (ja) * 2008-10-03 2013-09-18 富士通株式会社 コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム
WO2011036727A1 (ja) 2009-09-25 2011-03-31 富士通株式会社 メモリシステム及びメモリシステムの制御方法
US9613715B2 (en) 2014-06-16 2017-04-04 Sandisk Technologies Llc Low-test memory stack for non-volatile storage
US9606882B2 (en) * 2014-07-17 2017-03-28 Sandisk Technologies Llc Methods and systems for die failure testing
US10002043B2 (en) * 2014-08-19 2018-06-19 Samsung Electronics Co., Ltd. Memory devices and modules
KR102214556B1 (ko) * 2014-08-19 2021-02-09 삼성전자주식회사 메모리 장치 및 모듈
US9594623B2 (en) * 2015-03-24 2017-03-14 Nxp Usa, Inc. System on chip and method of updating program code on a system on chip
US9916091B2 (en) 2015-07-13 2018-03-13 Samsung Electronics Co., Ltd. Memory system architecture
CN111819547A (zh) 2018-03-26 2020-10-23 拉姆伯斯公司 命令/地址通道错误检测

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55157043A (en) 1979-05-28 1980-12-06 Toshiba Corp Information processor
JPS6035695B2 (ja) * 1980-08-06 1985-08-16 富士通株式会社 メモリ試験方式
JPS57150197A (en) * 1981-03-11 1982-09-16 Nippon Telegr & Teleph Corp <Ntt> Storage circuit
JPS58127242A (ja) 1982-01-25 1983-07-29 Nec Corp 論理回路
JPS592294A (ja) * 1982-06-01 1984-01-07 Fujitsu Ltd メモリ装置の試験方式
JPH0620200B2 (ja) * 1982-10-08 1994-03-16 株式会社日立製作所 データ通信方式
JPS608962A (ja) 1983-06-29 1985-01-17 Fujitsu Ltd 記憶情報一時障害検出方式
NL8400392A (nl) * 1984-02-08 1985-09-02 Philips Nv Inrichting voor de functiebewaking van een geheugeninrichting.
US4774712A (en) * 1986-10-01 1988-09-27 International Business Machines Corporation Redundant storage device having address determined by parity of lower address bits
GB8815239D0 (en) * 1988-06-27 1988-08-03 Wisdom Systems Ltd Memory error protection system
US5058115A (en) * 1989-03-10 1991-10-15 International Business Machines Corp. Fault tolerant computer memory systems and components employing dual level error correction and detection with lock-up feature
JPH02238539A (ja) * 1989-03-13 1990-09-20 Hitachi Ltd メモリ制御方式
US5164944A (en) * 1990-06-08 1992-11-17 Unisys Corporation Method and apparatus for effecting multiple error correction in a computer memory
JPH05225089A (ja) * 1992-02-07 1993-09-03 Nec Eng Ltd データ転送装置
SE470544B (sv) * 1992-11-24 1994-07-25 Ellemtel Utvecklings Ab För en bitfelsövervakning i en väljarutrustning avsedd anordning
JPH07160587A (ja) * 1993-12-07 1995-06-23 Fujitsu Ltd 多重化メモリ装置
JP3436974B2 (ja) * 1994-06-27 2003-08-18 三菱電機株式会社 二重化メモリシステム
US5768294A (en) * 1995-12-11 1998-06-16 International Business Machines Corporation Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address
JPH09288619A (ja) * 1996-04-22 1997-11-04 Mitsubishi Electric Corp 主記憶装置
US6408195B1 (en) * 1996-07-04 2002-06-18 Seiko Instruments Inc. Semiconductor integrated circuit for communication and battery saving method for the same
US5905858A (en) * 1996-11-01 1999-05-18 Micron Electronics, Inc. System for method memory error handling
US5978953A (en) * 1996-12-19 1999-11-02 Compaq Computer Corporation error detection and correction
JP3199021B2 (ja) * 1998-03-19 2001-08-13 日本電気株式会社 半導体メモリ装置、該半導体メモリ装置の検査方法及び使用方法
US6842867B2 (en) * 2001-01-26 2005-01-11 Dell Products L.P. System and method for identifying memory modules having a failing or defective address
US6792567B2 (en) 2001-04-30 2004-09-14 Stmicroelectronics, Inc. System and method for correcting soft errors in random access memory devices
DE10255872B4 (de) * 2002-11-29 2004-09-30 Infineon Technologies Ag Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem
CN1532701B (zh) * 2003-03-20 2010-04-28 纬创资通股份有限公司 存储器不稳定仍维持系统稳定度的系统及存储器控制方法
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
JP2003337758A (ja) 2003-05-01 2003-11-28 Mitsubishi Electric Corp 二重化メモリシステム
JP2005056200A (ja) * 2003-08-05 2005-03-03 Hitachi Ltd データ管理方法、ディスク記憶装置およびディスク記憶システム
US7203890B1 (en) * 2004-06-16 2007-04-10 Azul Systems, Inc. Address error detection by merging a polynomial-based CRC code of address bits with two nibbles of data or data ECC bits
US20060077750A1 (en) * 2004-10-07 2006-04-13 Dell Products L.P. System and method for error detection in a redundant memory system
US7185246B2 (en) * 2004-12-15 2007-02-27 International Business Machines Corporation Monitoring of solid state memory devices in active memory system utilizing redundant devices
KR100877701B1 (ko) * 2006-11-23 2009-01-08 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리던던시 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794258B (zh) * 2009-01-30 2012-08-29 索尼公司 接口装置、计算处理装置、接口生成装置以及电路生成装置
CN105373443A (zh) * 2014-08-19 2016-03-02 三星电子株式会社 具有存储器系统体系结构的数据系统和数据读取方法
CN105373443B (zh) * 2014-08-19 2020-04-07 三星电子株式会社 具有存储器系统体系结构的数据系统和数据读取方法
US10824499B2 (en) 2014-08-19 2020-11-03 Samsung Electronics Co., Ltd. Memory system architectures using a separate system control path or channel for processing error information
CN108108262A (zh) * 2016-11-24 2018-06-01 罗伯特·博世有限公司 具有检查所选择的存储器访问的硬件检查单元的集成电路
CN108108262B (zh) * 2016-11-24 2023-10-24 罗伯特·博世有限公司 具有检查所选择的存储器访问的硬件检查单元的集成电路

Also Published As

Publication number Publication date
US20080046802A1 (en) 2008-02-21
KR100878550B1 (ko) 2009-01-14
JP2008046979A (ja) 2008-02-28
DE602007011535D1 (de) 2011-02-10
KR20080016435A (ko) 2008-02-21
CN101127243B (zh) 2012-05-02
EP1890239A1 (en) 2008-02-20
US8667372B2 (en) 2014-03-04
EP1890239B1 (en) 2010-12-29
JP4918824B2 (ja) 2012-04-18

Similar Documents

Publication Publication Date Title
CN101127243B (zh) 存储器控制器和存储器控制方法
EP0397476B1 (en) Error logging data storing system
JP4107083B2 (ja) 高可用ディスク制御装置とその障害処理方法及び高可用ディスクサブシステム
CN114064333A (zh) 一种内存故障处理方法和装置
KR100720913B1 (ko) 이중화 기억 장치 및 이중화 기억 장치의 제어 방법
JP2012113466A (ja) メモリコントローラ及び情報処理システム
JP2017507432A (ja) 複数のセンサを有する測定システム
CN110580235A (zh) 一种sas扩展器通信方法及装置
JP2008176477A (ja) 計算機システム
JP5418670B2 (ja) バス制御装置及びバス制御方法
US8264948B2 (en) Interconnection device
JP2007293678A (ja) 共用バス接続診断装置
JPH07321795A (ja) バッファアドレス管理方法
JP3127941B2 (ja) 二重化装置
JP4161266B2 (ja) 高速二重系制御装置
JP2637313B2 (ja) 伝送路２重化バス型伝送システム
KR0176085B1 (ko) 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법
JPS584427A (ja) 複数のシリアルバスル−プを有するマルチコンピユ−タシステム
JP2946541B2 (ja) 二重化制御システム
CN105740105B (zh) 一种嵌入式存储器的冗余结构
CN117827504A (zh) 一种故障处理方法及装置
JP5465164B2 (ja) 列車情報管理装置および多数決処理方法
JP2009026080A (ja) バスシステム及びバス障害対処方法
CN117221169A (zh) 一种车辆的mvb总线的故障诊断方法、设备及存储介质
JPH07306811A (ja) メモリ故障診断方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant