NL8400392A - Inrichting voor de functiebewaking van een geheugeninrichting. - Google Patents
Inrichting voor de functiebewaking van een geheugeninrichting. Download PDFInfo
- Publication number
- NL8400392A NL8400392A NL8400392A NL8400392A NL8400392A NL 8400392 A NL8400392 A NL 8400392A NL 8400392 A NL8400392 A NL 8400392A NL 8400392 A NL8400392 A NL 8400392A NL 8400392 A NL8400392 A NL 8400392A
- Authority
- NL
- Netherlands
- Prior art keywords
- sub
- parity
- memory
- bits
- data words
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1032—Simple parity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
Description
V? “ A
EHN 10.922 1 N.V. Philips' Gloeilanpenfahrieken te Eindhoven
Inrichting voor de functiébewaking van een geheugeninrichting.
De uitvinding heeft betrekking op een inrichting voor de functie-bewaking van een geheugeninrichting voor de opslag· van pariteitsbits-bevattende datawoorden. van elk m bits (m > 2).
Het is gebruikelijk au datawoorden te voorzien van één of ireer-5 dere pariteitsbits teneinde na de uitvoering van een bewerking cp het datawoord (lezen, schrijven, opslaan, etc.) te kunnen controleren of de bewerking correct is uitgevoerd en niet heeft geleid tot de introductie van een fout in het datawoord. Uit de volgende en soortgelijke gevallen blijkt dat deze wijze van controle niet waterdicht 10 is. Stel namelijk dat telkens nadat een woord in een register is ingeschreven de pariteit van het ingeschreven woord wordt gecontroleerd.
In het geval dat de inschrijving stokt zal telkens opnieuw de pariteit van het in het register staan gebleven datawoord worden bepaald en indien de pariteit daarvan juist was zal zulks onopgemerkt blijven.
15 In het geval van bijvoorbeeld adressering gevolgd door uitlezing van de geadresseerde gëheugenlocatie kan iets dergelijks optreden. Indien de adressering onjuist is dan zal de pariteit van een niet-bedoeld datawoord worden gecontroleerd en indien die pariteit juist is, onopgemerkt de pariteitsccntrole passeren.
2o De uitvinding beoogt een inrichting voor de fimctiebewaking van een geheugeninrichting te verschaffen waarmee pp eenvoudige wijze de schrijf-, geheugen- en adresseringsfunctie wordt bewaakt. De uitvinding van het in de aanhef vermelde type heeft daartoe het kenmerk, dat de inrichting cpdelingsmiddelen bevat voor het qpdelen van de 25 datawoorden in n (n > 2) sub-datawoorden, dat de geheugeninrichting n afzonderlijke sub-geheugeninrichtingen bevat welke elk zijn gekoppeld met de cpdelingsmiddelen voor het opslaan van een sub-tiatawoord in elk van de n sub-geheugeninrichtingen, dat de inrichting verder een pariteitsccntroleïnrichting bevat welke is aangesloten pp de sub-30 geheugeninrichtingen voor het controleren van de pariteit van de n tot elkaar behorende, één datawoord vormende, sub-datawoorden.
Chdat de sub-geheugeninrichtingen uit afzonderlijke schakelingen bestaan is de kans dat zij cp gelijke tijdstippen gelijk- 8400392 »V * PHN 10.922 2 waardige fouten maken verwaarloosbaar klein zodat in het algemeen vrijwel altijd een fout in de schrijf-, geheugen- of adresseringsfunctie is êên van schakelingen gedetecteerd zal warden.
Het is gunstig als de sub-datawoorden elk m/n bits bevatten 5 en dat elke geheugenlocatie van de sub-geheugeninrichtingen eveneens m/n bits kan bevatten.
Het is verder gunstig als de opdelingsmiddelen een register bevatten voorzien van m bitposities en dat het register n (groepen van) uitgangen bevatten voor elk m/n bits.
10 De uitvinding, een uitvoeringsvoorbeeld van de uitvinding en de voordelen van de uitvinding zullen aan de hand van de figuren nader toegelicht worden. Daarbij toont:
Figuur 1 een blokschema van een uitvoeringsvoorbeeld van de inrichting overeenkomstig de uitvinding; en 15 Figuur 2 een sub-geheugeninrichting voor toepassing in het uitvoeringsvoorbeeld van de inrichting volgens figuur 1.
Opdelingsmiddelen R in figuur 1 zijn voorzien van een ingang IN voor het toevoeren van datawoorden TM. De opdelingsmiddelen kunnen in het bijzonder bestaan uit een register dat evenveel bitposities 20 bevat als de datawoorden bits, bijvoorbeeld m (m > 2). De opdelingsmiddelen delen een datawoord DW op in een aantal van n sub-datawoorden SEW. Bij de verdere toelichting qp figuur 1 wordt er van uitgegaan dat een datawoord van m bits wordt opgedeeld in 3 sub-datawoorden van elk m/3 bits namelijk SCW^, SDW2 en SEW^. Het datawoord EW bevat 25 tevens een pariteitsbit EB dat in het in figuur 1 weergegeven voorbeeld de laatste bitpositie inneemt. Met het pariteitsbit kan vastgesteld worden of de pariteit van de (irH) databits correct is d.w.z. hetzij er een. even hetzij een oneven aantal "enen" of "nullen" in het m-bits datawoord - voorkomt.
30 De drie (in het algemeen n) sub-datawoorden worden via hun respectieve uitgangen 0^, 02 en 0^ op een tijdstip bepaald door schrijf-pulsen WP^, WP2 en WP^ in subregisters SR^, SR2 en SR^ overgencmen.
De subregisters SR^ (i=1, 2, 3) bevatten elk ten minste m/n (hier m/3) bitposities. De subregisters SR^ bestaan uit individueel, dus 35 onafhankelijk van elkaar gerealiseerde schakelingen en worden eveneens door onafhankelijk van elkaar opgewekte schrijfpulsen geactiveerd.
Uitgangen van subregisters SR^ zijn aangesloten qp een, overigens bekende, pariteitscontroleinrichting PC welke vaststelt of de 8400392 a ΡΗΝ 10.922 3 Λ Λ «ρ ^ opgewekte pariteit over dè mr1 databits (m/n uit SR^, m/n uit en (m/n) -1 uit SR^) overeerikcmt met de overgedragen pariteit (laatste bit in SR^). Aan een uitgang COT van de pariteitscontroleinrichting PC wordt een signaal afgegeven dat indiceert of de pariteit al dan niet g correct is.
Indien de register- of schri j ffunctie van één der subregisters SR^ faalt dan zal dit in de beschreven inrichting volgens de uitvinding tot een pariteitsfout leiden hetgeen inhoudt dat de register- en schrijffunctie door middel van de pariteit bewaakt wordt.
IQ In het algemeen bevat de inrichting volgens figuur 1 in de plaats van subregisters SRi welke elk één locatie bevatten suhrgeheugeninrichtingen It die zoals in figuur 2 is weergegeven n locaties bevatten. Het sub-datawoord SEfóL wordt daarbij op de door adresdecoder MA^ bepaalde geheugenlocatie ingeschreven. De adresdecoder 15 M2L bepaalt deze locatie aan de hand van de toegevoerde adresserings-informatie AP.
Indien de register-, schrijf- of adresseringsfunctie van één der subgeheugeninrichtingen ft faalt dan zal dit in de beschreven inrichting volgens de uitvinding tot een pariteitsfout leiden. Op die 20 wijze wordt de register-, schrijf- en adresseringsfunctie door middel van de pariteit bewaakt.
In het beschreven uitvoeringsvoorbeeld is er steeds van uitgegaan dat het datawoord in een gelijk aantal bits bevattende sub-datawoarden worden opgedeeld namelijk van elk m/n bits. Dit is geens-25 zins noodzakelijk: voor elke willekeurig andere opdeling kan de uitvinding eveneens worden toegepast. Het aantal bits dat per geheugen-locaties beschikbaar moet zijn in de subgeheugeninrichting dient, vanzelfsprekend, met de gekozen opdeling in overeenstemming te zijn.
Hierboven werd aangegeven dat elk subregister of elke 3fl subgeheugeninrichting met een afzonderlijk gegenereerde schrijf-puls geactiveerd diende te worden. Er kan evenwel met één schrijf-puls volstaan warden mits deze schrijfpuls afzonderlijk bewaakt wordt.
Die bewaking kan achterwege blijven als deze schrijfpuls verdubbeld (in het algemeen verneervoudigd) wordt. Zonder bezwaar overigens'kan het 35 opwekken van de schrijfpulsen voor een aantal subregisters of een aantal subgeheugeninrichtingen gecombineerd worden onder de voorwaarde dat er steeds ten minste twee onafhankelijke schrijfpulsen worden benut.
8400392
Claims (4)
1. Inrichting voor de functiebewaklng van een geheugeninrichting voor de opslag van pariteitsbitsbevattende datawoorden van elk m bits (m > 2), met het kenmerk, dat de inrichting qpdelingsmiddelen bevat voor het opdelen van de datawoorden in n (n >, 2) sub-datawoorden, dat g de geheugeninrichting n afzonderlijke sub-geheugeninrichtingen bevat welke zijn gekoppeld met de opdelingsmiddelen voor het opslaan van een sub-datawoord in elk van de n sub-geheugeninrichtingen, dat de inrichting verder een pariteitscontroleinrichting bevat welke is aangesloten op de sub-geheugeninrichtingen voor het controleren van de 10 pariteit van de n tot elkaar behorende, één datawoord vormende, sub-datawoorden.
2. Inrichting voor de functiebewaking van een geheugeninrichting volgens conclusie 1, met het kenmerk, dat de sub-datawoorden elk m/n bits bevatten en dat elke geheugenlocatie van de sub-geheugeninrich-15 tingen eveneens m/n bits kan bevatten.
3. Inrichting voor de functiebewaking van een geheugeninrichting volgens conclusie 2, met het kenmerk, dat de opdelingsmiddelen een register bevatten voorzien van m bitsposities en dat het register n uitgangen bevatten voor elk m/n bits.
4. Inrichting voor de functiebewaking van een geheugeninrichting volgens conclusie 1 of 2, met het kenmerk, dat m=12 en n=3. 25 30 35 8400392
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8400392A NL8400392A (nl) | 1984-02-08 | 1984-02-08 | Inrichting voor de functiebewaking van een geheugeninrichting. |
JP60019370A JPS60181855A (ja) | 1984-02-08 | 1985-02-05 | メモリ装置の機能監視装置 |
EP85200133A EP0155018A1 (en) | 1984-02-08 | 1985-02-07 | Arrangement of supervising the functions of a memory device |
CA000473764A CA1223077A (en) | 1984-02-08 | 1985-02-07 | Arrangement for supervising the functions of a memory device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8400392 | 1984-02-08 | ||
NL8400392A NL8400392A (nl) | 1984-02-08 | 1984-02-08 | Inrichting voor de functiebewaking van een geheugeninrichting. |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8400392A true NL8400392A (nl) | 1985-09-02 |
Family
ID=19843452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8400392A NL8400392A (nl) | 1984-02-08 | 1984-02-08 | Inrichting voor de functiebewaking van een geheugeninrichting. |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0155018A1 (nl) |
JP (1) | JPS60181855A (nl) |
CA (1) | CA1223077A (nl) |
NL (1) | NL8400392A (nl) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5325375A (en) * | 1991-06-28 | 1994-06-28 | Sun Microsystems, Inc. | Method and apparatus for non-atomic level parity protection for storing data in a random access memory |
JP4918824B2 (ja) * | 2006-08-18 | 2012-04-18 | 富士通株式会社 | メモリコントローラおよびメモリ制御方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1002271B (it) * | 1973-12-27 | 1976-05-20 | Honeywell Inf Systems | Perfezionamento ai dispositivi di controllo di parita nelle memorie a semiconduttori |
JPS58105500A (ja) * | 1981-11-23 | 1983-06-23 | スペリ・コ−ポレ−シヨン | メモリ駆動回路故障検出システム及び方法 |
-
1984
- 1984-02-08 NL NL8400392A patent/NL8400392A/nl not_active Application Discontinuation
-
1985
- 1985-02-05 JP JP60019370A patent/JPS60181855A/ja active Pending
- 1985-02-07 CA CA000473764A patent/CA1223077A/en not_active Expired
- 1985-02-07 EP EP85200133A patent/EP0155018A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPS60181855A (ja) | 1985-09-17 |
EP0155018A1 (en) | 1985-09-18 |
CA1223077A (en) | 1987-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796758A (en) | Self-checking content-addressable memory and method of operation for detecting multiple selected word lines | |
EP0463210B1 (en) | Method and apparatus for checking the address and contents of a memory array | |
EP0186719A1 (en) | Device for correcting errors in memories | |
US4819205A (en) | Memory system having memory elements independently defined as being on-line or off-line | |
US4562576A (en) | Data storage apparatus | |
US6141789A (en) | Technique for detecting memory part failures and single, double, and triple bit errors | |
US4528665A (en) | Gray code counter with error detector in a memory system | |
US5577004A (en) | Memory system and method | |
WO1997014109A2 (en) | Data error detection and correction for a shared sram | |
US7287204B2 (en) | Memory unit test | |
NL8400392A (nl) | Inrichting voor de functiebewaking van een geheugeninrichting. | |
US5128947A (en) | Self-checking memory cell array apparatus | |
SU930388A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1164791A1 (ru) | Запоминающее устройство с обнаружением ошибок | |
JPH02206099A (ja) | ダイナミツクram | |
SU890441A1 (ru) | Запоминающее устройство с коррекцией ошибок | |
SU1277215A1 (ru) | Запоминающее устройство с обнаружением ошибок | |
SU1624535A1 (ru) | Запоминающее устройство с контролем | |
SU1550588A2 (ru) | Устройство дл контрол посто нной пам ти | |
SU842977A1 (ru) | Запоминающее устройство с автономнымКОНТРОлЕМ | |
RU1837364C (ru) | Оперативное запоминающее устройство с коррекцией ошибок | |
SU1081669A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1374284A1 (ru) | Запоминающее устройство с самоконтролем | |
US20040057307A1 (en) | Self-test circuit and a method for testing a memory with the self-test circuit | |
SU1149316A1 (ru) | Запоминающее устройство |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |