JP5293062B2 - コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム - Google Patents

コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム Download PDF

Info

Publication number
JP5293062B2
JP5293062B2 JP2008258974A JP2008258974A JP5293062B2 JP 5293062 B2 JP5293062 B2 JP 5293062B2 JP 2008258974 A JP2008258974 A JP 2008258974A JP 2008258974 A JP2008258974 A JP 2008258974A JP 5293062 B2 JP5293062 B2 JP 5293062B2
Authority
JP
Japan
Prior art keywords
memory
diagnostic
program
diagnosis
memory diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008258974A
Other languages
English (en)
Other versions
JP2010092125A (ja
Inventor
武夫 菱沼
義憲 目崎
修 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008258974A priority Critical patent/JP5293062B2/ja
Priority to US12/510,426 priority patent/US8510611B2/en
Priority to EP09166742A priority patent/EP2172941B1/en
Priority to TW098125685A priority patent/TWI420312B/zh
Priority to CN200910170643.XA priority patent/CN101714112B/zh
Priority to KR1020090084969A priority patent/KR101025526B1/ko
Publication of JP2010092125A publication Critical patent/JP2010092125A/ja
Application granted granted Critical
Publication of JP5293062B2 publication Critical patent/JP5293062B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14Implementation of control logic, e.g. test mode decoders
    • G11C29/16Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079Root cause analysis, i.e. error or fault diagnosis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208Error catch memory

Description

この発明は、コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラムに関し、特に、複雑なメモリ診断プログラムであってもOS起動前に正常に実行することのできるコンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラムに関する。
従来より、コンピュータ装置では、内蔵された各デバイスの不良箇所を診断する種々の診断テストが行われている。このような診断テストを行うコンピュータ装置の一例として、特許文献1には、内蔵された各メモリにおけるメモリ機能が正常に機能するか否か(例えば、メモリに所定のデータが正常に読み書きできるか否か)を診断するメモリ診断テストを実行するものが開示されている。
このメモリ診断テストの一番簡単なものとして、コンピュータ装置のBIOS(Basic Input/Output System)の一部にメモリ診断プログラムを予め記憶しておき、該コンピュータ装置の起動時に、BIOSと同時に上記メモリ診断プログラムを動作させるものがある。
しかしながら、一般にBIOSは、容量が非常に小さく、この領域には、IPL(Initial Program Loader)などの他のプログラムも記憶されていることから、メモリ診断プログラムとして簡易なものしか記憶できない。このため、従来のコンピュータ装置では、複雑なメモリチェックを行うためのメモリ診断プログラムは、一般に、BIOSの動作後、OS(Operation System)を起動させた後に、OSによってRAM(Random Access Memory)等のメインメモリ上に展開され、実行されていた。
ところで、従来のコンピュータ装置では、メインメモリ内の全てのアドレスに不良がない場合に初めて、その正常動作が可能であった。しかし、近年では、先にメモリチェックを行い、メインメモリの不良領域を利用しないようにすることにより、メインメモリ内に多少の不良領域があっても、正常動作するコンピュータ装置が、新たなコンピュータ装置として望まれてきている。
特開平6−4413号公報
メインメモリ内に多少の不良領域があっても、コンピュータ装置を正常動作させるためには、OS起動前に、メインメモリ内の不良領域を検出しておく必要がある。
しかしながら、上記したBIOSに記憶されているメモリ診断プログラムによる診断では、OSを正常動作できる程度のメモリ診断ができない。
ここで、BIOS以外のROMなどの記憶手段に、従来、OSで処理していたような複雑なメモリ診断プログラムを記憶させておき、かつ、BIOSに、この複雑なメモリ診断プログラムをメインメモリ上の所定アドレスに展開させ、実行させるプログラムを記憶させておくことで、コンピュータ装置の起動時に複雑なメモリ診断プログラムを起動させることも考えられる。
しかしながら、この構成では、メモリ診断前のメインメモリにメモリ診断プログラムを展開して実行することになる。即ち、メモリ診断プログラムを展開するメインメモリの領域が不良領域か否かが不明である状態で、メモリ診断プログラムをメインメモリに展開することになり、メモリ診断プログラム自体が実行できない可能性がある。
開示の技術は、上述した従来技術による問題点を解消するためになされたものであり、複雑なメモリ診断プログラムであってもOS起動前にこれを正常に実行することのできるコンピュータ装置、メモリ診断方法、メモリ診断制御プログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するため、本願の開示するコンピュータ装置は、メインメモリの不良領域の特定を行う第1のメモリ診断手段と、再配置可能な第2のメモリ診断プログラムが記憶された記憶手段と、前記メインメモリのうち、前記第1のメモリ診断不良領域を除く領域に、前記記憶手段に記憶されている前記第2のメモリ診断プログラムを展開し、実行させる第2のメモリ診断手段と、を有する。
この態様によれば、まずは、メインメモリを利用しないもしくはメインメモリ上での占有の少ない第1のメモリ診断プログラムを実行して、メインメモリの簡易な診断を行い、この診断結果を利用して、メインメモリに展開が必要で詳細なメモリ診断が行える第2のメモリ診断プログラムの配置場所を特定できるようになるので、第2のメモリ診断プログラムがメインメモリの不良領域に展開されるという可能性が低くなり、第2のメモリ診断プログラムが実行できないという事態を極力回避することができるようになる。
以下に添付図面を参照して、本願の開示するコンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラムの好適な実施の形態を詳細に説明する。
まず、本実施例に係るコンピュータ装置の概要について説明する。本実施例に係るコンピュータ装置は、メインメモリを有するコンピュータ装置であって、第1のメモリ診断プログラムを実行することにより、前記メインメモリの不良領域の特定を行う第1のメモリ診断手段と、再配置可能な第2のメモリ診断プログラムが記憶された記憶手段と、前記メインメモリのうち、前記第1のメモリ診断手段により特定された不良領域を除く領域に、前記記憶手段に記憶されている前記第2のメモリ診断プログラムを展開し、実行する第2のメモリ診断手段と、を有するものである。
すなわち、本実施例に係るコンピュータ装置は、複数のメモリ診断プログラムを実行することにより、コンピュータ装置が有するDRAM(Dynamic Random Access Memory)等のメインメモリの診断を行う。
具体的には、コンピュータ装置内部のROM(Read Only Memory)などの記憶手段に、互いに異なる複数のメモリ診断プログラムが予め記憶されており、第1のメモリ診断手段は、この複数のメモリ診断プログラムのうち、第1のメモリ診断プログラムを実行することにより、メインメモリを診断する。
ここで、複数のメモリ診断プログラムは、それぞれ異なるメモリ機能の診断を行うものであり、そのメモリ機能の診断レベルに応じて、異なるプログラムサイズを有している。つまり、複数のメモリ診断プログラムのうち、より高度なメモリ機能の診断を行うものほど、そのプログラムサイズが大きくなっている。なお、第1のメモリ診断プログラムは、複数のメモリ診断プログラムのうち、メモリ機能の診断レベルの最も低く、そのプログラムサイズの最も小さいメモリ診断プログラムである。
本実施例に係る第1のメモリ診断手段は、第1のメモリ診断プログラムを、メインメモリ上に展開することなく実行する。これにより、第1のメモリ診断手段によって、メインメモリを使用することなく、最初に簡易なメモリ機能の診断が行われ、その後、第2のメインメモリ診断手段によって徐々に高度なメモリ機能の診断が行われることになる。したがって、メインメモリに不良領域が存在しているか否かが不明な段階で、メモリ診断プログラムをメインメモリ上に展開することを回避することができるので、メモリ診断プログラムが実行不能となる事態を回避することができる。
なお、メインメモリ上に展開したときの第1のメモリ診断プログラムのメインメモリ上における占有面積が比較的に小さい場合には、第1のメモリ診断手段が、第1のメインメモリ診断プログラムをメインメモリ上に展開するようにしても良い。
そして、第2のメモリ診断手段は、メインメモリのうち、第1のメモリ診断手段により特定された不良領域を除く領域に、ROM等の記憶手段に記憶されている第2のメモリ診断プログラムを展開し、実行する。言い換えると、第2のメモリ診断手段は、第1のメモリ診断手段により特定された不良領域を、メインメモリのうち、第2のメモリ診断プログラムを展開する領域から除外するのである。なお、不良領域とは、メインメモリの全領域のうち、読み書き機能などのメモリ機能が正常に機能しない領域を言う。また、第2のメモリ診断プログラムは、複数のメモリ診断プログラムのうち、第1のメモリ診断プログラムよりもメモリ機能の診断レベルが高く、そのプログラムサイズが大きいメモリ診断プログラムである。
このようにすることによって、本実施例に係るコンピュータ装置は、メインメモリのうち、不良領域に誤って第2のメモリ診断プログラムが展開され、第2のメモリ診断プログラムを正常に実行することができない事態を回避することができる。
そして、第2のメモリ診断手段は、不良領域を除く領域の一部に展開した第2のメモリ診断プログラムを実行することにより、再びメインメモリを診断する。次いで、第2のメモリ診断手段は、第2のメモリ診断プログラムによるメインメモリの診断結果に基づいて、メインメモリの全領域のうち、以前特定された不良領域を除く領域から新たに不良領域を特定する。さらに、第2のメモリ診断手段は、以前特定された不良領域、及び新たに特定された不良領域を、共に不良領域として、次に実行されるメモリ診断プログラム(すなわち、第3のメモリ診断プログラム以降のメモリ診断プログラム)を展開する展開対象領域から除外する。これらの処理は、ROM等の記憶手段に記憶されている全てのメモリ診断プログラムの実行が終了するまで、繰り返し実行される。このため、複数のメモリ診断プログラムのうち、第2のメモリ診断プログラム以降のメモリ診断プログラムは、メインメモリのうち、不良領域を除く正常な領域に、常に展開されることになる。したがって、メモリ診断プログラムを正常に実行することが可能となる。
このように、本実施例では、まずは、メインメモリを利用しないもしくはメインメモリ上での占有の少ない第1のメモリ診断プログラムを実行して、メインメモリの簡易な診断を行い、この診断結果を利用して、メインメモリに展開が必要で詳細なメモリ診断が行える第2のメモリ診断プログラムの配置場所を特定する。したがって、メインメモリのうち、メモリ機能の正常に機能しない不良領域に、第2のメモリ診断プログラム以降のメモリ診断プログラムが展開されるという可能性が低減し、第2のメモリ診断プログラム以降のメモリ診断プログラムが実行できないという事態を回避することができる。
次に、図1を参照して、本実施例に係るコンピュータ装置の構成について説明する。図1は、本実施例に係るコンピュータ装置1の構成を示す機能ブロック図であり、図2は、図1に示すDRAMの詳細を示す説明図である。
図1に示すように、コンピュータ装置1は、CPU(Central Processing Unit)10と、DRAM20と、ROM30と、表示コントローラ40と、それらを互いに接続するバス60と、を有する。
CPU10は、コンピュータ装置1の全体を制御する制御部である。具体的には、CPU10は、コンピュータ装置1の起動時に、後述するBIOS(Basic Input Output System)プログラム31をROM30から読み出して実行し、DRAM20等の各種デバイスに異常がないかを検査する。また、CPU10は、BIOSプログラム31の実行により、OS(Operating System)の起動や各種デバイスの制御を実行する。
DRAM20は、コンピュータ装置1のメインメモリ(主記憶装置)である。具体的には、DRAM20は、CPU10の実行対象となるプログラム(BIOSプログラム31を含む)が展開され、かかるプログラムによる各種データなどが一時的に格納されるワーキングメモリとして用いられる。また、DRAM20は、図2に示すように、CPU10の実行対象となるプログラムを展開するために、複数の領域(1)〜(20)に区分されているものとする。
ROM30は、記憶手段として機能するものであり、CPU10が実行する各種プログラムやデータを記憶している。ROM30に記憶されているプログラムには、BIOSプログラム31、複数のメモリ診断プログラム32等が含まれている。
BIOSプログラム31は、基本入出力プログラムのことである。具体的には、BIOSプログラム31は、コンピュータ装置1の電源投入時に起動して、OSやアプリケーションプログラムと、DRAM20や周辺機器(ディスプレイ、キーボード等)との間でのデータの入出力を制御する制御プログラムである。また、BIOSプログラム31は、DRAM20にデータが正常に読み書きできるか否か、メモリ保護機能、及びエラー訂正機能等の関連する機能が正常に動作するか否かなどを確認するメモリ診断処理を行う。なお、BIOSプログラム31がメモリ診断処理を行う具体的な構成については、別途詳細に説明する。
複数のメモリ診断プログラム32は、BIOSプログラム31がDRAM20のメモリ診断処理を行う際に実行するものであり、DRAM20の種々のメモリ機能が正常に機能するか否か(例えば、メモリに所定のデータが正常に読み書きできるか否か)を診断するためのプログラム群である。本実施例では、3つメモリ診断プログラム32a、32b、32cにより構成されている。これらメモリ診断プログラム32a、32b、32cは、それぞれ異なるメモリ機能の診断を行うものであり、そのメモリ機能の診断のレベルに応じてプログラムサイズを異にしている。例えば、本実施例では、3つのメモリ診断プログラム32a、32b、32cのメモリ機能の診断レベルは、この順番で高くなっており、そのプログラムサイズは、この順番で大きくなっている。また、メモリ診断プログラム32aは、複数のメモリ診断プログラムのうち、メモリ機能の診断レベルの最も低く、そのプログラムサイズの最も小さいメモリ診断プログラムである。
表示コントローラ40には、ディスプレイ50が接続されており、DRAM20のメモリ診断結果などの表示出力が表示コントローラ40から出力される。ディスプレイ50は、画像表示装置であって、表示コントローラ40からの表示出力を視認可能に表示する。
次に、図3を参照して、図1に示すBIOSプログラム31がDRAM20のメモリ診断処理を行う具体的な構成について詳細に説明する。図3は、図1に示すBIOSプログラム31の詳細を示す機能ブロック図である。なお、図3では、ROM30に記憶されたBIOSプログラム31がCPU10によって実行されることにより実現される機能を機能ブロックとして示している。
BIOSプログラム31は、メモリ診断部311と、メモリ品質評価表作成部312と、不良領域特定部313と、診断プログラム展開部314と、OS異常検知部315と、診断結果告知部316と、を機能部として有している。これら各機能部311〜316は、BIOSプログラム31の起動時(実行時)に実行状態となる。
このBIOSプログラム31は、前述したように、コンピュータ装置1の起動時に最初に実行される。したがって、OS起動前に、DRAM20のメモリ診断処理を実行することとなるので、OSが起動しない場合であっても、メモリ診断プログラムを正常に実行することが可能となる。
メモリ診断部311は、複数のメモリ診断プログラム32のうち、第1のメモリ診断プログラムであるメモリ診断プログラム32aを実行することにより、DRAM20を診断する。また、メモリ診断部311は、メモリ診断プログラム32aを、DRAM20上に展開することなく実行する。上述したように、メモリ診断プログラム32aは、複数のメモリ診断プログラムのうち、メモリ機能の診断レベルの最も低く、そのプログラムサイズの最も小さいメモリ診断プログラムである。ここでは、メモリ診断プログラム32aのプログラムサイズが、DRAM20上に展開する必要のない程度に小さく設定されている。これにより、DRAM20に不良領域が存在するか否かが不明である段階で、DRAM20にメモリ診断プログラムを展開することを回避することができる。
メモリ品質評価表作成部312は、メモリ診断部311による診断結果と、DRAM20のアドレス情報とを関連付けたメモリ品質評価表を作成する。なお、メモリ品質評価表については、後にメモリ診断処理の手順を説明する際に、別途詳細に説明する。
不良領域特定部313は、メモリ診断部311による診断結果に基づいて、DRAM20内の不良領域を特定する。具体的には、不良領域特定部313は、メモリ品質評価表作成部312により作成されたメモリ品質評価表を参照することによって、メモリ診断部311により異常であると診断されたDRAM20のアドレス情報を抽出し、この抽出したアドレス情報に従って、DRAM20内の不良領域を特定する。このとき、メモリ診断部311及び不良領域特定部313は、第1のメモリ診断プログラム32aを実行することにより、メインメモリであるDRAM20の不良領域の特定を行う第1のメモリ診断手段として機能する。
診断プログラム展開部314は、DRAM20の全領域(1)〜(20)のうち、不良領域特定部313により特定された不良領域を除く領域に、ROM30に記憶されている第2のメモリ診断プログラムであるメモリ診断プログラム32bを展開する。具体的には、診断プログラム展開部314は、メモリ品質評価表作成部312により作成されたメモリ品質評価表を参照することによって、メモリ診断部311により異常であると診断されたDRAM20のアドレス情報を抽出し、当該抽出したアドレス情報に対応する領域を、不良領域として、DRAM20のうち、メモリ診断プログラム32bを展開する領域(メモリ診断プログラム32bの展開対象領域)から除外する。言い換えると、診断プログラム展開部314は、DRAM20の全領域(1)〜(20)のうち、不良領域特定部313により特定された不良領域を除く領域の一部を、第2のメモリ診断プログラム32bの展開対象領域として設定する。
そして、メモリ診断部311は、診断プログラム展開部314により展開されたメモリ診断プログラム32bを実行することにより、DRAM20の全領域(1)〜(20)のうち、不良領域特定部313により特定された不良領域を除く領域を新たに診断する。このとき、診断プログラム展開部314及びメモリ診断部311は、DRAM20のうち、不良領域特定部313により特定された不良領域を除く領域に、ROM30に記憶されている第2のメモリ診断プログラム32bを展開し、実行する第2のメモリ診断手段として機能する。
次いで、不良領域特定部313は、メモリ診断部311による新たな診断結果に基づいて、DRAM20の全領域(1)〜(20)のうち、不良領域特定部313により以前特定された不良領域を除く領域から新たに不良領域を特定する。診断プログラム展開部314は、不良領域特定部313により以前特定された不良領域、及び新たに特定された不良領域を、共に不良領域として、メモリ診断部311によって次に実行されるメモリ診断プログラム32cを展開する展開対象領域から除外する。
これら各機能部311〜314の処理は、メモリ診断部311によって全てのメモリ診断プログラム32(32a〜32c)が実行されるまで、繰り返し実行される。このため、メモリ診断プログラム32は、DRAM20のうち、不良領域を除く正常な領域に、常に展開されることになる。したがって、メモリ診断プログラムを正常に実行することが可能となる。
OS異常検知部315は、OSの起動異常を検知する。OSの起動異常としては、例えば、コンピュータ装置1が停止しキーボードやマウスの入力を受け付けなくなる状態(いわゆる、ハングアップ)や、OS自体の処理が継続不可能になる状態(いわゆる、青画面、黒画面)等が含まれる。このOS異常検知部315は、例えば、正常時のコンピュータ装置1の起動時間を予め測定し、タイムアウト時間を決めてROM30内の所定領域に記憶しておき、OSがタイムアウト時を経過した後もなおハングアップ、青画面、黒画面の状態にある場合に、OSの起動異常を検知するようにしている。
診断結果告知部316は、OS異常検知部315がOSの起動異常を検知した場合に、メモリ診断部311によるDRAM20のメモリ診断結果を告知する診断結果告知手段として、メモリ診断部311によるDRAM20のメモリ診断結果を表示コントローラ40へ表示出力する。このとき、診断結果告知部316は、メモリ品質評価表作成部312により作成されたメモリ品質評価表を、メモリ診断部311によるDRAM20のメモリ診断結果として表示出力するようにしている。
次に、図4−1〜図4−3を参照して、図1に示すBIOSプログラム31がDRAM20のメモリ診断処理を行う処理手順について具体的に説明する。図4−1〜図4−3は、図1に示すBIOSプログラム31がDRAM20のメモリ診断処理を行う処理手順を示す説明図である。また、図4−1、図4−2では、メモリ診断プログラム32a、32bを実行した後にメモリ品質評価表作成部312により作成されたメモリ品質評価表を上方にそれぞれ示し、診断プログラム展開部314により設定された、次のメモリ診断プログラム32b、32cの展開対象領域を下方にそれぞれ示している。また、図4−3では、メモリ診断プログラム32cを実行した後にメモリ品質評価表作成部312により作成されたメモリ品質評価表を上方に示し、DRAM20の最終的なメモリ診断結果を下方に示している。
まず、図4−1の上方に示すように、メモリ診断部311によってメモリ診断プログラム32aが実行されると、メモリ品質評価表作成部312によって、メモリ診断部311による診断結果と、DRAM20のアドレス情報とを関連付けたメモリ品質評価表が作成される。このとき、メモリ診断プログラム32aは、DRAM20上に展開されることなくメモリ診断部311によって実行される。メモリ品質評価表作成部312により作成されたメモリ品質評価表では、DRAM20の全領域のうち、メモリ診断部311によって正常であると診断された領域のアドレスに、DRAM20のメモリ診断結果として「1」が設定され、メモリ診断部311によって異常であると診断された領域のアドレスに、DRAM20のメモリ診断結果として「0」が設定される。図4−1では、メモリ診断結果「0」の設定された領域(3)及び領域(19)が異常であると診断されている。
続いて、図4−1の下方に示すように、不良領域特定部313によって、図4−1の上方に示すメモリ品質評価表が参照され、DRAM20内の不良領域が特定される。図4−1では、DRAM20の全領域(1)〜(20)のうち、異常であると診断された領域(3)及び(19)が、不良領域として特定される。
続いて、図4−1の下方に示すように、診断プログラム展開部314によって、DRAM20の全領域うち、不良領域特定部313により特定された不良領域を除く領域の一部が、メモリ診断部311によって次に実行されるメモリ診断プログラム32bを展開する展開対象領域として設定される。図4−1では、DRAM20の全領域(1)〜(20)のうち、不良領域(3)及び(19)を除く領域の一部が、次のメモリ診断プログラム32bの展開対象領域として設定されている。
続いて、メモリ診断部311によってメモリ診断プログラム32bが実行されると、DRAM20の全領域(1)〜(20)のうち、不良領域(3)及び(19)を除く領域が新たに診断される。
続いて、図4−2の上方に示すように、メモリ品質評価表作成部312によって、メモリ診断部311による新たな診断結果を用いてメモリ品質評価表が更新される。すなわち、このメモリ品質評価表では、DRAM20の全領域のうち、メモリ診断部311によって正常であると新たに診断された領域のアドレスに、メモリ診断結果として「2」が新たに設定され、メモリ診断部311によって異常であると診断された領域のアドレスに、メモリ診断結果として「1」の設定が維持される。図4−2では、メモリ診断結果「1」の設定された領域(5)及び(20)が異常であると新たに診断されている。
続いて、図4−2の下方に示すように、不良領域特定部313によって、図4−2の上方に示すメモリ品質評価表が参照され、DRAM20の全領域(1)〜(20)のうち、不良領域(3)及び(19)を除く領域から新たな不良領域が特定される。図4−2では、DRAM20の全領域(1)〜(20)のうち、不良領域(3)及び(19)を除く領域から、新たに異常であると診断された領域(5)及び(20)が、不良領域として新たに特定される。
続いて、図4−2の下方に示すように、診断プログラム展開部314によって、DRAM20の全領域うち、不良領域特定部313により特定された不良領域を除く領域の一部が、メモリ診断部311によって次に実行されるメモリ診断プログラム32cを展開する展開対象領域として新たに設定される。図4−2では、DRAM20の全領域(1)〜(20)のうち、不良領域(3)、(5)、(19)、及び(20)を除く領域の一部が、メモリ診断プログラム32cの展開対象領域として新たに設定されている。
続いて、メモリ診断部311によってメモリ診断プログラム32cが実行されると、DRAM20の全領域(1)〜(20)のうち、不良領域(3)、(5)、(19)、及び(20)を除く領域が新たに診断される。
続いて、図4−3の上方に示すように、メモリ品質評価表作成部312によって、メモリ診断部311による新たな診断結果を用いてメモリ品質評価表が更新される。すなわち、このメモリ品質評価表では、DRAM20の全領域のうち、メモリ診断部311によって正常であると新たに診断された領域のアドレスに、メモリ診断結果として「3」が新たに設定され、メモリ診断部311によって異常であると診断された領域のアドレスに、メモリ診断結果として「2」の設定が維持される。図4−3では、メモリ診断結果「2」の設定された領域(4)が異常であると新たに診断されている。
以上のような処理を行うことにより、図4−3の下方に示すように、BIOSプログラム31により実行されるメモリ診断処理による最終的なメモリ診断結果が得られる。
次に、図5を参照して、図1に示すコンピュータ装置1のメモリ診断処理について説明する。図5は、図1に示すコンピュータ装置1のメモリ診断処理を示すフローチャートである。なお、図5に示すメモリ診断処理は、コンピュータ装置1の電源が投入された後、CPU10が、BIOSプログラム31をROM30から読み出して実行することにより、実行される処理である。
図5に示すように、まず、BIOSプログラム31のメモリ診断部311は、複数のメモリ診断プログラム32のうち、1のメモリ診断プログラム32aを実行し(ステップS10)、DRAM20の全領域を、1つの領域ごとに診断する(ステップS11)。このとき、メモリ診断部311は、メモリ診断プログラム32aを、DRAM20上に展開することなく実行する。そして、メモリ診断部311は、メモリ診断結果と、DRAM20のアドレス情報とを関連付けてDRAM20の各領域に記憶する(ステップS12)。
続いて、メモリ診断部311は、DRAM20の全領域に、未診断の領域が有るか否かを判定する(ステップS13)。この判定は、DRAM20の各領域のアドレス情報に、メモリ診断結果が関連付けられているか否かを判定することにより行われる。そして、DRAM20の全領域に、未診断の領域が有ると判定すると(ステップS13:Yes)、メモリ診断部311は、DRAM20の全領域に、未診断の領域が無くなるまで、ステップS11〜ステップS13の処理を繰り返す。
一方、DRAM20の全領域に、未診断の領域が無いと判定すると(ステップS13:No)、メモリ診断部311は、メモリ品質評価表作成部312にメモリ品質評価表を作成するよう要求する。この要求を受け付けると、メモリ品質評価表作成部312は、メモリ診断部311によるメモリ診断結果と、DRAM20のアドレス情報とを関連付けたメモリ品質評価表を作成し(ステップS14)、作成したメモリ品質評価表を不良領域特定部313へ送信する。
そして、不良領域特定部313は、受信したメモリ品質評価表を参照することによって、メモリ診断部311により異常であると診断されたDRAM20のアドレス情報を抽出し、この抽出したアドレス情報に従って、DRAM20内の不良領域を特定する(ステップS15)。
そして、診断プログラム展開部314は、DRAM20の全領域のうち、ステップS15にて不良領域特定部313により特定された不良領域以外の領域の一部を、展開対象領域として設定し(ステップS16)、その展開対象領域に次のメモリ診断プログラム32bを展開する(ステップS17)。
続いて、メモリ診断部311は、展開されたメモリ診断プログラム32bを実行することにより、DRAM20の全領域のうち、不良領域以外の領域を、1つの領域ごとに診断する(ステップS18)。そして、メモリ診断部311は、メモリ診断結果と、DRAM20のアドレス情報とを関連付けてDRAM20の各領域に記憶する(ステップS19)。
そして、メモリ診断部311は、DRAM20の全領域のうち、不良領域以外の領域に、未診断の領域があるか否かを判定する(ステップS20)。そして、DRAM20の全領域に、未診断の領域が有ると判定すると(ステップS20:Yes)、メモリ診断部311は、DRAM20の全領域のうち、不良領域以外の領域に、未診断の領域が無くなるまで、ステップS18〜ステップS20の処理を繰り返す。
一方、DRAM20の全領域のうち、不良領域以外の領域に、未診断の領域が無いと判定すると(ステップS20:No)、メモリ診断部311は、メモリ品質評価表作成部312にメモリ品質評価表を更新するよう要求する。この要求を受け付けると、メモリ品質評価表作成部312は、メモリ品質評価表を更新する(ステップS21)。
その後、メモリ診断部311は、全てのメモリ診断プログラム32a〜32cを実行したか否かを判定する(ステップS22)。そして、全てのメモリ診断プログラム31a〜31cを実行していないと判定すると(ステップS22:No)、処理をステップS15に戻す。そして、全てのメモリ診断プログラム31a〜31cを実行し終えるまで、ステップS15〜ステップS22の処理が繰り返される。
一方、全てのメモリ診断プログラム31a〜31cを実行したと判定すると(ステップS22:Yes)、メモリ診断部311は、処理をステップS23へ移す。
ステップS23において、OS異常検知部315は、OSの起動異常が有るか否かを検知する。この検知の結果、OSの起動異常を検知すると(ステップS23:Yes)、OS異常検知部315は、その検知信号を診断結果告知部316へ送信する。OS異常検知部315からの検知信号を受信すると、診断結果告知部316は、ステップS21においてメモリ品質評価表作成部312によって更新されたメモリ品質評価表を、DRAM20のメモリ診断結果として、表示コントローラ40へ表示出力する。その後、メモリ品質評価表は、ディスプレイ50に表示され(ステップS24)、メモリ診断処理が終了する。一方、OSの起動異常がないと検知すると(ステップS23:No)、OS異常検知部315は、メモリ診断処理を終了する。
上述してきたように、本実施例では、メモリ診断部311は、第1のメモリ診断プログラムであるメモリ診断プログラム32aを実行することにより、DRAM20を診断し、不良領域特定部313は、メモリ診断部311による診断結果に基づいて、DRAM20内の不良領域を特定し、これらメモリ診断部311及び不良領域特定部313は、第1のメモリ診断手段として機能する。また、診断プログラム展開部314は、DRAM20のうち、不良領域を除く領域の一部に、メモリ診断部311により次に実行されるメモリ診断プログラム32bを展開し、メモリ診断部311は、診断プログラム展開部314により展開されたメモリ診断プログラム32bを実行することにより、DRAM20のうち、不良領域特定部313により特定された不良領域を除く領域を新たに診断し、これら診断プログラム展開部314及びメモリ診断部311は、第2のメモリ診断手段として機能する。したがって、メインメモリのうち、メモリ機能の正常に機能しない不良領域に、メモリ診断プログラムを展開することを回避して、メモリ診断プログラムの正常な実行が不能になるという事態を回避することができる。
また、メモリ診断部311は、第1のメモリ診断手段として機能することで、メモリ診断プログラム32aを、DRAM20上に展開することなく実行する。したがって、メインメモリに不良領域が存在しているか否かが不明な段階で、メモリ診断プログラムをメインメモリ上に展開することを回避することができるので、メモリ診断プログラムが実行不能となる事態をより確実に回避することができる。
また、メモリ品質評価表作成部312は、メモリ診断部311による診断結果と、DRAM20のアドレス情報とを関連付けたメモリ品質評価表を作成することとしたので、DRAM20の全領域のうち、不良領域と不良領域以外の領域との区別を容易化することができ、メモリ診断処理を高効率化することができる。
また、不良領域特定部313は、第2のメモリ診断手段として機能することで、メモリ診断部311により異常であると診断されたDRAM20のアドレス情報を抽出し、当該抽出したアドレス情報に対応する領域を、不良領域として、DRAM20のうち、第2のメモリ診断プログラム32bを展開する領域から除外することとした。したがって、DRAM20の全領域のうち、不良領域と不良領域以外の領域との区別を容易化することによって、不良領域の特定を容易化することができ、メモリ診断処理を高効率化することができる。
また、OS異常検知部315は、OSの起動異常を検知し、診断結果告知部316は、OS異常検知部315がOSの起動異常を検知した場合に、メモリ診断部311による診断結果を告知することとしたので、ユーザは、メモリ診断部311による診断結果を確認することで、DRAM20内の不良領域を即座に知ることができ、その不良領域を交換する等の適切な対処をとることができる。
また、各機能部311〜316は、電源の投入時に起動して、DRAM20に対するデータの入出力を制御するBIOSプログラム31内に組み込まれており、当該BIOSプログラム31の起動時に実行状態となることとしたので、OS起動前に、DRAM20のメモリ診断処理を実行することができ、OSが起動しない場合であっても、メモリ診断プログラムを正常に実行することが可能となる。
これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、上記特許請求の範囲に記載した技術的思想の範囲内において種々の異なる実施例にて実施されてもよいものである。
例えば、本実施例では、第1のメモリ診断プログラムが、第1のメモリ診断手段によってメインメモリ上に展開されることなく実行される構成としたが、これに限らず、メインメモリ上に展開した時の占有面積が比較的に小さい第1のメモリ診断プログラムが、第1のメモリ診断手段によりメインメモリ上に展開されて実行されることにより、メインメモリの簡易な診断が最初に実行されるように構成しても良い。この場合、第1のメモリ診断手段による診断結果を利用して、メインメモリ上に展開した時の占有面積がより大きい第2、第3のメモリ診断プログラムが第2、第3のメモリ診断手段によりメインメモリ上に順次展開されて実行される。これにより、徐々に高度なメモリ機能の診断が行われる。
また、本実施例では、メインメモリであるDRAMの診断を行うメモリ診断処理について説明したが、これに限らず、CPU内部に設けられ、高速な読み書きの可能なメモリであるキャッシュメモリの診断を行うメモリ診断処理について適用することができる。
また、本実施例のBIOSプログラム31やメモリ診断プログラム32は、必ずしもROM30に記憶されている必要はなく、例えば、フラッシュメモリ等の書き換え可能な不揮発性のメモリに記憶しておき、このプログラムを、CPU10が読み出して実行するようにしてもよい。また、本実施例のBIOSプログラム31やメモリ診断プログラム32は、例えば、ネットワークに接続されたサーバ等からフラッシュメモリにダウンロードされるようにしてもよく、さらには、CD−ROM等の記録媒体に記録されてから記録媒体のドライブを介して、フラッシュメモリに読み込まれるようにしてもよい。
以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)メインメモリを有するコンピュータ装置であって、
第1のメモリ診断プログラムを実行することにより、前記メインメモリの不良領域の特定を行う第1のメモリ診断手段と、
再配置可能な第2のメモリ診断プログラムが記憶された記憶手段と、
前記メインメモリのうち、前記第1のメモリ診断手段により特定された不良領域を除く領域に、前記記憶手段に記憶されている前記第2のメモリ診断プログラムを展開し、実行する第2のメモリ診断手段と、
を有することを特徴とするコンピュータ装置。
(付記2)前記第1のメモリ診断手段は、前記第1のメモリ診断プログラムを、前記メインメモリ上に展開することなく実行することを特徴とする付記1に記載のコンピュータ装置。
(付記3)前記第1のメモリ診断手段による前記メインメモリの診断結果と、前記メインメモリのアドレス情報とを関連付けたメモリ品質評価表を作成するメモリ品質評価表作成手段を有することを特徴とする付記1又は2に記載のコンピュータ装置。
(付記4)前記第2のメモリ診断手段は、前記メモリ品質評価表を参照することによって、前記第1のメモリ診断手段により異常であると診断された前記メインメモリのアドレス情報を抽出し、当該抽出したアドレス情報に対応する領域を、前記不良領域として、前記メインメモリのうち、前記第2のメモリ診断プログラムを展開する領域から除外することを特徴とする付記3に記載のコンピュータ装置。
(付記5)OSの起動異常を検知するOS異常検知手段と、
前記OS異常検知手段が前記起動異常を検知した場合に、前記第2のメモリ診断手段による前記メインメモリの診断結果を告知する診断結果告知手段と、
を有することを特徴とする付記1〜4のいずれか1つに記載のコンピュータ装置。
(付記6)前記各手段は、電源の投入時に起動して、前記メインメモリに対するデータの入出力を制御する制御プログラムである基本入出力プログラム内に組み込まれており、当該基本入出力プログラムの起動時に実行状態となることを特徴とする付記1〜5のいずれか1つに記載のコンピュータ装置。
(付記7)コンピュータ装置のメインメモリの診断を行うメモリ診断方法であって、
第1のメモリ診断プログラムを実行することにより、前記メインメモリの不良領域の特定を行う第1のメモリ診断ステップと、
前記メインメモリのうち、前記第1のメモリ診断ステップにより特定された不良領域を除く領域に、第2のメモリ診断プログラムを展開し、実行する第2のメモリ診断ステップと、
を有することを特徴とするメモリ診断方法。
(付記8)前記第1のメモリ診断ステップにおいて、前記第1のメモリ診断プログラムを、前記メインメモリ上に展開することなく実行することを特徴とする付記7に記載のメモリ診断方法。
(付記9)前記第1のメモリ診断ステップによる前記メインメモリの診断結果と、前記メインメモリのアドレス情報とを関連付けたメモリ品質評価表を作成するメモリ品質評価表作成ステップを有することを特徴とする付記7又は8に記載のメモリ診断方法。
(付記10)前記第2のメモリ診断ステップにおいて、前記メモリ品質評価表を参照することによって、前記第1のメモリ診断ステップにより異常であると診断された前記メインメモリのアドレス情報を抽出し、当該抽出したアドレス情報に対応する領域を、前記不良領域として、前記メインメモリのうち、前記第2のメモリ診断プログラムを展開する領域から除外することを特徴とする付記9に記載のメモリ診断方法。
(付記11)OSの起動異常を検知するOS異常検知ステップと、
前記OS異常検知ステップにて前記起動異常を検知した場合に、前記第2のメモリ診断ステップによる前記メインメモリの診断結果を告知する診断結果告知ステップと、
を有することを特徴とする付記7〜10のいずれか1つに記載のメモリ診断方法。
(付記12)前記各ステップは、電源の投入時に起動して、前記メインメモリに対するデータの入出力を制御する制御プログラムである基本入出力プログラム内に組み込まれており、当該基本入出力プログラムの起動時に実行状態となることを特徴とする付記7〜11のいずれか1つに記載のメモリ診断方法。
(付記13)コンピュータ装置のメインメモリの診断を行うメモリ診断制御プログラムであって、
第1のメモリ診断プログラムを実行することにより、前記メインメモリの不良領域の特定を行う第1のメモリ診断手順と、
前記メインメモリのうち、前記第1のメモリ診断手順により特定された不良領域を除く領域に、第2のメモリ診断プログラムを展開し、実行する第2のメモリ診断手順と、
をコンピュータに実行させることを特徴とするメモリ診断制御プログラム。
(付記14)前記第1のメモリ診断手順において、前記第1のメモリ診断プログラムを、前記メインメモリ上に展開することなく実行する処理を、コンピュータに実行させることを特徴とする付記13に記載のメモリ診断制御プログラム。
(付記15)前記第1のメモリ診断手順による前記メインメモリの診断結果と、前記メインメモリのアドレス情報とを関連付けたメモリ品質評価表を作成するメモリ品質評価表作成手順を、コンピュータに実行させることを特徴とする付記13又は14に記載のメモリ診断制御プログラム。
(付記16)前記第2のメモリ診断手順において、前記メモリ品質評価表を参照することによって、前記第1のメモリ診断ステップにより異常であると診断された前記メインメモリのアドレス情報を抽出し、当該抽出したアドレス情報に対応する領域を、前記不良領域として、前記メインメモリのうち、前記第2のメモリ診断プログラムを展開する領域から除外する処理を、コンピュータに実行させることを特徴とする付記15に記載のメモリ診断制御プログラム。
(付記17)OSの起動異常を検知するOS異常検知手順と、
前記起動異常を検知した場合に、前記第2のメモリ診断手順による前記メインメモリの診断結果を告知する診断結果告知手順と、
を、コンピュータに実行させることを特徴とする付記13〜16のいずれか1つに記載のメモリ診断制御プログラム。
(付記18)前記各手順は、電源の投入時に起動して、前記メインメモリに対するデータの入出力を制御する制御プログラムである基本入出力プログラム内に組み込まれており、当該基本入出力プログラムの起動時に実行状態となることを特徴とする付記13〜17のいずれか1つに記載のメモリ診断制御プログラム。
本実施例に係るコンピュータ装置の構成を示す機能ブロック図である。 図1に示すDRAMの詳細を示す説明図である。 図1に示すBIOSプログラムの詳細を示す機能ブロック図である。 図1に示すBIOSプログラムがDRAMのメモリ診断処理を行う処理手順を示す説明図である。 図1に示すBIOSプログラムがDRAMのメモリ診断処理を行う処理手順を示す説明図である。 図1に示すBIOSプログラムがDRAMのメモリ診断処理を行う処理手順を示す説明図である。 本実施形態に係るコンピュータ装置のメモリ診断処理の処理手順を示すフローチャートである。
符号の説明
1 コンピュータ装置
20 メインメモリ(DRAM)
31 基本入出力プログラム(BIOSプログラム)
32 メモリ診断プログラム
32a、32b、32c メモリ診断プログラム
311 メモリ診断部
312 メモリ品質評価表作成部
313 不良領域特定部
314 診断プログラム展開部
315 OS異常検知部
316 診断結果告知部

Claims (10)

  1. メインメモリを有するコンピュータ装置であって、
    第1のメモリ診断プログラムを実行することにより、前記メインメモリの不良領域の特定を行う第1のメモリ診断手段と
    記メインメモリのうち、前記第1のメモリ診断手段により特定された不良領域を除く領域に、前記第1のメモリ診断プログラムよりもプログラムサイズの大きい複数のメモリ診断プログラムの各々をプログラムサイズが大きくなる順序で順次展開するとともに、前記複数のメモリ診断プログラムの各々を順次展開する場合に、前記複数のメモリ診断プログラムのうち前回展開されたメモリ診断プログラムを用いて再計算され特定された前記不良領域を除く前記メインメモリの領域に対して前記複数のメモリ診断プログラムの各々を展開する第2のメモリ診断手段と、
    を有することを特徴とするコンピュータ装置。
  2. 前記第1のメモリ診断手段は、前記第1のメモリ診断プログラムを、前記メインメモリ上に展開することなく実行することを特徴とする請求項1に記載のコンピュータ装置。
  3. 前記第1のメモリ診断手段による前記メインメモリの診断結果と、前記メインメモリのアドレス情報とを関連付けたメモリ品質評価表を作成するメモリ品質評価表作成手段を有することを特徴とする請求項1又は2に記載のコンピュータ装置。
  4. 前記第2のメモリ診断手段は、前記メモリ品質評価表を参照することによって、前記第1のメモリ診断手段により異常であると診断された前記メインメモリのアドレス情報を抽出し、当該抽出したアドレス情報に対応する領域を、前記不良領域として、前記メインメモリのうち、前記複数のメモリ診断プログラムの各々を展開する領域から除外することを特徴とする請求項3に記載のコンピュータ装置。
  5. OSの起動異常を検知するOS異常検知手段と、
    前記OS異常検知手段が前記起動異常を検知した場合に、前記第2のメモリ診断手段による前記メインメモリの診断結果を告知する診断結果告知手段と、
    を有することを特徴とする請求項1〜4のいずれか1つに記載のコンピュータ装置。
  6. 前記各手段は、電源の投入時に起動して、前記メインメモリに対するデータの入出力を制御する制御プログラムである基本入出力プログラム内に組み込まれており、当該基本入出力プログラムの起動時に実行状態となることを特徴とする請求項1〜5のいずれか1つに記載のコンピュータ装置。
  7. コンピュータ装置のメインメモリの診断を行うメモリ診断方法であって、
    第1のメモリ診断プログラムを実行することにより、前記メインメモリの不良領域の特定を行う第1のメモリ診断ステップと、
    前記メインメモリのうち、前記第1のメモリ診断ステップにより特定された不良領域を除く領域に、前記第1のメモリ診断プログラムよりもプログラムサイズの大きい複数のメモリ診断プログラムの各々をプログラムサイズが大きくなる順序で順次展開するとともに、前記複数のメモリ診断プログラムの各々を順次展開する場合に、前記複数のメモリ診断プログラムのうち前回展開されたメモリ診断プログラムを用いて再計算され特定された前記不良領域を除く前記メインメモリの領域に対して前記複数のメモリ診断プログラムの各々を展開する第2のメモリ診断ステップと、
    を有することを特徴とするメモリ診断方法。
  8. 前記第1のメモリ診断ステップにおいて、前記第1のメモリ診断プログラムを、前記メインメモリ上に展開することなく実行することを特徴とする請求項7に記載のメモリ診断方法。
  9. コンピュータ装置のメインメモリの診断を行うメモリ診断制御プログラムであって、
    第1のメモリ診断プログラムを実行することにより、前記メインメモリの不良領域の特定を行う第1のメモリ診断手順と、
    前記メインメモリのうち、前記第1のメモリ診断手順により特定された不良領域を除く領域に、前記第1のメモリ診断プログラムよりもプログラムサイズの大きい複数のメモリ診断プログラムの各々をプログラムサイズが大きくなる順序で順次展開するとともに、前記複数のメモリ診断プログラムの各々を順次展開する場合に、前記複数のメモリ診断プログラムのうち前回展開されたメモリ診断プログラムを用いて再計算され特定された前記不良領域を除く前記メインメモリの領域に対して前記複数のメモリ診断プログラムの各々を展開する第2のメモリ診断手順と、
    をコンピュータに実行させることを特徴とするメモリ診断制御プログラム。
  10. 前記第1のメモリ診断手順において、前記第1のメモリ診断プログラムを、前記メインメモリ上に展開することなく実行する処理を、コンピュータに実行させることを特徴とする請求項9に記載のメモリ診断制御プログラム。
JP2008258974A 2008-10-03 2008-10-03 コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム Expired - Fee Related JP5293062B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008258974A JP5293062B2 (ja) 2008-10-03 2008-10-03 コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム
US12/510,426 US8510611B2 (en) 2008-10-03 2009-07-28 Computer apparatus
EP09166742A EP2172941B1 (en) 2008-10-03 2009-07-29 Computer comprising memory diagnosis units
TW098125685A TWI420312B (zh) 2008-10-03 2009-07-30 電腦裝置、用於診斷一電腦裝置之一主記憶體之方法與儲存有一電腦程式之電腦可讀儲存媒體
CN200910170643.XA CN101714112B (zh) 2008-10-03 2009-09-01 诊断计算机设备中的主存储器的系统及方法
KR1020090084969A KR101025526B1 (ko) 2008-10-03 2009-09-09 컴퓨터 장치, 메모리 진단 방법 및 메모리 진단 제어 프로그램을 기록한 컴퓨터 판독가능한 기록 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008258974A JP5293062B2 (ja) 2008-10-03 2008-10-03 コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム

Publications (2)

Publication Number Publication Date
JP2010092125A JP2010092125A (ja) 2010-04-22
JP5293062B2 true JP5293062B2 (ja) 2013-09-18

Family

ID=41467428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008258974A Expired - Fee Related JP5293062B2 (ja) 2008-10-03 2008-10-03 コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム

Country Status (6)

Country Link
US (1) US8510611B2 (ja)
EP (1) EP2172941B1 (ja)
JP (1) JP5293062B2 (ja)
KR (1) KR101025526B1 (ja)
CN (1) CN101714112B (ja)
TW (1) TWI420312B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7895483B2 (en) * 2007-05-25 2011-02-22 International Business Machines Corporation Software memory leak analysis using memory isolation
US8266454B2 (en) * 2009-04-15 2012-09-11 GM Global Technology Operations LLC Secure flash memory using error correcting code circuitry
US8683277B1 (en) 2010-07-13 2014-03-25 Marvell International Ltd. Defect detection using pattern matching on detected data
WO2014118910A1 (ja) * 2013-01-30 2014-08-07 三菱電機株式会社 メモリ診断装置
CN104123232A (zh) * 2013-04-25 2014-10-29 宏碁股份有限公司 电脑系统及控制方法
JP2017122997A (ja) * 2016-01-06 2017-07-13 富士通株式会社 情報処理装置、演算処理装置の制御方法および演算処理装置の制御プログラム
CN111459572B (zh) * 2020-03-31 2023-01-31 深圳市汇顶科技股份有限公司 程序加载方法、控制器、芯片以及电子设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873705A (en) * 1988-01-27 1989-10-10 John Fluke Mfg. Co., Inc. Method of and system for high-speed, high-accuracy functional testing of memories in microprocessor-based units
US4953165A (en) * 1988-06-06 1990-08-28 Southwestern Computer Technologies, Inc. Diagnostic system for personal computer
JPH02242439A (ja) * 1989-03-16 1990-09-26 Nec Corp プログラムロード制御方式
US5155844A (en) 1990-02-14 1992-10-13 International Business Machines Corporation Background memory test during system start up
JPH05298140A (ja) * 1992-04-20 1993-11-12 Shikoku Nippon Denki Software Kk 自己診断方式
JPH064413A (ja) 1992-06-18 1994-01-14 Fujitsu Ltd メモリテスト制御方法
TW272270B (ja) * 1992-08-28 1996-03-11 Compaq Computer Corp
JPH07191856A (ja) 1993-12-27 1995-07-28 Toshiba Corp 情報処理装置
US5539878A (en) 1995-06-16 1996-07-23 Elonex Technologies, Inc. Parallel testing of CPU cache and instruction units
US6076142A (en) * 1996-03-15 2000-06-13 Ampex Corporation User configurable raid system with multiple data bus segments and removable electrical bridges
JP3017080B2 (ja) * 1996-03-27 2000-03-06 甲府日本電気株式会社 コンピュータシステム
US5793943A (en) * 1996-07-29 1998-08-11 Micron Electronics, Inc. System for a primary BIOS ROM recovery in a dual BIOS ROM computer system
JPH11144494A (ja) * 1997-11-12 1999-05-28 Nec Corp 半導体メモリ
TW463175B (en) 2000-03-01 2001-11-11 Winbond Electronics Corp Memory processing method and system
TWI240864B (en) * 2001-06-13 2005-10-01 Hitachi Ltd Memory device
JP2003288215A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 情報処理装置
US7373432B2 (en) * 2002-10-31 2008-05-13 Lockheed Martin Programmable circuit and related computing machine and method
JP4349837B2 (ja) 2003-04-24 2009-10-21 富士通株式会社 情報処理システム
US7328380B2 (en) * 2003-09-11 2008-02-05 Hewlett-Packard Development Company, L.P. Memory scrubbing logic
JP4292977B2 (ja) * 2003-12-17 2009-07-08 富士通株式会社 メモリ試験機能付きコントローラ及びコンピュータ
US7266727B2 (en) * 2004-03-18 2007-09-04 International Business Machines Corporation Computer boot operation utilizing targeted boot diagnostics
KR100922409B1 (ko) * 2005-03-24 2009-10-16 후지쯔 가부시끼가이샤 정보 처리 장치 및 메모리 이상 감시 방법
US7478281B2 (en) 2005-06-06 2009-01-13 Denniston William B System and methods for functional testing of embedded processor-based systems
JP4918824B2 (ja) * 2006-08-18 2012-04-18 富士通株式会社 メモリコントローラおよびメモリ制御方法
JP5509568B2 (ja) * 2008-10-03 2014-06-04 富士通株式会社 コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム
TW201020779A (en) * 2008-11-18 2010-06-01 Inventec Corp System for auto-operating backup firmware and method thereof
US8046631B2 (en) * 2009-04-29 2011-10-25 Lsi Corporation Firmware recovery in a raid controller by using a dual firmware configuration

Also Published As

Publication number Publication date
TW201015324A (en) 2010-04-16
EP2172941A1 (en) 2010-04-07
US8510611B2 (en) 2013-08-13
CN101714112A (zh) 2010-05-26
TWI420312B (zh) 2013-12-21
JP2010092125A (ja) 2010-04-22
KR20100038137A (ko) 2010-04-13
US20100088558A1 (en) 2010-04-08
CN101714112B (zh) 2013-05-01
KR101025526B1 (ko) 2011-04-04
EP2172941B1 (en) 2012-07-11

Similar Documents

Publication Publication Date Title
JP5509568B2 (ja) コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム
JP5293062B2 (ja) コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム
US9471435B2 (en) Information processing device, information processing method, and computer program
CN106547653B (zh) 计算机系统故障状态检测方法、装置及系统
EP2463779A1 (en) Reset method and monitor
JP4677214B2 (ja) パニックダンプ採取のためのプログラム、方法、及び機構
US20100049961A1 (en) Update method for basic input/output system and update system thereof
JP2010086364A (ja) 情報処理装置、動作状態監視装置および方法
CN112506745B (zh) 内存温度读取方法、装置及计算机可读存储介质
CN105760191A (zh) 嵌入式系统设备程序烧写量产方法
EP2645239A1 (en) Electronic apparatus and booting method
CN113377586A (zh) 一种服务器自动化检测方法、装置及存储介质
JP5900336B2 (ja) エミュレータ検証システム、エミュレータ検証方法
JP5348120B2 (ja) パニックダンプ採取のためのプログラム、方法、機構
TWI434174B (zh) 電腦系統及記憶體用途設定程式
JP6835423B1 (ja) 情報処理システム及びその初期化方法
JP4635993B2 (ja) 起動診断方式、起動診断方法およびプログラム
JP2006079155A (ja) 情報処理装置
US11507385B1 (en) Embedded electronic device, boot method, and embedded electronic device readable recording medium with stored program
JP2007148773A (ja) Bios搭載コンピュータ及びbiosローディングプログラム
JP5969528B2 (ja) 情報処理システム、情報処理装置起動方法および起動プログラム
TWI391861B (zh) 開機系統及方法,及其相關裝置
CN113900843A (zh) 一种检测修复方法、装置、设备及可读存储介质
JP2003015903A (ja) 疑似障害動作実現方式
JP2010026980A (ja) メモリテスト回路及びメモリテスト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees