CN101118720B - 显示设备和像素电路布图方法 - Google Patents

显示设备和像素电路布图方法 Download PDF

Info

Publication number
CN101118720B
CN101118720B CN2007101382179A CN200710138217A CN101118720B CN 101118720 B CN101118720 B CN 101118720B CN 2007101382179 A CN2007101382179 A CN 2007101382179A CN 200710138217 A CN200710138217 A CN 200710138217A CN 101118720 B CN101118720 B CN 101118720B
Authority
CN
China
Prior art keywords
image element
pixel
element circuit
power lead
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101382179A
Other languages
English (en)
Other versions
CN101118720A (zh
Inventor
浅野慎
甚田诚一郎
藤村宽
富田昌嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101118720A publication Critical patent/CN101118720A/zh
Application granted granted Critical
Publication of CN101118720B publication Critical patent/CN101118720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示设备包括像素阵列单元、第一电源线和第二电源线。像素阵列单元是由以矩阵形式二维排列的像素电路形成的，每个像素电路包括确定显示亮度的电光元件和用于驱动电光元件的驱动电路。第一电源线是用于向像素电路提供第一电源电位的，第一电源线是沿着像素阵列单元中的像素列的像素排列方向而排列的。第二电源线是用于向像素电路提供第一电源电位的，第二电源线是沿着像素阵列单元中的像素列的像素排列方向而排列的。

Description

显示设备和像素电路布图方法
技术领域
本发明涉及显示设备和对于像素电路的布图方法，更具体地，涉及平板式显示设备和用于显示设备中的像素电路的布图方法。
背景技术
近年来，在显示设备领域中，诸如液晶显示设备(LCD；液晶显示器)、EL(电发光)显示设备、等离子显示设备(PDP；等离子显示板)等等的平板式显示设备已经取代相关领域中的CRT(阴极射线管)成为主流，因为平板式显示设备具有厚度小、重量轻、清晰度高等等的特性。
在平板式显示设备中的通过在包括电光元件的像素电路中形状有源(active)元件所形成的有源矩阵式显示设备中，可以用TFT(薄膜晶体管)来形成电路，以便于像素电路的功能可由TFT电路改善。
在使用TFT电路的有源矩阵式显示设备中，在诸如门限电压Vth、迁移性μ等等的TFT特性中存在变化，因此通常通过在每个像素电路中提供校正电路并由校正电路校正在TFT特性中的变化来实现高图像质量。当在像素电路中提供校正电路时，用于向像素电路提供电源电压的电源线的数量趋于增加。线的数量的增加挤占像素的布图面积，因此阻止采用增加显示设备的像素数的而实现较高的清晰度。
因此，在相关技术领域，电源线被布置在两个相邻的像素电路之间，在两个像素电路之间共享该电源线，从而减少像素(像素电路)的布图面积，实现了显示设备的较高清晰度(例如，见日本专利公开No.2005-108528)。
发明内容
期望提供一种显示设备和一种对于显示设备中的像素电路的布图方法，可能为更高的清晰度而进一步减少像素电路的布图面积。
根据本发明的实施例，显示设备包括：由以矩阵形式二维排列的像素电路形成的像素阵列单元，每个像素电路包括确定显示亮度的电光元件和用于驱动电光元件的驱动电路；以及用于向像素电路提供第一电源电位和第二电源电位的第一电源线和第二电源线。第一电源线和第二电源线是沿着像素阵列单元中的像素列的像素排列方向而排列的。在像素阵列单元中彼此相邻的两个像素电路被设为一对。所述两个像素电路形成为使所述电光元件和所述驱动电路的布图形状关于所述第一电源线和所述第二电源线形成的方向所作为的对称轴来说是对称的。所述第一电源线和所述第二电源线被选路(route)到所述两个像素电路中，以便于所述第一电源线和所述第二电源线的配线模式关于所述对称轴是对称的。
在具有上述形成的显示设备中，形成两个像素电路以便于电光元件和驱动电路(电路元件)的布图形状是对称的。第一电源线和第二电源线被选路到两个像素电路中，以便于第一电源线和第二电源线的配线模式是对称的。从而可以在两个像素电路之间共享电源线。当在两个像素电路之间共享电源线时，每个像素列的电源线数量减少了，以便于像素电路的布图面积能被相应地减少。
根据本发明的实施例，能够减少像素电路的布图面积。因此，能够增加像素的数量，最终获得高清晰度显示图像。另外，不会发生由于布图对称性的丢失的影响而在图像质量中的降级，以便于可能实现高图像质量的有机EL显示设备。
附图说明
图1是显示根据本发明的实施例的有源矩阵式显示设备的形状示例的方框图；
图2是显示像素电路的基本形状的电路图；
图3是显示像素电路的具体示例的电路图；
图4是显示第一到第四扫描脉冲和在驱动晶体管的栅极电位和源极电位中的变化的时间关系的时序波形图；
图5是显示构成一对的两个像素电路的布图图；
图6是显示以条纹排列的各像素电路的布图形状图；
图7是显示根据第一个实施例的两条电源线的布图形状图；
图8是显示以delta排列的各像素电路的布图形状图；
图9是显示根据第二个实施例的两条电源线的布图关系图；
图10是显示以delta排列的两条电源线的布图关系图；
图11是显示像素电路的另一个具体示例的电路图；
图12是显示根据第三个实施例的两条电源线和像素电容的布图关系图；
图13是显示当以条纹排列的像素电容被连接于相同电源线时的布图关系图；
图14是显示根据第四个实施例的两条电源线和像素电容的布图关系图；
图15是显示当以delta排列的像素电容被连接于相同电源线时的布图关系图；以及
图16是显示根据本发明的修改示例的有源矩阵式显示设备的形状示例的方框图。
具体实施方式
随后将参考附图详细描述本发明的参考实施例。
图1是显示根据本发明的实施例的有源矩阵式显示设备的形状示例的方框图。
如图1所示，根据本实施例的有源矩阵式显示设备包括像素阵列单元20、垂直扫描电路30和数据写入电路40。像素阵列单元20是通过以矩阵形式二维的排列像素电路10而形成的，每个像素电路10包括确定显示亮度的电光元件。垂直扫描电路30是用于以行为单位选择和扫描像素阵列单元20的像素电路10。数据写入电路40是用于向由垂直扫描电路30所选的像素行的像素电路10写入数据信号(亮度数据)SIG。
下面描述像素电路10的具体电路示例。由于图的简化，像素阵列单元20具有三行×四列的像素排列。例如，四条扫描线21到24被排列用于像素排列的每行。例如，数据线(信号线)25和用于提供电源电位V1和V2的两条电源线26和27被排列用于像素排列的每个像素列。
通常，在诸如玻璃基片等等的透明绝缘基片上形成像素阵列单元20，且像素阵列单元20是平面式(平坦式)平板结构的。能用无定形硅TFT(薄膜晶体管)或低温多晶硅TFT来形成像素阵列单元20的每个像素电路10。当使用低温多晶硅TFT时，也能在形成像素阵列单元20的平板上整体地形成垂直扫描电路30和数据写入电路40。
由对应于四个扫描线21到24的第一到第四垂直(V)扫描器31到34来形成垂直扫描电路30。例如由移位寄存器形成第一到第四垂直扫描器31到34。第一到第四垂直扫描器31到34分别在适当时刻输出第一到第四扫描脉冲VSCAN1到VSCAN4。经由扫描线21到24，提供第一到第四扫描脉冲VSCAN1到VSCAN4到像素阵列单元20的像素电路10的行单元。
(像素电路)
图2显示像素电路10的基本形状。像素电路10包括：有机EL元件11，例如作为确定显示亮度的电光元件，其根据流经设备的电流值改变光线发射亮度；驱动晶体管12和写入晶体管13，作为有源元件，用于驱动有机EL元件11；以及例如校正电路14。驱动晶体管12、写入晶体管13，和校正电路14形成用于驱动有机EL元件11的驱动电路。
有机EL元件11具有连接于电源电位VSS(例如接地电位GND)的阴极电极。例如，驱动晶体管12由N-沟道(channel)式TFT形成。驱动晶体管12被连接在电源电位VDD(例如正电源电位)和有机EL元件11的阳极电极之间。驱动晶体管12向有机EL元件11提供对应于由写入晶体管13写入的数据信号SIG的信号电位的驱动电流。
写入晶体管13由例如N-沟道(channel)型TFT形成。写入晶体管13被连接于数据线25和校正电路14之间。当从图1中垂直扫描器31输出的扫描脉冲VSCAN1施加到写入晶体管13的栅极，写入晶体管13对数据信号SIG进行采样，并把数据信号SIG写入像素。校正电路14使用由上述的两个电源线26和27提供的电源电位V1和V2作为工作功率。例如，校正电路14校正驱动晶体管12的门限电压Vth和在每个像素中的迁移性μ中的变化。
顺便提及，电源电位V1和V2不必是被提供给校正电路14的电源电位，而可以是例如电源电位VDD和电源电位VSS。
图3是显示像素电路10的具体示例的电路图。如图3所示，除了有机EL元件11、驱动晶体管12，和写入晶体管13，根据本具体示例的像素电路10还具有三个开关晶体管15到17和电容18。
例如，该开关晶体管15由P-沟道型TFT形成。开关晶体管15具有连接于电源电位VDD的源极以及与驱动晶体管12漏极相连的漏极。从图1中的第二垂直扫描器32输出的扫描脉冲VSCAN2被施加在开关晶体管15的栅极上。该开关晶体管16由N-沟道型TFT形成。开关晶体管16具有与在驱动晶体管12的源极和有机EL元件11的阳极电极之间的连接节点连接的漏极，并且具有连接于电源电位Vini的源极。从图1中的第三垂直扫描器33输出的扫描脉冲VSCAN3被施加在开关晶体管16的栅极上。
开关晶体管17由例如N-沟道型TFT形成。开关晶体管17具有连接于电源电位Vofs的漏极，和连接于写入晶体管13漏极(驱动晶体管12的栅极)的源极。从图1中的第四垂直扫描器34输出的扫描脉冲VSCAN4被施加在开关晶体管17的栅极上。电容18具有一个终端连接于在驱动晶体管12的栅极和写入晶体管13的漏极之间的连接节点，并且具有另一个终端连接于在驱动晶体管12的源极和有机EL元件11的阳极电极之间的连接节点。
在这种情况下，开关晶体管16和17以及电容18形成图3中的校正电路14，即用于校正在驱动晶体管12的门限电压Vth和每个像素的迁移性μ中的变化。该校正电路14由电源线26和27供给电源电位V1和V2。电源电位V2(或电源电位V1)被用作电源电位Vini。电源电位V1(或电源电位V2)被用作电源电位Vofs。
在图3所示的具体示例中，N-沟道型TFT被用作驱动晶体管12、写入晶体管13，和开关晶体管16和17，而P-沟道型TFT被用作开关晶体管15。但是这种情况下驱动晶体管12、写入晶体管13，和开关晶体管15到17的传导型的组合仅仅是示例，本发明的实施例不局限于上述组合。
在通过按照上述连接关系连接每个要素元件而形成的像素电路10中，每个要素元件功能如下。写入晶体管13在被设置成导电(conducting)状态时，对通过数据线25所提供的数据信号SIG的信号电压Vsig(＝Vofs+Vdata；Vdata>0)进行采样。由电容18保留该采样的信号电压Vsig。开关晶体管15在被设置成导电状态时，从电源电位VDD向驱动晶体管12提供电流。
当开关晶体管15在导电状态时，驱动晶体管12通过提供具有对应于由电容18所保留的信号电压Vsig的值的电流，来驱动有机EL元件11(电流驱动)。开关晶体管16和17被适当地设置成导电状态，以便在有机EL元件的电流驱动之前检测驱动晶体管12的门限电压Vth，并在电容18中保留所检测的门限电压Vth以预先消除门限电压Vth的影响。
在该像素电路10中，作为用于保证正常运作的条件，第三电源电位Vini被设成低于通过将第四电源电位Vofs减去驱动晶体管12的门限电压Vth所得到的电位。即，存在电平关系，Vini<Vofs-Vth。另外，将通过有机EL元件11的门限电压Vthel加上阴极电位Vcat(这种情况下的接地电位GND)所得到的电平被设置成高于通过将第四电源电位Vofs减去驱动晶体管12的门限电压Vth所得到的电平。即，存在电平关系，Vcat+Vthel>Vofs-Vth(>Vini)。
接下来参考图4的时序波形图来描述通过以矩阵形式二维地排列而形成的具有上述形状的像素电路10的有源矩阵式显示设备的电路运作。在图4的时序波形图中，时刻t1到时刻t9的时段是一场的时段。在该一场时段中，顺序地扫描像素阵列单元20的像素行，每个像素行扫描一次。
图4显示当驱动第i行中的像素电路10时，经由第一到第四扫描线21到24从第一到第四垂直扫描器31到34向像素电路10提供的扫描脉冲VSCAN1到VSCAN4的时序关系，以及驱动晶体管12的栅极电位Vg和源极电位Vs中的变化。
在这种情况下，因为写入晶体管13和开关晶体管16和17是N-沟道型的，因此第一扫描脉冲VSCAN1、第三扫描脉冲VSCAN3、和第四扫描脉冲VSCAN4的高电平状态(在本示例中，电源电位VDD；此后描述为“H”电平)是有效状态。第一扫描脉冲VSCAN1、第三扫描脉冲VSCAN3，和第四扫描脉冲VSCAN4的低电平状态(在本示例中，电源电位VSS(GND电平)；此后描述为“L”电平)是无效(inactive)状态。因为开关晶体管15是P-沟道型的，因此第二扫描脉冲VSCAN2的“L”电平状态是有效状态，第二扫描脉冲VSCAN2的“H”电平状态是无效状态。(光线发射时段)。
首先，在正常光线发射时段(t7到t8)，从第一垂直扫描器31输出的第一扫描脉冲VSCAN1、从第二垂直扫描器32输出的第二扫描脉冲VSCAN2、从第三垂直扫描器33输出的第三扫描脉冲VSCAN3、和从第四垂直扫描器34输出的第四扫描脉冲VSCAN4都是在“L”电平的。因此，写入晶体管13和开关晶体管16和17是处于非导电(截止)状态，而开关晶体管15处于导电(导通)状态。
此时，因为驱动晶体管12被布图成在饱和区域中操作，因此驱动晶体管12作为恒流源操作。因此，由以下公式(1)所给出的恒定漏极到源极电流Ids流经开关晶体管15，且然后从驱动晶体管12被提供给有机EL元件11。
Ids＝(1/2)-μ(W/L)Cox(Vgs-Vth)2...(1)
其中，Vth是驱动晶体管12的门限电压，μ是载流子迁移性，W是沟道宽度，L是沟道长度，Cox是每单位面积的栅极电容，Vgs是栅极到源极的电压。
然后，在时刻t8，第二扫描脉冲VSCAN2从“L”电平过渡到“H”电平，从而将开关晶体管15设为非导电状态，以中断从电源电位VDD到驱动晶体管12的电流供应。因此，有机EL元件11的光线发射停止，然后非发射时段开始。
(门限值校正准备时段)
在时刻t1(t9)，由于开关晶体管15处于非导电状态，从第三垂直扫描器33输出的第三扫描脉冲VSCAN3和从第四垂直扫描器34输出的第四扫描脉冲VSCAN4都从“L”电平过渡到“H”电平。从而将开关晶体管16和17设为导电状态。因此门限值校正准备时段开始校正(消除)在驱动晶体管12的门限电压Vth中的变化。
开关晶体管16和17的任一个可以首先被设为导电状态。当开关晶体管16和17被设为导电状态时，经由开关晶体管17向驱动晶体管12的栅极施加电源电位Vofs，且经由开关晶体管16向驱动晶体管12的源极(有机EL元件11的阳极电极)施加电源电位Vini。
此时，因为存在上述电平关系Vini<Vcat+Vthel，因此有机EL元件11处于反向偏压状态。因此，没有电流流经有机EL元件11，且有机EL元件11处于非发射状态。驱动晶体管12的栅极到源极电压Vgs假设为Vofs-Vini的值。在这种情况下，如上述，满足电平关系Vofs-Vini>Vth。
在时刻t2，从第三垂直扫描器33输出的第三扫描脉冲VSCAN3从“H”电平过渡到“L”电平。从而，开关晶体管16被设为非导电状态，且门限值校正准备时段终止。
(门限值校正时段)
然后，在时刻t3，从第二垂直扫描器32输出的第二扫描脉冲VSCAN2从“H”过渡到“L”电平。从而，开关晶体管15被设为导电状态。当开关晶体管15被设为导电状态时，电流流入以电源电位VDD、开关晶体管15、电容18、开关晶体管17，和电源电位Vofs的顺序的路径。
此时，驱动晶体管12的栅极电位Vg保持在电源电位Vofs，电流持续流入上述路径直到驱动晶体管12截止(从导电状态变化到非导电状态)。此时，驱动晶体管12的源极电位Vs随着时间的流逝从电源电位Vini逐渐增加。
然后，当经过特定时间且驱动晶体管12的栅极到源极电压Vgs已经变成驱动晶体管12的门限电压Vth时，驱动晶体管12截止。由电容18保留驱动晶体管12的该栅极到源极电位差Vth作为用于校正门限值的电位。此时，Vel＝Vofs-Vth<Vcat+Vthel。
因此，在时刻t4，从第二垂直扫描器32输出的第二扫描脉冲VSCAN2从“L”电平过渡到“H”电平，且从第四垂直扫描器34输出的第四扫描脉冲VSCAN4从“H”电平过渡到“L”电平。从而，开关晶体管15和17被设为非导电状态。从时刻t3到时刻t4的时段是用于检测驱动晶体管12的门限电压Vth的时段。在这种情况下，该检测时段t3-t4被称为门限值校正时段。
当开关晶体管15和17被设为非导电状态(时刻t4)，门限值校正时段终止。此时，开关晶体管15在开关晶体管17之前被设为非导电状态，从而能抑制驱动晶体管12的栅极电位Vg中的变化。
(写入时段)
然后，在时刻t5，从第一垂直扫描器31输出的第一扫描脉冲VSCAN1从“L”电平过渡到“H”电平。从而写入晶体管13被设为导电状态，用于写入输入信号电压Vsig的时段开始。在该写入时段中，输入信号电压Vsig被写入晶体管13采样，然后被写入电容18。
有机EL元件11具有电容性组件。设Coled是有机EL元件11的电容性组件的电容值，Cs是电容18的电容值，Cp是驱动晶体管12的寄生电容的电容值，在以下公式(2)中确定驱动晶体管12的栅极到源极电压Vgs：
Vgs＝{Coled/(Coled+Cs+Cp)}·(Vsig-Vofs)+Vth...(2)
通常，有机EL元件11的电容性组件的电容值Coled在明显高于电容18的电容值Cs和驱动晶体管12的寄生电容的电容值Cp。因此，驱动晶体管12的栅极到源极电压Vgs实质上是(Vsig-Vofs)+Vth。另外，因为电容18的电容值Cs明显低于有机EL元件11的电容性组件的电容值Coled，大部分信号电压Vsgi被写入电容18。精确地，信号电压Vsig和驱动晶体管12的源极电位Vs即电源电位Vini之间的差Vsig-Vini，被写入作为数据电压Vdata。
此时，由电容18保留数据电压Vdata(＝Vsig-Vini)，使之处于与由电容18保留的门限电压Vth相加的状态。即，由电容18保留的电压，即驱动晶体管的栅极到源极电压Vgs是Vsig-Vini+Vth。为简化以下描述设Vini＝0，栅极到源极电压Vgs是Vsig+Vth。如将稍后描述的，通过如此预先在电容18中保留门限电压Vth，可能校正在门限电压Vth中的变化或长期改变。
即，通过预先在电容18中保留门限电压Vth，在由信号电压Vsig驱动晶体管12的驱动时刻，在电容18中保留的门限电压Vth消除了驱动晶体管12的门限电压Vth，或换句话说，校正了门限电压Vth。因此，即使当在每个像素中门限电压Vth中存在变化或长期(secular)改变时，也能保持有机EL元件11的光线发射亮度为恒定，而不会被门限电压Vth中的改变或长期变化影响。
(迁移性校正时段)
在时刻t6，由于第一扫描脉冲VSCAN1处于“H”电平，从第二垂直扫描器32输出的第二扫描脉冲VSCAN2从“H”电平过渡到“L”电平，且因此将开关晶体管15设为导电状态。从而，数据写入时段终止，迁移性校正时段开始校正驱动晶体管12的迁移性μ中的变化。在该迁移性校正时段中，第一扫描脉冲VSCAN1的有效时段(“H”电平时段)和第二扫描脉冲VSCAN2的有效时段(“L”电平时段)相互交叠。
当开关晶体管15被设为导电状态，从电源电位VDD向驱动晶体管12提供电流，因此像素电路10终止非发射时段，并进入发射时段。因此，在当写入晶体管13仍然处于导电状态时的时段中，即在其中采样时段的后面部分和发射时段的开始部分相互交叠的时段t6-t7中，进行迁移性校正以消除对驱动晶体管12的漏极到源极电流Ids的迁移性μ的依赖。
顺带提及，在进行迁移性校正的发射时段的开始部分t6-t7中，漏极到源极电流Ids流经驱动晶体管12，使得驱动晶体管12的栅极电位Vg固定于信号电压Vsig。在这种情况下，通过进行设置以便Vofs-Vth<Vthel，将有机EL元件11设为反向偏压状态。因此，即使当像素电路10进入发射时段，有机EL元件11不发射光线。
在迁移性校正时段t6-t7中，因为有机EL元件11处于反向偏压状态，有机EL元件11呈现简单的电容特征而不是二极管特征。因此，流经驱动晶体管12的漏极到源极电流Ids被写入通过合并电容18的电容值Cs和有机EL元件11的电容性组件的电容值Coled而得到的电容C(＝Cs+Coled)。该写入增加了驱动晶体管12的源极电位Vs。在图4的时序图中，在源极电位Vs的增加量被指定为ΔV。
最后，从其电压被保留在电容18中的驱动晶体管12的栅极到源极电位Vgs中减去在源极电位Vs中的增加量ΔV，或换句话说，在源极电位Vs中的增加量ΔV起作用释放存储在电容18中的电荷，意味着实现了负反馈。即，在源极电位Vs中的增加量ΔV是负反馈的量。此时，栅极到源极电压Vgs是Vsig-ΔV+Vth。因此对经驱动晶体管12的漏极流到栅极输入的源极电流Ids，即对驱动晶体管12的栅极到源极电压Vgs进行负反馈，能校正驱动晶体管12的迁移性μ中的变化。
(发射时段)
然后，在时刻t7，从第一垂直扫描器31输出的第一扫描脉冲VSCAN1被设为“L”电平。从而将写入晶体管13设为非导电状态。因此，迁移性校正时段终止，发射时段开始。因此，驱动晶体管12的栅极从数据线25上断开，且停止信号电压Vsig的施加。因此，驱动晶体管12的栅极电位Vg可以增加，且由于源极电位Vs而增加。同时，由电容18保留的栅极到源极电压Vgs保持值Vsig-ΔV+Vth。
随着驱动晶体管12的源极电位Vs增加，有机EL元件的反向偏压状态被清除。因此，用从驱动晶体管12流入有机EL元件11的漏极到源极的电流Ids，有机EL元件11开始实际地发射光线。
在这种情况下，由以下公式(3)通过将Vsig-ΔV+Vth替代上述公式(1)中的Vgs得到漏极到源极电流Ids与栅极到源极电压Vgs的关系：
Ids＝kμ(Vgs-Vth)2
＝kμ(Vsig-ΔV)2...(3)
在上述公式(3)中，k＝(1/2)(W/L)Cox。
如从公式(3)明显看到，消除了驱动晶体管12的门限电压Vth术语。因此理解，从驱动晶体管12向有机EL元件11提供的漏极到源极电流Ids不依赖于驱动晶体管12的门限电压Vth。漏极到源极电流Ids基本由输入信号电压Vsig确定。换句话说，有机EL元件11发射光线，其亮度对应于输入信号电压Vsig，而没有被驱动晶体管12的门限电压Vth中的改变或长期变化所影响。
另外，如从公式(3)明显看到，由于到驱动晶体管12的栅极输入的漏极到源极电流Ids的负反馈，通过反馈量ΔV来校正输入信号电压Vsig。该反馈量ΔV进行消除在公式(3)的系数部分中的迁移性μ的影响。因此，漏极到源极电流Ids实际上是依赖于输入信号电压Vsig的。即，有机EL元件11发射光线，其亮度对应于输入信号电压Vsig，不但没有被驱动晶体管12的门限电压Vth影响，而且还没有被驱动晶体管12的迁移性μ中的改变或长期变化影响。因此，能够得到没有亮度中的变化和条纹的均匀图像质量。
最后，在时刻t8，从第二垂直扫描器32输出的第二扫描脉冲VSCAN2从“L”电平过渡到“H”电平。因此开关晶体管15被设为非导电状态。从而，中断了从电源VDD到驱动晶体管12的电流供应，发射时段终止。然后，在时刻t9(t1)，继续前进到下一场，重复一系列操作，包括门限值校正、迁移性校正和光线发射操作。
在通过以矩阵形式排列包括作为电流驱动式电光元件的有机EL元件11的像素电路10而形成的有源矩阵式显示设备中，在有机EL元件11的光线发射时间延长时，有机EL元件11的I-V特征改变。由于此，在有机EL元件11的阳极电极和驱动晶体管12的源极之间的连接点的电位也改变。
另一方面，在根据本实施例的有源矩阵式显示设备中，流经有机EL元件11的电流因为驱动晶体管12的栅极到源极电压Vgs保持在固定值而不改变。因此，即使当有机EL元件11的I-V特征下降，有机EL元件11的光线发射亮度也不改变，因为恒定的漏极到源极电流Ids持续流经有机EL元件11(一种补偿有机EL元件11的特征中的变化的功能)。
另外，通过预先在写入信号电压Vsig之前在电容18中保留驱动晶体管12的门限电压Vth，能消除(校正)驱动晶体管12的门限电压Vth，并提供给有机EL元件11未受每个像素中门限电压Vth的变化或长期改变影响的恒定的漏极到源极电流，以便于可以得到高图像质量的显示图像(一种补偿驱动晶体管12的Vth中的变化的功能)。
另外，通过进行漏极到源极电流Ids对驱动晶体管12的栅极输入的负反馈，和通过迁移性校正时段t6-t7中的反馈量ΔV来校正输入信号电压Vsig，能消除对驱动晶体管12的漏极到源极电流Ids的迁移性μ的依赖，且给有机EL元件11提供依赖于输入信号电压的漏极到源极电流Ids，以便能够得到没有由驱动晶体管12的迁移性μ中的像素接像素(pixe1-by pixel)变化或长期改变所导致的亮度中的条纹和变化的均匀图像质量的显示图像(补偿驱动晶体管12的迁移性μ的功能)。
[像素电路的布图]
以下将描述作为本发明的实施例的特性的像素电路10的布图。
(第一个实施例)
首先，将在第一个实施例的情况下进行描述，其中，具有发射每种颜色R(红色)、G(绿色)，和B(蓝色)的光线的有机EL元件11的彩色显示设备，包括发射每种颜色的有机EL元件11的像素电路10处于条纹排列，其中相同颜色的像素电路10以条纹形式排列。
如图1所示，对于每个像素电路10来说，扫描线21到24沿着像素行的像素排列方向而排列，数据线则沿着像素列的像素排列方向而安置。另外，沿像素列的像素排列方向排列多个电源线诸如用于提供电源电位VDD的电源线(未显示)、用于提供电源电位V1和V2的电源线26和27等等。
如图1所示，由于在相同像素行中水平相邻的两个像素电路10和10作为一对，在两个像素电路10和10的两侧排列对应于相应的两个像素电路10和10的两条数据线25和25。直接注意在第一行第一列和第一行第二列中的像素电路10(1，1)和10(1，2)，如图5所示，用于第一列的数据线25-1被安置在像素电路10(1，1)和10(1，2)的一侧，而用于第二列的数据线25-2被安置在像素电路10(1，1)和10(1，2)的另一侧。
通过如此在像素电路对10(1，1)和10(1，2)的两侧上排列数据线25-1和25-2，如从图5明显看出，有机EL元件11、驱动晶体管12、写入晶体管13，和校正电路14从而形成相对于像素电路10(1，1)和10(1，2)之间的边界线0而两边对称的布图形状。
因此，如图6所示具有三行和四列的条纹排列的像素阵列单元20中的像素电路10的布图形状在相邻的两个像素列的每个单元(对)中具有两边对称特性。顺带提及，在图6中，简单地由字母“F”来表示像素电路10的布图形状以方便理解。
至于具有实质上彼此相等的电源电流容量的两条电源线，例如用于在多个电源线之间提供电源电位V1和V2的电源线26和27，如图7所示，在像素电路10(1，1)和10(1，3)(奇数像素列)所属的每个像素列中安置一条电源线26。在像素电路10(1，2)和10(1，4)(偶数像素列)所属的每个像素列中安置另一电源线27。此时，布图电源线26和电源线27的配线模式，以便相对于奇数像素列和偶数像素列之间的边界线0而两边对称。由奇数像素列和偶数像素列中的相应的像素电路10来共享电源线26和电源线27。
在这种情况下，像素电路10和电源线26和27配线模式的布图形状的“两边对称”不仅包括完美的对称意思，即右侧和左侧上的布图形状和配线模式完美地相互一致，也包括以下情况。
像素电路10的像素系数等等可以依赖于驱动颜色(RGB)而不同，且相应地，晶体管12到17的尺寸和电容18可以不同。因此，电路10的布图形状，即由晶体管12到17的尺寸和电容18来确定的形状，可以不是完美地两边对称的。另外，至于电源线26和27的配线、伴随着配线的接触洞28和29，等等，因为电源电位V1和V2被提供给不同的电路，因此配线模式可能不是完美地两边对称。这种情况将被包含在“两边对称”的概念中。
直接注意构成一对的像素电路10(1，1)和10(1，2)，如从图7明显看出，在电源线26和27的配线中的接触洞28和29的部分中稍微打破了两边对称，但是可以将像素电路10(1，1)和10(1，2)视为具有对于以下理由1)和2)实际上是电两边对称的布图形状的像素电路。
1)在电源线26和27之间打破对称，但相比于扫描线21到24和数据线25，电压的突变(jumping in)影响较小。
2)当布图电源线26和27的配线模式以便成为两边对称，且在一个像素电路10(1，1)中存在寄生电容Cp1时，在另一像素电路10(1，2)中的电路元件和电源线27之间呈现的具有实质上两边对称的寄生电容Cp2在实质上等于寄生电容Cp1。
顺带提及，已经对多个电源线之间的电源线26和27的布图进行了上述描述。至于用于提供电源电位VDD的电源线，用于提供电源电位VDD的电源线提供给驱动晶体管12用于驱动有机EL元件11的电流，因此，用于提供电源电位VDD的电源线的配线比电源线26和27更厚。例如，用于提供电源电位VDD的电源线的配线是被布图在奇数像素列和偶数像素列之间的边界线0上的，从而可以保持作为一对的像素电路10(1，1)和10(1，2)的布图的对称性。
如上所述，在用包括发射每种颜色R、G、和B光线的有机EL元件11的像素电路10的条纹排列而形成的有机EL显示设备中，在相同像素中水平相邻的两个像素电路10和10被设为一对。当两个像素电路10和10从像素行的像素排列方向(图的水平方向)的反方向(对于左侧的像素电路来说是右方向，对于右侧的像素电路来说是左方向)看到彼此时，形成两个像素电路10和10以便于有机EL元件11和电路元件(12到18)的布图形状是对称的。电源线26和27被选路到两个像素电路10和10中，以便于电源线26和27的配线模式是对称的，从而可以在作为一对的两个像素电路10和10之间共享电源线26和27。
在两个像素电路10和10之间共享电源线26和27，或具体地电源线26被选路到一个像素电路中，而电源线27被选路到另一像素电路中，在两个像素电路10和10之间共享电源线26和27。因此，每个像素列(每个像素电路10)的电源线数量可以减少一个。因此，像素电路10的布图面积可以相应地减少。从而可能增加像素的数量，且因此得到高清晰度显示图像。另外，因为有机EL元件11和电路元件(12到18)的布图形状在两个像素电路10和10之间对称，不会由于缺乏布图对称性的影响而发生像素质量中的降级。因此可实现高图像质量的有机EL显示设备。
(第二个实施例)
下面将对第二个实施例进行描述，其中彩色显示设备具有delta排列，其中包括发射每种颜色R、G和B光线的有机EL元件11的像素电路10的相邻像素行彼此移动1/2的像素字符间距(pitch)，且以三角形式排列颜色R、G和B。
在这种情况下，其中像素阵列单元20的像素电路10处于delta排列，如图8所示在垂直相邻的两个像素行中的像素电路的布图形状被设为相反方向。顺带提及，在图8中，如在图6中一样，简单地由字母“F”来表示像素电路10的布图形状，以方便理解。
当在垂直相邻的两个像素行中斜线相邻的两个像素电路被设为一对，或具体地R的像素电路和B的像素电路被设为一对，G的像素电路和R的像素电路被设为一对，B的像素电路和G的像素电路被设为一对，用于提供电源电位V1和V2的电源线26和27被选路到两个像素电路上。当两个像素电路能从像素行的像素排列方向(图的水平方向)的反方向看到彼此时，电源线26和27的配线模式的位置是相反的。
具体地，如图9所示，当在彼此垂直相邻的两个像素行中的彼此斜线相邻的两个像素电路10A和10B被设为一对时，电源线26和27被选路到像素电路10A上。当从图的右方向看到像素电路10A时，电源线26和27的配线模式的位置以电源线27和电源线26的顺序排列，而电源线26和27被选路到像素电路10B。当从图的左方向看到像素电路10B时，电源线26和27的配线模式的位置以电源线26和电源线27的顺序排列。
因此，在用包括发射每种颜色R、G、和B光线的有机EL元件11的像素电路10的delta排列而形成的有机EL显示设备中，在垂直相邻的两个像素行中斜线相邻的两个像素电路10A和10A被设为一对。当两个像素电路10A和10B能从像素行的像素排列方向(图的水平方向)的反方向(对于较高像素行中的像素电路10A来说是右方向，对于较低像素行的像素电路10B来说是左方向)看到彼此时，形成两个像素电路10A和10B。有机EL元件11和电路元件(12到18)的布图形状是对称的，电源线26和27被选路到两个像素电路10A和10B上。电源线10A和10B的配线模式是对称的。因此，电源线26和27的相应的配线模式不需要在两个像素电路10A和10B之间互换，以便于可以用较少量的接触洞和较少量的线来形成像素电路10。
顺带提及，当可以从像素行的像素排列的方向(图的水平方向)的反方向看到两个像素电路10A和10B时，有机EL元件11和电路元件的布图形状可以是对称的，电源线26和27的配线模式可以使对称的。在其中当从上述相反方向所看到的电源线26和27的配线模式的位置与图10中所示的相同的情况下，电源线26和27的相应的配线模式需要在两个像素电路10A和10B之间互换。因此，接触洞51和52和配线53是每个像素电路10中的互换所必须的，因此相应地增加了像素电路10的布图面积。
另一方面，将电源线26和27选路到两个像素电路10A和10B上以便于从上述反方向看到的电源线26和27的配线模式的位置彼此相反，这消除了对于用于互换配线模式的接触洞51和52以及配线53的需要。可以相应地减少像素电路10的布图面积。因此，如在条纹排列的情况下，可以得到高清晰度的显示图像，且不会发生由于缺乏布图对称性的影响而产生的图像质量中的降级，以便于能实现高图像质量的有机EL显示设备。
[像素电容的布图]
下面将对像素电路10中所提供的像素电容的布图进行描述。如图11所示，通过作为像素电容Cpix的例子的电容Csub，来进行以下描述，其中电容Csub其一个终端连接于像素电路10中的信号线的部分(该部分被描述为“节点A”)，例如有机EL元件11的阳极电极，其另一个终端连接于直流电源的电源电位Vdc。
如上所述，有机EL元件11具有电容Coled。电容Coled的电容值由设备结构来确定，并在R、G和B之间不同。对于每个像素电路10中有机EL元件11的相同的驱动条件来说，在相应的像素电路10中的电容Coled的电容值需要彼此相等。由于此目的而提供电容Csub。
具体地，电容Csub的一个终端被连接于有机EL元件11的阳极电极，而有机EL元件11的阴极电极被连接于直流电源的电源电位VSS，电容Csub的另一个终端被连接于电源电位Vdc。从而电容Csub和有机EL元件11的电容Coled并联。通过将电容Csub设置为对于R、G和B适当的电容值，相应的像素电路10中的电容Coled的电容值可以彼此相等。
下面将描述布图由电容Csub为代表的像素电容Cpix的布图方法，作为第三个实施例和第四个实施例。
(第三个实施例)
第三个实施例假设在上述第一个实施例的条纹排列中的布图结构，其中，在相同像素行中彼此水平相邻的两个像素电路10和10被设为一对，且当两个像素电路10和10可以从像素行的像素排列方向的反方向看到彼此时，形成两个像素电路10和10以便于有机EL元件11和电路元件的布图形状是对称的，且将电源线26和27选路到两个像素电路10和10，以便于电源线26和27的配线模式是对称的。
如图12所示，在布图例如在每个像素电路10中的电容Csub的像素电容Cpix时，形成以下布图结构，其中电容Csub的一个终端被连接于每个像素电路10中的节点A。电容Csub的另一个终端被连接于其电路构成一对的右侧和左侧上的两个像素电路之一中的电源线26，电容Csub的另一个终端被连接于另一像素电路中的电源线27。
在这种情况下，电源线26和27都是提供直流电源的电源电位V1和V2的电源线。因此，当从每个电容Csub的一个终端观察各自具有连接于电源线26或27的另一终端的电容Csub时，电容Csub显得彼此相等。即，即使当一个像素电路的电容Csub被连接在节点A和电源线26之间，且另一像素电路的电容Csub被连接在节点A和电源线27之间时，电容Csub与有机EL元件11的电容Coled都并联。
通过例如改变形成适合于R、G和B的电容Csub的电极尺寸，并因此设置电容Csub的电容值，在构成一对的两个像素电路10和10中的有机EL元件11的电容(电容值)Coled可以彼此相等。顺带提及，如上所述，由于电容Csub的不同电容值而导致的不同尺寸(形状)被包括在布图形状的“两边对称”的概念中。
顺带提及，在第一个实施例的条纹排列的布图结构中，当在两个像素电路10和10之一的电容Csub的另一终端被连接于相同的电源线26(或电源线27)时，电源线26(或电源线27)的配线模式需要在两个像素电路10和10之间互换，如图13所示。因此，对于每个像素电路10中的互换来说，接触洞61到63和配线64是必要的。
另一方面，两个像素电路10和10之一中的电容Csub的另一终端被连接于电源线26，且在另一像素电路10中的电容Csub的另一终端被连接于电源线27，这种布图结构消除了对于用于互换配线模式的接触洞61到63以及配线64的需要。像素电路10的布图面积可以相应地减少。因此，如在第一个实施例中，能得到高清晰度的显示图像，且不会发生由于缺乏布图对称性的影响而产生的图像质量中的降级，以便于能实现高图像质量的有机EL显示设备。
(第四个实施例)
第四个实施例假设如上所述的第二个实施例的delta排列中的布图结构。在垂直相邻的像素行中斜线相邻的两个像素电路10A和10B被设为一对。当两个像素电路10A和10B可以从像素行的像素排列方向的反方向看到彼此时，形成两个像素电路10A和10B以便于有机EL元件11和电路元件的布图形状是对称的。将电源线26和27选路到两个像素电路10A和10B，以便于电源线26和27的配线模式是对称的，且以便于配线模式的位置彼此相反。
如图14所示，在布图例如在像素电路10中的电容Csub的像素电容Cpix时，形成以下布图结构，其中电容Csub的一个终端被连接于每个像素电路10A和10B中的节点A。电容Csub的另一个终端被连接于斜线构成一对的两个像素电路的一个像素电路10A中的电源线26，电容Csub的另一个终端被连接于另一像素电路10B中的电源线27。电容Csub的作用和在第三个实施例中的一样。
顺带提及，在第二个实施例的delta排列的布图结构中，当两个像素电路10A和10B之一中的电容Csub的另一终端被连接于相同电源线26(或电源线27)时，电源线26和27的配线模式需要在两个像素电路10A和10B之间互换，如图15所示。因此，对于每个像素电路10中的互换来说，接触洞51和52以及配线53是必要的，相应地增加了像素电路10的布图面积。
另一方面，将电源线26和27都选路到两个像素电路10A和10B，以便于从上述反方向所看到的电源线26和27的配线模式彼此相反。一个像素电路10A中的电容Csub的另一终端被连接于电源线26，另一像素电路10B中的电容Csub的另一终端被连接于电源线27。消除了对于用于互换配线模式的接触洞51和52以及配线53的需要，以便于相应地减少像素电路10的布图面积。因此，如在第二个实施例中，能得到高清晰度显示图像，且不会发射由于缺乏布图对称性的影响而产生的图像质量的降级，以便于能实现高图像质量的有机EL显示设备。
要注意，已经通过将本发明的实施例应用到像素阵列单元20的举例来描述了前述实施例。如图1所示，对于相同像素行中彼此相邻的两个像素电路10和10来说，用于电源电位V1的电源线26被选路到左侧上的像素列，而用于电源电位V2的电源线27被选路到右侧上的像素列。本发明的实施例类似地可用于如图16所示所形成的像素阵列单元20。对于左像素列和右像素列的电源线26和27的配线在每两个像素列中交替互换。
另外，在前述实施例中所示的像素电路10仅仅是示例，本发明的实施例不局限于该示例。即，本发明的实施例可用于通常的显示设备，其中由至少两条电源线提供电源电位给包括电光元件和用于驱动该电光元件的驱动电路的像素电路，即以矩阵形式排列第一电源线和第二电源线。
另外，虽然已经通过将本发明的实施例应用于具有三原色(R、G和B)的颜色形状的彩色显示设备的举例来描述前述实施例，但是本发明的实施例布图像素电路的布图，且可以使用任何颜色形状；本发明的实施例可类似地用于具有另一原色的颜色形状或用补色(例如四种颜色，黄色、青色、品红，和绿色)的颜色形状的彩色显示设备和单色显示设备。
另外，已经通过用有机EL元件作为像素电路10中的电光元件而将本发明的实施例应用到有机EL显示设备的举例来描述了前述实施例。本发明的实施例不局限于该应用示例，且可用于使用根据流经设备的电流值而在光线发射亮度中变化的电流驱动式电光元件(光线发射元件)的普通显示设备。
本领域技术人员应该理解，可以依赖于布图需求和另一因素，在其所附权利要求或其等同物的范围内，进行各种修改、合并、子合并和替换。
相关申请的交叉引用
本发明包含2006年7月31日在日本专利局提交的日本专利申请JP2006-207664的相关主题，其全部内容被引用合并于此。

Claims (6)

1.一种显示设备，包括：
通过以矩阵形式二维地排列像素电路而形成的像素阵列单元，每个像素电路包括确定显示亮度的电光元件和用于驱动所述电光元件的驱动电路；
用于向所述像素电路提供第一电源电位的第一电源线，所述第一电源线沿着所述像素阵列单元中的像素列的像素排列方向排列；以及
用于向所述像素电路提供第二电源电位的第二电源线，所述第二电源线沿着所述像素阵列单元中的像素列的像素排列方向排列；
其中，在所述像素阵列单元中彼此相邻的两个像素电路被设为一对，
所述两个像素电路被形成为使所述电光元件和所述驱动电路的布图形状关于由所述第一电源线和所述第二电源线形成的对称轴来说是对称的，以及
所述第一电源线和所述第二电源线被选路到所述两个像素电路中，以便于所述第一电源线和所述第二电源线的配线模式关于所述对称轴是对称的。
2.根据权利要求1所述的显示设备，
其中所述像素电路的排列是条纹排列，
所述两个像素电路在所述像素阵列单元中相同的像素行中彼此水平相邻。
3.根据权利要求1所述的显示设备，
其中每个所述像素电路包括
连接在驱动晶体管的源极和第一电源电位之间的第一开关晶体管，
连接在所述驱动晶体管的栅极和第二电源电位之间的第二开关晶体管，
连接在所述驱动晶体管的栅极和源极之间的电容，以及
所述第一电源线和所述第二电源线是用于向所述像素电路提供所述第一电源电位和所述第二电源电位的电源线。
4.根据权利要求1所述的显示设备，
其中每个所述像素电路具有像素电容，所述像素电容的一个终端被连接到像素电路内的信号线的部分，以及
在所述两个像素电路中的所述像素电容的另一终端分别被连接到所述第一电源线和所述第二电源线。
5.根据权利要求4所述的显示设备，
其中所述像素电路的排列是条纹排列，
所述两个像素电路在所述像素阵列单元中相同的像素行中彼此水平相邻。
6.一种用于显示设备中的像素电路的布图方法，所述显示设备包括：
通过以矩阵形式二维地排列像素电路而形成的像素阵列单元，每个像素电路包括确定显示亮度的电光元件和用于驱动所述电光元件的驱动电路；
用于向所述像素电路提供第一电源电位的第一电源线，所述第一电源线沿着所述像素阵列单元中的像素列的像素排列方向排列；以及
用于向所述像素电路提供第二电源电位的第二电源线，所述第二电源线沿着所述像素阵列单元中的像素列的像素排列方向排列；
其中，在所述像素阵列单元中彼此相邻的两个像素电路被设为一对，
所述两个像素电路被形成为使所述电光元件和所述驱动电路的布图形状关于由所述第一电源线和所述第二电源线形成的对称轴来说是对称的，以及
所述第一电源线和所述第二电源线被选路到所述两个像素电路中，以便于所述第一电源线和所述第二电源线的配线模式关于所述对称轴是对称的。
CN2007101382179A 2006-07-31 2007-07-31 显示设备和像素电路布图方法 Active CN101118720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006207664A JP5092304B2 (ja) 2006-07-31 2006-07-31 表示装置および画素回路のレイアウト方法
JP207664/06 2006-07-31

Publications (2)

Publication Number Publication Date
CN101118720A CN101118720A (zh) 2008-02-06
CN101118720B true CN101118720B (zh) 2010-12-08

Family

ID=38985732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101382179A Active CN101118720B (zh) 2006-07-31 2007-07-31 显示设备和像素电路布图方法

Country Status (5)

Country Link
US (2) US7821525B2 (zh)
JP (1) JP5092304B2 (zh)
KR (1) KR101425380B1 (zh)
CN (1) CN101118720B (zh)
TW (1) TWI377543B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
JP2010049041A (ja) * 2008-08-22 2010-03-04 Sony Corp 画像表示装置及び画像表示装置の駆動方法
JP2010060601A (ja) * 2008-09-01 2010-03-18 Sony Corp 画像表示装置及び画像表示装置の駆動方法
JP5195409B2 (ja) * 2008-12-26 2013-05-08 ソニー株式会社 表示装置、表示装置の画素レイアウト方法および電子機器
KR101525807B1 (ko) * 2009-02-05 2015-06-05 삼성디스플레이 주식회사 표시 장치및 그 구동 방법
JP2011039207A (ja) * 2009-08-07 2011-02-24 Hitachi Displays Ltd 表示装置及びその駆動方法
JP2011112724A (ja) * 2009-11-24 2011-06-09 Sony Corp 表示装置およびその駆動方法ならびに電子機器
KR101758297B1 (ko) * 2010-06-04 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TW201314660A (zh) * 2011-09-19 2013-04-01 Wintek Corp 發光元件驅動電路及其相關的畫素電路與應用
JP5793058B2 (ja) 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
CN102708824B (zh) * 2012-05-31 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管阈值电压偏移补偿电路及goa电路、显示器
JP6159965B2 (ja) * 2012-07-31 2017-07-12 株式会社Ｊｏｌｅｄ 表示パネル、表示装置ならびに電子機器
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
JP6186127B2 (ja) * 2013-01-25 2017-08-23 株式会社ジャパンディスプレイ 表示装置
EP2902994A4 (en) * 2012-10-30 2016-09-14 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE THEREFOR
KR102193054B1 (ko) * 2014-02-28 2020-12-21 삼성디스플레이 주식회사 표시 장치
KR102217385B1 (ko) * 2014-07-18 2021-02-19 삼성디스플레이 주식회사 발광소자 표시장치
KR102357345B1 (ko) * 2015-01-27 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102516592B1 (ko) 2015-08-24 2023-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102617430B1 (ko) * 2016-11-08 2023-12-26 에스케이하이닉스 주식회사 이미지 센서
KR102610609B1 (ko) * 2016-11-14 2023-12-07 에스케이하이닉스 주식회사 이미지 센서
CN107749274B (zh) * 2017-11-15 2019-10-01 武汉天马微电子有限公司 一种显示面板及显示装置
US11049457B1 (en) * 2019-06-18 2021-06-29 Apple Inc. Mirrored pixel arrangement to mitigate column crosstalk
CN110459175A (zh) * 2019-08-09 2019-11-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187254B2 (ja) * 1994-09-08 2001-07-11 シャープ株式会社 画像表示装置
JP4356135B2 (ja) * 1998-04-20 2009-11-04 ソニー株式会社 カラー表示装置
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP3620490B2 (ja) * 2000-11-22 2005-02-16 ソニー株式会社 アクティブマトリクス型表示装置
JP3977299B2 (ja) * 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP4488709B2 (ja) * 2003-09-29 2010-06-23 三洋電機株式会社 有機ｅｌパネル
JP4841831B2 (ja) * 2003-12-02 2011-12-21 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
JP4610315B2 (ja) * 2003-12-17 2011-01-12 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4529467B2 (ja) * 2004-02-13 2010-08-25 ソニー株式会社 画素回路および表示装置
US8378930B2 (en) * 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
JP4103851B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4103850B2 (ja) 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4982663B2 (ja) * 2004-06-25 2012-07-25 京セラ株式会社 表示パネル用ドライバ手段および画像表示装置
KR100637164B1 (ko) * 2004-06-26 2006-10-20 삼성에스디아이 주식회사 능동 구동형 전계발광 디스플레이 장치
JP2005099830A (ja) * 2004-11-01 2005-04-14 Sanyo Electric Co Ltd 表示装置
KR100685818B1 (ko) * 2005-02-18 2007-02-22 삼성에스디아이 주식회사 시분할제어 유기전계발광장치

Also Published As

Publication number Publication date
KR20080012148A (ko) 2008-02-11
JP5092304B2 (ja) 2012-12-05
TWI377543B (en) 2012-11-21
USRE44914E1 (en) 2014-05-27
JP2008033091A (ja) 2008-02-14
US20080024529A1 (en) 2008-01-31
CN101118720A (zh) 2008-02-06
US7821525B2 (en) 2010-10-26
TW200811816A (en) 2008-03-01
KR101425380B1 (ko) 2014-08-01

Similar Documents

Publication Publication Date Title
CN101118720B (zh) 显示设备和像素电路布图方法
KR101485456B1 (ko) 표시장치 및 화소회로의 배치 방법
US8736521B2 (en) Display device and electronic apparatus have the same
CN106782301B (zh) 一种阵列基板、显示面板及显示面板的驱动方法
CN101276547B (zh) 显示装置、显示装置的驱动方法以及电子设备
CN101615381B (zh) 显示装置、显示装置的驱动方法以及电子装置
CN101751854B (zh) 显示装置、显示装置的像素布局方法以及电子设备
KR101493655B1 (ko) 표시 장치 및 전자 기기
JP5719571B2 (ja) 表示装置および表示装置の駆動方法
CN101140731A (zh) 图像显示器
KR20090117631A (ko) Ｅｌ 표시 패널, 전자기기 및 패널 구동방법
CN101599503B (zh) 显示设备、在显示设备中布线的方法、以及电子设备
KR20100033126A (ko) 표시 장치 및 그 구동 방법
CN104347031A (zh) 显示装置、用于驱动该显示装置的方法以及电子设备
WO2021111744A1 (ja) 電気光学装置、電子機器及び駆動方法
US10714007B2 (en) Pixel circuit and driving method therefor, and display apparatus
JP2012233950A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
US9595224B2 (en) Display device, method of driving display device and electronic apparatus
US20220199013A1 (en) Display device
KR100354641B1 (ko) 액티브 매트릭스형 ｅｌ 표시 장치
JP2005338592A (ja) 表示装置
US20230043902A1 (en) Display device and driving circuit
KR20190040187A (ko) 표시 장치 및 전자 기기
CN115066718A (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant