CN101097692B - 移位寄存器 - Google Patents

Abstract

本发明公开了一种具有能够高效地利用液晶板的非显示区面积的结构的移位寄存器。该移位寄存器包括多个级，所述多个级用于按次序输出多个输出脉冲并将所述多个输出脉冲顺序地提供给显示区中的多条选通线。所述多个级中的每一个都包括：第一节点控制器，其用于对第一节点的信号状态进行控制；至少一个上拉开关器件，其用于根据所述第一节点的信号状态输出所述多个输出脉冲中的一对应输出脉冲，并将所述对应输出脉冲提供给所述多条选通线中的一对应选通线的一侧；第二节点控制器，其用于对第二节点的信号状态进行控制；以及第一下拉开关器件，其用于根据所述第二节点的信号状态输出放电电压，并将该放电电压提供给所述对应选通线的另一侧。

Description

移位寄存器

技术领域

本发明涉及液晶显示装置的移位寄存器，更具体地，涉及具有能够高效地利用液晶板的非显示区面积的结构的移位寄存器。

背景技术

通常，液晶显示(LCD)装置适于通过利用电场对液晶的透光率进行调节来显示图像。为此，LCD装置包括具有以矩阵形式排列的多个像素区的液晶板，和用于驱动该液晶板的驱动电路。

驱动电路包括：用于驱动多条选通线的选通驱动器；用于驱动多条数据线的数据驱动器；用于提供对选通驱动器和数据驱动器进行控制的控制信号的定时控制器；以及用于提供将在LCD装置中使用的各种驱动电压的电源。

选通驱动器包括用于顺序地输出扫描脉冲的移位寄存器，以下参照图1对该移位寄存器进行详细描述。

图1示意性地示出了常规移位寄存器的结构。

如图1所示，常规移位寄存器具有级联地连接的n个级101到10n。

级101到10n响应于向其提供的时钟脉冲CLK而顺序地输出多个输出脉冲Vout1到Voutn。这些输出脉冲Vout1到Voutn被顺序地提供给液晶板的所述多条选通线，以按次序驱动所述多条选通线。

随着LCD装置的屏幕面积的增大，选通线的数量和长度也有所增加，从而导致对选通线的驱动速率的极大关注。为了高速驱动选通线，除了增大每个级中的每个开关器件的面积外，别无它选。这导致移位寄存器的尺寸的增大。

液晶板具有显示区和围绕该显示区的非显示区。

在非显示区的位于液晶板的显示区的一侧的一部分中形成了移位寄存器的多个级。然而，如上所述开关器件面积的增大使得难以将大量开关器件集成在非显示区的有限空间中。

发明内容

因此，本发明旨在提供一种移位寄存器，其基本上克服了由于现有技术的局限和缺点所导致的一个或更多个问题。

本发明的一个目的是提供一种移位寄存器，其中，各级中的多个开关器件被在功能上分开，并被单独地设置在非显示区的位于液晶板的显示区的一侧处的一部分和非显示区的位于显示区的另一侧处的一部分中，使得可高效地利用非显示区的全部面积。

本发明的附加优点、目的以及特征将在下面的说明中部分地加以阐述，并且对于本领域的技术人员而言在考察以下内容后部分地显见，或者可从对本发明的实践中获知。通过所撰写的说明书及其权利要求以及附图中具体指出的结构，可以实现并获得本发明的这些目的和其它优点。

为实现这些目的和其他优点并且根据本发明的目的，如在此所具体实现和广泛描述的，提供了一种移位寄存器，该移位寄存器包括多个级，所述多个级用于按次序输出多个输出脉冲并将所述多个输出脉冲顺序地提供给显示区中的多条选通线，所述多个级中的每一个都包括：置于所述显示区的一侧的第一节点控制器，该第一节点控制器对第一节点的信号状态进行控制；置于所述显示区的所述一侧的至少一个上拉开关器件，所述上拉开关器件根据所述第一节点的信号状态输出所述多个输出脉冲中的一对应输出脉冲，并将所述对应输出脉冲提供给所述多条选通线中的一对应选通线的一侧；置于所述显示区的另一侧的第二节点控制器，该第二节点控制器对第二节点的信号状态进行控制；以及置于所述显示区的所述另一侧的第一下拉开关器件，该第一下拉开关器件根据所述第二节点的信号状态输出放电电压，并将所述放电电压提供给所述对应选通线的所述另一侧。

应当明白，本发明的以上一般性描述和以下详细描述都是示例性和说明性的，旨在提供对根据权利要求所述的本发明的进一步说明。

附图说明

附图被包括进来以提供对本发明的进一步的理解并被并入且构成本申请的一部分，示出了本发明的(多个)实施例，并且与文字说明一起用于解释本发明的原理。在附图中：

图1是常规移位寄存器的示意图；

图2是根据本发明第一实施例的移位寄存器的示意图；

图3是提供给图2的移位寄存器的各种信号和从该移位寄存器输出的输出脉冲的定时图；

图4是示出图2中的第2级的一个实施例的电路结构的电路图；

图5是示出图2中的第2级的另一实施例的电路结构的电路图；

图6是均具有图5的电路结构的第1到第3级的电路图；

图7是根据本发明第二实施例的移位寄存器的示意图；

图8是提供给图7的移位寄存器的各种信号和从该移位寄存器输出的输出脉冲的定时图；

图9是示出图7中的第2级的一个实施例的电路结构的电路图；

图10是示出图7中的第2级的另一实施例的电路结构的电路图；

图11是示出图7中的第2级的另一实施例的电路结构的电路图；

图12是均具有图11的电路结构的第1到第3级的电路图；

图13是提供给图2和图7的移位寄存器的信号和从这些移位寄存器输出的输出脉冲的另一定时图；以及

图14是例示出在应用了根据本发明第一和第二实施例的移位寄存器的液晶板中的多条选通线与多条公共线之间的短路测试的图。

具体实施方式

下面将详细说明本发明的优选实施例，其示例在附图中示出。只要有可能，就在所有附图中使用相同的标号表示相同或相似的部分。

图2示意性地示出根据本发明第一实施例的移位寄存器的结构，图3是提供给图2的移位寄存器的各种信号和从该移位寄存器输出的输出脉冲的定时图。

如图2所示，根据本发明第一实施例的移位寄存器包括级联地连接的n个级ST1到STn，和伪级(dummy stage)STn+1。

将级ST1到STn和伪级STn+1安装在液晶板200的非显示区200b中。

所有级在一个帧时段一次输出多个输出脉冲Vout1到Voutn+1。即，从第1级ST1到伪级STn+1按次序输出所述输出脉冲Vout1到Voutn+1。

将从除伪级STn+1以外的级ST1到STn输出的输出脉冲Vout1到Voutn顺序地提供给液晶板200的显示区200a的选通线GL1到GLn，以对选通线GL1到GLn顺序地进行扫描。

级ST1到STn+1中的每一个都包括第一节点n1、第二节点n2、第一节点控制器NC1、第二节点控制器NC2、上拉开关器件Trpu以及下拉开关器件Trpd。

将级ST1到STn+1中每一个的第一节点n1、第一节点控制器NC1以及上拉开关器件Trpu形成在显示区200a的左侧。将级ST1到STn+1中每一个的第二节点n2、第二节点控制器NC2以及下拉开关器件Trpd形成在显示区200a的右侧。

第一节点控制器NC1对第一节点n1的信号状态进行控制。即，第一节点控制器NC1使第一节点n1充电或放电。

第二节点控制器NC2对第二节点n2的信号状态进行控制。即，第二节点控制器NC2使第二节点n2充电或放电。

第一节点控制器NC1和第二节点控制器NC2进行协作，以在第一节点n1处于其充电状态时使第二节点n2保持放电，而在第一节点n1处于其放电状态时使第二节点n2保持充电。

第k级(k是自然数)的上拉开关器件Trpu根据第k级的第一节点n1的信号状态而导通或截止，并在导通时输出从时钟传送线提供的时钟脉冲作为对应输出脉冲。随后该输出脉冲被提供给第(k-1)级的第一节点控制器NC1和第二节点控制器NC2、第(k+1)级的第一节点控制器NC1和第二节点控制器NC2以及第k选通线的一侧。

第k级的下拉开关器件Trpd根据第k级的第二节点n2的信号状态而导通或截止，并在导通时向第k选通线的另一侧提供放电电压VSS。

第k级的第一节点控制器NC1响应于来自第(k-1)级的上拉开关器件Trpu的输出脉冲，使用充电电压VDD(或时钟脉冲)对第k级的第一节点n1进行充电。

第k级的第二节点控制器NC2响应于来自第(k-1)级的上拉开关器件Trpu的输出脉冲，使用放电电压VSS对第k级的第二节点n2进行放电。

此时，第k级的第二节点控制器NC2通过第(k-1)选通线接收来自第(k-1)级的上拉开关器件Trpu的输出脉冲。即，将从第(k-1)级的上拉开关器件Trpu输出的第(k-1)输出脉冲通过第(k-1)选通线提供给第k级的第二节点控制器NC2。

另一方面，由于在第1级ST1之前没有级，所以第1级ST1的第一节点控制器NC1响应于从启动传送线提供的启动脉冲Vst，使用充电电压VDD对第1级ST1的第一节点n1进行充电。第1级ST1的第二节点控制器NC2响应于来自启动传送线的启动脉冲Vst，使用放电电压VSS对第1级ST1的第二节点n2进行放电。

第k级的第一节点控制器NC1响应于来自第(k+1)级的上拉开关器件Trpu的输出脉冲，使用放电电压VSS对第k级的第一节点n1进行放电。

第k级的第二节点控制器NC2响应于来自第(k+1)级的上拉开关器件Trpu的输出脉冲，使用充电电压VDD对第k级的第二节点n2进行充电。

此时，第k级的第二节点控制器NC2通过第(k+1)选通线接收来自第(k+1)级的上拉开关器件Trpu的输出脉冲。即，将从第(k+1)级的上拉开关器件Trpu输出的第(k+1)输出脉冲通过第(k+1)选通线提供给第k级的第二节点控制器NC2。

另一方面，由于在伪级STn+1之后没有级，所以伪级STn+1的第一节点控制器NC1响应于从启动传送线提供的启动脉冲Vst，使用放电电压VSS对伪级STn+1的第一节点n1进行放电。伪级STn+1的第二节点控制器NC2响应于来自启动传送线的启动脉冲Vst，使用充电电压VDD对伪级STn+1的第二节点n2进行充电。

形成在非显示区200b的位于显示区200a左侧的一部分中的有分别传送第一时钟脉冲CLK1到第四时钟脉冲CLK4的第一时钟传送线CL1到第四时钟传送线CL4、传送启动脉冲Vst的第一启动传送线STL1、传送充电电压VDD的第一充电电压线DDL1，以及传送放电电压VSS的第一放电电压线SSL1。

形成在非显示区200b的位于显示区200a右侧的一部分中的有传送启动脉冲Vst的第二启动传送线STL2、传送充电电压VDD的第二充电电压线DDL2，以及传送放电电压VSS的第二放电电压线SSL2。

彼此异相地输出第一时钟脉冲CLK1到第四时钟脉冲CLK4。即，在相对于第一时钟脉冲CLK1相位延迟一个脉冲宽度之后输出第二时钟脉冲CLK2，在相对于第二时钟脉冲CLK2相位延迟一个脉冲宽度之后输出第三时钟脉冲CLK3。在相对于第三时钟脉冲CLK3相位延迟一个脉冲宽度之后输出第四时钟脉冲CLK4，在相对于第四时钟脉冲CLK4相位延迟一个脉冲宽度之后输出第一时钟脉冲CLK1。

顺序并循环地输出第一时钟脉冲CLK1到第四时钟脉冲CLK4。换句话说，从第一时钟脉冲CLK1到第四时钟脉冲CLK4，然后，再从第一时钟脉冲CLK1到第四时钟脉冲CLK4，顺序地输出第一时钟脉冲CLK1到第四时钟脉冲CLK4。结果，在第四时钟脉冲CLK4与第二时钟脉冲CLK2之间的时段中输出第一时钟脉冲CLK1。可以彼此同步地输出第四时钟脉冲CLK4和启动脉冲Vst。在此情况下，在第一时钟脉冲CLK1到第四时钟脉冲CLK4中，最早输出所有时钟脉冲中的第四时钟脉冲CLK4。

同时，与第四时钟脉冲CLK4同步地输出启动脉冲Vst。这里应当指出，启动脉冲Vst在每一帧时段只输出一次，而时钟脉冲CLK1到CLK4中的每一个在每一帧时段输出数次。

换句话说，启动脉冲Vst在每一帧时段只展现它的有效状态(高电平状态)一次，而时钟脉冲CLK1到CLK4中的每一个在每一帧时段定期地展现其有效状态数次。

另一方面，根据本发明的移位寄存器可以使用具有不同相位的两个时钟脉冲(两相时钟脉冲)或具有不同相位的三个时钟脉冲(三相时钟脉冲)。另选地，根据本发明的移位寄存器可以使用具有不同相位的五个时钟脉冲或更多个时钟脉冲。

向根据本发明第一实施例的移位寄存器提供四相时钟脉冲。因此，向级ST1到STn+1中的每一个中的上拉开关器件Trpu的漏端子提供如下时钟脉冲。

即，向第(4g+1)级(g是自然数，包括0)的上拉开关器件Trpu提供第一时钟脉冲CLK1，向第(4g+2)级的上拉开关器件Trpu提供第二时钟脉冲CLK2。向第(4g+3)级的上拉开关器件Trpu提供第三时钟脉冲CLK3，向第(4g+4)级的上拉开关器件Trpu提供第四时钟脉冲CLK4。

例如，向图2中的第2级ST2的上拉开关器件Trpu提供第二时钟脉冲CLK2。

充电电压VDD与放电电压VSS具有不同的电平，充电电压VDD具有比放电电压VSS的电平高的电平。

通常，充电电压VDD展现出正极性，放电电压VSS展现出负极性。这里，放电电压VSS可以是接地电压。

以下对具有根据本发明第一实施例的上述结构的移位寄存器的操作进行描述。

首先，给出对初始时段T0中的操作的描述。

在初始时段T0中，只有启动脉冲Vst保持为高电平状态，而时钟脉冲CLK1到CLK4保持为低电平状态。

响应于高电平状态的启动脉冲Vst对第1级ST1进行操作。即，响应于启动脉冲Vst，第1级ST1的第一节点控制器NC1使用充电电压VDD(或时钟脉冲)对第1级ST1的第一节点n1进行充电。而且，响应于启动脉冲Vst，第1级ST1的第二节点控制器NC2使用放电电压VSS对第1级ST1的第二节点n2进行放电。

然后，第1级ST1的上拉开关器件Trpu(其栅端子连接到已充电的第一节点n1)导通，第1级ST1的下拉开关器件Trpd(其栅端子连接到已放电的第二节点n2)截止。

还将启动脉冲Vst提供给伪级STn+1的第一节点控制器NC1和第二节点控制器NC2。此时，伪级STn+1的第一节点控制器NC1使伪级STn+1的上拉开关器件Trpu截止，伪级STn+1的第二节点控制器NC2使伪级STn+1的下拉开关器件Trpd导通。

接下来，给出对第一时段T1中的操作的描述。

在第一时段T1中，只有第一时钟脉冲CLK1保持为高电平状态，而其余时钟脉冲CLK2到CLK4，包括启动脉冲Vst，都保持为低电平状态。

向第(4g+1)级的上拉开关器件Trpu提供第一时钟脉冲CLK1。此时，由于只有第1级ST1是其第一节点n1已充电的级(即，使能级)，所以在第(4g+1)级中，只有第1级ST1的上拉开关器件Trpu导通，而其余级的上拉开关器件Trpu截止。

因此，在第一时段T1中，只有第1级ST1的上拉开关器件Trpu输出第一时钟脉冲CLK1。从第1级ST1的上拉开关器件Trpu输出的该第一时钟脉冲CLK1是第一输出脉冲Vout1。

第一输出脉冲Vout1不仅充当对第一选通线GL1进行驱动的第一扫描脉冲，而且充当使能下一级(或第2级ST2)的启动脉冲。

换句话说，将在第一时段T1中输出的第一输出脉冲Vout1提供给第2级ST2的第一节点控制器NC1和第二节点控制器NC2。结果，第2级ST2的第一节点n1充电，而其第二节点n2放电。这里，将第一输出脉冲Vout1通过第一选通线GL1提供给第2级ST2的第二节点控制器NC2。

接下来，给出对第二时段T2中的操作的描述。

在第二时段T2中，只有第二时钟脉冲CLK2保持为高电平状态，而其余时钟脉冲CLK1、CLK3以及CLK4，包括启动脉冲Vst，以及第一输出脉冲Vout1，都保持为低电平状态。

向第(4g+2)级的上拉开关器件Trpu提供第二时钟脉冲CLK2。此时，由于只有第2级ST2是其第一节点n1已充电的级(即，使能级)，所以在第(4g+2)级中，只有第2级ST2的上拉开关器件Trpu导通，而其余级的上拉开关器件Trpu都截止。

因此，在第二时段T2中，只有第2级ST2的上拉开关器件Trpu输出第二时钟脉冲CLK2。从第2级ST2的上拉开关器件Trpu输出的该第二时钟脉冲CLK2是第二输出脉冲Vout2。

第二输出脉冲Vout2不仅充当对第二选通线GL2进行驱动的第二扫描脉冲，而且充当使能下一级(或第3级ST3)的启动脉冲。

换句话说，将在第二时段T2中输出的第二输出脉冲Vout2提供给第3级ST3的第一节点控制器NC1和第二节点控制器NC2。结果，第3级ST3的第一节点n1充电，而其第二节点n2放电。这里，将第二输出脉冲Vout2通过第二选通线GL2提供给第3级ST3的第二节点控制器NC2。

还将从第2级ST2输出的第二输出脉冲Vout2提供给前一级(或第1级ST1)。

即，将从第2级ST2输出的第二输出脉冲Vout2提供给第1级ST1的第一节点控制器NC1和第二节点控制器NC2。这里，将第二输出脉冲Vout2通过第二选通线GL2提供给第二节点控制器NC2。

第1级ST1的第一节点控制器NC1响应于向其提供的第二输出脉冲Vout2，使用放电电压VSS对第1级ST1的第一节点n1进行放电。第1级ST1的第二节点控制器NC2响应于向其提供的第二输出脉冲Vout2，使用充电电压VDD对第1级ST1的第二节点n2进行充电。

然后，第1级ST1的上拉开关器件Trpu(通过其栅端子连接到已放电的第一节点n1)截止，第1级ST1的下拉开关器件Trpd(通过其栅端子连接到已充电的第二节点n2)导通。

于是，将放电电压VSS通过导通的下拉开关器件Trpd提供给第一选通线GL1，从而使得第一选通线GL1放电。

按此方式，响应于来自前一级的输出脉冲使能级ST1到STn中的每一个，以使级ST1到STn中的每一个在已使能之后输出向其提供的时钟脉冲，作为它的输出脉冲。还可响应于来自下一级的输出脉冲禁用级ST1到STn中的每一个，以对对应选通线进行放电。

为了执行该操作，级ST1到STn+1中的每一个都具有如下电路结构。

图4是示出图2中的第2级ST2的一个实施例的电路结构的电路图。

级ST1到STn+1中的每一个的第一节点控制器NC1都包括第一开关器件Tr1到第三开关器件Tr3。

第k级的第一节点控制器NC1的第一开关器件Tr1响应于从第(k-1)级的上拉开关器件Trpu输出的第(k-1)输出脉冲进行动作，以向第k级的第一节点n1提供充电电压VDD。为此，第k级的第一开关器件Tr1具有：与第(k-1)级的上拉开关器件Trpu的源端子相连接的栅端子；连接到第一充电电压线DDL1的漏端子；以及与第k级的第一节点n1相连接的源端子。

例如，图4的第2级ST2的第一开关器件Tr1响应于来自第1级ST1的第一输出脉冲Vout1，使用充电电压VDD对第2级ST2的第一节点n1进行充电。

第k级的第一节点控制器NC1的第二开关器件Tr2响应于从第(k+1)级的上拉开关器件Trpu输出的第(k+1)输出脉冲进行动作，以向第k级的第一节点n1提供放电电压VSS。为此，第k级的第二开关器件Tr2具有：与第(k+1)级的上拉开关器件Trpu的源端子相连接的栅端子；与第k级的第一节点n1相连接的漏端子；以及连接到第一放电电压线SSL1的源端子。

例如，图4的第2级ST2的第二开关器件Tr2响应于来自第3级ST3的第三输出脉冲Vout3，使用放电电压VSS对第2级ST2的第一节点n1进行放电。

第k级的第一节点控制器NC1的第三开关器件Tr3响应于来自时钟传送线的时钟脉冲进行动作，以将第一节点n1与上拉开关器件Trpu的源端子相电连接。为此，第k级的第三开关器件Tr3具有：连接到时钟传送线的栅端子；与第k级的第一节点n1相连接的漏端子；以及与第k级的上拉开关器件Trpu的源端子相连接的源端子。

这里，提供给第三开关器件Tr3的栅端子的时钟脉冲与提供给上拉开关器件Trpu的漏端子的时钟脉冲同相。

例如，图4的第2级ST2的第三开关器件Tr3响应于第二时钟脉冲CLK2而将第2级ST2的第一节点n1与第2级ST2的上拉开关器件Trpu的源端子相电连接。

级ST1到STn+1中的每一个的第二节点控制器NC2都包括第四开关器件Tr4和第五开关器件Tr5。

第k级的第二节点控制器NC2的第四开关器件Tr4响应于从第(k+1)级的上拉开关器件Trpu输出的第(k+1)输出脉冲而进行动作，以向第k级的第二节点n2提供充电电压VDD。为此，第k级的第四开关器件Tr4具有：通过第(k+1)选通线与第(k+1)级的上拉开关器件Trpu的源端子相连接的栅端子；连接到第二充电电压线DDL2的漏端子；以及与第k级的第二节点n2相连接的源端子。

例如，图4的第2级ST2的第四开关器件Tr4响应于来自第3级ST3的第三输出脉冲Vout3，使用充电电压VDD对第2级ST2的第二节点n2进行充电。

第k级的第二节点控制器NC2的第五开关器件Tr5响应于从第(k-1)级的上拉开关器件Trpu输出的第(k-1)输出脉冲而进行动作，以向第k级的第二节点n2提供放电电压VSS。为此，第k级的第五开关器件Tr5具有：通过第(k-1)选通线与第(k-1)级的上拉开关器件Trpu的源端子相连接的栅端子；与第k级的第二节点n2相连接的漏端子；以及连接到第二放电电压线SSL2的源端子。

例如，图4的第2级ST2的第五开关器件Tr5响应于来自第1级ST1的第一输出脉冲Vout1，使用放电电压VSS对第2级ST2的第二节点n2进行放电。

同时，第1级ST1的第一节点控制器NC1的第一开关器件Tr1响应于来自第一启动传送线STL1的启动脉冲Vst，使用充电电压VDD对第1级ST1的第一节点n1进行充电。第1级ST1的第二节点控制器NC2的第五开关器件Tr5响应于来自第二启动传送线STL2的启动脉冲Vst，使用放电电压VSS对第1级ST1的第二节点n2进行放电。

第n级STn的第一节点控制器NC1的第二开关器件Tr2响应于来自第一启动传送线STL1的启动脉冲Vst，使用放电电压VSS对第n级STn的第一节点n1进行放电。

图5是示出图2中的第2级ST2的另一实施例的电路结构的电路图。

在图5的电路结构中，除图4的电路结构以外，级ST1到STn+1中的每一个的第二节点控制器NC2还包括第六开关器件Tr6。

第k级的第二节点控制器NC2的第六开关器件Tr6响应于从第k级的上拉开关器件Trpu输出的输出脉冲而进行动作，以向第k级的第二节点n2提供放电电压VSS。为此，第k级的第六开关器件Tr6具有：通过第k选通线与第k级的上拉开关器件Trpu的源端子相连接的栅端子；与第k级的第二节点n2相连接的漏端子；以及连接到第二放电电压线SSL2的源端子。

例如，图5的第2级ST2的第六开关器件Tr6响应于来自第2级ST2的第二输出脉冲Vout2，使用放电电压VSS对第2级ST2的第二节点n2进行放电。

以下对具有上述电路结构的移位寄存器的操作进行描述。

图6是均具有图5的电路结构的第1到第3级的电路图。

首先，给出对初始时段T0中的操作的描述。

在初始时段T0中，如图3所示，只有启动脉冲Vst保持为高电平状态，而时钟脉冲CLK1到CLK4保持为低电平状态。

将启动脉冲Vst输入给第1级ST1。详细地，如图6所示，将启动脉冲Vst提供给第1级ST1的第一开关器件Tr1的栅端子和第1级ST1的第五开关器件Tr5的栅端子。

结果，使第1级ST1的第一开关器件Tr1导通，并将充电电压VDD通过导通的第一开关器件Tr1提供给第1级ST1的第一节点n1。

因此，通过充电电压VDD对第1级ST1的第一节点n1进行充电，并且其栅端子连接到该已充电的第一节点n1的上拉开关器件Trpu导通。

向其提供了启动脉冲Vst的第1级ST1的第五开关器件Tr5也导通，并将放电电压VSS通过该导通的第五开关器件Tr5提供给第1级ST1的第二节点n2。

因此，通过放电电压VSS对第1级ST1的第二节点n2进行放电，并且其栅端子连接到该已放电的第二节点n2的下拉开关器件Trpd截止。

同时，由于在初始时段T0中没有来自第2级ST2到伪级STn+1的输出脉冲，所以第1级ST1的第二开关器件Tr2和第四开关器件Tr4保持截止。

另一方面，将在初始时段T0中输出的启动脉冲Vst提供给伪级STn+1的第二开关器件Tr2的栅端子和伪级STn+1的第四开关器件Tr4的栅端子。

结果，第二开关器件Tr2和第四开关器件Tr4导通。然后，通过该导通的第二开关器件Tr2向伪级STn+1的第一节点n1提供放电电压VSS，并通过该导通的第四开关器件Tr4向伪级STn+1的第二节点n2提供充电电压VDD。因此，在初始时段T0中，伪级STn+1的第一节点n1放电，而其第二节点n2充电。

接下来，给出对第一时段T1中的操作的描述。

在第一时段T1中，如图3所示，只有第一时钟脉冲CLK1保持为高电平状态，而其余时钟脉冲CLK2到CLK4，包括启动脉冲Vst，都保持为低电平状态。

因此，第1级ST1的第一开关器件Tr1和第五开关器件Tr5响应于低电平状态的启动脉冲Vst而截止。

由于第一开关器件Tr1截止，所以第1级ST1的第一节点n1浮置(float)。

结果，通过在初始时段T0中向其施加的充电电压VDD将第1级ST1的第一节点n1保持充电，从而使得第1级ST1的其栅端子连接到该第一节点n1的上拉开关器件Trpu保持导通。

此时，向该导通的上拉开关器件Trpu的漏端子提供第一时钟脉冲CLK1，使得在第1级ST1的第一节点n1处充入的充电电压VDD被放大(自举)。该放大是由于第一节点n1的浮置而导致的。

因此，通过上拉开关器件Trpu的源端子稳定地输出提供给第1级ST1的上拉开关器件Trpu的漏端子的第一时钟脉冲CLK1。从该上拉开关器件Trpu输出的该第一时钟脉冲CLK1是第一输出脉冲Vout1。

将所输出的第一输出脉冲Vout1提供给第一选通线GL1，以充当对第一选通线GL1进行驱动的扫描脉冲。

还将在第一时段T1中输出的第一时钟脉冲CLK1提供给第1级ST1的第三开关器件Tr3的栅端子。结果，第三开关器件Tr3导通，从而使得第1级ST1的第一节点n1与上拉开关器件Trpu的源端子相互短接。

在第一时段T1中，由于从上拉开关器件Trpu输出了高电平状态的第一时钟脉冲CLK1，所以第1级ST1的第一节点n1和上拉开关器件Trpu的漏端子和源端子都呈现高电平状态。

当第一节点n1处于其充电状态时，第三开关器件Tr3对上拉开关器件Trpu的输出没有影响。然而，当第一节点n1浮置于其放电状态时，第三开关器件Tr3通过向第一节点n1定期地提供放电电压VSS而起到稳定第一节点n1的信号状态的作用，稍后将对此进行详细描述。

同时，将从第1级ST1的上拉开关器件Trpu输出的第一输出脉冲Vout1提供给第2级ST2，以使该第一输出脉冲Vout1充当启动脉冲Vst，以对第2级ST2的第一节点n1进行充电并对其第二节点n2进行放电。

即，将在第一时段T1中从第1级ST1输出的第一输出脉冲Vout1提供给第2级ST2的第一开关器件Tr1和第五开关器件Tr5的栅端子。此时，将第一输出脉冲Vout1通过第一选通线GL1提供给第五开关器件Tr5的栅端子。

结果，第2级ST2的第一开关器件Tr1和第五开关器件Tr5导通。

因此，通过充电电压VDD对第2级ST2的第一节点n1进行充电，并且使第2级ST2的其栅端子连接到该已充电的第一节点n1的上拉开关器件Trpu导通。

另一方面，由于在第一时段T1中没有来自第3级ST3到伪级STn+1的输出脉冲，所以第2级ST2的第二开关器件Tr2和第四开关器件Tr4保持截止。

接着，给出对第二时段T2中的操作的描述。

在第二时段T2中，只有第二时钟脉冲CLK2保持为高电平状态，而其余时钟脉冲CLK1、CLK3以及CLK4，包括启动脉冲Vst，以及第一输出脉冲Vout1，都保持为低电平状态。

因此，第2级ST2的第一开关器件Tr1和第五开关器件Tr5响应于低电平状态的第一输出脉冲Vout1而截止。

由于第一开关器件Tr1截止，所以第2级ST2的第一节点n1浮置。

结果，通过在第一时段T1中向其施加的充电电压VDD将第2级ST2的第一节点n1保持充电，从而使得第2级ST2的其栅端子连接到该第一节点n1的上拉开关器件Trpu保持导通。

此时，向该导通的上拉开关器件Trpu的漏端子提供第二时钟脉冲CLK2，从而使得在第2级ST2的第一节点n1处充入的充电电压VDD被放大。

因此，通过上拉开关器件Trpu的源端子稳定地输出提供给第2级ST2的上拉开关器件Trpu的漏端子的第二时钟脉冲CLK2。从该上拉开关器件Trpu输出的该第二时钟脉冲CLK2是第二输出脉冲Vout2。

将所输出的第二输出脉冲Vout2不仅提供给第二选通线GL2以充当对第二选通线GL2进行驱动的扫描脉冲，而且提供给第3级ST3以充当对第3级ST3的第一节点n1进行充电并对其第二节点n2进行放电的启动脉冲Vst。

还将在第二时段T2中从第2级ST2输出的第二输出脉冲Vout2提供给第1级ST1，以对第1级ST1的第一节点n1进行放电并对其第二节点n2进行充电。即，响应于来自第2级ST2的第二输出脉冲Vout2而禁用第1级ST1，以下对此进行详细描述。

将在第二时段T2中从第2级ST2输出的第二输出脉冲Vout2通过第二选通线GL2提供给第1级ST1的第四开关器件Tr4的栅端子，以及第1级ST1的第二开关器件Tr2的栅端子。

结果，第二开关器件Tr2导通，并通过该导通的第二开关器件Tr2向第1级ST1的第一节点n1提供放电电压VSS，由此使其栅端子连接到第1级ST1的已放电的第一节点n1的上拉开关器件Trpu截止。

向其提供了第二输出脉冲Vout2的第1级ST1的第四开关器件Tr4也导通，并通过该导通的第四开关器件Tr4向第1级ST1的第二节点n2提供充电电压VDD。结果，对第二节点n2进行充电，并且使第1级ST1的其栅端子连接到该充电后的第二节点n2的下拉开关器件Trpd导通。通过该导通的下拉开关器件Trpd向第一选通线GL 1提供放电电压VSS。从而，第一选通线GL1放电。

按此方式，在第二时段T2中第2级ST2输出第二输出脉冲Vout2。该第二输出脉冲Vout2对第二选通线GL2进行驱动，使能第3级ST3并禁用第1级ST1。

按相同的方式，在第三时段T3和第四时段T4中第3级ST3和第4级ST4分别输出第三输出脉冲Vout3和第4输出脉冲Vout4。

然后，在第五时段T5中，只有第一时钟脉冲CLK1再次保持为高电平状态。将在第五时段T5中输出的该第一时钟脉冲传送线CLK1提供给第5级ST5。然后，第5级ST5使用该第一时钟脉冲CLK1输出第5输出脉冲Vout5，并将它提供给第5选通线、第4级以及第6级。

还将在第五时段T5中输出的第一时钟脉冲CLK1提供给第1级ST1。详细地，将该第一时钟脉冲CLK1提供给第1级ST1的上拉开关器件Trpu的漏端子和第1级ST1的第三开关器件Tr3的栅端子。

在该第五时段T5中，由于第1级ST1的第一节点n1处于其放电状态，所以上拉开关器件Trpu保持截止。因此，在第五时段T5中第1级ST1的上拉开关器件Trpu不产生输出。

同时，通过第一时钟脉冲CLK1使第1级ST1的第三开关器件Tr3导通。由此，通过该导通的第三开关器件Tr3向第1级ST1的第一节点n1提供第一选通线GL1的放电电压VSS。

此时，通过第1级ST1的下拉开关器件Trpd向第一选通线GL1持续地提供放电电压VSS。

从第二时段T2起直到一个帧时段(包括第二时段T2)的结束为止，第1级ST1的下拉开关器件Trpd保持导通。其原因在于，从第二时段T2起直到该一个帧时段的结束通过充电电压VDD将与该下拉开关器件Trpd的栅端子相连接的第1级ST1的第二节点n2保持充电。

因此，在第二时段T2之后，在第一选通线GL1上持续地保持放电电压VSS。

只要输出第一时钟脉冲CLK1，就定期地导通第1级ST1的第三开关器件Tr3。通过该导通的第三开关器件Tr3将放电电压VSS定期地从第一选通线GL1提供给第1级ST1的第一节点n1。

因此，在第1级ST1输出第一输出脉冲Vout1之后，该第1级ST1的第一节点n1稳定地保持在它的放电状态。

按此方式，级ST1到STn+1中的每一个的第三开关器件Tr3起到稳定对应级的输出的作用。

作为另选例，可以向级ST1到STn中的每一个的第一开关器件Tr1的漏端子提供时钟脉冲，而不是充电电压VDD。

在此情况下，提供给第k级STk的第一开关器件Tr1的漏端子的时钟脉冲与提供给第(k-1)级的上拉开关器件Trpu的漏端子的时钟脉冲相同。

因此，通过去除向第一节点控制器NC1提供充电电压VDD的第一充电电压线DDL1，可以使电路结构简化。

图7示意性地示出了根据本发明第二实施例的移位寄存器的结构，图8是提供给图7的移位寄存器的各种信号和从该移位寄存器输出的输出脉冲的定时图。

如图7所示，根据本发明第二实施例的移位寄存器包括多个级ST1到STn，和伪级STn+1。

级ST1到STn+1中的每一个都包括第一节点n1、第二节点n2、第三节点n3、第一节点控制器NC1、第二节点控制器NC2、第三节点控制器NC3、上拉开关器件Trpu、第一下拉开关器件Trpd1以及第二下拉开关器件Trpd2。

级ST1到STn+1中的每一个的第一节点n1、第一节点控制器NC1以及上拉开关器件Trpu形成在液晶板200的显示区200a的左侧。

级ST1到STn+1中的每一个的第二节点n2、第三节点n3、第二节点控制器NC2、第三节点控制器NC3、第一下拉开关器件Trpd1以及第二下拉开关器件Trpd2形成在显示区200a的右侧。

第一节点控制器NC1对第一节点n1的信号状态进行控制。即，第一节点控制器NC1使第一节点n1充电或放电。

第二节点控制器NC2对第二节点n2的信号状态进行控制。即，第二节点控制器NC2使第二节点n2充电或放电。

第三节点控制器NC3对第三节点n3的信号状态进行控制。即，第三节点控制器NC3使第三节点n3充电或放电。

第一节点控制器NC1到第三节点控制器NC3进行协作，以在第一节点n1处于其充电状态时使第二节点n2和第三节点n3都保持放电。第一节点控制器NC1到第三节点控制器NC3还进行协作，以在第一节点n1处于其放电状态时使第二节点n2和第三节点n3中的任何一个保持充电而使另一个保持放电。

优选地，按p个帧时段(p是自然数)的时间间隔使第二节点n2和第三节点n3交替地充电(或放电)。例如，如果使第二节点n2在奇数号帧时段中保持充电而在偶数号帧时段中保持放电，则使第三节点n3在奇数号帧时段中保持放电而在偶数号帧时段中保持充电。

第k级的上拉开关器件Trpu根据第k级的第一节点n1的信号状态而导通或截止，并在导通时输出从时钟传送线提供的时钟脉冲作为输出脉冲。该输出脉冲随后被提供给第k选通线的一侧、第k级的第二节点控制器NC2和第三节点控制器NC3以及第(k+1)级的第一节点控制器NC1到第三节点控制器NC3。

第k级的第一下拉开关器件Trpd1根据第k级的第二节点n2的信号状态而导通或截止，并在导通时向第k选通线的另一侧提供放电电压VSS。

第k级的第二下拉开关器件Trpd2根据第k级的第三节点n3的信号状态而导通或截止，并在导通时向第k选通线的另一侧提供放电电压VSS。

第k级的第一节点控制器NC1响应于来自第(k-1)级的上拉开关器件Trpu的输出脉冲，使用充电电压VDD(或时钟脉冲)对第k级的第一节点n1进行充电。

第k级的第二节点控制器NC2响应于来自第(k-1)级的上拉开关器件Trpu的输出脉冲，使用放电电压VSS对第k级的第二节点n2进行放电。

此时，第k级的第二节点控制器NC2通过第(k-1)选通线接收来自第(k-1)级的上拉开关器件Trpu的输出脉冲。即，将从第(k-1)级的上拉开关器件Trpu输出的第(k-1)输出脉冲通过第(k-1)选通线提供给第k级的第二节点控制器NC2。

第k级的第三节点控制器NC3响应于来自第(k-1)级的上拉开关器件Trpu的输出脉冲，使用放电电压VSS对第k级的第三节点n3进行放电。

此时，第k级的第三节点控制器NC3通过第(k-1)选通线接收来自第(k-1)级的上拉开关器件Trpu的输出脉冲。即，将从第(k-1)级的上拉开关器件Trpu输出的第(k-1)输出脉冲通过第(k-1)选通线提供给第k级的第三节点控制器NC3。

另一方面，由于在第1级ST1之前没有级，所以第1级ST1的第一节点控制器NC1响应于从启动传送线提供的启动脉冲Vst，使用充电电压VDD对第1级ST1的第一节点n1进行充电。第1级ST1的第二节点控制器NC2和第三节点控制器NC3分别响应于来自启动传送线的启动脉冲Vst，使用放电电压VSS对第1级ST1的第二节点n2和第三节点n3进行放电。

第k级的第一节点控制器NC1响应于来自第(k+1)级的上拉开关器件Trpu的输出脉冲，使用放电电压VSS对第k级的第一节点n1进行放电。

第k级的第二节点控制器NC2根据第一交流(AC)电压Vac1的逻辑状态、第k选通线的充电/放电状态以及是否存在来自第(k-1)级的输出，使用高电平状态的第一AC电压Vac1对第k级的第二节点n2进行充电，或使用低电平状态的第一AC电压Vac1(或放电电压VSS)对第k级的第二节点n2进行放电。

详细地，当第k选通线处于它的充电状态时或者当存在来自第(k-1)级的输出时，不管第一AC电压Vac1的逻辑状态如何，第k级的第二节点控制器NC2都对第k级的第二节点n2进行放电。当第k选通线处于它的放电状态并且不存在来自第(k-1)级的输出时，第k级的第二节点控制器NC2根据第一AC电压Vac1的逻辑状态对第k级的第二节点n2进行充电或放电。

第k级的第三节点控制器NC3根据第二AC电压Vac2的逻辑状态、第k选通线的充电/放电状态以及是否存在来自第(k-1)级的输出，使用高电平状态的第一AC电压Vac1对第k级的第三节点n3进行充电，或使用低电平状态的第一AC电压Vac1(或放电电压VSS)对第k级的第三节点n3进行放电。

详细地，当第k选通线处于它的充电状态时或者当存在来自第(k-1)级的输出时，不管第二AC电压Vac2的逻辑状态如何，第k级的第三节点控制器NC3都对第k级的第三节点n3进行放电。当第k选通线处于它的放电状态并且不存在来自第(k-1)级的输出时，第k级的第三节点控制器NC3根据第二AC电压Vac2的逻辑状态对第k级的第三节点n3进行充电或放电。

对于每个帧时段，第一AC电压Vac1和第二AC电压Vac2具有反转的相位。

优选地，按p个帧时段(p是自然数)的时间间隔使第一AC电压Vac1和第二AC电压Vac2在相位上反转。例如，如果第一AC电压Vac1在奇数号帧时段中保持为高电平状态而在偶数号帧时段中保持为低电平状态，则第二AC电压Vac2在奇数号帧时段中保持为低电平状态而在偶数号帧时段中保持为高电平状态。

另一方面，由于在伪级STn+1之后没有级，所以伪级STn+1的第一节点控制器NC1响应于从启动传送线提供的启动脉冲Vst，使用放电电压VSS对伪级STn+1的第一节点n1进行放电。伪级STn+1的第二节点控制器NC2和第三节点控制器NC3响应于来自启动传送线的启动脉冲Vst，对伪级STn+1的第二节点n2和第三节点n3中的任何一个进行充电而对另一个进行放电。

形成在非显示区200b的位于显示区200a左侧的一部分中的有分别传送第一时钟脉冲CLK1到第四时钟脉冲CLK4的第一时钟传送线CL1到第四时钟传送线CL4、传送启动脉冲Vst的第一启动传送线STL1、传送充电电压VDD的第一充电电压线DDL1，以及传送放电电压VSS的第一放电电压线SSL1。

形成在非显示区200b的位于显示区200a右侧的一部分中的有传送启动脉冲Vst的第二启动传送线STL2、传送放电电压VSS的第二放电电压线SSL2、传送第一AC电压Vac1的第一AC电压线acL1，以及传送第二AC电压Vac2的第二AC电压线acL2。

第一时钟脉冲CLK1到第四时钟脉冲CLK4、启动脉冲Vst、充电电压VDD以及放电电压VSS与第一实施例中的相同，因此略去对它们的描述。

向根据本发明第二实施例的移位寄存器提供四相时钟脉冲。因此，向级ST1到STn+1中的每一个的上拉开关器件Trpu的漏端子提供如下时钟脉冲。

即，向第(4g+1)级的上拉开关器件Trpu提供第一时钟脉冲CLK1，向第(4g+2)级的上拉开关器件Trpu提供第二时钟脉冲CLK2。向第(4g+3)级的上拉开关器件Trpu提供第三时钟脉冲CLK3，向第(4g+4)级的上拉开关器件Trpu提供第四时钟脉冲CLK4。

以下对具有根据本发明第二实施例的上述结构的移位寄存器的操作进行描述。

首先，给出对初始时段T0中的操作的描述。

这里，假设，对于第一帧时段，第一AC电压Vac1保持为高电平状态，第二AC电压Vac2保持为低电平状态。一个帧时段包括初始时段T0到第i时段(i是自然数)。

在初始时段T0中，只有启动脉冲Vst保持为高电平状态，而时钟脉冲CLK1到CLK4保持为低电平状态。

第1级ST1响应于高电平状态的启动脉冲Vst进行操作。

即，响应于启动脉冲Vst，第1级ST1的第一节点控制器NC1使用充电电压VDD(或时钟脉冲)对第1级ST1的第一节点n1进行充电。

此外，响应于启动脉冲Vst，第1级ST1的第二节点控制器NC2使用放电电压VSS对第1级ST1的第二节点n2进行放电，并且第1级ST1的第三节点控制器NC3使用放电电压VSS对第1级ST1的第三节点n3进行放电。

然后，第1级ST1的上拉开关器件Trpu(其栅端子连接到已充电的第一节点n1)导通，第1级ST1的第一下拉开关器件Trpd1(其栅端子连接到已放电的第二节点n2)截止，并且第1级ST1的第二下拉开关器件Trpd2(其栅端子连接到已放电的第三节点n3)截止。

还将启动脉冲Vst提供给伪级STn+1的第一节点控制器NC1到第三节点控制器NC3。

此时，伪级STn+1的第一节点控制器NC1使伪级STn+1的上拉开关器件Trpu截止，伪级STn+1的第二节点控制器NC2使用第一AC电压Vac1使伪级STn+1的第一下拉开关器件Trpd1导通，并且伪级STn+1的第三节点控制器NC3使用第二AC电压Vac2使伪级STn+1的第二下拉开关器件Trpd2截止。

接下来，给出对第一时段T1中的操作的描述。

在第一时段T1中，只有第一时钟脉冲CLK1保持为高电平状态，其余时钟脉冲CLK2到CLK4，包括启动脉冲Vst，都保持为低电平状态。

向第(4g+1)级的上拉开关器件Trpu提供第一时钟脉冲CLK1。此时，由于只有第1级ST1是其第一节点n1已充电的级(即，使能级)，所以在第(4g+1)级中，只有第1级ST1的上拉开关器件Trpu导通而其余级的上拉开关器件Trpu都截止。

因此，在第一时段T1中，只有第1级ST1的上拉开关器件Trpu输出第一时钟脉冲CLK1。从第1级ST1的上拉开关器件Trpu输出的该第一时钟脉冲CLK1是第一输出脉冲Vout1。

第一输出脉冲Vout1不仅充当对第一选通线GL1进行驱动的第一扫描脉冲，而且充当使能下一级(或第2级ST2)的启动脉冲。

换句话说，将在第一时段T1中输出的第一输出脉冲Vout1提供给第2级ST2的第一节点控制器NC1到第三节点控制器NC3。结果，第2级ST2的第一节点n1充电，而其第二节点n2和第三节点n3放电。这里，将第一输出脉冲Vout1通过第一选通线GL1提供给第2级ST2的第二节点控制器NC2和第三节点控制器NC3。

还将第一输出脉冲Vout1通过第一选通线GL1提供给第1级ST1的置于相对侧的第二节点控制器NC2和第三节点控制器NC3。响应于该第一输出脉冲Vout1，第二节点控制器NC2对第1级ST1的第二节点n2进行放电，第三节点控制器NC3对第1级ST1的第三节点n3进行放电。

接下来，给出对第二时段T2中的操作的描述。

在第二时段T2中，只有第二时钟脉冲CLK2保持为高电平状态，其余时钟脉冲CLK1、CLK3以及CLK4，包括启动脉冲Vst，以及第一输出脉冲Vout1，都保持为低电平状态。

向第(4g+2)级的上拉开关器件Trpu提供第二时钟脉冲CLK2。此时，由于只有第2级ST2是其第一节点n1已充电的级(即，使能级)，所以在第(4g+2)级中，只有第2级ST2的上拉开关器件Trpu导通而其余级的上拉开关器件Trpu截止。

因此，在第二时段T2中，只有第2级ST2的上拉开关器件Trpu输出第二时钟脉冲CLK2。从第2级ST2的上拉开关器件Trpu输出的该第二时钟脉冲CLK2是第二输出脉冲Vout2。

第二输出脉冲Vout2不仅充当对第二选通线GL2进行驱动的第二扫描脉冲，而且充当使能下一级(或第3级ST3)的启动脉冲。

换句话说，将在第二时段T2中输出的第二输出脉冲Vout2提供给第3级ST3的第一节点控制器NC1到第三节点控制器NC3。结果，第3级ST3的第一节点n1充电，而其第二节点n2和第三节点n3放电。这里，将第二输出脉冲Vout2通过第二选通线GL2提供给第3级ST3的第二节点控制器NC2和第三节点控制器NC3。

还将第二输出脉冲Vout2通过第二选通线GL2提供给第2级ST2的置于相对侧的第二节点控制器NC2和第三节点控制器NC3。响应于该第二输出脉冲Vout2，第二节点控制器NC2对第2级ST2的第二节点n2进行放电，第三节点控制器NC3对第2级ST2的第三节点n3进行放电。

另一方面，在第二时段T2中，禁用第1级ST1。

即，在第二时段T2中，由于第一输出脉冲Vout1保持为低电平状态，所以第一选通线GL1放电。在第二时段T2中，启动脉冲Vst也保持为低电平状态。

由于第一选通线GL1保持为其充电状态并且启动脉冲Vst保持为低电平状态，所以第1级ST1的被提供了高电平状态的第一AC电压Vac1的第二节点控制器NC2进行操作。即，第二节点控制器NC2使用高电平状态的第一AC电压Vac1对第1级ST1的第二节点n2进行充电。与之对照的是，第1级ST1的被提供了低电平状态的第二AC电压Vac2的第三节点控制器NC3不进行操作。结果，第1级ST1的第三节点控制器NC3通过在前一时段中提供的放电电压VSS而保持放电。

随后，第1级ST1的第一下拉开关器件Trpd1(其栅端子连接到已充电的第二节点n2)导通，并且第1级ST1的第二下拉开关器件Trpd2(其栅端子连接到已放电的第三节点n3)截止。

结果，将放电电压VSS通过导通的第一下拉开关器件Trpd1提供给第一选通线GL1，从而使得第一选通线GL1放电。

按此方式，响应于来自前一级的输出脉冲使能级ST1到STn中的每一个，以使级ST1到STn中的每一个在使能之后输出向其提供的时钟脉冲，作为它的输出脉冲。还响应于来自下一级的输出脉冲禁用级ST1到STn中的每一个，以对相对应选通线进行放电。

在第二帧时段中，第一AC电压Vac1保持为低电平状态，并且第二AC电压Vac2保持为高电平状态。由此，当禁用了级ST1到STn中的每一个时，第三节点控制器NC3进行操作，从而使得第三节点n3充电并使得第二节点n2放电。结果，在第二帧时段中，连接到第三节点n3的第二下拉开关器件Trpd2进行操作。

按此方式，对第二节点n2和第三节点n3进行交替充电，使得当一个下拉开关器件进行操作时另一下拉开关器件进入空闲状态。因此，可以防止第一下拉开关器件Trpd1和第二下拉开关器件Trpd2劣化。

为了执行该操作，级ST1到STn+1中的每一个都具有如下电路结构。

图9是示出图7中的第2级的一个实施例的电路结构的电路图。

级ST1到STn+1中的每一个的第一节点控制器NC1都包括第一开关器件Tr1到第三开关器件Tr3。

图9中的第一开关器件Tr1到第三开关器件Tr3与图4中的第一开关器件Tr1到第三开关器件Tr3相同，由此略去对它们的描述。

级ST1到STn+1中的每一个的第二节点控制器NC2包括第四开关器件Tr4到第八开关器件Tr8。

第k级的第二节点控制器NC2的第四开关器件Tr4响应于第一AC电压Vac1而进行动作以输出第一AC电压Vac1，并将它提供给第七开关器件Tr7的栅端子。为此，第k级的第四开关器件Tr4具有：共同连接到第一AC电压线acL1的栅端子和漏端子，和与第七开关器件Tr7的栅端子相连接的源端子。

例如，图9的第2级ST2的第四开关器件Tr4响应于第一AC电压Vac1而输出第一AC电压Vac1，并将它提供给第七开关器件Tr7的栅端子。

第k级的第二节点控制器NC2的第五开关器件Tr5响应于来自第(k-1)级的输出脉冲而进行动作，以输出放电电压VSS，并将它提供给第七开关器件Tr7的栅端子。为此，第k级的第五开关器件Tr5具有：通过第(k-1)选通线与第(k-1)级的上拉开关器件Trpu的源端子相连接的栅端子，与第七开关器件Tr7的栅端子相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图9的第2级ST2的第五开关器件Tr5响应于来自第1级ST1的第一输出脉冲而输出放电电压VSS，并将它提供给第七开关器件Tr7的栅端子。

第k级的第二节点控制器NC2的第六开关器件Tr6响应于来自第k级的输出脉冲而进行动作，以输出放电电压VSS，并将它提供给第七开关器件Tr7的栅端子。为此，第k级的第六开关器件Tr6具有：通过第k选通线与第k级的上拉开关器件Trpu的源端子相连接的栅端子，与第七开关器件Tr7的栅端子相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图9的第2级ST2的第六开关器件Tr6响应于来自第2级ST2的第二输出脉冲而输出放电电压VSS，并将它提供给第七开关器件Tr7的栅端子。

第k级的第二节点控制器NC2的第七开关器件Tr7响应于来自第四开关器件Tr4、第五开关器件Tr5以及第六开关器件Tr6的输出而进行动作，以向第k级的第二节点n2提供第一AC电压Vac1。为此，第k级的第七开关器件Tr7具有：与第四开关器件Tr4的源端子、第五开关器件Tr5和第六开关器件Tr6的漏端子共同连接的栅端子，连接到第一AC电压线的漏端子，以及与第k级的第二节点n2相连接的源端子。

例如，图9的第2级ST2的第七开关器件Tr7响应于来自第四开关器件Tr4、第五开关器件Tr5以及第六开关器件Tr6的输出，向第2级ST2的第二节点n2提供第一AC电压Vac1。

第k级的第二节点控制器NC2的第八开关器件Tr8响应于来自第(k-1)级的输出脉冲而进行动作，以向第k级的第二节点n2提供放电电压VSS。为此，第k级的第八开关器件Tr8具有：通过第(k-1)选通线与第(k-1)级的上拉开关器件Trpu的源端子相连接的栅端子，与第k级的第二节点n2相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图9的第2级ST2的第八开关器件Tr8响应于来自第1级ST1的第一输出脉冲而向第2级ST2的第二节点n2提供放电电压VSS。

级ST1到STn+1中的每一个的第三节点控制器NC3包括第九开关器件Tr9到第十三开关器件Tr13。

第k级的第三节点控制器NC3的第九开关器件Tr9响应于第二AC电压Vac2而进行动作，以输出第二AC电压Vac2，并将它提供给第十二开关器件Tr12的栅端子。为此，第k级的第九开关器件Tr9具有：共同连接到第二AC电压线的栅端子和漏端子，和与第十二开关器件Tr12的栅端子相连接的源端子。

例如，图9的第2级ST2的第九开关器件Tr9响应于第二AC电压Vac2而输出第二AC电压Vac2，并将它提供给第十二开关器件Tr12的栅端子。

第k级的第三节点控制器NC3的第十开关器件Tr10响应于来自第(k-1)级的输出脉冲而进行动作，以输出放电电压VSS，并将它提供给第十二开关器件Tr12的栅端子。为此，第k级的第十开关器件Tr10具有：通过第(k-1)选通线与第(k-1)级的上拉开关器件Trpu的源端子相连接的栅端子，与第十二开关器件Tr12的栅端子相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图9的第2级ST2的第十开关器件Tr10响应于来自第1级ST1的第一输出脉冲而输出放电电压VSS，并将它提供给第十二开关器件Tr12的栅端子。

第k级的第三节点控制器NC3的第十一开关器件Tr11响应于来自第k级的输出脉冲而进行动作，以输出放电电压VSS，并将它提供给第十二开关器件Tr12的栅端子。为此，第k级的第十一开关器件Tr11具有：通过第k选通线与第k级的上拉开关器件Trpu的源端子相连接的栅端子，与第十二开关器件Tr12的栅端子相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图9的第2级ST2的第十一开关器件Tr11响应于来自第2级ST2的第二输出脉冲而输出放电电压VSS，并将它提供给第十二开关器件Tr12的栅端子。

第k级的第三节点控制器NC3的第十二开关器件Tr12响应于来自第九开关器件Tr9、第十开关器件Tr10以及第十一开关器件Tr11的输出而进行动作，以向第k级的第三节点n3提供第二AC电压Vac2。为此，第k级的第十二开关器件Tr12具有：与第九开关器件Tr9的源端子、第十开关器件Tr10和第十一开关器件Tr11的漏端子共同连接的栅端子，连接到第二AC电压线的漏端子，以及与第k级的第三节点n3相连接的源端子。

例如，图9的第2级ST2的第十二开关器件Tr12响应于来自第九开关器件Tr9、第十开关器件Tr10以及第十一开关器件Tr11的输出，向第2级ST2的第三节点n3提供第二AC电压Vac2。

第k级的第三节点控制器NC3的第十三开关器件Tr13响应于来自第(k-1)级的输出脉冲而进行动作，以向第k级的第三节点n3提供放电电压VSS。为此，第k级的第十三开关器件Tr13具有：通过第(k-1)选通线与第(k-1)级的上拉开关器件Trpu的源端子相连接的栅端子，与第k级的第三节点n3相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图9的第2级ST2的第十三开关器件Tr13响应于来自第1级ST1的第一输出脉冲而向第2级ST2的第三节点n3提供放电电压VSS。

图10是示出图7中的第2级ST2的另一实施例的电路结构的电路图。

在图10的电路结构中，除包括图9的电路结构以外，级ST1到STn+1中的每一个的第二节点控制器NC2还包括第十四开关器件Tr14。此外，如图10所示，级ST1到STn+1中的每一个的第三节点控制器NC3还包括第十五开关器件Tr15。

第k级的第二节点控制器NC2的第十四开关器件Tr14响应于第二AC电压Vac2而进行动作，以向第k级的第二节点n2提供放电电压VSS。为此，第k级的第十四开关器件Tr14具有：连接到第二AC电压线的栅端子，与第k级的第二节点n2相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图10的第2级ST2的第十四开关器件Tr14响应于第二AC电压Vac2而向第2级ST2的第二节点n2提供放电电压VSS。

第k级的第三节点控制器NC3的第十五开关器件Tr15响应于第一AC电压Vac1而进行动作，以向第k级的第三节点n3提供放电电压VSS。为此，第k级的第十五开关器件Tr15具有：连接到第一AC电压线的栅端子，与第k级的第三节点n3相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图10的第2级ST2的第十五开关器件Tr15响应于第一AC电压Vac1而向第2级ST2的第三节点n3提供放电电压VSS。

图11是示出图7中的第2级ST2的另一实施例的电路结构的电路图。

在图11的电路结构中，除包括图10的电路结构以外，级ST1到STn+1中的每一个的第二节点控制器NC2还包括第十六开关器件Tr16。此外，如图11所示，级ST1到STn+1中的每一个的第三节点控制器NC3还包括第十七开关器件Tr17。

第k级的第二节点控制器NC2的第十六开关器件Tr16响应于从第k级的上拉开关器件Trpu输出的输出脉冲而进行动作，以向第k级的第二节点n2提供放电电压VSS。为此，第k级的第十六开关器件Tr16具有：通过第k选通线与第k级的上拉开关器件Trpu的源端子相连接的栅端子，与第k级的第二节点n2相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图11的第2级ST2的第十六开关器件Tr16响应于从第2级ST2的上拉开关器件Trpu输出的第二输出脉冲而向第2级ST2的第二节点n2提供放电电压VSS。

第k级的第三节点控制器NC3的第十七开关器件Tr17响应于从第k级的上拉开关器件Trpu输出的输出脉冲而进行动作，以向第k级的第三节点n3提供放电电压VSS。为此，第k级的第十七开关器件Tr17具有：通过第k选通线与第k级的上拉开关器件Trpu的源端子相连接的栅端子，与第k级的第三节点n3相连接的漏端子，以及连接到第二放电电压线SSL2的源端子。

例如，图11的第2级ST2的第十七开关器件Tr17响应于从第2级ST2的上拉开关器件Trpu输出的第二输出脉冲而向第2级ST2的第三节点n3提供放电电压VSS。

以下对具有上述结构的移位寄存器的操作进行描述。

图12是均具有图11的电路结构的第1到第3级的电路图。

首先，给出对初始时段T0中的操作的描述。

这里，假设，对于第一帧时段，第一AC电压Vac1保持为高电平状态，第二AC电压Vac2保持为低电平状态。一个帧时段包括初始时段T0到第i时段(i是自然数)。

对于第一帧时段，由于第一AC电压Vac1保持为高电平状态，所以，对于该第一帧时段，级ST1到STn+1中的每一个的第四开关器件Tr4和第十五开关器件Tr15(通过它们的栅端子向它们提供了第一AC电压Vac1)保持导通。与之对照的是，对于该第一帧时段，级ST1到STn+1中的每一个的第九开关器件Tr9和第十四开关器件Tr14(通过它们的栅端子向它们提供了第二AC电压Vac2)保持截止。

在初始时段T0中，如图8所示，只有启动脉冲Vst保持为高电平状态，而时钟脉冲CLK1到CLK4都保持为低电平状态。

将启动脉冲Vst输入给第1级ST1。详细地，如图12所示，将启动脉冲Vst提供给第1级ST1的第一开关器件Tr1的栅端子、第五开关器件Tr5的栅端子、第十开关器件Tr10的栅端子、第八开关器件Tr8的栅端子以及第十三开关器件Tr13的栅端子。

结果，第1级ST1的第一开关器件Tr1、第五开关器件Tr5、第十开关器件Tr10、第八开关器件Tr8以及第十三开关器件Tr13都导通。

通过导通的第一开关器件Tr1向第1级ST1的第一节点n1提供充电电压VDD。从而，通过充电电压VDD对第1级ST1的第一节点n1进行充电，并且使其栅端子连接到该已充电的第一节点n1的上拉开关器件Trpu导通。

通过导通的第五开关器件Tr5向第1级ST1的第七开关器件Tr7的栅端子提供放电电压VSS。还通过导通的第四开关器件Tr4向第七开关器件Tr7的栅端子提供高电平状态的第一AC电压Vac1。优选地，第五开关器件Tr5的沟道宽度比第四开关器件Tr4的沟道宽度宽。从而，向第七开关器件Tr7的栅端子提供由第五开关器件Tr5输出的放电电压VSS，由此使得第七开关器件Tr7截止。

将该放电电压VSS通过导通的第十开关器件Tr10提供给第十二开关器件Tr12的栅端子，由此使第十二开关器件Tr12截止。

将该放电电压VSS通过导通的第八开关器件Tr8提供给第二节点n2。因此，通过该放电电压VSS使第1级ST1的第二节点n2放电，并且使其栅端子连接到该放电后的第二节点n2的第一下拉开关器件Trpd1截止。

将该放电电压VSS通过导通的第十三开关器件Tr13提供给第三节点n3。因此，通过该放电电压VSS使第1级ST1的第三节点n3放电，并且使其栅端子连接到该放电后的第三节点n3的第二下拉开关器件Trpd2截止。

在初始时段T0中，由于第一选通线GL1保持放电，所以第六开关器件Tr6、第十一开关器件Tr11、第十六开关器件Tr16以及第十七开关器件Tr17(它们的栅端子连接到第一选通线GL1)保持截止。

同时，由于在初始时段T0中没有来自第2级ST2的输出，所以第1级ST1的第二开关器件Tr2保持截止。

另一方面，将在初始时段T0中输出的启动脉冲Vst提供给伪级STn+1的第二开关器件Tr2的栅端子。

结果，第二开关器件Tr2导通。然后，通过该导通的第二开关器件Tr2向伪级STn+1的第一节点n1提供放电电压VSS。因此，在初始时段T0中，伪级STn+1的第一节点n1放电。

接下来，给出对第一时段T1中的操作的描述。

在第一时段T1中，如图8所示，只有第一时钟脉冲CLK1保持为高电平状态，而其余时钟脉冲CLK2到CLK4，包括启动脉冲Vst，都保持为低电平状态。

因此，第1级ST1的第一开关器件Tr1、第五开关器件Tr5、第十开关器件Tr10、第八开关器件Tr8以及第十三开关器件Tr13都响应于低电平状态的启动脉冲Vst而截止。

由于第一开关器件Tr1截止，所以第1级ST1的第一节点n1浮置。

结果，通过在初始时段T0中向其施加的充电电压VDD将第1级ST1的第一节点n1保持充电，从而使得第1级ST1的其栅端子连接到该第一节点n1的上拉开关器件Trpu保持导通。

此时，向该导通的上拉开关器件Trpu的漏端子提供第一时钟脉冲CLK1，使得在第1级ST1的第一节点n1处充入的充电电压VDD被放大(自举)。该放大是由于第一节点n1的浮置而导致的。

因此，通过上拉开关器件Trpu的源端子稳定地输出提供给第1级ST1的上拉开关器件Trpu的漏端子的第一时钟脉冲CLK1。从该上拉开关器件Trpu输出的该第一时钟脉冲CLK1是第一输出脉冲Vout1。

还将在第一时段T1中输出的第一时钟脉冲CLK1提供给第1级ST1的第三开关器件Tr3的栅端子。结果，第三开关器件Tr3导通，从而使得第1级ST1的第一节点n1与上拉开关器件Trpu的源端子相互短接。

在第一时段T1中，由于从上拉开关器件Trpu输出了高电平状态的第一输出脉冲Vout1，所以第1级ST1的第一节点n1和上拉开关器件Trpu的漏端子和源端子都呈现高电平状态。

当第一节点n1处于其充电状态时，第三开关器件Tr3对上拉开关器件Trpu的输出没有影响。然而，当第一节点n1浮置于其放电状态时，第三开关器件Tr3通过向第一节点n1定期地提供放电电压VSS起到了稳定第一节点n1的信号状态的作用，稍后将对此进行详细描述。

同时，将所输出的第一输出脉冲Vout1提供给第一选通线GL1，以使该第一输出脉冲Vout1充当对第一选通线GL1进行驱动的扫描脉冲。

还将在第一时段T1中输出的第一输出脉冲Vout1通过第一选通线GL1提供给第1级ST1的第二节点控制器NC2和第三节点控制器NC3。

即，将第一输出脉冲Vout1提供给第1级ST1的第六开关器件Tr6、第十一开关器件Tr11、第十六开关器件Tr16以及第十七开关器件Tr17。

结果，第1级ST1的第六开关器件Tr6、第十一开关器件Tr11、第十六开关器件Tr16以及第十七开关器件Tr17都导通。

通过导通的第六开关器件Tr6向第七开关器件Tr7的栅端子提供放电电压VSS。还通过导通的第四开关器件Tr4向第七开关器件Tr7的栅端子提供高电平状态的第一AC电压Vac1。优选地，第六开关器件Tr6的沟道宽度比第四开关器件Tr4的沟道宽度更宽。从而，向第七开关器件Tr7的栅端子提供由第六开关器件Tr6输出的放电电压VSS，从而使得第七开关器件Tr7仍然保持截止。

将该放电电压VSS通过导通的第十一开关器件Tr11提供给第十二开关器件Tr12的栅端子，由此使第十二开关器件Tr12仍然保持截止。

将该放电电压VSS通过导通的第十六开关器件Tr16提供给第二节点n2。结果，使连接到第二节点n2的第一下拉开关器件Trpd1仍然保持截止。

将该放电电压VSS通过导通的第十七开关器件Tr17提供给第三节点n3。结果，使连接到第三节点n3的第二下拉开关器件Trpd2仍然保持截止。

同时，将在第一时段T1中从第1级ST1的上拉开关器件Trpu输出的第一输出脉冲Vout1提供给第2级ST2，以使该第一输出脉冲Vout1充当对第2级ST2的第一节点n1进行充电的起始脉冲。

因此，按与在上述初始时段T0中使能第1级ST1的相同方式使能第2级ST2。

即，将在第一时段T1中从第1级ST1输出的第一输出脉冲Vout1提供给第2级ST2的第一开关器件Tr1的栅端子。结果，在第一时段T1中，使第2级ST2的第一节点n1充电，并使第2级ST2的连接到该充电后的第一节点n1的上拉开关器件Trpu导通。

还将从第1级ST1输出的第一输出脉冲Vout1通过第一选通线GL1提供给第2级ST2的第二节点控制器NC2和第三节点控制器NC3。

即，将第一输出脉冲Vout1通过第一选通线GL1提供给第2级ST2的第五开关器件Tr5、第十开关器件Tr10、第八开关器件Tr8以及第十三开关器件Tr13的栅端子。

因此，在第一时段T1中，使第2级ST2的第二节点n2和第三节点n3都放电，使得第一下拉开关器件Trpd1和第二下拉开关器件Trpd2都截止。

接下来，给出对第二时段T2中的操作的描述。

在第二时段T2中，只有第二时钟脉冲CLK2保持为高电平状态，而其余时钟脉冲CLK1、CLK3以及CLK4，包括启动脉冲Vst，以及第一输出脉冲Vout1，都保持为低电平状态。

因此，第2级ST2的第一开关器件Tr1、第五开关器件Tr5、第十开关器件Tr10、第八开关器件Tr8以及第十三开关器件Tr13都响应于低电平状态的第一输出脉冲Vout1而截止。

由于第一开关器件Tr1截止，所以第2级ST2的第一节点n1浮置。

结果，通过在第一时段T1中向其施加的充电电压VDD将第2级ST2的第一节点n1保持充电，从而使得第2级ST2的其栅端子连接到该第一节点n1的上拉开关器件Trpu保持导通。

此时，向该导通的上拉开关器件Trpu的漏端子提供第二时钟脉冲CLK2，从而使得在第2级ST2的第一节点n1处充入的充电电压VDD被放大。

因此，通过上拉开关器件Trpu的源端子稳定地输出提供给第2级ST2的上拉开关器件Trpu的漏端子的第二时钟脉冲CLK2。从该上拉开关器件Trpu输出的该第二时钟脉冲CLK2是第二输出脉冲Vout2。

将所输出的第二输出脉冲Vout2提供给第二选通线GL2，以使该第二输出脉冲Vout2充当对第二选通线GL2进行驱动的扫描脉冲。

还将该第二输出脉冲Vout2通过第二选通线GL2提供给第2级ST2的第二节点控制器NC2和第三节点控制器NC3，以按与上述方式相同的方式对第2级ST2的第二节点n2和第三节点n3进行放电。

还将该第二输出脉冲Vout2提供给第3级ST3，以对第3级ST3的第一节点n1进行充电。

还将该第二输出脉冲Vout2通过第二选通线GL2提供给第3级ST3的第二节点控制器NC2和第三节点控制器NC3，以对第3级ST3的第二节点n2和第三节点n3进行放电。

还将从第2级ST2输出的第二输出脉冲Vout2提供给第1级ST1，以对第1级ST1的第一节点n1进行放电，对其第二节点n2进行充电，并对其第三节点n3进行放电。即，响应于来自第2级ST2的第二输出脉冲Vout2而禁用第1级ST1，以下对此进行详细描述。

将在第二时段T2中从第2级ST2输出的第二输出脉冲Vout2提供给第1级ST1的第二开关器件Tr2的栅端子。

结果，使第二开关器件Tr2导通，并且通过该导通的第二开关器件Tr2向第1级ST1的第一节点n1提供了放电电压VSS，由此使其栅端子连接到第1级ST1的放电后的第一节点n1的上拉开关器件Trpu截止。

因此，向第一选通线GL1提供了低电平的输出脉冲。结果，使第一选通线GL1放电，并且使第1级ST1的其栅端子连接到该放电后的第一选通线GL1的所有开关器件都截止。

即，使第1级ST1的第六开关器件Tr6、第十一开关器件Tr11、第十六开关器件Tr16以及第十七开关器件Tr17都截止。

由于在第二时段T2中使启动脉冲Vst保持为低电平状态，所以第1级ST1的通过其栅端子向其提供了低电平状态的启动脉冲Vst的所有开关器件都截止。

即，使第1级ST1的第五开关器件Tr5、第十开关器件Tr10、第八开关器件Tr8以及第十三开关器件Tr13都截止。

由于使与第1级ST1的第七开关器件Tr7的栅端子相连接的第五开关器件Tr5和第六开关器件Tr6都截止，所以只向第七开关器件Tr7的栅端子提供通过导通的第四开关器件Tr4输出的高电平状态的第一AC电压Vac1。

因此，使第七开关器件Tr7导通，并且将第一AC电压Vac1通过该导通的第七开关器件Tr7提供给第1级ST1的第二节点n2。结果，使第二节点n2充电，并且使第1级ST1的其栅端子连接到该充电后的第二节点n2的第一下拉开关器件Trpd1导通。

通过该导通的第一下拉开关器件Trpd1向第一选通线GL1提供放电电压VSS。因此，使第一选通线GL1放电。

由于从第二时段起直到第一帧时段的结束为止向第七开关器件Tr7的栅端子提供了高电平状态的第一AC电压Vac1，所以使第七开关器件Tr7按相同的时间间隔保持导通。

还使第1级ST1的通过该导通的第七开关器件Tr7向其提供了第一AC电压Vac1的第二节点n2按相同的时间间隔保持充电。

因此，还使连接到第二节点n2的第一下拉开关器件Trpd1按相同的时间间隔保持导通。

因此，还使通过该导通的第一下拉开关器件Trpd1向其提供了放电电压VSS的第一选通线GL1按相同的时间间隔保持放电。因此，可以防止第一选通线GL1在该时间间隔浮置。

按此方式，第3级ST3和第4级ST4分别在第三时段T3和第四时段T4中输出第三输出脉冲Vout3和第4输出脉冲Vout4，并按如上所述的相同方式进行操作。

此后，在第五时段T5中，只有第一时钟脉冲CLK1再次保持为高电平状态。将在第五时段T5中输出的第一时钟脉冲CLK1提供给第5级ST5。然后，第5级ST5使用第一时钟脉冲CLK1输出第5输出脉冲Vout5，并将它提供给第5选通线、第4级以及第6级。

还将在第五时段T5中输出的第一时钟脉冲CLK1提供给第1级ST1。详细地，将第一时钟脉冲CLK1提供给第1级ST1的上拉开关器件Trpu的漏端子和第1级ST1的第三开关器件Tr3的栅端子。

第三开关器件Tr3按与第一实施例中的方式相同的方式进行操作。即，级ST1到STn中的每一个的第三开关器件Tr3都起到稳定对应级的输出的作用。

在第二帧时段中，使第一AC电压Vac1保持为低电平状态并使第二AC电压Vac2保持为高电平状态。因此，当禁用了ST1到STn中的每一个时，对第三节点控制器NC3进行操作，从而使得第三节点n3充电并且使得第二节点n2放电。结果，在第二帧时段中，对连接到第三节点n3的第二下拉开关器件Trpd2进行操作，以使对应选通线放电。

同时，启动脉冲Vst和时钟脉冲CLK1到CLK4可以具有如下特性。

图13是提供给图2和图7的移位寄存器的信号和从这些移位寄存器输出的输出脉冲的另一定时图。

彼此异相地输出第一时钟脉冲CLK1到第四时钟脉冲CLK4。即，在相对于第一时钟脉冲CLK1相位延迟1/3脉冲宽度之后输出第二时钟脉冲CLK2，在相对于第二时钟脉冲CLK2相位延迟1/3脉冲宽度之后输出第三时钟脉冲CLK3。在相对于第三时钟脉冲CLK3相位延迟1/3脉冲宽度之后输出第四时钟脉冲CLK4，在相对于第四时钟脉冲CLK4相位延迟1/3脉冲宽度之后输出第一时钟脉冲CLK1。

与第四时钟脉冲CLK4同步地输出启动脉冲Vst。这里应当指出，每一个帧时段启动脉冲Vst只输出一次，而每一个帧时段时钟脉冲CLK1到CLK4中的每一个输出数次。

时钟脉冲CLK1到CLK4具有相同的脉冲宽度和占空比。对于某个时段，时钟脉冲CLK1到CLK4中的相邻时钟脉冲同时呈现高电平状态。

例如，第一时钟脉冲CLK1和第二时钟脉冲CLK2具有相同的脉冲宽度(高电平状态的脉冲宽度)，并且第一时钟脉冲CLK1的第二半与第二时钟脉冲CLK2的第一半相交叠。此时，第一时钟脉冲CLK1与第二时钟脉冲CLK2的交叠时段对应于约1/3个脉冲宽度。

另一方面，启动脉冲Vst的第二半与第一时钟脉冲CLK1的第一半相交叠。

当多个时钟脉冲具有交叠的高电平持续时段时，从级ST1到STn+1输出的多个输出脉冲也具有交叠的高电平持续时段。

在使用这些时钟脉冲的情况下，由来自第(k-1)级的输出脉冲使能第k级，而由来自第(k+2)级的输出脉冲禁用第k级。

图14是例示了在应用了根据本发明第一和第二实施例的移位寄存器的液晶板中的多条选通线与多条公共线之间的短路测试的图。

在液晶板200中，将多条选通线GL1到GLn和多条公共线CL1到CLm排列成使得它们沿一个方向平行地延伸。

显示区200a位于液晶板200的中央部分处，作为用于显示图像的区域。非显示区200b位于显示区200a周围。形成在非显示区200b中的有用于传送显示区200a的像素所需的信号的各种线，和用于对选通线GL1到GLn进行驱动的移位寄存器。

所述多条公共线CL1到CLm中的每一条都置于所述多条选通线GL1到GLn中的相关联的相邻选通线之间。

所述多条公共线CL1到CLm中的每一条都适于形成电容器，每个电容器都为相关联的像素单元提供辅助电容。所述多条公共线CL1到CLm中的每一条都与相关联的像素单元的像素电极相交叠。所述辅助电容器分别形成在所述多条公共线CL1到CLm中的与相关联的像素电极相交叠的关联公共线的部分处。

同时，在面内切换模式LCD装置中可以使用所述多条公共线CL1到CLm作为公共电极。

在非显示区200b的位于显示区200a左侧的部分中形成有多条第一信号传送线441a。所述多条第一信号传送线441a传送用于对多个节点控制器NC1和多个上拉开关器件Trpu进行驱动所需的各种信号。在非显示区200b的位于显示区200a右侧的部分中形成有多条第二信号传送线441b。所述多条第二信号传送线441b传送用于对第二节点控制器NC2和第三节点控制器NC3以及第一下拉开关器件Trpd1和第二下拉开关器件Trpd2进行驱动所需的各种信号。

如果将根据本发明第一实施例的移位寄存器并入液晶板200中，则所述多条第一信号传送线441a包括用于传送启动脉冲Vst的第一启动传送线STL 1、用于传送充电电压VDD的第一充电电压线DDL1、用于传送放电电压VSS的第一放电电压线SSL1，以及用于传送第一时钟脉冲CLK1到第四时钟脉冲CLK4的第一时钟传送线CL1到第四时钟传送线CL4。

在此情况下，所述多条第二信号传送线441b包括：用于传送启动脉冲Vst的第二启动传送线STL2、用于传送充电电压VDD的第二充电电压线DDL2，以及用于传送放电电压VSS的第二放电电压线SSL2。

另一方面，如果将根据本发明第二实施例的移位寄存器并入液晶板200中，则第一信号传送线441a包括与上述情况的信号线相同的信号线。

在此情况下，除包括第二启动传送线STL2和第二放电电压线SSL2以外，所述多条第二信号传送线441b还包括用于传送第一AC电压Vac1的第一AC电压线acL1和用于传送第二AC电压Vac2的第二AC电压线acL2。

选通线GL1到GLn、公共线CL1到CLm以及第一信号传送线441a由相同的材料制成。可以利用光刻工艺来实现对选通线GL1到GLn、公共线CL1到CLm以及第一信号传送线441a的形成。由于这些线由相同的材料制成，所以利用单个掩模处理来实现对它们的形成。

将所述多条选通线GL1到GLn与所述多条公共线CL1到CLm形成为使得它们彼此相邻。因此，可能存在短路。为此，在形成了所述多条选通线GL1到GLn和多条公共线CL1到CLm之后必须执行短路测试。

为此，将所述多条选通线GL1到GLn的右端延伸到液晶板200的对应端，同时与在非显示区200b中待形成的所述多条第二信号传送线441b相交叉。然后将所述多条选通线GL1到GLn的延伸的左端电连接起来。而且，将所述多条公共线CL1到CLm的左端连接起来。

在其中设置有所述多条选通线GL1到GLn的相连接的多个端的区域的一侧处形成有第一测试焊盘460a。在其中设置有所述多条公共线CL1到CLm的相连接的多个端的区域的一侧处形成有第二测试焊盘460b。

为了执行短路测试，分别通过第一测试焊盘460a和第二测试焊盘460b向所述多条选通线GL1到GLn和多条公共线CL1到CLm提供电压。如果在此情况下所述多条选通线GL1到GLn和多条公共线CL1到CLm处于短路状态，则会产生电流。但是，如果所述多条选通线GL1到GLn和多条公共线CL1到CLm处于彼此分离的状态，则不会产生电流。由此，可以对所述多条选通线GL1到GLn和多条公共线CL1到CLm是否处于短路状态进行检查。

在进行了短路测试之后，按照沿液晶板200上的划割线执行的切割处理，去除液晶板200的其中设置有所述多条选通线GL1到GLn的连接部分的部分，以将所述多条选通线GL1到GLn电断开。

另一方面，不必将所述多条公共线CL1到CLm分离，因为向所述多条公共线CL1到CLm提供同一电压。

同时，应当由与选通线GL1到GLn的材料不同的材料制成第二信号传送线441b。这是因为选通线GL1到GLn的端部(待将这些端部连接起来以进行短路测试)将延伸同时与所述多条第二信号传送线441b相交叉。

包括在所述多条第一信号传送线441a中的第一时钟传送线CL1到第四时钟传送线CL4传送分别将用作级ST1到STn+1的输出的信号。因此，优选地，类似于选通线GL1到GLn，由展现出低电阻和优良电导率的材料制成传送上述信号的第一时钟传送线CL1到第四时钟传送线CL4。

然而，对于用于传送恒定电压的线，即，包括在所述多条第二信号传送线441b中的第二充电电压线DDL2、第二放电电压线SSL2、第一AC电压线acL1以及第二AC电压线acL2，可以使用类似数据线的展现出更高或更低电阻的材料。

可以由展现出优良电导率的金属材料(例如，铝(Al)、铝合金(AlNd)、铝合金与钼(Mo)的双合金或铜(Cu))制成选通线GL1到GLn、公共线CL1到CLm以及第一信号传送线441a。

第二信号传送线441b由与数据线相同的材料制成。即，第二信号传送线441b由诸如铬(Cr)或钼(Mo)的材料制成。

在第二信号传送线441b与由相同材料制成的信号线(第一信号传送线441a、选通线GL1到GLn以及公共线CL1到CLm)之间形成有绝缘膜。

由于第一信号传送线441a形成在非显示区200b的一部分处，而由与第一信号传送线441a不同的材料制成的第二信号传送线441b形成在非显示区200b的其他部分处，所以可以容易地对选通线GL1到GLn与公共线CL1到CLm执行短路测试。

通常，使用双向移位寄存器，所述双向移位寄存器对位于其两侧处的选通线GL1到GLn进行驱动，以提高对选通线GL1到GLn的充电速率。

双向移位寄存器包括连接到选通线GL1到GLn的一侧的第一移位寄存器，和连接到选通线GL1到GLn的另一侧的第二移位寄存器。

这些移位寄存器具有相同的级数，使得由一对级来驱动一条选通线。每个级对中的级分别包括具有相同大小的多个开关器件。即，每个级对的具有相同功能的多个开关器件具有相同的大小。

因此，常规双向移位寄存器必须具有与在本发明的移位寄存器中包括的开关器件的数量的两倍相对应数量个开关器件。

换句话说，在级ST1到STn+1中包括的开关器件可以具有比常规开关器件的沟道宽度大两倍的沟道宽度。由此，可以将根据本发明的开关器件的输出的强度提高到如常规双向寄存器的水平。

对于本领域的技术人员，很明显，可以在不脱离本发明的精神或范围的情况下对本发明进行各种变化和修改。由此，本发明旨在覆盖落在所附权利要求及其等同物的范围内的对本发明的变型和修改。

本申请要求2006年6月30日提交的韩国专利申请P2006-0061249号的优先权，并且如在此详细阐述一样，通过引用将其合并于此。

Claims (15)

1.一种移位寄存器，该移位寄存器包括多个级，所述多个级用于按次序输出多个输出脉冲，并将所述多个输出脉冲顺序地提供给显示区中的多条选通线，所述多个级中的每一个都包括：

置于所述显示区的一侧的第一节点控制器，所述第一节点控制器对第一节点的信号状态进行控制；

置于所述显示区的所述一侧的至少一个上拉开关器件，所述上拉开关器件根据所述第一节点的信号状态输出所述多个输出脉冲中的一对应输出脉冲，并将所述对应输出脉冲提供给所述多条选通线中的一对应选通线的一侧；

置于所述显示区的另一侧的第二节点控制器，所述第二节点控制器对第二节点的信号状态进行控制；以及

置于所述显示区的所述另一侧的第一下拉开关器件，所述第一下拉开关器件根据所述第二节点的信号状态输出放电电压，并将所述放电电压提供给所述对应选通线的所述另一侧。

2.根据权利要求1所述的移位寄存器，其中：

所述第一节点控制器包括：

第一开关器件，其用于响应于外部启动脉冲或来自所述多个级中的前一级的输出脉冲而向所述第一节点提供充电电压；

第二开关器件，其用于响应于来自后一级的输出脉冲而向所述第一节点提供所述放电电压；以及

第三开关器件，其用于响应于外部时钟脉冲而将所述第一节点与所述上拉开关器件的输出端子电连接；

并且，所述第二节点控制器包括：

第四开关器件，其用于响应于来自后一级的输出脉冲而向所述第二节点提供所述充电电压；和

第五开关器件，其用于响应于所述启动脉冲或来自所述前一级的输出脉冲而向所述第二节点提供所述放电电压。

3.根据权利要求2所述的移位寄存器，其中，所述第二节点控制器还包括第六开关器件，所述第六开关器件用于响应于来自所述多个级中的一对应级的输出脉冲而向所述第二节点提供所述放电电压。

4.根据权利要求1所述的移位寄存器，其中，所述多个级中的每一个还包括：

置于所述显示区的所述另一侧的第三节点控制器，所述第三节点控制器对第三节点的信号状态进行控制；以及

第二下拉开关器件，其用于根据所述第三节点的信号状态输出所述放电电压，并将所述放电电压提供给所述对应选通线的所述另一侧。

5.根据权利要求4所述的移位寄存器，其中：

所述第一节点控制器包括：

第一开关器件，其用于响应于外部启动脉冲或来自所述多个级中的前一级的输出脉冲而向所述第一节点提供充电电压；

第二开关器件，其用于响应于来自后一级的输出脉冲而向所述第一节点提供所述放电电压；以及

第三开关器件，其用于响应于外部时钟脉冲而将所述第一节点与所述上拉开关器件的输出端子电连接；

所述第二节点控制器包括：

第四开关器件，其用于响应于第一交流电压而输出第一交流电压；

第五开关器件，其用于响应于外部启动脉冲或来自所述前一级的输出脉冲而输出所述放电电压；

第六开关器件，其用于响应于来自所述多个级中的一对应级的输出脉冲而输出所述放电电压；

第七开关器件，其用于响应于来自所述第四开关器件、所述第五开关器件以及所述第六开关器件的输出而向所述第二节点提供所述第一交流电压；以及

第八开关器件，其用于响应于外部启动脉冲或来自所述前一级的输出脉冲而向所述第二节点提供所述放电电压；

并且所述第三节点控制器包括：

第九开关器件，其用于响应于第二交流电压而输出第二交流电压，所述第二交流电压具有与所述第一交流电压的相位相反的相位；

第十开关器件，其用于响应于外部启动脉冲或来自所述前一级的输出脉冲而输出所述放电电压；

第十一开关器件，其用于响应于来自所述对应级的输出脉冲而输出所述放电电压；

第十二开关器件，其用于响应于来自所述第九开关器件、所述第十开关器件以及所述第十一开关器件的输出而向所述第三节点提供所述第二交流电压；以及

第十三开关器件，其用于响应于外部启动脉冲或来自所述前一级的输出脉冲而向所述第三节点提供所述放电电压。

6.根据权利要求5所述的移位寄存器，其中：

所述第二节点控制器还包括第十四开关器件，所述第十四开关器件用于响应于所述第二交流电压而向所述第二节点提供所述放电电压；并且

所述第三节点控制器还包括第十五开关器件，所述第十五开关器件用于响应于所述第一交流电压而向所述第三节点提供所述放电电压。

7.根据权利要求5所述的移位寄存器，其中：

所述第二节点控制器还包括第十四开关器件，所述第十四开关器件用于响应于来自所述对应级的输出脉冲而向所述第二节点提供所述放电电压；并且

所述第三节点控制器还包括第十五开关器件，所述第十五开关器件用于响应于来自所述对应级的输出脉冲而向所述第三节点提供所述放电电压。

8.根据权利要求5所述的移位寄存器，其中：

所述第二节点控制器还包括：

第十四开关器件，其用于响应于所述第二交流电压而向所述第二节点提供所述放电电压；和

第十五开关器件，其用于响应于来自所述对应级的输出脉冲而向所述第二节点提供所述放电电压；

并且所述第三节点控制器还包括：

第十六开关器件，其用于响应于所述第一交流电压而向所述第三节点提供所述放电电压；和

第十七开关器件，其用于响应于来自所述对应级的输出脉冲而向所述第三节点提供所述放电电压。

9.根据权利要求1所述的移位寄存器，该移位寄存器还包括：

形成在所述显示区的所述一侧的多条第一信号传送线，所述多条第一信号传送线提供所述第一节点控制器和所述上拉开关器件所需的各种时钟脉冲和电压信号；

形成在所述显示区的所述另一侧的多条第二信号传送线，所述多条第二信号传送线提供所述第二节点控制器和第一下拉开关器件所需的电压信号；以及

形成在所述多条第一信号传送线与所述多条第二信号传送线之间的绝缘膜。

10.根据权利要求9所述的移位寄存器，其中，所述第一信号传送线和所述第二信号传送线由不同的材料制成。

11.根据权利要求10所述的移位寄存器，其中，所述第一信号传送线由从包括铝、铝合金以及铜的组中选择的材料制成，而所述第二信号传送线由铬和钼中的任何一种制成。

12.根据权利要求10所述的移位寄存器，其中，所述第一信号传送线由与所述选通线相同的材料制成，而所述第二信号传送线由与所述显示区中的数据线相同的材料制成。

13.根据权利要求9所述的移位寄存器，其中，所述多条第一信号传送线包括：

用于传送时钟脉冲的多条时钟传送线；

用于传送充电电压的充电电压线；

用于传送放电电压的放电电压线；以及

用于传送启动脉冲的启动传送线。

14.根据权利要求9所述的移位寄存器，其中，所述多条第二信号传送线包括：

用于传送启动脉冲的启动传送线；和

用于传送放电电压的放电电压线。

15.根据权利要求14所述的移位寄存器，其中，所述多条第二信号传送线还包括：

用于传送第一交流电压的第一交流电压线；和

用于传送第二交流电压的第二交流电压线。

Images