CN101091260B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101091260B
CN101091260B CN2005800378122A CN200580037812A CN101091260B CN 101091260 B CN101091260 B CN 101091260B CN 2005800378122 A CN2005800378122 A CN 2005800378122A CN 200580037812 A CN200580037812 A CN 200580037812A CN 101091260 B CN101091260 B CN 101091260B
Authority
CN
China
Prior art keywords
semiconductor device
layer
doped region
substrate
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800378122A
Other languages
English (en)
Other versions
CN101091260A (zh
Inventor
A·格拉赫
曲宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN101091260A publication Critical patent/CN101091260A/zh
Application granted granted Critical
Publication of CN101091260B publication Critical patent/CN101091260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Abstract

本发明涉及包括一个带有集成的PN二极管的沟槽-结-势垒-肖特基二极管的半导体装置(30)及其制造方法。

Description

半导体装置及其制造方法
技术领域
本发明涉及根据权利要求1前序部分的半导体装置及用于其制造的方法。该类型的半导体装置涉及一种结-势垒-肖特基-二极管，它具有一种沟槽结构(Grabenstruktur)。该半导体装置特别好地适合在汽车的车载电网中用作Z二极管(齐纳二极管)。 
在现代的汽车中越来越多的功能用电子部件实现。由此对于电功率产生越来越大的需求。为满足该需求，必须提高汽车内的发电机系统的效率。迄今在汽车的发电机系统中一般把PN二极管用作Z二极管。PN二极管的优点一方面是低的截止电流，另一方面是高的坚固性(Robustheit)。然而主要的缺点是较高的导通电压UF。在室温下仅在约0.7V的导通电压UF下电流才开始流通。在正常的运行条件下，其中电流密度约为500A/cm2，导通电压UF上升到超过1V。这导致效率的逆转。 
根据理论上的考虑，肖特基二极管可以考虑作为替代方案。亦即肖特基二极管比PN二极管具有显著低的导通电压。例如在电流密度约为500A/cm2的情况下肖特基二极管的导通电压约为0.5V到0.6V。此外，肖特基二极管作为多数载流子组件在快速的开关工作时提供优点。然而就已知的而言，肖特基二极管在汽车的发电机系统中的使用迄今尚未实现。这可能归咎于肖特基二极管的一些重要的缺点，它们使得这种应用显得尚为遥远。首先，肖特基二极管比PN二极管具有较高的截止电流。此外该截止电流强烈取决于截止电压。最后肖特基二极管表示出一种差的坚固性，特别是在高温下。这些缺点迄今阻碍肖特基二极管在汽车应用中使用。 
由T.Sakai等人发表的“Experimental investigation of dependence ofelectrical characteristics on device parameters in Trench MOS BarrierSchottky Diodes”，Proceedings of 1998 International Symposium on PowerSemiconductors&ICs，京都，第293-296页；S.Kunori等人发表的“Lowleakage current Schottky barrier diode”，Proceedings of 1992InternationalSymposium on Power Semiconductors&ICs，京都，第80-85页；以及从DE 19749195A1中已知为改善肖特基二极管的特征的措施，其导致了所谓的JBS(JBS＝Junction-Barrier-Schottky-Diode)或者所谓的TMBS(TMBS＝Trench-MOS-Barrier-Schottky-Diode)。在JBS中，通过适当地确定规定的结构参数的大小至少部分地屏蔽引起高截止电流的肖特基效应并且由此减小截止电流。然而例如通过更深的p扩散在更大的程度上的屏蔽是不实际的，因为扩散区同时在侧方向上也将进一步扩展。但是由此以不利的方式进一步减小了为在导通方向上电流流动可用的面积。TMBS的优点在于可能减小截止电流。在此截止电流主要通过二极管的MOS结构的准反型层沿在二极管结构中制造的沟槽(Grabens)的表面流动。其结果是，MOS结构可通过由n-外延层至氧化物层注入所谓的“热”载流子恶化，并且在特别不利的情况条件下甚至被损坏。因为为建立反型沟道需要一定的时间，所以空间电荷区在快速开关过程开始时短时间地进一步扩宽，所以电场强度上升。这能够导致二极管在击穿中短时的、不希望的工作。因此很少推荐在截止电流方面改善了的TMBS作为Z二极管使用和在击穿区域内工作。 
发明优点 
具有权利要求1的特征的本发明建议一种半导体装置，其具有低的导通电压、低的截止电流和大的坚固性。 
它特别提供这样的优点，通过一个p掺杂的硅区来代替敏感的氧化物层，不再发生所谓的“热”载流子的注入。这通过下述方式实现，即 在击穿时产生的高的场强不在敏感的氧化物层附近存在，因为集成的PN二极管的击穿电压比肖特基二极管和MOS结构的击穿电压低。因此根据本发明制造的半导体装置的特征在于特别大的坚固性，这使得该半导体装置能够在汽车的车载电网特别是在车载电网的发电机系统中可靠地使用。特别有利的是半导体装置在几个10V的数量级的击穿电压和几百A/cm2的电流密度的情况下可以可靠地被使用。特别有利的是，半导体装置的第一实施变型方案包括一个n+衬底，其上设置一个n层，其内制造多条沟槽。这些沟槽完全用p掺杂材料填充，所述材料在那里形成p掺杂区。n+衬底和n层各载有一个接触层。 
本发明的半导体装置的第二实施变型方案包括一个n+衬底，其上设置一个n层，其内制造有多条沟槽。这些沟槽完全用p掺杂区域覆盖。n+衬底和n层载有接触层。 
本发明的其他的优点和扩展方案、以及用于这些制造半导体装置的有利的方法由其他的从属权利要求结合说明和附图得到。 
附图 
下面参考附图详细说明本发明的实施例。附图中： 
图1示出传统的结-势垒-肖特基二极管； 
图2示出传统的沟槽(Trench)-MOS-势垒-肖特基二极管； 
图3示出本发明的半导体装置的第一实施例； 
图4示出本发明的半导体装置的第二实施例； 
图5示出本发明的半导体装置的第三实施例； 
图6示出本发明的半导体装置的第四实施例； 
图7示出本发明的半导体装置的第五实施例； 
图8示出第一制造方法的流程图； 
图9示出第二制造方法的流程图； 
图10示出第三制造方法的流程图； 
图11示出第四制造方法的流程图； 
实施例描述 
下面首先简短说明已知的半导体装置，以便更好地突出可用本发明实现的优点。首先图1示出一个传统JBS(Junction-Barrier-Schottky-Diode，结-势垒-肖特基二极管)形式的半导体装置10，它包括一个n+衬底1、一个n层2、至少两个扩散至n层2中的p阱3和在芯片的正面和背面上的接触层4和5。从电的角度看，JBS是PN二极管(在作为阳极的p阱3和作为阴极的n层2之间的PN结)和肖特基二极管(在作为阳极的接触层4和作为阴极的n层2之间的肖特基势垒)的组合。在芯片背面上的接触层5用作阴极，在芯片正面上的接触层4用作阳极，其与p阱3欧姆接触，并同时作为与n层2的肖特基接触。由于与PN二极管相比肖特基二极管导通电压小，因此在导通方向电流仅通过肖特基二极管区域流动。因此在JBS的情况下用于在导通方向上的电流流动的有效面积(每一面积单元)显著小于在常规的平面肖特基二极管的情况。在截止方向，这些空间电荷区随电压上升扩展，并在一个小于JBS击穿电压的电压下在相邻的p阱3之间的区域的中心相遇。由此部分地屏蔽引起高截止电流的肖特基效应，并由此减小截止电流。该屏蔽效应强烈取决于一定的结构参数，例如Xjp(p扩散的渗入深度)、Wn(p阱之间的距离)以及Wp(p阱的宽度)。实现JBS的p阱的一般技术是p注入和接着的p扩散。通过在x方向的横向扩散，其深度与在y方向的垂直扩散相似，在二维表示中形成圆柱体的p阱(在垂直于x-y平面的z方向上无限长度)，其半径相应于渗入深度Xjp。然而由于空间电荷区的径向扩展p阱的该形状未表现出对肖特基效应的非常有作用的屏蔽。也不可能只是通过更深的p扩散来加强屏蔽作用，因为同时横向的扩散也相应地变宽。此外，还可 以想到进一步减小在p阱之间的距离Wn。由此虽然屏蔽作用被加强，但是为在导通方向上的电流流动的有效面积进一步减小。 
图2同样示出一种已知的半导体装置20，亦即所谓的TMBS二极管，在下面被简称为“TMBS”(Trench-MOS-Barrier-Schottky-Diode)。首先研究这种TMBS的结构，以便与半导体装置20比较也能显著突出用本发明实现的优点。半导体装置20由一个n+衬底1和一个设置在该n+衬底上的n层2组成。在该n层2中制造通常也称为“trenchs(沟槽)”的沟槽7。沟槽7的底面和壁用氧化物层6覆盖。TMBS 20的正面上的金属层4用作阳极电极。TMBS 20背面上的金属层5用作阴极。从电的角度看，TMBS20是MOS结构(金属层4、氧化物层6和n层2)和肖特基二极管的组合。肖特基势垒在此位于作为阳极的金属层4和作为阴极的n层2之间。 
在导通方向上电流流过TMBS 20的由沟槽7围起来的台面区2.1。这些沟槽7自身不可用于电流流过。因此用于在导通方向上的电流流动的有效面积在TMBS的情况下小于常规的平面肖特基二极管的情况。这种TMBS 20的优点在于减小的截止电流。在截止方向上无论在MOS结构还是在肖特基二极管中都建立空间电荷区。这些空间电荷区随电压上升扩展，并在一个小于TMBS 20的击穿电压的电压下在相邻的沟槽7之间的台面区2.1的中心相遇，由此屏蔽了引起高的截止电流的肖特基效应，从而减小截止电流。这种屏蔽效应强烈取决于TMBS的结构参数，例如Dt(沟槽7的深度)、Wm(沟槽7之间的距离)、Wt(沟槽7的宽度)、以及To(氧化物层6的厚度)。对于肖特基效应的屏蔽作用因此在TMBS的情况下与具有扩散的p阱的JBS相比明显更有效。然而已知TMBS的一个决定性的缺点在于MOS结构的脆弱性。在击穿时在氧化物层6中出现非常大的电场并且紧靠n层2中的氧化物层6的附近。截止电流主要通过MOS结构的准反型层沿沟槽7的表面流动。结果MOS结构可能通过从n层2向氧化物层6注入“热”载流子而恶化，并在一定 的不利的工作条件下甚至被损坏。因为为建立反转沟道需要一定的时间(deep depletion(深耗尽))，所以空间电荷区在快速开关过程开始时能够短时地继续扩展，因此使电场强度进一步增加。这能够导致短时的不希望的在击穿中的运行。因此极少把TMBS作为齐纳二极管使用和在击穿区域运行。 
对此本发明建议新型的半导体装置，其特征在于低的导通电压、低的截止电流和高的坚固性。在此涉及一种带有沟槽结构的结-势垒-肖特基二极管(JBS)，它也可以称为沟槽-结-势垒-肖特基二极管(TJBS)。 
代替例如在常规JBS的情况中的具有较大渗入深度(例如Xjp＞1μm)的p扩散，TJBS的p阱通过蚀刻出沟槽并接着用p掺杂的Si或者多晶Si填充这些沟槽来实现。作为变型方案，TJBS的p沟槽也可以通过蚀刻并接着结合浅的硼扩散例如Xjp＜0.2μm进行硼涂敷(Bor-Belegung)来实现。PN二极管的击穿电压BV_Pn在此适当设计得小于肖特基二极管的击穿电压BV_schottky。TJBS具有在导通方向上的高的可通流性，在截止方向上对肖特基效应的高的屏蔽作用并因此具有低的截止电流，由于PN二极管的箝位功能(Klammerfunktion)和沟槽底部上的击穿而具有高的坚固性。因此它特别适合作为Z二极管用于汽车发电机系统中。 
在本发明的第一实施变型方案中，涉及一种带有填充的沟槽的TJBS的构型的半导体装置30，其在下面参考图3详细说明。如图3所示，半导体装置30包括一个n+衬底1、一个设置在该n+衬底1上的n层2、以及至少两个制造到n层2中的、也称为“trenchs”的沟槽7。此外在半导体装置30的正面和背面设置接触层4、5，它们用作阳极电极和阴极电极。沟槽7优选通过蚀刻方法形成。接触层4、5优选由金属构成。特别是金属层4也可以由两种不同的、彼此叠置的金属层组成。沟槽7用p掺杂的Si或者多晶Si填充，以便产生p掺杂区8。从电的角度看，半导体装置30TJBS是PN二极管(作为阳极的p掺杂区8和作为阴极的n层2之间的PN结)和肖特基二极管(在作为阳极的接触层4和作为阴极的n层2之间的肖特基势垒)的组合。和在常规的结-势垒-肖特基二极管中一样，在该二极管的导通方向上的电流仅通过肖特基二极管流动。然而由于没有横向的p扩散，所以在沟槽-结-势垒-肖特基二极管中用于在导通方向上的电流流动的有效面积和在沟槽-MOS-势垒-肖特基二极管中相似，比在常规的结-势垒-肖特基二极管中的显著大。在截止方向，空间电荷区随电压上升而扩展，并在一个比沟槽-结-势垒-肖特基二极管的击穿电压小的电压下在相邻的p掺杂区8之间的区域的中心相遇。和在结-势垒-肖特基二极管的情况下一样，由此屏蔽引起高截止电流的肖特基效应并由此减小截止电流。该屏蔽效应强烈取决于结构参数，例如Dt(沟槽7的深度)、Wn(沟槽7之间的距离)以及Wp(沟槽7的宽度)。为了在TJBS中实现沟槽7，取消了p扩散。由此没有像在常规JBS中的横向p扩散的负作用。在沟槽7之间的台结构区2.1中的空间电荷区的准一维扩展可容易地实现，因为沟槽7的深度Dt(对于肖特基效应的屏蔽重要的结构参数)不再与用于在导通方向上的电流流动的有效面积相关。对于肖特基效应的屏蔽类似于在TMBS的情况，从而比在具有扩散的p阱的传统的JBS情况下显著有效。另一方面，TJBS通过借助PN二极管现在产生的箝位功能来提供高的坚固性。PN二极管的击穿电压BV_Pn这样设计，使得它比肖特基二极管的击穿电压BV_schottky低。此外，击穿在沟槽7的底部发生。在击穿运行中截止电流则仅通过PN二极管的PN结流动。由此导通方向和截止方向在几何结构上分开。由此TJBS具有和PN二极管相似的坚固性。为了实现TJBS形式的半导体装置30，优选突变(abrupter)PN结。此外避免像在“Cool Schottky-Diode(冷肖特基二极管)”的情况下的载流子补偿，因为这里首先不考虑高截止的二极管，而是考虑具有几十伏特数量级、特别是大约20V-40V的击穿电压的Z二极管。此外，在TJBS中不发生“热”载流子的注入，因为不存在MOS结构。因此TJBS特别好地适合作为Z二极管使用在汽车的车载电网中， 特别是适合使用在汽车的发电机系统中。
下面说明半导体装置30的一种有利的制造方法。在这一方面也参考在图8中表示的流程图。从一个n+衬底1开始(步骤80)。在该n+衬底1上施加一个n层2(步骤81)。这优选通过外延工艺实现。在下一步骤82中在n层2中蚀刻沟槽7。接着用p掺杂的Si或者多晶Si填充这些沟槽7(步骤83)。在另一步骤84中在半导体装置30的正面和背面上施加优选由金属构成的接触层4和5。 
下面参考图4说明本发明的另一个实施变型方案。图4所示的半导体装置40同样由一个n+衬底1、一个设置在其上的n层2、以及至少两个制造到n层2中的沟槽(Trenchs)7组成。在这些沟槽7内设置有覆盖沟槽7的底和侧壁的p区9。此外，在芯片的正面包括沟槽的表面上设置有接触层4、5作为阳极电极和阴极电极。特别是接触层4优选可以又由两种不同的、彼此叠置的金属层构成。在此沟槽7可以完全用第二金属层填充。然而在本发明的该实施变型方案中p区9在沟槽7内不通过用p掺杂的Si或者多晶Si填充来实现。而是，p区通过用p掺杂材料覆盖沟槽7接着进行浅的扩散来产生。作为p掺杂材料优选适宜的是硼。在该半导体装置40中同样应该实现一个突变PN结。通过充分并且非常浅的扩散在例如沟槽深度Dt0大约为1到3μm的情况下渗入深度不大于0.2μm，在按照图4的本实施变型方案中，肖特基效应的屏蔽和截止能力与在具有按照图3填充的沟槽的第一实施变型方案的情况中非常相似。这同样适合于导通方向上的高通流能力、高坚固性和良好地作为齐纳二极管在汽车的车载电网中使用，特别是适于在汽车的发电机系统中使用。本发明的该第二实施变型方案相对于在图3中表示的、本发明的第一实施变型方案的优点是，通过用掺杂材料覆盖并接着进行扩散比用p掺杂的Si或者多晶Si填充沟槽7更容易制造p区9。然而该变型方案的缺点是通过具有渗入深度Xjp的p扩散缩小了用于在导通方向上的电流流动 的有效面积。然而详细的研究已表明，对于具有几个10V数量级的击穿电压的半导体装置40该缺点实际上可忽略。在具有20V的击穿电压的半导体装置40中在室温下以及在大约500A/cm2的电流密度下导通电压仅仅升高大约10mV。 
下面说明制造半导体装置40(按照图4的实施变型方案)的一种优选的方法，在此也参考图9的流程图。再从一个n+衬底1开始(步骤90)，在该n+衬底上优选通过外延工艺施加一个n层2(步骤91)。通过蚀刻方法在n层2中制造沟槽7(步骤92)。接着用p掺杂材料覆盖沟槽7的底和侧壁(步骤93)。作为p掺杂材料优选使用硼。掺杂材料优选由气相向沟槽7中淀积或者通过离子注入向沟槽7中引入。接着执行扩散过程(步骤94)，其中向n层2中扩散硼，形成p区9。在此，力图做到特别浅的p扩散。以有利的方式，这可以用快速热退火(RTA)的技术实现。紧接着再在半导体装置40的正面和背面上施加接触层4和5(步骤95)。 
下面参考图5说明本发明的另一个实施变型方案。在图5中表示的半导体装置50包括一个n+衬底1、一个设置在该衬底1上的n层2、以及至少两个引入到该n层2中的沟槽(Trenchs)7。该n层2又优选借助外延工艺制造。沟槽7优选通过蚀刻工艺产生。此外，半导体装置50包括接触层4、5，在正面作为阳极电极，在背面作为阴极电极，它们优选用金属构成。特别是，金属层4也可以由两个不同的、彼此叠置的金属层构成。然而在本发明的该实施变型方案中，沟槽7与按照图3的实施变型方案不同，仅部分地亦即到厚度Dp用p掺杂的Si或者多晶Si8填充，这样形成p区8。从电的角度看来，该实施变型方案同样是PN二极管(在作为阳极的p掺杂区8和作为阴极的n层2之间的PN结)和肖特基二极管(在作为阳极的接触层4和作为阴极的n层2之间的肖特基势垒)的组合。但是肖特基势垒在此既在半导体装置50的表面上也在沟槽7的上部区域的侧壁上形成，该上部区域未用p掺杂的Si或者多晶Si填 充。半导体装置503的一个优点是，由于也与沟槽7的上部区域的侧壁的肖特基接触的较大的面积形成的较低的导通电压。不过这也导致较高的截止电流，这表示一定的缺点。然而在实际中该实施变型方案提供了一种可能，即半导体装置50可按照个别需求通过按需设定参数Dp在导通电压和截止电流方面被优化。 
下面说明制造半导体装置50(按照图5的实施变型方案)的一种优选的方法，在此也参考图10中的流程图。又从一个n+衬底1开始(步骤100)，在其上优选通过外延施加一个n层2(步骤101)。通过蚀刻法在n层2中制造沟槽7(步骤102)。接着用p掺杂的Si或者多晶Si填充沟槽7。在下一步骤(103)中又部分地去除该引入到沟槽7中的p掺杂的Si或者多晶Si，直至一个保留厚度Dp(步骤104)。这合乎目的地通过蚀刻工艺进行。接着又在半导体装置50的正面和背面上施加接触层4和5(步骤105)。 
所有先前说明的实施变型方案都能够在本发明的一个有利的扩展方案的范围中各在半导体装置的边缘区内还包括用于减小边缘场强的附加的结构。这些结构可以例如由低掺杂的p区、磁敏元件(Feldplatten)或者类似部件组成。 
下面参考图6说明按照图3(半导体装置30)的另一个有利的实施变型方案。它附加地设置有一个为减小边缘场强的边缘结构。那里表示的半导体装置60的特征是一个宽的沟槽和在半导体装置的边缘处的一个深的p扩散。半导体装置60包括一个n+衬底1。在该n+衬底1上设置一个n层2。在n层2中制造一个附加的沟槽7b。优选地，沟槽7、7b又通过蚀刻法产生。如图6所示，沟槽7b制造得比沟槽7宽。沟槽7、7b用p掺杂的Si或者多晶Si填充，使得在沟槽7、7b中形成p掺杂区8、8b。在较宽的沟槽7b上直接地连接一个p掺杂区10。n+衬底1的背着n层2的一侧又载有接触层5。在半导体装置60的正面上同样施加一个接 触层4。该接触层4不完全覆盖半导体装置的正面。它覆盖沟槽7、7b、沟槽7、7b旁露出的n层2和p掺杂区10的仅仅一部分。半导体装置60的剩余的正面用氧化物层11覆盖。从而氧化物层11在p掺杂区10的一部分和其右边露出的n层2上面延伸。为了实现在半导体装置60的边缘比该半导体装置的内部区更高的击穿电压，优选选择p掺杂区10的渗入深度Xjp_edge大于沟槽7、7b的深度Dt。此外，这样地选择沟槽7b在半导体装置60的边缘处的位置和p掺杂区10的位置，使得p掺杂区10的一个边缘区在较宽的沟槽7b下面结束，并且不再接触沟槽7、7b之间的台结构区61。p掺杂区10的渗入深度Xjp_edge应大于沟槽7、7b的深度Dt的要求对于导通电压有一定的负面作用，因为n层2相应地必须制造得稍微较厚。然而详细的研究已表明，为有利地在半导体装置60的边缘处实现较高的击穿电压，仅需p掺杂区10的渗入深度Xjp_edge比沟槽7、7b的深度Dt稍大。于是较深得被引入的p掺杂区10的对于导通电压的负面作用实际上小到可以忽略。 
下面参考图11表示的流程图说明用于半导体装置60的一种优选的制造方法。再次从一个n+衬底1开始(步骤110)，在其上优选通过外延工艺施加一个n层2(步骤111)。在下一步骤中借助一个相应构造的掩膜在正面通过用p掺杂材料例如硼的深扩散产生p掺杂区10(步骤112)。这优选可以这样实现，即用p掺杂材料覆盖n层2的露出表面的未被该掩膜覆盖的区域。这又可以通过淀积气相的掺杂材料或者通过离子注入实现。接着通过加热将掺杂材料扩散到位于其下的n层2中。通过蚀刻法在n层2中引入沟槽7、7b(步骤113)，在此沟槽7b制造得比沟槽7宽。接着用p掺杂的Si或者多晶Si填充沟槽7、7b(步骤114)，使得产生p掺杂区8、8b。紧接着又在半导体装置60的正面和背面上施加接触层4和5(步骤115)。这里也推荐掩膜技术，因为仅仅要在半导体装置60的正面的部分区域上覆盖接触层4。该表面的剩余部分用氧化物层11钝化。 
下面参考图7公开另一个有利的实施变型方案。图7所示的半导体装置70的特征在于一个宽的沟槽和在半导体装置的边缘处的深的P扩散，在此扩散区一直到达半导体装置70的边缘。半导体装置70包括一个n+衬底1。在该n+衬底1上设置一个n层2。在n层2中引入沟槽7、7b。优选沟槽7、7b再次通过蚀刻法产生。如图7所示，沟槽7b制造得比沟槽7宽。沟槽7、7b用p掺杂的Si或者多晶Si填充，使得在沟槽7、7b中产生p掺杂区8、8b。在较宽的沟槽7b上直接连接着一个p掺杂区10。n+衬底1的背向n层2的一侧又载有一个接触层5。在半导体装置70的正面上同样施加一个接触层4。为了实现在半导体装置70的边缘处的击穿电压比该半导体装置的内部区域的击穿电压高，优选选择p掺杂区10的渗入深度Xjp_edge大于沟槽7、7b的深度Dt。此外，这样选择沟槽7b在半导体装置70的边缘处的位置和p掺杂区10的位置，使得p掺杂区10的一个边缘区在较宽的沟槽7b下面结束，并且不再接触沟槽7、7b之间的台结构区61。p掺杂区10的渗入深度Xjp_edge应大于沟槽7、7b的深度Dt的要求对于导通电压有一定的负面作用，因为n层2相应必须制造的稍厚。然而详细的研究已表明，为有利地在半导体装置70的边缘处实现较高的击穿电压，仅需p掺杂区10的渗入深度Xjp_edge比沟槽7、7b的深度Dt稍大。于是较深地被引入的p掺杂区10的对于导通电压的负面作用实际上小到可以忽略。在该实施变型方案和在图6中表示的半导体装置60之间的不同基本在于，在这里p掺杂区10延伸直到半导体装置70的边缘。由此虽然在半导体装置70的边缘出现一个“敞开的(offener)”PN结，其能够导致较高的截止电流。然而通过合适的蚀刻技术能够显著减小该截止电流。在该实施变型方案中有利的是，不需要用于在半导体装置的正面上设置接触层的掩膜。此外，在所谓的压配合外壳(Press-Fit-Gehaeusen)中提供该半导体装置的一种特别有利的装配可能性，因为在该半导体装置70的表面上没有敏感的氧化物。 
半导体装置70的一种有利的制造方法类似于已经说明的制造半导体 装置60的方法。不同仅仅在于为产生现在一直达到边缘的p掺杂区10的掩膜结构。此外为施加接触层4不需要掩膜，因为接触层4完全覆盖半导体装置70的正面。 
参考图6和图7说明的边缘结构能够以类似的方式有利地也用于参考图4和图5说明的半导体装置。 
根据本发明构造的半导体装置的上述实施变型方案有利地适合在汽车的车载电网中作为Z二极管使用，特别适合在汽车的发电机系统中使用。为此该半导体装置合乎目的地具有一个处于12V和30V之间的特别是在15V和25V之间的击穿电压。特别有利的是该半导体装置在截止运行中可以用几百A/cm2数量级、特别是400A/cm2到大约600A/cm2的大电流密度工作。 
参考标号表 
1    n+衬底 
2   n掺杂层 
2.1 台结构区 
61  台结构区 
4   接触层 
5   接触层 
6   氧化物层 
7   沟槽 
7b  沟槽 
8   p掺杂区 
8b  p掺杂区 
9   p掺杂区 
10  p掺杂区 
11  氧化物层 
80  步骤 
81  步骤 
82  步骤 
83  步骤 
90  步骤 
91   步骤 
92   步骤 
93   步骤 
94   步骤 
95   步骤 
100  步骤 
101  步骤 
102  步骤 
103  步骤 
104  步骤 
105  步骤 
110  步骤 
111  步骤 
112  步骤 
113  步骤 
114  步骤 
115  步骤 
BV_mos         MOS结构的击穿电压 
BV_pn          PN二极管的击穿电压 
BV_schottky    肖特基二极管的击穿电压 
Dp             厚度 
Dt0            沟槽的深度 
To          氧化物层的厚度 
Wm          沟槽之间的距离 
Wn          沟槽之间的距离 
Wt          沟槽的宽度 
Wp0         p区在掩膜上的宽度 
Xjp         渗入深度 
Xjp_edge    渗入深度 

Claims (35)

1.半导体装置(30，40，50，60，70)，包括带有集成的PN二极管的沟槽-结-势垒-肖特基二极管，其特征在于，该PN二极管用作箝位元件，在包括由肖特基二极管和PN二极管构成的组合的半导体装置(30，40，50，60，70)中所述PN二极管的击穿电压(BV_pn)低于所述肖特基二极管的击穿电压(BV_schottky)，该半导体装置(30)包括一个n+衬底(1)，在该n+衬底(1)上设置有一个n层(2)，在n层(2)中设置有至少两个沟槽(7)，这些沟槽(7)用p掺杂材料填充以便形成p掺杂区(8)，n+衬底(1)和n层(2)各载有一个接触层(4，5)，其中所述接触层(4，5)整面覆盖该半导体装置(30)的正面和背面，并且，该半导体装置在击穿运行中能够以几百A/cm2数量级的大电流密度工作。
2.根据权利要求1的半导体装置，其特征在于，该半导体装置(30，40，50，60，70)包括一个第一导电类型的衬底(1)，在该衬底(1)上设置另一第一导电类型的一个层(2)，在该另一第一导电类型的层(2)中设置有多个沟槽(7，7b)，这些沟槽(7，7b)至少部分地用第二导电类型的物质填充，并且在该半导体装置(30，40，50，60，70)的正面和背面设置有接触层(4，5)。
3.根据权利要求1的半导体装置(40)，其特征在于，该半导体装置(40)包括一个n+衬底(1)，在该n+衬底(1)上设置有一个n层(2)，在n层(2)中设置有至少两个沟槽(7)，这些沟槽(7)的壁和底用p掺杂材料覆盖以便形成p掺杂区(9)，并且该n+衬底(1)和该n层(2)各载有一个接触层(4，5)，其中第二接触层(5)整面覆盖该半导体装置(40)的背面，其中第一接触层(4)整面覆盖该半导体装置的正面并填充这些沟槽(7)。
4.根据权利要求3的半导体装置，其特征在于，所述p掺杂区(9)通过扩散产生。
5.根据权利要求3的半导体装置，其特征在于，所述p掺杂区(9)的厚度约为0.2μm。
6.根据权利要求1至5之一的半导体装置，其特征在于，这些沟槽(7)的深度(Dto)为1到3μm。
7.根据权利要求1至5之一的半导体装置，其特征在于，该半导体装置具有一个突变PN结。
8.根据权利要求1的半导体装置(50)，其特征在于，该半导体装置(50)包括一个n+衬底(1)，在该n+衬底(1)上设置有一个n层(2)，在该n层(2)中设置有至少两个沟槽(7)，这些沟槽(7)最多部分地用一种p掺杂物质这样填充，使得在这些沟槽(7)中设置具有厚度(Dp)的p掺杂区(8)，及该n+衬底(1)和n层(2)载有接触层(4，5)，其中第一接触层(4)完全覆盖该半导体装置(50)的正面并且完全填充沟槽(7)。
9.根据权利要求1的半导体装置(60)，其特征在于，该半导体装置(60)包括一个n+衬底(1)，在该n+衬底(1)上设置一个n层(2)，在该n层(2)中设置有多个沟槽(7，7b)，这些沟槽(7，7b)用一种p掺杂物质这样充满，使得在沟槽(7，7b)中设置p掺杂区(8，8b)，在一个较宽的沟槽(7b)上连接着一个另外的p掺杂区(10)，该另外的p掺杂区(10)到n层(2)中的渗入深度(Xjp_edge)大于沟槽(7，7b)的深度(Dt)，以及该n+衬底(1)和n层(2)载有接触层(4，5)，其中第一接触层(4)最多部分地覆盖该半导体装置(60)的正面。
10.根据权利要求9的半导体装置(60)，其特征在于，该半导体装置(60)的正面的未被第一接触层(4)覆盖的部分区域用氧化物层(11)覆盖。
11.根据权利要求1的半导体装置(70)，其特征在于，该半导体装置(70)包括一个n+衬底(1)，在该n+衬底(1)上设置有一个n层(2)，在n层(2)中设置有多个沟槽(7，7b)，这些沟槽(7，7b)用一种p掺杂物质这样充满，使得在沟槽(7，7b)中设置p掺杂区(8，8b)，在较宽的沟槽(7b)上连接着一个另外的p掺杂区(10)，该另外的p掺杂区(10)至n层(2)中的渗入深度(Xjp_edge)大于沟槽(7，7b)的深度(Dt)并且该另外的p掺杂区(10)一直达到该半导体装置(70)的边缘，该n+衬底(1)和n层(2)载有接触层(4，5)，其中接触层(4，5)完全覆盖该半导体装置(70)的正面和背面。
12.根据权利要求1至5之一或8至11之一的半导体装置，其特征在于，该半导体装置的击穿电压由所述PN二极管的击穿电压(BV_pn)确定，该PN二极管由p掺杂区(8，9，10)和n层(2)形成。
13.根据权利要求1至5之一或8至11之一的半导体装置，其特征在于，所述p掺杂区(8，8b)由p掺杂的硅或者多晶Si构成。
14.根据权利要求3的半导体装置，其特征在于，所述p掺杂区(9)通过扩散工艺产生。
15.根据权利要求9或11的半导体装置，其特征在于，所述另外的p掺杂区(10)通过扩散工艺产生。
16.根据权利要求1至5之一或8至11之一的半导体装置，其特征在于，这些接触层(4，5)由金属构成。
17.根据权利要求1至5之一或8至11之一的半导体装置，其特征在于，这些接触层(4，5)由多层构成。
18.根据权利要求12的半导体装置，其特征在于，该半导体装置这样构成，使得在PN二极管击穿的情况下击穿优选发生在沟槽(7，7b)的底部区域。
19.根据权利要求1至5之一或8至11之一的半导体装置，其特征在于，这些沟槽(7)条状或者岛状地构成。
20.根据权利要求1至5之一或8至11之一的半导体装置，其特征在于，该半导体装置具有在10V和50V之间的击穿电压。
21.根据权利要求1的半导体装置，其特征在于，大电流密度达到400A/cm2到600A/cm2数量级。
22.根据权利要求20的半导体装置，其特征在于，击穿电压在12V和40V之间。
23.根据上述权利要求之一的半导体装置的应用，其特征在于，该半导体装置作为Z二极管用在汽车的车载电网中，其中，用在汽车的发电机系统中。
24.制造根据权利要求1的半导体装置(30)的方法，其特征在于，将一个n层施加到一个n+衬底上，将一些沟槽(7)加工到该n层(2)中，为了形成p掺杂区(8)用p掺杂的Si或者多晶Si填充这些沟槽(7)，并且将该n+衬底(1)和n层(2)以及p掺杂区(8)用接触层(4，5)覆盖。
25.制造根据权利要求3的半导体装置(40)的方法，其特征在于，将一个n层(2)施加到一个n+衬底(1)上，将一些沟槽(7)加工到n层(2)中，为了形成p掺杂区(9)使p掺杂材料扩散到这些沟槽(7)的壁和底中，及将该n+衬底(1)和n层(2)用接触层(4，5)覆盖，其中将这些沟槽(7)用第一接触层(4)的材料完全填充。
26.制造根据权利要求8的半导体装置(50)的方法，其特征在于，将一个n层(2)施加到一个n+衬底(1)上，将一些沟槽(7)加工到n层(2)中，为了形成p掺杂区(8)最多部分地用p掺杂的Si或者多晶Si填充这些沟槽(7)，并且将该n+衬底(1)和n层(2)用接触层(4，5)覆盖，其中第一接触层(4)完全填充这些沟槽(7)。
27.制造根据权利要求10的半导体装置(60)的方法，其特征在于，将一个n层(2)施加到一个n+衬底(1)上，将一些沟槽(7)加工到n层(2)中，为了形成p掺杂区(8)用p掺杂的Si或者多晶Si填充这些沟槽(7，7b)，将一个另外的p掺杂区(10)直接加工到n层(2)中一较宽的沟槽(7b)旁边，其中该另外的p掺杂区(10)的渗入深度(Xjp_edge)大于沟槽(7，7b)的深度(Dt)，并且将该n+衬底(1)和n层(2)用接触层(4，5)覆盖，其中该第一接触层(4)仅仅部分地覆盖该半导体装置(60)的正面，并且将该正面未被该第一接触层(4)覆盖的区域用一个氧化物层(11)覆盖。
28.制造根据权利要求11的半导体装置(70)的方法，其特征在于，将一个n层(2)施加到一个n+衬底(1)上，将一些沟槽(7，7b)加工到n层(2)中，为了形成p掺杂区(8)用p掺杂的Si或者多晶Si填充这些沟槽(7，7b)，将一个另外的p掺杂区(10)直接加工到该n层(2)中一较宽的沟槽(7b)旁边，其中该另外的p掺杂区(10)的渗入深度(Xjp_edge)大于沟槽(7，7b)的深度(Dt)，并且该另外的p掺杂区(10)一直到达该半导体装置(70)的边缘，并且将该n+衬底(1)和n层(2)完全用接触层(4，5)覆盖。
29.根据权利要求27或28的方法，其特征在于，通过扩散工艺产生所述另外的p掺杂区(10)。
30.根据权利要求25的方法，其特征在于，为了制造所述p掺杂区(9)由气相淀积P掺杂物质。
31.根据权利要求27或28的方法，其特征在于，为了制造所述另外的p掺杂区(10)由气相淀积p掺杂物质。
32.根据权利要求25的方法，其特征在于，为了制造所述p掺杂区(9)，通过离子注入加入p掺杂物质。
33.根据权利要求27或28的方法，其特征在于，为了制造所述另外的p掺杂区(10)，通过离子注入加入p掺杂物质。
34.根据权利要求24至28之一的方法，其特征在于，使用硼或者硼离子作为掺杂物质。
35.根据权利要求24至28之一的方法，其特征在于，借助外延工艺制造位于该n+衬底(1)上的n层(2)。
CN2005800378122A 2004-11-08 2005-10-21 半导体装置及其制造方法 Active CN101091260B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004053761.5 2004-11-08
DE102004053761A DE102004053761A1 (de) 2004-11-08 2004-11-08 Halbleitereinrichtung und Verfahren für deren Herstellung
PCT/EP2005/055463 WO2006048387A1 (de) 2004-11-08 2005-10-21 Halbleitereinrichtung und verfahren für deren herstellung

Publications (2)

Publication Number Publication Date
CN101091260A CN101091260A (zh) 2007-12-19
CN101091260B true CN101091260B (zh) 2013-04-17

Family

ID=35519745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800378122A Active CN101091260B (zh) 2004-11-08 2005-10-21 半导体装置及其制造方法

Country Status (8)

Country Link
US (1) US8816467B2 (zh)
EP (1) EP1812971B1 (zh)
JP (1) JP5300264B2 (zh)
KR (1) KR20070084014A (zh)
CN (1) CN101091260B (zh)
DE (1) DE102004053761A1 (zh)
TW (1) TWI398003B (zh)
WO (1) WO2006048387A1 (zh)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059640A1 (de) * 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
JP4939839B2 (ja) * 2006-05-30 2012-05-30 株式会社東芝 半導体整流素子
JP2009541996A (ja) * 2006-06-23 2009-11-26 ヴィシェイ ジェネラル セミコンダクター，エルエルシー 低順方向電圧降下過渡電圧サプレッサーおよび製造方法
WO2008153142A1 (ja) 2007-06-15 2008-12-18 Rohm Co., Ltd. 半導体装置
DE102007045185A1 (de) 2007-09-21 2009-04-02 Robert Bosch Gmbh Halbleitervorrichtung und Verfahren zu deren Herstellung
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US20090309181A1 (en) * 2008-06-12 2009-12-17 Force Mos Technology Co. Ltd. Trench schottky with multiple epi structure
DE102009028241A1 (de) 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
DE102009028252A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
DE102009028246A1 (de) 2009-08-05 2011-02-10 Robert Bosch Gmbh Gleichrichteranordnung
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
DE102009047808B4 (de) 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
DE102009046596A1 (de) * 2009-11-11 2011-05-12 Robert Bosch Gmbh Schottkydiode
WO2011105434A1 (ja) * 2010-02-23 2011-09-01 富士電機ホールディングス株式会社 半導体装置
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
DE102010003166A1 (de) 2010-03-23 2011-09-29 Robert Bosch Gmbh Vorrichtung zur Stromerzeugung mit Solarzellen
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
DE102010028783A1 (de) 2010-05-10 2011-11-10 Robert Bosch Gmbh Gleichrichter-Brückenschaltung
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
DE102010038879A1 (de) * 2010-08-04 2012-02-09 Robert Bosch Gmbh Gleichrichteranordnung, welche Einpressdioden aufweist
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
DE102010063041A1 (de) 2010-12-14 2012-06-14 Robert Bosch Gmbh Generatorvorrichtung mit verbesserter Verpolfestigkeit
DE102011003961B4 (de) 2011-02-11 2023-07-27 Robert Bosch Gmbh Trench-Schottkydiode
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
JP2013030618A (ja) * 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
DE102011087591A1 (de) * 2011-12-01 2013-06-06 Robert Bosch Gmbh Hochspannungs-Trench-Junction-Barrier-Schottkydiode
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
DE102013210546A1 (de) * 2013-06-06 2014-12-11 Robert Bosch Gmbh Hochspannungs-Trench-Junction-Barrier-Schottkydiode mit p-Schichten unter dem Schottky-Kontakt
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
KR101461886B1 (ko) * 2013-09-10 2014-11-13 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
US9552993B2 (en) * 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
JP2017063237A (ja) * 2017-01-13 2017-03-30 ローム株式会社 半導体装置
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
JP2023079552A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ジャンクションバリアショットキーダイオード
CN116344628B (zh) * 2023-05-26 2023-08-08 湖南楚微半导体科技有限公司 一种屏蔽栅结构的肖特基二极管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
EP1139433A1 (en) * 2000-03-31 2001-10-04 Shindengen Electric Manufacturing Company, Limited Semiconductor device having a Schottky barrier diode structure
US6590240B1 (en) * 1999-07-28 2003-07-08 Stmicroelectronics S.A. Method of manufacturing unipolar components
EP1369927A2 (en) * 2002-06-05 2003-12-10 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device with field-shaping regions

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147570A (ja) * 1984-12-20 1986-07-05 Sanyo Electric Co Ltd ショットキバリア半導体装置
JPH0750791B2 (ja) * 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
JP3105975B2 (ja) 1990-11-28 2000-11-06 株式会社豊田中央研究所 硬化鋼部材用光沢化学研磨処理液および該材の化学研磨処理方法
JP3103655B2 (ja) 1992-02-07 2000-10-30 新電元工業株式会社 半導体装置
US5856692A (en) * 1995-06-02 1999-01-05 Siliconix Incorporated Voltage-clamped power accumulation-mode MOSFET
DE19749195C1 (de) 1997-11-07 1999-06-02 Kleine Franz Maschf Fahrzeug mit einer Achsschenkellenkung für zwei zu einer Achse gehörige Räder
JP3616258B2 (ja) * 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
WO2001022498A1 (de) 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung
US6426541B2 (en) * 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
JP4153811B2 (ja) * 2002-03-25 2008-09-24 株式会社東芝 高耐圧半導体装置及びその製造方法
JP2004127968A (ja) * 2002-09-30 2004-04-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN1938224B (zh) 2004-03-30 2011-03-30 东洋先进机床有限公司 基材表面处理方法及处理了表面的基材、医疗材料和器具

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US6590240B1 (en) * 1999-07-28 2003-07-08 Stmicroelectronics S.A. Method of manufacturing unipolar components
EP1139433A1 (en) * 2000-03-31 2001-10-04 Shindengen Electric Manufacturing Company, Limited Semiconductor device having a Schottky barrier diode structure
EP1369927A2 (en) * 2002-06-05 2003-12-10 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device with field-shaping regions

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张海涛，张斌.大功率快速软恢复二极管概述.半导体情报38 3.2001,38(3),1-8.
张海涛,张斌.大功率快速软恢复二极管概述.半导体情报38 3.2001,38(3),1-8. *

Also Published As

Publication number Publication date
US8816467B2 (en) 2014-08-26
DE102004053761A1 (de) 2006-05-18
EP1812971B1 (de) 2020-01-15
CN101091260A (zh) 2007-12-19
EP1812971A1 (de) 2007-08-01
US20080197439A1 (en) 2008-08-21
TWI398003B (zh) 2013-06-01
JP2008519448A (ja) 2008-06-05
TW200633237A (en) 2006-09-16
KR20070084014A (ko) 2007-08-24
WO2006048387A1 (de) 2006-05-11
JP5300264B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
CN101091260B (zh) 半导体装置及其制造方法
CN101057340B (zh) 半导体装置及用于其制造的方法
CN100557823C (zh) 半导体装置及用于其制造的方法
US6897133B2 (en) Method for producing a schottky diode in silicon carbide
CN101523583B (zh) 沟槽结势垒可控肖特基二极管
US8497563B2 (en) Semiconductor device and method for its manufacture
US6710418B1 (en) Schottky rectifier with insulation-filled trenches and method of forming the same
US8836072B2 (en) Semiconductor system including a schottky diode
US7622752B2 (en) Schottky diode with a vertical barrier
US20020125541A1 (en) Method of fabricating trench junction barrier rectifier
CN101800252B (zh) 沟槽型肖特基势垒整流器及其制造方法
EP2462620B1 (de) Halbleiteranordnung und verfahren zu deren herstellung
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
US5691558A (en) Drift-free avalanche breakdown diode
US20120187521A1 (en) Schottky diode having a substrate p-n diode
CN106033781A (zh) 肖特基势垒二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant