CN101076896B - 双极器件、晶体管及它们的形成方法 - Google Patents

双极器件、晶体管及它们的形成方法 Download PDF

Info

Publication number
CN101076896B
CN101076896B CN2005800112256A CN200580011225A CN101076896B CN 101076896 B CN101076896 B CN 101076896B CN 2005800112256 A CN2005800112256 A CN 2005800112256A CN 200580011225 A CN200580011225 A CN 200580011225A CN 101076896 B CN101076896 B CN 101076896B
Authority
CN
China
Prior art keywords
extrinsic base
silication
interlayer
semiconductor region
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800112256A
Other languages
English (en)
Other versions
CN101076896A (zh
Inventor
彼得·J.·杰斯
埃尔文·J.·约瑟夫
刘奇志
布拉德利·A.·奥纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elpis technologies
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101076896A publication Critical patent/CN101076896A/zh
Application granted granted Critical
Publication of CN101076896B publication Critical patent/CN101076896B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

公开了一种双极互补金属氧化物半导体(BiCMOS)或NPN/PNP器件，具有集电极(112)、集电极上方的本征基底(118)、与集电极相邻的浅沟槽隔离区(114)、本征基底上方的升高的非本征基底(202)、非本征基底上方的T形发射极(800)、与发射极相邻的隔层(700)、以及由隔层与发射极隔开的硅化物(400)层。

Description

双极器件、晶体管及它们的形成方法
技术领域
本发明一般地涉及双极互补金属氧化物半导体(BiCMOS)和PNP/NPN器件，并且更具体地涉及使用硅层和隔层将发射极与该结构的硅化部分隔开的改良的器件。
背景技术
随着晶体管的尺寸继续减小，更小的器件内使用的元件的电阻变得更重要。例如，双极互补金属氧化物半导体(BiCMOS)和PNP/NPN器件中的基底电阻强烈地影响器件的性能。
发明内容
本申请公开了一种制作双极互补金属氧化物半导体(BiCMOS)器件的方法。本发明形成集电极和在集电极上方的本征基底。与该本征基底相邻形成浅沟槽隔离区，并且在本征基底上方形成升高的非本征基底。本发明使用位于非本征基底的中心上方的牺牲掩模保护非本征基底的一部分。本发明对非本征基底的露出部分进行硅化。该硅化步骤在非本征基底的中心上方留下未硅化的一部分非本征基底。随后，本发明形成穿过未硅化的一部分非本征基底的中心的发射极开口，在发射极开口中形成绝缘隔层，然后在发射极开口中形成发射极。在形成发射极开口之前，本发明在非本征基底上方形成绝缘层，其中穿过绝缘层形成发射极开口。该隔层将发射极与非本征基底的硅化部分隔开。
在形成非本征基底之前，本发明对本征基底中心上方的绝缘体图案化，并且在绝缘体和本征基底上方外延生长非本征基底。外延生长非本征基底的步骤在绝缘体上方生长多晶硅，并在本征基底的露出部 分上方生长单晶硅。并且，硅化步骤形成与未硅化部分水平相邻的非本征基底的硅化部分。在该绝缘体上形成发射极开口中的隔层。
这制成了双极互补金属氧化物半导体(BiCMOS)技术或仅双极技术(bipolar-only technologies)中的双极晶体管，具有集电极、集电极上方的本征基底、在侧面位于本征基底上方的升高的非本征基底、本征基底上方的发射极，其中该发射极为T形，具有下部和比下部更宽的上部、与发射极下部相邻的隔层和在发射极上部下面的隔离层、以及与隔层相邻并位于发射极上部下面的硅化物层。
该结构包括基底上方和隔层下面的介质结构，其中基底比介质结构更宽。隔层将发射极与非本征基底隔开并包括绝缘体。因为自对准，所以硅化物被称作自对准硅化物(salicide)。
本发明也包括制作NPN或PNP晶体管的方法。该方法形成具有第一类型杂质(例如P型)的下部半导体结构和在下部半导体结构上方的中间半导体区。中间半导体区具有与第一类型的杂质互补的第二类型的杂质(例如N型)。
该方法使用位于中间半导体区的中心上方的牺牲掩模保护中间半导体结构的一部分，并使中间半导体结构的露出部分硅化。该硅化步骤在中间半导体区的中心上方留下未硅化的一部分中间半导体结构。
随后，该步骤形成穿过中间半导体区的未硅化部分中心的上部半导体结构开口，在上部半导体结构开口中形成隔层，并在上部半导体结构开口中形成T形上部半导体结构。隔层将上部半导体结构与中间半导体区的硅化部分隔开。
通过该工艺制成的NPN或PNP晶体管包括具有第一类型杂质的下部半导体结构、在下部半导体结构上方的中间半导体区(该中间半导体区具有与第一类型的杂质互补的第二类型的杂质)、以及中间半导体区上方的T形上部半导体结构。上部半导体结构也具有第一类型的杂质。
本发明的这些和其他方面和目的将在结合下文的说明书和附图 考虑时被更好地评价和理解。然而，应当理解，下文的说明尽管表示本发明的优选实施方式及其大量的细节，但只是以示例说明而非限制的方式给出。可以在本发明的范围内进行许多改变和变更，而不背离其精神，本发明将包括所有的这类变更。
附图说明
参照附图，从下文的详细说明中将更好地理解本发明，其中：
图1是根据本发明的部分完成的结构的示意图。
图2是根据本发明的部分完成的结构的示意图。
图3是根据本发明的部分完成的结构的示意图。
图4是根据本发明的部分完成的结构的示意图。
图5是根据本发明的部分完成的结构的示意图。
图6是根据本发明的部分完成的结构的示意图。
图7是根据本发明的部分完成的结构的示意图。
图8是根据本发明的部分完成的结构的示意图。
图9是根据本发明的部分完成的结构的示意图。
图10是根据本发明的部分完成的结构的示意图。
图11是根据本发明的部分完成的结构的示意图。
图12是根据本发明的部分完成的结构的示意图。
图13是根据本发明的部分完成的结构的示意图。以及
图14是根据本发明的部分完成的结构的示意图。
具体实施方式
参照非限制性的实施方式更全面地解释本发明及其各种特征和有益的细节，结合附图说明这些非限制性的实施方式，并在下文的说明中详述。应当注意，附图中说明的特征没有必要按比例绘制。省略对公知的部件和处理技术的描述，以免不必要地混淆本发明。希望本文使用的实例只是便于理解本发明可以实施的方式，并且进而使得本领域的技术人员能够实施本发明。因此，这些实例不应被理解成限制 本发明的范围。
如上所述，在双极互补金属氧化物半导体(BiCMOS)技术或在仅双极技术中的双极PNP/NPN器件的基底电阻强烈影响器件的性能。下面描述的本发明提供与本征基底相邻的硅化物层，使用独特的结构和方法来解决这些问题。更具体地，如图1-8所示，本发明公开了一种制作双极互补金属氧化物半导体(BiCMOS)器件和PNP/NPN晶体管的方法。
如图1所示，本发明在包括集电极112的衬底层110上方形成本征基底层116、118，以及与集电极112相邻形成的浅沟槽隔离(STI)区114(如SiO2或其它类似的隔离材料)。区116在STI区114上方，并且是多晶。区118在区112上方，并且是单晶。在区116和118之间存在着本领域的技术人员已知的小平面(facet)。通过外延生长工艺，在本征基底层116、118上方形成升高的非本征基底200、202。外延生长工艺保持了非本征区202中位于下方的本征基底118的晶体结构。因此，如果本征基底118是单晶硅，则非本征基底202将也是单晶硅。注意，在集电极112上方生长的本征基底118部分具有比在绝缘体114上方生长的多晶硅116更快的生长速度。因此，单晶的本征基底118升高到对应的多晶硅区116的上方。
此外，在本征基底118的中心图案化连接焊盘绝缘体120。绝缘体120可包括任何常规的绝缘体，如二氧化硅、氮化硅等，或这些层的组合的叠层。该薄膜叠层也可以具有作为最顶层的多晶或非晶Si层。并且，绝缘体120比本征基底118的宽度更窄，但比将在随后步骤中为发射极形成的开口更宽。
如图2所示，在本征基底生长期间，在区116上方形成作为非本征基底200、202的硅层。该硅层200也在外延生长步骤中形成。因此，在多晶硅本征基底116上方生长的非本征基底区200将包括额外的多晶硅。在单晶硅118上方生长的非本征基底区202也将包括单晶硅。相反，在绝缘体120上方生长的非本征基底区204包括多晶硅。注意，绝缘体120的宽度决定了非本征基底的升高的多晶硅部分204的宽度。
本发明使用在非本征基底204的中心上方图案化的牺牲掩模206保护非本征基底200的一部分。该掩模层可以是氧化物层、氮化物层、氧氮化物层、或这些绝缘层的组合。图2说明牺牲掩模206的沉积，图3说明在图案化之后的掩模206。
如图4所示，本发明使未被牺牲掩模206保护的非本征基底200、202的露出部分硅化。更具体地，本发明在该结构上方溅射诸如钴、钛、镍、铌等的金属，并加热该结构以形成硅化物400。由于自对准，该层400实际上是自对准硅化物。该硅化步骤在本征基底118的中心上方、以及在晶片上除双极npn或pnp器件的非本征基底区之外的区域上方留下未硅化的部分非本征基底204。该步骤也消耗了一部分硅200、202，从而形成与未硅化的硅204水平(横向)相邻的硅化物400，并进一步相对于区200、202升高区204。然后，去除过多的金属和掩模206。
在形成发射极开口之前，如图5所示，本发明在非本征基底上方形成绝缘层500(例如TEOS等)。然后，如图6所示，本发明蚀刻用于发射极的开口600。因而，该步骤形成穿过未硅化的部分非本征基底204的中心向下至绝缘体120的发射极开口600。
随后，如图7所示，本发明在发射极开口600中沿着未硅化的硅204的侧壁形成隔层700(例如氮化物等)。随后，延伸发射极开口600穿过绝缘体204，以露出本征基底118的上部。之后，本发明在发射极开口600中形成发射极800。在对于本领域的技术人员已知的进一步的处理步骤之后，最终的发射极为T形。本发明的该方面的一个特征是未硅化的部分非本征基底204和隔层700将发射极800与硅化物区400隔开。
这制成了具有发射极112、发射极112上方的本征基底118、本征基底上方和侧面上的升高的非本征基底202、以及本征基底118上方的发射极800的双极器件。该发射极800为T形，具有下部和比下部更宽的上部。
隔层700与发射极的下部相邻，并位于发射极的上部下方，非本 征基底202的硅化部分与隔层相邻并位于发射极的上部下方。
该结构包括基底118上方和隔层700下方的介质结构120，其中基底118比介质结构120更宽。隔层700将发射极800与硅化物隔开并包括绝缘体。因为自对准，所以硅化物被称作自对准硅化物(salicide)。
尽管前面的工艺是对BiCMOS技术或仅双极技术中的NPN器件描述的，但它同样可用于PNP器件。在这种结构中，图1-8说明了具有第一类型杂质的下部半导体结构112、在下部半导体结构112上方的中间半导体区118(该中间半导体区具有与第一类型的杂质互补的第二类型的杂质)、以及中间半导体区112、118上方的T形上部半导体结构800。上部半导体结构800也具有第一类型的杂质。该结构也包括与上部半导体结构800相邻的隔层700。同样，该结构的一个特征是未硅化的部分中间半导体区204和隔层700将上部半导体区800与硅化物区400隔开。
图9-14说明与前面的实施方式有些类似的本发明的附加的实施方式。采用相同的标记标识与上面讨论的相同的特征，并且避免对相同之处的冗余讨论。因此，此处只讨论前述实施方式和附加实施方式之间的不同之处。更具体地，如图9所示，该实施方式省略了在执行硅化步骤时使用掩模206的要求。因此，硅化物层900连续跨过非本征基底200、202、204的所有部分。图10说明发射极开口600的形成。图11说明隔层700的形成。图12说明发射极开口600穿过绝缘体120的延伸。图13说明发射极材料800的沉积，图14说明图案化发射极材料800以形成T形的发射极。
上面讨论的两个实施方式都通过使用T形发射极800的上部下方的硅化物层而减小了器件电阻，这提高了器件的速度。隔层700防止短路，以保持高成品率和可靠性。图1-8中所示的第一实施方式比图9-14中所示的第二实施方式更有效，然而，两个实施方式都产生了减小电阻的好处，而没有影响成品率。
尽管已经按照优选的实施方式描述了本发明，但本领域的技术人 员应认识到，在所附权利要求书的精神和范围内，本发明可以按变更方式实施。

Claims (31)

1.一种双极器件，包括：
基底；
所述基底上方的发射极，其中所述发射极为T形，具有下部和比所述下部更宽的上部；
与所述发射极的所述下部相邻并位于所述发射极的所述上部下方的隔层；
与所述隔层相邻的未硅化材料；以及
与所述未硅化材料相邻并位于所述发射极的所述上部下方的硅化物层，所述未硅化材料位于所述隔层与所述硅化物层之间。
2.权利要求1的器件，还包括所述基底上方和所述隔层下方的介质结构。
3.权利要求2的器件，其中所述基底比所述介质结构更宽。
4.权利要求1的器件，其中所述隔层将所述发射极与所述硅化物隔开。
5.权利要求1的器件，其中所述基底包括：
本征基底；以及
所述本征基底上方的非本征基底。
6.权利要求1的器件，其中所述隔层包括绝缘体。
7.权利要求1的器件，其中所述硅化物层包括自对准硅化物。
8.一种晶体管器件，包括：
具有第一类型杂质的下部半导体结构；
所述下部半导体结构上方的中间半导体区，所述中间半导体区具有与所述第一类型的杂质互补的第二类型的杂质；
所述中间半导体区上方的上部半导体结构，其中所述上部半导体结构为T形，具有下部和比所述下部更宽的上部；
与所述上部半导体结构的所述下部相邻并位于所述上部半导体结构的所述上部下方的隔层；
与所述隔层相邻的未硅化材料；以及
与所述未硅化材料相邻并位于所述上部半导体结构的所述上部下方的硅化物层，所述未硅化材料位于所述隔层与所述硅化物层之间。
9.权利要求8的器件，还包括所述中间半导体区上方和所述隔层下方的介质结构。
10.权利要求9的器件，其中所述中间半导体区比所述介质结构更宽。
11.权利要求8的器件，其中所述隔层将所述上部半导体结构与所述硅化物隔开。
12.权利要求8的器件，其中所述中间半导体区包括：
本征中间半导体区；以及
所述本征中间半导体区上方的非本征中间半导体区。
13.权利要求8的器件，其中所述隔层包括绝缘体。
14.权利要求8的器件，其中所述硅化物包括自对准硅化物。
15.一种制作晶体管的方法，所述方法包括：
在本征基底上方形成非本征基底；
使用位于所述非本征基底的中心上方的牺牲掩模保护所述非本征基底的一部分；
使所述非本征基底的露出部分硅化，其中所述硅化步骤在所述非本征基底的所述中心上方留下未硅化部分；
形成穿过所述非本征基底的所述未硅化部分的中心的发射极开口；
在所述发射极开口中形成隔层；以及
在所述发射极开口中形成发射极，
其中，所述非本征基底的未硅化部分位于所述隔层与所述非本征基底的硅化部分之间，所述非本征基底的未硅化部分和所述隔层将所述发射极与所述非本征基底的硅化部分隔开。
16.权利要求15的方法，在形成所述非本征基底之前还包括：
图案化所述本征基底的所述中心上方的绝缘体；以及
在所述绝缘体和所述本征基底上方外延生长所述非本征基底。
17.权利要求16的方法，其中外延生长所述非本征基底的所述步骤在所述绝缘体上方生长多晶硅，在所述本征基底的露出部分上方生长单晶硅。
18.权利要求16的方法，其中在所述绝缘体上形成所述隔层。
19.权利要求15的方法，其中所述硅化步骤形成与所述未硅化部分水平相邻的所述非本征基底的所述硅化部分。
20.权利要求15的方法，在形成所述发射极开口之前，还包括在所述非本征基底上方形成绝缘层，其中穿过所述绝缘层形成所述发射极开口。
21.一种制作晶体管的方法，所述方法包括：
形成具有第一类型杂质的下部半导体结构；
在所述下部半导体结构上方形成中间半导体区，所述中间半导体区具有与所述第一类型的杂质互补的第二类型的杂质；
使用位于所述中间半导体区的中心上方的牺牲掩模保护所述中间半导体区的一部分；
使所述中间半导体区的露出部分硅化，其中所述硅化步骤在所述中间半导体区的所述中心上方留下未硅化部分；
形成穿过所述中间半导体区的所述未硅化部分的中心的上部半导体结构开口；
在所述上部半导体结构开口中形成隔层；以及
在所述上部半导体结构开口中形成上部半导体结构，
其中，所述非本征基底的未硅化部分位于所述隔层与所述非本征基底的硅化部分之间，所述非本征基底的未硅化部分和所述隔层将所述上部半导体结构与所述中间半导体区的硅化部分隔开。
22.权利要求21的方法，在形成所述中间半导体区之前还包括：
在所述下部半导体区上方形成硅层；
图案化所述硅层的所述中心上方的绝缘体；以及
在所述绝缘体和所述硅层上方外延生长所述中间半导体区。
23.权利要求22的方法，其中外延生长所述中间半导体区的所述步骤在所述绝缘体上方生长多晶硅，在所述硅层的露出部分上方生长单晶硅。
24.权利要求21的方法，其中在所述绝缘体上形成所述隔层。
25.权利要求21的方法，其中所述硅化步骤形成与所述未硅化部分水平相邻的所述中间半导体区的所述硅化部分。
26.权利要求21的方法，在形成所述上部半导体结构开口之前，还包括在所述中间半导体区上方形成绝缘层，其中穿过所述绝缘层形成所述上部半导体结构开口。
27.一种制作双极互补金属氧化物半导体(BiCMOS)器件的方法，所述方法包括：
形成集电极；
形成与所述集电极相邻的浅沟槽隔离区；
在所述集电极上方形成本征基底；
在所述本征基底上方形成升高的非本征基底；
使用位于所述非本征基底的中心上方的牺牲掩模保护所述非本征基底的一部分；
使所述非本征基底的露出部分硅化，其中所述硅化步骤在所述非本征基底的所述中心上方留下未硅化部分；
形成穿过所述非本征基底的所述未硅化部分的中心的发射极开口；
在所述发射极开口中形成隔层；以及
在所述发射极开口中形成发射极，
其中，所述非本征基底的未硅化部分位于所述隔层与所述非本征基底的硅化部分之间，所述非本征基底的未硅化部分和所述隔层将所述发射极与所述非本征基底的硅化部分隔开。
28.权利要求27的方法，在形成所述非本征基底之前还包括：
图案化所述本征基底的所述中心上方的绝缘体；以及
在所述绝缘体和所述本征基底上方外延生长所述非本征基底。
29.权利要求28的方法，其中外延生长所述非本征基底的所述步骤在所述绝缘体上方生长多晶硅，在所述本征基底的露出部分上方生长单晶硅。
30.权利要求27的方法，其中所述硅化步骤形成与所述未硅化部分水平相邻的所述非本征基底的所述硅化部分。
31.权利要求27的方法，其中在所述绝缘体上形成所述隔层。
CN2005800112256A 2004-04-14 2005-04-06 双极器件、晶体管及它们的形成方法 Expired - Fee Related CN101076896B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/709,113 2004-04-14
US10/709,113 US6911681B1 (en) 2004-04-14 2004-04-14 Method of base formation in a BiCMOS process
PCT/US2005/011711 WO2005104680A2 (en) 2004-04-14 2005-04-06 A method of base formation in a bicmos process

Publications (2)

Publication Number Publication Date
CN101076896A CN101076896A (zh) 2007-11-21
CN101076896B true CN101076896B (zh) 2011-07-13

Family

ID=34677064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800112256A Expired - Fee Related CN101076896B (zh) 2004-04-14 2005-04-06 双极器件、晶体管及它们的形成方法

Country Status (7)

Country Link
US (2) US6911681B1 (zh)
EP (1) EP1754253A4 (zh)
JP (1) JP5182797B2 (zh)
KR (2) KR20070003976A (zh)
CN (1) CN101076896B (zh)
TW (1) TWI343605B (zh)
WO (1) WO2005104680A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911681B1 (en) 2004-04-14 2005-06-28 International Business Machines Corporation Method of base formation in a BiCMOS process
US7709338B2 (en) * 2006-12-21 2010-05-04 International Business Machines Corporation BiCMOS devices with a self-aligned emitter and methods of fabricating such BiCMOS devices
DE102008010323A1 (de) * 2008-02-21 2009-09-10 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung einer elektronischen Vorrichtung, die einen bipolaren PNP-Transistor umfasst
US20090250785A1 (en) * 2008-04-02 2009-10-08 Thomas Joseph Krutsick Methods of forming a shallow base region of a bipolar transistor
US8853796B2 (en) * 2011-05-19 2014-10-07 GLOBALFOUNDIERS Singapore Pte. Ltd. High-K metal gate device
US20120313146A1 (en) 2011-06-08 2012-12-13 International Business Machines Corporation Transistor and method of forming the transistor so as to have reduced base resistance
US8546230B2 (en) 2011-11-15 2013-10-01 International Business Machines Corporation Bipolar transistor with a collector having a protected outer edge portion for reduced based-collector junction capacitance and a method of forming the transistor
US8603883B2 (en) 2011-11-16 2013-12-10 International Business Machines Corporation Interface control in a bipolar junction transistor
US20130277804A1 (en) * 2012-04-20 2013-10-24 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US9887278B2 (en) 2015-09-28 2018-02-06 International Business Machines Corporation Semiconductor-on-insulator lateral heterojunction bipolar transistor having epitaxially grown intrinsic base and deposited extrinsic base
US11508354B2 (en) * 2020-05-04 2022-11-22 Rovi Guides, Inc. Method and apparatus for correcting failures in automated speech recognition systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN88100546A (zh) * 1987-01-30 1988-08-10 得克萨斯仪器公司 双极型和互补金属氧化物半导体晶体管的集成制造工艺
US5986326A (en) * 1997-06-27 1999-11-16 Nec Corporation Semiconductor device with microwave bipolar transistor

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682409A (en) * 1985-06-21 1987-07-28 Advanced Micro Devices, Inc. Fast bipolar transistor for integrated circuit structure and method for forming same
US4808548A (en) 1985-09-18 1989-02-28 Advanced Micro Devices, Inc. Method of making bipolar and MOS devices on same integrated circuit substrate
US5144403A (en) 1989-02-07 1992-09-01 Hewlett-Packard Company Bipolar transistor with trench-isolated emitter
JP2746289B2 (ja) * 1989-09-09 1998-05-06 忠弘 大見 素子の作製方法並びに半導体素子およびその作製方法
US5017990A (en) 1989-12-01 1991-05-21 International Business Machines Corporation Raised base bipolar transistor structure and its method of fabrication
EP0452720A3 (en) 1990-04-02 1994-10-26 Nat Semiconductor Corp A semiconductor structure and method of its manufacture
US5107321A (en) 1990-04-02 1992-04-21 National Semiconductor Corporation Interconnect method for semiconductor devices
US5106767A (en) 1990-12-07 1992-04-21 International Business Machines Corporation Process for fabricating low capacitance bipolar junction transistor
JP3152959B2 (ja) * 1991-07-12 2001-04-03 富士通株式会社 半導体装置及びその製造方法
JPH05182980A (ja) * 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
JPH05275437A (ja) * 1992-03-24 1993-10-22 Fujitsu Ltd 半導体装置及びその製造方法
JP2630237B2 (ja) 1993-12-22 1997-07-16 日本電気株式会社 半導体装置及びその製造方法
US5455189A (en) 1994-02-28 1995-10-03 National Semiconductor Corporation Method of forming BICMOS structures
US5439833A (en) 1994-03-15 1995-08-08 National Semiconductor Corp. Method of making truly complementary and self-aligned bipolar and CMOS transistor structures with minimized base and gate resistances and parasitic capacitance
JPH07335773A (ja) 1994-06-10 1995-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
EP0709894B1 (en) 1994-10-28 2001-08-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno High-frequency bipolar transistor structure, and related manufacturing process
US5541121A (en) 1995-01-30 1996-07-30 Texas Instruments Incorporated Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer
EP0766295A1 (en) 1995-09-29 1997-04-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process for forming a high frequency bipolar transistor structure comprising an oblique implantation step
KR100205024B1 (ko) * 1995-12-20 1999-07-01 양승택 초 자기 정렬 바이폴러 트랜지스터의 제조방법
FR2756104B1 (fr) 1996-11-19 1999-01-29 Sgs Thomson Microelectronics Fabrication de circuits integres bipolaires/cmos
JP3456864B2 (ja) * 1997-05-20 2003-10-14 株式会社東芝 半導体装置及びその製造方法
WO1999052138A1 (en) * 1998-04-08 1999-10-14 Aeroflex Utmc Microelectronic Systems Inc. A bipolar transistor having low extrinsic base resistance
FR2779573B1 (fr) 1998-06-05 2001-10-26 St Microelectronics Sa Transistor bipolaire vertical comportant une base extrinseque de rugosite reduite, et procede de fabrication
JP2001035858A (ja) * 1999-07-21 2001-02-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001085441A (ja) * 1999-09-13 2001-03-30 Oki Electric Ind Co Ltd バイポーラトランジスタ
FR2804247B1 (fr) 2000-01-21 2002-04-12 St Microelectronics Sa Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes
FR2805923B1 (fr) * 2000-03-06 2002-05-24 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne
JP2001319936A (ja) * 2000-05-12 2001-11-16 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
JP2002334889A (ja) * 2001-05-10 2002-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6492238B1 (en) 2001-06-22 2002-12-10 International Business Machines Corporation Bipolar transistor with raised extrinsic base fabricated in an integrated BiCMOS circuit
US6911681B1 (en) 2004-04-14 2005-06-28 International Business Machines Corporation Method of base formation in a BiCMOS process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN88100546A (zh) * 1987-01-30 1988-08-10 得克萨斯仪器公司 双极型和互补金属氧化物半导体晶体管的集成制造工艺
US5986326A (en) * 1997-06-27 1999-11-16 Nec Corporation Semiconductor device with microwave bipolar transistor

Also Published As

Publication number Publication date
JP5182797B2 (ja) 2013-04-17
EP1754253A4 (en) 2008-10-22
US7625792B2 (en) 2009-12-01
TW200534401A (en) 2005-10-16
KR20110049896A (ko) 2011-05-12
CN101076896A (zh) 2007-11-21
WO2005104680A3 (en) 2007-07-05
WO2005104680A2 (en) 2005-11-10
US6911681B1 (en) 2005-06-28
US20070207567A1 (en) 2007-09-06
JP2007536724A (ja) 2007-12-13
EP1754253A2 (en) 2007-02-21
TWI343605B (en) 2011-06-11
KR20070003976A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
CN101076896B (zh) 双极器件、晶体管及它们的形成方法
CN100411190C (zh) BiCMOS结构和在BiCMOS工艺中形成基极的方法
US6979884B2 (en) Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
JP5160540B2 (ja) デュアル・シャロー・トレンチ分離及び低いベース抵抗を有するバイポーラ・トランジスタ
US7679164B2 (en) Bipolar transistor with silicided sub-collector
US6534802B1 (en) Method for reducing base to collector capacitance and related structure
KR100850047B1 (ko) 바이폴라 트랜지스터 및 그 제조 방법
US8541812B2 (en) Semiconductor device and method of manufacture thereof
US6972443B2 (en) Structure and method of forming a bipolar transistor having a self-aligned raised extrinsic base using link-up region formed from an opening therein
EP1512172B1 (en) Method of fabrication sige heterojunction bipolar transistor
CN101432892B (zh) 双极型互补金属氧化物半导体技术中形成集电极的方法
US6384469B1 (en) Vertical bipolar transistor, in particular with an SiGe heterojunction base, and fabrication process
US8810005B1 (en) Bipolar device having a monocrystalline semiconductor intrinsic base to extrinsic base link-up region
CN101221982B (zh) 异质结双极晶体管及其形成方法
CN101331598A (zh) 绝缘体上硅中的源极和漏极的形成
CN100452426C (zh) 半导体器件及其制造方法
US6992338B1 (en) CMOS transistor spacers formed in a BiCMOS process
JP2002231727A (ja) ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びその製造方法
JPWO2005006444A1 (ja) ヘテロバイポーラトランジスタおよびその製造方法
US7091578B2 (en) Bipolar junction transistors and methods of manufacturing the same
JP2003068754A (ja) バイポーラ・トランジスタを含む半導体構造
CN101180713A (zh) 制造双极晶体管的方法
JPH0637103A (ja) バイポーラトランジスタおよびその製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210629

Address after: ottawa

Patentee after: Elpis technologies

Address before: New York, USA

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110713

Termination date: 20210406

CF01 Termination of patent right due to non-payment of annual fee