CN101066003B - 印刷电路板及其设计方法、ic封装端子的设计方法及其连接方法 - Google Patents

印刷电路板及其设计方法、ic封装端子的设计方法及其连接方法 Download PDF

Info

Publication number
CN101066003B
CN101066003B CN200580040664XA CN200580040664A CN101066003B CN 101066003 B CN101066003 B CN 101066003B CN 200580040664X A CN200580040664X A CN 200580040664XA CN 200580040664 A CN200580040664 A CN 200580040664A CN 101066003 B CN101066003 B CN 101066003B
Authority
CN
China
Prior art keywords
hole
pcb
circuit board
printed circuit
disc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580040664XA
Other languages
English (en)
Other versions
CN101066003A (zh
Inventor
渡辺正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101066003A publication Critical patent/CN101066003A/zh
Application granted granted Critical
Publication of CN101066003B publication Critical patent/CN101066003B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种印刷电路板及其设计方法以及IC封装端子的设计方法及其连接方法,使用以往使用的通常尺寸的通孔也能够安装端子间隔窄的BGA等IC封装。在印刷电路板(1)的一个主面上网格状地配置连接焊球的焊接盘(2a、2b、2c及2d)。使通孔(3)的中心点(B)比连接焊接盘(2a)和(2b)的对角线(200ab)与连接焊接盘(2c)和(2d)的对角线(200cd)的交叉点(A)更向与通孔(3)处于同电位的焊接盘(2a)侧偏心而设置。

Description

印刷电路板及其设计方法、IC封装端子的设计方法及其连接方法 
技术领域
本发明涉及在BGA(Ball Grid Array:球栅阵列)等上安装被封装化的IC(Integrated Circuit:集成电路)、LSI(Large Scale Integrated Circuit:大规模集成电路)的印刷电路板及其设计方法、IC封装端子的设计方法及其连接方法。 
背景技术
BGA是为了将多引线化的例如LSI安装在印刷电路板上而开发的表面安装用的封装。在BGA中,在IC封装的一主面或另一主面上以一定间隔网格状地配置有焊接材料呈小圆状的焊球。在将BGA设于印刷电路板上的焊接盘(はんだ付けランド)上通过焊接而进行表面安装。 
图15表示用于安装BGA的印刷电路板的一例。在印刷电路板100的例如一主面上设置多个焊接盘101、101a,并在焊接盘101上分别连接配线图案102。 
从设于印刷电路板100的外周附近的焊接盘101向印刷电路板100外侧引出配线图案102是比较容易的。但是,很难将与印刷电路板100内部存在的焊接盘101a连接的配线图案向印刷电路板100的外侧引出。 
对于难以从印刷电路板100的一主面(或另一主面)引出配线的焊接盘101a,必须设置从印刷电路板100的一主面朝向另一主面贯通的通孔,并从印刷电路板100的另一主面100b(参照后述的图16)将配线向外部引出。 
图16是表示将具有通孔的印刷电路板100和BGA103焊接时的连接部分的剖面的图。 
在图16中,在BGA103的一主面103a上设置多个端子104并在该端子104上连接焊球105。在BGA103的另一主面103b上不形成任何元件。在印刷电路板100的一主面100a上,将焊接盘101与BGA103的一主面103a上设置的端子104分别对应设置。在焊接盘101上连接有焊球105。焊接盘 101经由配线图案102而被引出外部。另外,在通孔上部盘(スル一ホ一ル上部ランド)107及通孔106的内壁设置导体109,经由通孔下部盘108而在印刷电路板100的另一主面100b侧引出。 
这样,在将配线图案102在印刷电路板100的另一主面100b侧引出的情况下,通常设置贯通印刷电路板100的通孔106。若设于BGA103上的端子104与相邻的端子104之间的间距A变窄,则不能够充分地确保通孔上部盘107与焊接盘101之间(图16中的BC之间)的绝缘距离(间隔),产生电绝缘可靠性下降的不良情况。 
图17A表示将设于BGA13上的端子104彼此的间距P104a设定为1.0mm的情况。此时,焊接盘110的直径Φ110设定为0.5mm,通孔106的直径Φ106设定为0.3mm。另外,通孔上部盘107的直径Φ107设定为0.6mm。 
在图17A的构成中,焊接盘110与通孔上部盘107的间隔L17a为157μm。若将防止通孔上部盘107与焊接盘110之间的电短路事故的必要的绝缘距离设为100μm,则间隔L17a的大小相对于该绝缘距离已足够大,故能够充分地确保电绝缘状态。 
图17B表示将设于BGA103上的端子104彼此的间距P104b设定为0.8mm的情况。此时,焊接盘111的直径Φ111设定为0.4mm,通孔106的直径Φ106设定为0.3mm。另外,通孔上部盘107的直径Φ107设定为0.6mm。 
在图17B的构成中,焊接盘111与通孔上部盘107的间隔L17b为66μm。若将防止通孔上部盘107与焊接盘110之间的电短路的必要的绝缘距离设为100μm,则间隔L17b不能够达到要求。因此,与图17A所示的不同,不能够充分确保电绝缘状态。 
伴随着以手机、便携式数字音乐播放器为首的各种数字设备的多功能化、小型轻量化的趋势,将BGA的间距(图16所示的间距A)的大小设定到何种程度的要求也正在改变。目前正要求窄间距化,也出现了端子宽度0.5mm以下的结构。今后,预测能够对应这样的窄间距化并出现越来越多的便宜的印刷电路板。 
为了充分确保通孔上部盘107和与其电位不同的、即处于异电位的焊接盘101之间的电绝缘状态,并防止电短路,提出有各种方法。 
例如,提出有将通孔106的直径Φ106及通孔上部盘107的直径Φ107的减小的方法。该方法表示在图18中。在图18中,表示将焊接盘112的 直径Φ112设为0.4mm、将通孔106的直径Φ106设为0.25mm、将通孔上部盘107的直径Φ107设为0.5mm的情况。若为这样的通孔106的尺寸,则能够充分地确保通孔上部盘107与焊接盘112之间的距离。 
但是,为了减小通孔106的直径Φ106而在印刷电路板100上形成通孔时,必须使用细孔加工用钻头。因此,受到必须将印刷电路板的板厚减薄至规定厚度的制约。因此,在不能够减薄印刷电路板板厚的情况下,采用该方法是有困难的。 
也可以不改变通孔106的直径Φ106而将通孔上部盘107的直径Φ107减小。但此时,必须高精度地将通孔106配置在规定的位置上,因此,使印刷电路板的制造成品率或加工合格率降低,进而导致印刷电路板的成本增加。 
为了将异电位的焊接盘之间的绝缘距离确保在规定的间隔,考虑将焊接盘112的直径Φ112极小化。但是,若减小焊接盘112的直径Φ112,则在焊锡中容易产生裂纹,故出现机械连接、电连接的可靠性变差的不良情况。 
另外,为了将异电位的焊接盘间的绝缘距离确保在规定的间隔,存在所谓的通路孔上的盘(パツドオンビア)的方法。如图19、图20所示,该方法将通孔106的空洞部分填埋并在通孔106之上设置焊接盘113。由此,能够将通孔106和焊接盘113设置在相同的位置上,故能够确保与其他焊接盘之间的绝缘距离。 
但是,图19、图20所示的IVH(Interstitial Via Hole:间隙通孔)电路板、组合电路板的价格高昂,另外,埋入通孔106中的基板100自身也比通常的贯通通孔型基板要贵。在图19、图20中也一起结合表示了通孔106及焊接盘113。 
为了将异电位的焊接盘间的绝缘距离确保在规定的间隔,除上述之外,还公知有如下的方法,即,如图21所示,将通孔上部盘107用作为焊接盘(例如,日本专利公开、特开2001-168511号公报)。 
但是,该方法在各通孔106中取入的焊锡量上也产生偏差。因此,将端子104和通孔上部盘107连接的焊锡量上产生偏差,在机械连接、电连接方面不能够维持令人满意的可靠性。另外,图21中也一起表示了BGA103及焊球105。 
发明内容
因此,本发明提供一种印刷电路板及其设计方法以及IC封装端子的设计方法及其连接方法,使用以往所采用的通常尺寸的通孔也能够将端子间隔窄的BGA等IC封装安装在印刷电路板上。 
本发明的印刷电路板,是搭载具有网格状排列的多个连接端子的IC封装的印刷电路板。具有:连接封装的连接端子的多个焊接盘、从印刷电路板的一主面到另一主面贯通的通孔。在通孔中形成有导体。另外,在通孔中与焊接盘相同面侧的周围具有通孔上部盘。使周围被多个焊接盘包围的通孔向与通孔上部盘连接的同电位的焊接盘侧偏心。 
另外,本发明的印刷电路板,是搭载具有网格状排列的多个连接端子的IC封装的印刷电路板。具有:连接封装的连接端子的多个焊接盘、从印刷电路板的一主面到另一主面贯通的通孔。在通孔中形成有导体。另外,具有在通孔中与所述焊接盘相同面侧的周围设置的通孔上部盘。将周围被多个焊接盘包围的通孔上部的印刷电路板形成凹状。在印刷电路板的凹状底部构成通孔上部盘。 
另外,本发明的印刷电路板,是搭载具有网格状排列的多个连接端子的IC封装的印刷电路板。具有:连接封装的连接端子的多个焊接盘、从印刷电路板的一主面贯通另一主面的导入导体的通孔。并且具有在通孔中与焊接盘相同面侧的周围设置的通孔上部盘。另外,在周围被多个焊接盘包围的通孔上部盘和不与通孔上部盘连接的异电位焊接盘之间的印刷电路板上设置由绝缘材料构成的加强筋。 
另外,本发明的印刷电路板,是搭载具有网格状排列的多个连接端子的IC封装的印刷电路板。具有:连接封装的连接端子的多个焊接盘、从印刷电路板的一主面贯通另一主面的导入导体的通孔。并且在通孔中形成有导体。另外,具有在通孔中与焊接盘相同面侧的周围设置的通孔上部盘。另外,在周围被多个焊接盘包围的通孔上部盘和不与通孔上部盘连接的异电位焊接盘之间的印刷电路板上设有槽部。 
通过上述构成,不使用特殊的微小尺寸的通孔就能够将端子间隔窄的所谓窄间距型BGA等IC封装安装在印刷电路板上。因此,可实现印刷电路板的低成本化。 
另外,本发明的印刷电路板的设计方法为,配置上述印刷电路板的通孔。 
本发明的IC封装连接端子的设计方法为,使成为同电位的多个连接端子接近配置。 
本发明的IC封装的连接方法为,在IC封装的连接端子的排列中,使成为同电位的多个连接端子接近配置。 
根据本发明的印刷电路板及印刷电路板的设计方法、IC封装端子的设计方法及其连接方法,由于能够使用以往所采用的通常尺寸的通孔,故尽管是便宜的印刷电路板,也能够安装端子间隔窄的BGA等IC封装。 
附图说明
图1是表示本发明实施方式1的印刷电路板的图。 
图2是本发明实施方式1的印刷电路板的剖面图。 
图3是表示本发明实施方式1的通孔的可移动区域的图。 
图4是表示本发明实施方式1的印刷电路板的另一方式的图。 
图5是表示实施方式1的通孔的可移动区域的图。 
图6是表示实施方式1的通孔的可移动区域的图。 
图7是表示实施方式1的印刷电路板的又一方式的图。 
图8是表示实施方式1的BGA端子排列的图。 
图9是表示实施方式2的印刷电路板的图。 
图10是表示实施方式2的印刷电路板的另一方式的图。 
图11是表示实施方式2的印刷电路板的又一方式的图。 
图12是表示实施方式3的印刷电路板的另一方式的图。 
图13是表示实施方式4的印刷电路板的另一方式的图。 
图14是表示实施方式5的印刷电路板的另一方式的图。 
图15是表示现有例的印刷电路板之一例的图。 
图16是表示现有例的印刷电路板的剖面的图。 
图17A是表示现有例的印刷电路板的图。 
图17B是表示现有例的另一印刷电路板的图。 
图18是表示现有例的印刷电路板的图。 
图19是表示现有例的印刷电路板的剖面的图。 
图20是表示现有例的印刷电路板的剖面的图。 
图21是表示现有例的印刷电路板的剖面的图。 
附图标记说明 
1、40、50、60、100  基板 
2、2a、2b、2c、2d、101、110、111、112、113  焊接盘 
3、106  通孔 
4、107  通孔上部盘 
5  图案 
6、103  BGA 
7、104  端子 
8、105  焊球 
9、109  导体 
10、108  通孔下部盘 
20  焊锡 
30  抗蚀剂层 
31  焊接盘开口部 
32  通孔上部盘开口部 
33  端部分 
41  凹部 
51  加强筋 
61  槽 
102  配线图案 
具体实施方式
(实施方式1) 
图1是表示本发明实施方式1的焊接盘与通孔上部盘的位置关系的图。 
在图1中,在印刷电路板1的一主面上形成经由焊球焊接BGA端子的焊接盘2a、2b、2c、2d。这四个焊接盘网格状地配置。另外,在印刷电路板1的一主面上分别独立地设置通孔3、设于通孔3的上面的通孔上部盘4以及用于将配线经由印刷电路板1的一主面1a而从焊接盘2b、2c、2d向外侧引出的配线图案5。通孔3被焊接盘2a~2d包围。在图1中,与通孔上 部盘4连接的同电位的焊接盘2a的数量表示为一个。显然,与通孔3同电位的焊接盘不必为一个。在后文中对同电位的焊接盘为两个、三个的情况进行说明。 
焊接盘2b、2c及2d表示为与焊接盘2a电位不同、即处于异电位。因此,这三个焊接盘不与通孔上部盘4连接。即,焊接盘2a在实施方式1中与焊接盘2b、2c及2d的电位不同、即成为异电位的焊接盘。 
对角线200ab将焊接盘2a和2b的各中心点连接。对角线200cd将焊接盘2c和2d的各中心点连接。对角线200ab与对角线200cd交叉的位置表示为交叉点A。 
通孔3的中心点B从交叉点A向焊接盘2a侧偏心规定的尺寸。在此,特征为:使通孔3的中心点B不向焊接盘2b侧或2c、2d侧偏心,而是向处于同电位的焊接盘2a侧偏心。偏心的尺寸、即交叉点A至通孔3的中心点B的间隔距离例如为200μm。根据这样的构成,通孔上部盘4与异电位的焊接盘2c、2d的间隔L40约为100μm,能够满足确保电绝缘所需的距离间隔。 
另外,在图1中表示通孔上部盘42用于以往的印刷电路板中的位置。即,表示使通孔上部盘42的中心点与交叉点A一致时的配置。在这样的构成中,通孔上部盘42与焊接盘2c及2d之间的间隔L42如现有技术所述地,为66μm左右,不能说是可充分确保电绝缘状态的距离间隔。 
实施方式1是以采用现有尺寸的通孔3为前提的。而且,决定通孔3的位置,以确保与异电位的焊接盘2b、2c及2d相距一定的距离。 
在此,将异电位的焊接盘中心点至通孔中心点的距离设为α、将焊接盘的半径设为rS、将通孔上部盘的半径设为rTL、将异电位的焊接盘与通孔上部盘应确保的最低距离设为Y时,满足式1而决定通孔3的位置。 
α>rS+Y+rTL  (式1) 
若将通孔3的中心点B配置在由式1划定的区域内,则在通孔上部盘4与异电位的焊接盘2b、2c及2d之间能够确保规定的距离Y。 
其中,在通孔3与同电位的焊接盘2a重叠的情况下,会出现焊锡向通孔3流入或通孔加工时的位置偏移引起的焊接盘的缺损的问题。由此,在将同电位的焊接盘的中心点至通孔中心点的距离设为β、将通孔的半径设为rT时,满足式2的条件为好。 
β>rS+rT  (式2) 
图2是连接焊接盘2a~2d的中心的对角线中以通过通孔3的对角线200ab为基准而将图1所示的印刷电路板1切断的剖面图。 
图2中表示本发明的BGA6。在BGA6的一主面6a上以例如0.8mm的间距网格状地设置端子7。在端子7上连接焊球8。导体9形成在通孔3的内壁上。在通孔3的下部设置通孔下部盘10。 
在印刷电路板1的一主面1a侧形成焊接盘2a、2b及配线图案5。在焊接盘2a、2b上连接焊球8。经由配线图案5将安装在BGA6上的IC的规定端子引出到BGA的外侧。另外,经由设置在通孔3的内壁上的导体9从通孔上部盘4导通到通孔下部盘10。 
另外,在图2中,交叉点A如前所述地表示对角线200ab与对角线200cd交叉的位置。另外,将通孔3的中心表示为中心点3。 
图3表示在实施方式1中通孔3的中心点可移动的区域。在此,可移动的区域是指能够设置通孔3的中心点的区域。 
在图3中,满足上述式1及式2的条件的范围表示为区域200。由上述式1、式2划定的区域200是由三个线段围成的区域。第一线段202是与焊接盘2c1同心、半径为(rS+Y+rTL)的圆的一部分。第二线段204是与焊接盘2d1同心、半径为(rS+Y+rTL)的圆的一部分。第三线段206是与焊接盘2a1同心、半径为(rS+rT)的圆的一部分。另外,上述rS、Y、rTL及rT与上述式1及式2使用的定义相同。 
由这三个线段围成的区域200满足上述式1及式2两者。只要使通孔3的中心点存在于区域200之中这样来决定通孔3的位置即可。 
这样,通过将被三个异电位的焊接盘2b1、2c1及2d1和一个同电位的焊接盘2a1包围的通孔3接近同电位的焊接盘2a侧配置,即使使用具有连接间距宽的BGA时通常使用的直径的通孔3,也能够充分确保与异电位的焊接盘2b、2c及2c的距离(间隔)。 
具体地,例如将通孔3的直径Φ3设为0.3mm、将通孔上部盘4的直径Φ4设为0.6mm。这些通孔3及通孔上部盘4以往难以作为搭载0.8mm间距的BGA的印刷电路板而被采用。其理由如在上述背景技术中使用图17A、图17B所述地,防止通孔上部盘与焊接盘之间的电短路事故的必要的绝缘距离仅能够确保66μm左右。 
另一方面,若采用本发明实施方式1的构成,能够将该尺寸的通孔及通孔上部盘用于搭载0.8mm间距的BGA的印刷电路板中。由此,能够避免由于减少通孔的直径或通孔上部盘的直径而导致的成本增加。 
以上,对本发明的实施方式1进行了说明。本发明不限于该实施方式1。除此之外,以下的其他实施方式也能够实施本发明。 
图4是表示实施方式1的印刷电路板的另一方式的图。将四个焊接盘2a2、2b2、2c2及2d2网格状地配置。在图4中表示了与通孔上部盘4同电位的两个焊接盘2a2、2d2。焊接盘2b2、2c2与焊接盘2a2、2d2的电位不同、即形成为异电位的焊接。另外,对角线400ab将焊接盘2a2和2b2的各中心点连结。对角线400cd将焊接盘2c2和2d2的各中心点连结。将对角线400ab与对角线400cd的交叉点(位置)表示为交叉点A40。从正面看图4,通孔3的中心点B30从交叉点A40向竖直下方偏心规定的尺寸。在图4中,向竖直下方偏心的理由为:在该方向上存在有与通孔3同电位的焊接盘2a2和2d2。即,偏心方向只能够朝向同电位的焊接盘侧偏心。其偏心的偏心尺寸D40例如为46μm。根据这样的构成,异电位的焊接盘2b2、2c2与通孔上部盘4之间的间隔(距离)能够确保为一定以上。另外,在本实施方式中,这些间隔D60确保在100μm的距离。 
这样,在存在两个(2a2、2d2)同电位焊接盘的情况下,只要使通孔3向这些焊接盘的中央方向偏心即可,在移动距离小于实施方式1的情况下,也能够确保异电位的焊接盘2b2、2c2之间的间隔。 
此时,只要使通孔3的中心点B30存在于满足上述式1、式2的区域内这样决定通孔3的位置即可。在存在两个异电位的焊接盘的情况下,由上述式1、式2划定的区域如图5所示。即,在图5中,将满足上述式1、式2两者的条件的区域表示为区域500。区域500通过五个线段而被划定。第一线段502是与焊接盘2c3同心、半径为(rS+Y+rTL)的圆的一部分。第二线段504是与焊接盘2a3同心、半径为(rS+rT)的圆的一部分。第三线段506是将焊接盘2a3与2d3的各中心点连接的直线。第四线段508是与焊接盘2d3同心、半径为(rS+rT)的圆的一部分。第五线段510是与焊接盘2b3同心、半径为(rS+Y+rTL)的圆的一部分。另外,对角线600ab将焊接盘2a3与2b3的各中心点连接。对角线600cd将焊接盘2c3与2d3的各中心点连接。 
另外,上述的Y、rTL、rS及rT是与上述式1及式2所使用的数值相同的值,与图3的说明所使用的数值也相同。 
由这五个线段围成的区域500被划定为满足上述式1及式2两者的区域。只要是通孔3的中心点存在于区域500中这样来决定通孔3的位置即可。 
这样,在包围通孔3的多个焊接盘2a3~2d3中的两个为同电位的情况下,通过将通孔3接近两个同电位的焊接盘2a3、2d3的中央位置配置,能够将异电位的焊接盘2b3、2c3的距离确保为规定以上。由此,能够防止异电位的焊接盘彼此的电短路。另外,此时,与同电位的焊接盘为一个的情况相比,由于通孔3可移动的区域扩大,故能够将通孔3的移动距离缩小并提高电路设计的自由度。 
另外,并非与特定的焊接盘接近,在同电位的两个焊接盘(在图5中2a3、2d3)之间也能够保持一定的距离,能够消除焊锡流入通孔3或加工通孔3时的错位而引起的焊接盘2的缺损的可能性。 
图6是表示实施方式1的印刷电路板的又一方式的图。图6中,与通孔上部盘4同电位的焊接盘为三个、剩余的一个为异电位。对角线800ab将焊接盘2a4与2b4的各中心点连接。对角线800cd将焊接盘2c4与2d4的各中心点连接。此时,由上述式1、式2划定的区域600如图6所示。即,只要使通孔3的中心点存在于区域600之中而决定通孔3的位置即可。 
在图6中,满足上述式1、式2的条件的区域表示为区域600。区域600是由六个线段围成的区域。第一线段602是与焊接盘2c4同心、半径为(rS+rT)的圆的一部分。第二线段604是连接焊接盘2a4和2a4的中心点的直线。第三线段606是与焊接盘2a4同心、半径为(rS+rT)的圆的一部分。第四线段608是将焊接盘2c4与2d4的各中心点连接的直线。第五线段610是与焊接盘2d4同心、半径为(rS+rT)的圆的一部分。第六线段612是与焊接盘2b4同心、半径为(rS+Y+rTL)的圆的一部分。 
另外,上述的rS、rT、Y及rTL与上述式1及式2所使用的定义相同,另外,也与图3及图5的说明所使用的相同。 
由这六个线段围成的区域600被划定为满足上述式1及式2两者的区域。使通孔3的中心点存在于区域600中这样来决定。 
这样,在包围通孔3的多个焊接盘2a4~2d4中的三个为同电位的情况 下,通过将通孔3例如接近三个同电位的焊接盘2a4、2c4及2d4的中央位置配置,能够将与其余的异电位的焊接盘2b4的距离确保为规定以上。即,只要使通孔3朝向远离异电位的焊接盘2b4的方向偏心即可。由此,能够防止异电位的焊接盘彼此的电短路。另外,此时,与同电位的焊接盘为一个的情况相比,由于通孔3可移动的区域增大,故能够将通孔3的移动距离缩小并提高电路设计的自由度。 
即,与之前说明的同电位的焊接盘2为一个或两个的情况下相比,通孔3的可移动区域变大。由此,能够提高电路设计的自由度。另外,由于并非与特定的焊接盘接近,故能够避免焊锡流入通孔3、焊接盘(2a4、2c4、2d4)的缺损的问题。 
另外,例如在实施方式1中说明了由焊接盘包围通孔3四周的一例。但是,即使在由焊接盘将通孔3的周围除任一方之外的三方包围的情况下下,也能够同样地实施本发明并得到相同的效果。 
另外,具有在基于上述式1、式2划定的区域内、与通孔3同电位的焊接盘接近的情况。此时,如图7所示,在印刷电路板的制造工序中,能够将焊锡20对同电位的焊接盘2的印刷位置在不影响周围存在的其他焊接盘2的范围内、向远离通孔3的任一方向(Y70)偏离。 
由此,能够防止焊锡20向通孔3流入。此时,成为在焊锡印刷之后、焊锡立即从焊接盘2溢出的状态,但在回流焊接时,焊锡20融化时,利用印刷的焊锡20与焊接盘2或BGA6的焊球8的润湿性,将焊锡20整体向焊接盘2的中心方向引入。因此,能够将与周围存在的其他焊接盘2引起短路的可能性抑制得很低,并且可防止焊锡流入通孔3中。 
另外,如实施方式1所示,在使多个焊接盘为同电位的情况下,考虑各自的焊接盘彼此为电源端子、接地端子的情况。另外,同种类的信号端子彼此也可以是即使未使用且与其他端子连接也不构成障碍的端子(以下称为NC端子)。 
此时,与印刷电路板1上的焊接盘的配置相配合,可从BGA6的封装设计阶段进行端子7的配置。例如,如图8所示,若将电源端子并列配置,则由于将四周包围的焊接盘中的两个或三个以上与同电位的焊接盘不同,故能够提高通孔3的定位自由度。 
另外,在实施方式1中将BGA作为一例,但若为将连接端子网格状排列的封装,则被称为具有同样简称的CSP(芯片级封装)、不具有焊球的LGA(面栅阵列)的封装也能够实施本发明。
(实施方式2) 
图9是说明在本发明实施方式1所说明的印刷电路板1上覆盖抗蚀剂层30的状态的图。 
在图9中分别表示设置在焊接盘2上的抗蚀剂的焊接盘开口部31、设置在通孔上部盘4上的抗蚀剂的通孔上部盘开口部32。 
在印刷电路板的制造工序中,为了防止各盘之间的焊锡短路和焊锡流入通孔3,通常将抗蚀剂层30覆盖在印刷电路板1、焊接盘2、通孔上部盘4以及图案5之上。此时,为了与BGA6的端子7连接,在焊接盘2的上面设置焊接盘开口部31。另外,在通孔上部盘4的上面设置通孔上部盘开口部32,以使抗蚀剂层30不进入通孔上部盘4的上面。 
并且,在与通孔上部盘4连接的同电位的焊接盘2的上面覆盖的抗蚀剂30成为使通孔上部盘4侧的端部分33露出而将焊接盘2的上面覆盖的形状。其他的结构要素与实施方式1相同,故省略说明。 
如实施方式1所述,通孔上部盘4由于向接近同电位的焊接盘2的位置偏心,故焊接盘开口部31与通孔上部盘开口部32之间的距离R也缩窄。但是,抗蚀剂层30由于一旦过细则会引起缺损,故需要例如以100μm为目标而确保其宽度。因此,在实施方式2中,将焊接盘2的上面的焊接盘开口部31的一部分切除而将通孔上部盘开口部32与焊接盘开口部31之间的距离R确保在100μm以上。 
由此,确保通孔上部盘开口部32与焊接盘开口部31之间的距离,由此,能够防止抗蚀剂层30的缺损,防止通孔上部盘4与焊接盘2的短路。 
另外,在实施方式2中,将焊接盘开口部31与通孔上部盘开口部32之间的距离设为100μm,但其为一例,本领域技术人员在设计规格的变更范围内能够任意地设定该距离。 
以上,对本发明的实施方式2进行了说明,但本发明不限于实施方式2。 
(实施方式2的另一方式) 
图10是表示实施方式2的另一方式的图。将焊接盘开口部31的一部分切除后的形状形成为与通孔3同心圆的圆弧状。由此,能够确保焊接盘开口部31与通孔上部盘开口部32之间的距离一定。根据该方法,与将焊接盘开口部31的一部分直线状地切除的情况相比,能够扩大焊接盘2的铜箔露出面积。 
另外,具有切除形状的焊接盘开口部31的焊接盘2、电源、接地、NC等作为电路整体而存在多个。或者,可以进行如下的设计,即使成为非连接状态也能够接受在动作不良时立即不连接的端子。由于将焊接盘开口部31形成为切除形状,故减少同电位的焊接盘2的焊接面积。通过在这样的焊接盘上抵接所述端子,与固有的信号端子的盘相比,即使例如较早地产生连接不良,也能够在电路整体不良时不直接连接而将电路动作保持在规定的正常状态。 
另外,为了降低这样的连接不良的可能性,如图11所示,在焊接盘开口部31中、局部切除的通孔上部盘4侧的端部分33的方向以外的其他方向,将抗蚀剂层30切除并在其区域上设置铜箔34,能够补偿铜箔露出面积的减少。这样,通过使铜箔露出面积增加而将连接不良防止于未然。另外,在局部切除后的焊接盘开口部31为接地端子等,在通过其他的焊接盘2和图案5而连接的情况下,仅通过扩大图案5上的抗蚀剂即可多余地确保铜箔露出面积,起到与追加铜箔34相同的效果。 
(实施方式3) 
图12是表示本发明实施方式3的印刷电路板40的剖面的图。 
在图12中,在设于印刷电路板40的通孔3的上部表面设置凹部41。通孔上部盘4形成在凹部41的底面。凹部41在形成通孔3之后,将比通孔3大一圈的孔追加加工而形成到中途深度。另外,在实施方式3中,通孔3的直径是与以往所使用的直径相同的尺寸。 
这样,通过在印刷电路板40上的焊接盘2的下方设置通孔上部盘4,即使使用与以往相同尺寸的通孔3,也能够将异电位的焊接盘2与通孔上部盘4之间的距离M确保为规定值(例如100μm)。 
另外,凹部41不限于在圆筒状,例如也可以为钵状。 
(实施方式4) 
图13是表示本发明实施方式4的印刷电路板50的剖面的图。 
在图13中,在印刷电路板50之上设置加强筋51并在通孔上部盘4与异电位的焊接盘2之间厚厚地涂敷形成抗蚀剂层30。 
这样,通过将具有绝缘性的加强筋51设置在通孔上部盘4与焊接盘2 之间,即使使用与以往相同尺寸的通孔3,也能够防止异电位的焊接盘2与通孔上部盘4的短路。 
另外,加强筋51可通过将抗蚀剂层30反复涂敷多次而形成。 
另外,在实施方式4中,通过抗蚀剂层30形成加强筋51,但除此之外,若为能够确保通孔上部盘4与焊接盘2之间的绝缘性的材料,则可以使用任意的材料。例如,也可使用丝等。 
(实施方式5) 
图14是表示本发明的实施方式4的印刷电路板60的剖面的图。 
在图14中,在通孔上部盘4的周围设置槽61。通过在通孔上部盘4的周围设置槽61,能够确保通孔上部盘4与异电位的焊接盘2的沿面距离,并且可防止二者的短路。即使焊锡流入到异电位的焊接盘2,由于其被吸入到槽61中,故能够防止流入到通孔上部盘4附近的不良情况。 
产业上的可利用性 
本发明的印刷电路板及印刷电路板的设计方法以及IC封装端子的设计方法及其连接方法,由于作用在使用通常尺寸的通孔的便宜的印刷电路板上可安装窄间距的BGA等IC封装的结构是有用的,故其产业上的可利用性高。 

Claims (17)

1.一种印刷电路板,搭载具有以0.8mm的间距网格状排列的多个连接端子的IC封装,其特征在于,
具有:多个焊接盘,其上面的周围由抗蚀剂层覆盖,用于介由焊球连接所述IC封装的连接端子;直径0.3mm的通孔,其贯通所述印刷电路板而将导线从所述焊接盘引导至所述印刷电路板的另一配线层;通孔上部盘,其设置在所述通孔中与所述焊接盘相同面侧的周围且直径大于所述焊接盘,
使周围被由多个焊接盘包围的所述通孔向与所述通孔上部盘连接的同电位的焊接盘附近偏心。
2.如权利要求1所述的印刷电路板,其特征在于,在包围所述通孔周围的多个焊接盘中、存在两个同电位的焊接盘时,使所述通孔向所述两个焊接盘的中央方向偏心。
3.如权利要求1所述的印刷电路板,其特征在于,在包围所述通孔周围的多个焊接盘中、存在三个同电位的焊接盘时,使所述通孔向所述三个焊接盘中位于中央的焊接盘附近偏心。
4.如权利要求1所述的印刷电路板,其特征在于,以使所述通孔的中心点位于满足如下关系式的区域内的方式由所述各焊接盘包围而配置通孔,
α>rS+Y+rTL
其中,α为不与通孔上部盘连接的异电位的焊接盘的中心点至通孔的中心点的距离、rS为焊接盘的半径、rTL为通孔上部盘的半径、Y为所述异电位的焊接盘与通孔上部盘应确保的最低距离。
5.如权利要求4所述的印刷电路板,其特征在于,使所述通孔的中心点位于满足如下关系式的区域内而配置通孔,
β>rS+rT
其中,β为同电位的焊接盘的中心点至通孔中心点的距离、rT为通孔的半径。
6.如权利要求1所述的印刷电路板,其特征在于,使焊接盘开口部的所述通孔上部盘开口部成为与所述通孔上部盘同心圆的圆弧状而被抗蚀剂层堵住,所述焊盘开口部使所述焊接盘从覆盖所述印刷电路板的抗蚀剂层露出。
7.如权利要求1所述的印刷电路板,其特征在于,焊接盘具有通孔上部盘开口部被所述抗蚀剂层堵住的焊接盘开口部,该焊接盘是连接电源端子、接地端子、NC端子中的任一种的盘,所述NC端子是即使未使用且与其他端子连接也不构成障碍的端子。
8.如权利要求1所述的印刷电路板,其特征在于,焊接盘具有通孔上部盘开口部被所述抗蚀剂层堵住的焊接盘开口部,该焊接盘具有将焊接盘向通孔上部盘开口部以外的任意方向扩张的扩张部分。
9.如权利要求1所述的印刷电路板,其特征在于,将所述通孔上部的印刷电路板形成为凹状,并且在所述凹状底部构成所述通孔上部盘。
10.如权利要求1所述的印刷电路板,其特征在于,在所述通孔上部盘和不与所述通孔上部盘连接的异电位的焊接盘之间的印刷电路板上,设有由绝缘材料构成的加强筋。
11.如权利要求10所述的印刷电路板,其特征在于,所述加强筋通过厚厚地涂敷丝而构成。
12.如权利要求10所述的印刷电路板,其特征在于,还具有覆盖所述印刷电路板的抗蚀剂层,所述加强筋通过厚厚地涂敷所述抗蚀剂层而构成。
13.如权利要求1所述的印刷电路板,其特征在于,在所述通孔上部盘和不与所述通孔上部盘连接的异电位的焊接盘之间的印刷电路板上,设有槽部。
14.如权利要求1~13中任一项所述的印刷电路板,其特征在于,所述IC封装是球栅阵列、芯片级封装、面栅阵列中的任一种。
15.一种印刷电路板的设计方法,其特征在于,将通孔配置在满足权利要求1~5中任一项的关系的位置上。
16.一种印刷电路板连接的连接方法,其特征在于,所述印刷电路板为权利要求1~8中任一项所述的印刷电路板,在所述同电位的焊接盘上配置的焊接印刷向远离所述通孔的方向偏离。
17.一种IC封装端子的设计方法,其特征在于,在与权利要求1~8中任一项所述的印刷电路板连接的所述IC封装的连接端子的排列中,使成为同电位的多个连接端子接近配置。
CN200580040664XA 2004-12-02 2005-12-02 印刷电路板及其设计方法、ic封装端子的设计方法及其连接方法 Expired - Fee Related CN101066003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP349355/2004 2004-12-02
JP2004349355A JP4211986B2 (ja) 2004-12-02 2004-12-02 プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法
PCT/JP2005/022157 WO2006059706A1 (ja) 2004-12-02 2005-12-02 プリント基板及びその設計方法並びにicパッケージ端子の設計方法及びその接続方法

Publications (2)

Publication Number Publication Date
CN101066003A CN101066003A (zh) 2007-10-31
CN101066003B true CN101066003B (zh) 2010-12-08

Family

ID=36565138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580040664XA Expired - Fee Related CN101066003B (zh) 2004-12-02 2005-12-02 印刷电路板及其设计方法、ic封装端子的设计方法及其连接方法

Country Status (7)

Country Link
US (1) US8097815B2 (zh)
EP (1) EP1814370A4 (zh)
JP (1) JP4211986B2 (zh)
KR (1) KR101160375B1 (zh)
CN (1) CN101066003B (zh)
MY (1) MY141289A (zh)
WO (1) WO2006059706A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
CN101303704B (zh) * 2007-05-10 2010-06-02 英业达股份有限公司 印刷电路板设计方法
JP2009231597A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 電子装置
JP2010040891A (ja) * 2008-08-07 2010-02-18 Dainippon Printing Co Ltd 部品内蔵配線板
JP5326455B2 (ja) * 2008-09-18 2013-10-30 日本電気株式会社 プリント配線基板及びその製造方法
JP5168156B2 (ja) * 2009-01-08 2013-03-21 株式会社デンソーウェーブ Bga搭載用基板
JP5342341B2 (ja) * 2009-06-23 2013-11-13 株式会社フジクラ プリント配線基板
DE102009040022B3 (de) * 2009-09-03 2011-03-24 Beru Ag Verfahren zum Ausbilden einer Schmelzsicherung und Leiterplatte mit Schmelzsicherung
US8273994B2 (en) * 2009-12-28 2012-09-25 Juniper Networks, Inc. BGA footprint pattern for increasing number of routing channels per PCB layer
CN102237282B (zh) * 2010-04-29 2013-02-13 公安部第一研究所 一种非接触IC芯片Pad版图设计方法
KR101167802B1 (ko) * 2010-12-27 2012-07-25 삼성전기주식회사 회로 기판 및 그 제조 방법
CN102970816B (zh) * 2011-09-01 2015-09-09 晨星软件研发(深圳)有限公司 制作于印刷电路板上的球栅阵列
CN103188863B (zh) * 2011-12-30 2016-08-03 深南电路有限公司 印刷电路板板件、制作方法、印刷电路板及其封装方法
JP6342213B2 (ja) * 2014-05-13 2018-06-13 株式会社日立製作所 絶縁距離チェック装置
US9848488B1 (en) * 2016-06-17 2017-12-19 Macom Technology Solutions Holdings, Inc. Electrical interface for printed circuit board, package and die
KR102125908B1 (ko) * 2018-07-23 2020-06-24 주식회사 디에이피 다층 인쇄회로기판의 층간 정합 가이드
CN109740267B (zh) * 2019-01-07 2022-02-18 郑州云海信息技术有限公司 一种pcb板中cpu的设计图编辑方法及相关装置
CN114501853B (zh) * 2020-10-26 2023-08-11 宏恒胜电子科技(淮安)有限公司 线路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2176942A (en) * 1983-11-10 1987-01-07 Donald Fort Sullivan Making printed circuit boards
EP0517399A1 (en) * 1991-06-05 1992-12-09 Macdermid Incorporated Process for manufacturing printed circuit employing selective provision of solderable coating
CN1449029A (zh) * 2002-03-29 2003-10-15 株式会社日立制作所 电路基板和电子机器,以及其制造方法
CN1484934A (zh) * 2000-12-29 2004-03-24 ض� 具有偏离中心的几何形状的焊盘中通孔及制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
JP3410199B2 (ja) * 1994-02-24 2003-05-26 ソニー株式会社 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
JPH08288658A (ja) * 1995-04-18 1996-11-01 Mitsubishi Electric Corp Bgaパッケージ搭載用印刷配線基板
US5875102A (en) * 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
JP2000349191A (ja) * 1999-06-04 2000-12-15 Toshiba Corp 半導体装置および配線回路装置
JP2001168511A (ja) * 1999-12-07 2001-06-22 Toshiba Corp Bga実装方法
US6395995B1 (en) * 2000-03-15 2002-05-28 Intel Corporation Apparatus for coupling integrated circuit packages to bonding pads having vias
US6386435B1 (en) 2000-08-11 2002-05-14 Emc Corporation Systems and methods for distributing solder paste using a tool having a solder paste aperture with a non-circular cross-sectional shape
US6622905B2 (en) 2000-12-29 2003-09-23 Intel Corporation Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
JP2003023243A (ja) * 2001-07-05 2003-01-24 Canon Inc 配線基板
US6707683B1 (en) * 2001-07-27 2004-03-16 Daktronics, Inc. Circuit board having improved soldering characteristics
US20030047348A1 (en) * 2001-09-10 2003-03-13 Rebecca Jessep Grid array mounting arrangements
JP2004281471A (ja) * 2003-03-12 2004-10-07 Kyocera Corp 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2176942A (en) * 1983-11-10 1987-01-07 Donald Fort Sullivan Making printed circuit boards
EP0517399A1 (en) * 1991-06-05 1992-12-09 Macdermid Incorporated Process for manufacturing printed circuit employing selective provision of solderable coating
CN1484934A (zh) * 2000-12-29 2004-03-24 ض� 具有偏离中心的几何形状的焊盘中通孔及制造方法
CN1449029A (zh) * 2002-03-29 2003-10-15 株式会社日立制作所 电路基板和电子机器,以及其制造方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2000-349191A 2000.12.15
JP特开2001-168511A 2001.06.22
JP特开2003-23243A 2003.01.24
JP特开2004-281471A 2004.10.07
JP特开平7-235761A 1995.09.05
JP特开平8-288658A 1996.11.01

Also Published As

Publication number Publication date
JP2006165003A (ja) 2006-06-22
WO2006059706A1 (ja) 2006-06-08
MY141289A (en) 2010-04-16
KR20070084267A (ko) 2007-08-24
JP4211986B2 (ja) 2009-01-21
CN101066003A (zh) 2007-10-31
US20080277152A1 (en) 2008-11-13
KR101160375B1 (ko) 2012-06-26
EP1814370A1 (en) 2007-08-01
US8097815B2 (en) 2012-01-17
EP1814370A4 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
CN101066003B (zh) 印刷电路板及其设计方法、ic封装端子的设计方法及其连接方法
US5796589A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US6864577B2 (en) Via plug adapter
JP5135828B2 (ja) 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法
WO2012102303A1 (ja) 電子部品モジュールおよび電子部品素子
US7271495B2 (en) Chip bond layout for chip carrier for flip chip applications
JP4752367B2 (ja) 多層配線基板
US20030209807A1 (en) Organic substrate for flip chip bonding
EP0994508B1 (en) Semiconductor device comprising bump contacts
KR20090089017A (ko) 코인볼을 이용한 반도체 패키지
US6038135A (en) Wiring board and semiconductor device
JPH11177225A (ja) プリント基板
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
US6501175B2 (en) Semiconductor device with semiconductor chip on flexible tape
JP2007305753A (ja) 半導体装置及びその実装構造
JP4640950B2 (ja) 半導体装置
JPH11102990A (ja) 格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板
JP2007129138A (ja) 印刷回路基板及び実装基板
JP2002373962A (ja) プリント配線板およびその製造方法
JP4560920B2 (ja) 半導体装置用基板
JP5369966B2 (ja) 半導体装置の実装構造
JP2019140352A (ja) プリント基板及び電子部品搭載プリント基板
JP2007149920A (ja) Bga型キャリア基板の製造方法及びbga型キャリア基板
JP2003110063A (ja) 表面実装型半導体パッケージ
JP2005317721A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20131202