CN102237282B - 一种非接触IC芯片Pad版图设计方法 - Google Patents

一种非接触IC芯片Pad版图设计方法 Download PDF

Info

Publication number
CN102237282B
CN102237282B CN201010159511XA CN201010159511A CN102237282B CN 102237282 B CN102237282 B CN 102237282B CN 201010159511X A CN201010159511X A CN 201010159511XA CN 201010159511 A CN201010159511 A CN 201010159511A CN 102237282 B CN102237282 B CN 102237282B
Authority
CN
China
Prior art keywords
chip
wafer
layout design
pad
design method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010159511XA
Other languages
English (en)
Other versions
CN102237282A (zh
Inventor
侯元香
张之津
薛艺泽
周峥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vimicro Corp
First Research Institute of Ministry of Public Security
Original Assignee
Vimicro Corp
First Research Institute of Ministry of Public Security
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vimicro Corp, First Research Institute of Ministry of Public Security filed Critical Vimicro Corp
Priority to CN201010159511XA priority Critical patent/CN102237282B/zh
Publication of CN102237282A publication Critical patent/CN102237282A/zh
Application granted granted Critical
Publication of CN102237282B publication Critical patent/CN102237282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明的一种非接触IC芯片Pad版图设计方法涉及集成电路设计技术领域，本发明提供一种Pad版图设计方法，通过将芯片的两个射频功能焊点排布在芯片的对角位置，而非目前的相邻角位置，从而解决了目前非接触IC芯片的Pad版图排布与不同芯片封装载带间的兼容性问题及可靠性封装问题，本发明提出一种Pad版图设计方法，在芯片划片后，能够根据芯片供应商或芯片封装商的不同要求进行贴片封装。本发明提供的方法使得芯片版图设计与芯片封装之间搭建了技术沟通的桥梁，获得兼容性更强的芯片版图设计，提高了生产效率。

Description

一种非接触IC芯片Pad版图设计方法
技术领域
本发明属于集成电路（IC）设计技术领域，尤其涉及一种非接触IC芯片Pad（焊盘）版图设计方法。
背景技术
非接触IC卡以它使用方便快捷、低故障率、可靠性高、寿命长和高环境耐受能力等优越性得到了广泛的应用。非接触IC芯片是IC卡的心脏，它带有IC卡预期应用的数据。在芯片上设有两个射频功能焊接点Pad，芯片通过这两个焊接点Pad与外部（芯片载带、耦合天线）连接，使得IC卡能以电耦合的方式从外部系统获取能量并与外部系统进行数据交换。所以两个射频功能焊接点Pad与载带框架之间连接的质量直接影响非接触IC卡的正常工作和使用。当前，半导体集成电路制作过程中的设计、生产、封装以及产品应用等各阶段各成体系，这也使非接触式IC芯片Pad版图设计与芯片封装载带框架结构和芯片封装要求没有很好的结合。一方面芯片设计者偏于按照IC芯片电路的配置和选用的芯片载带框架结构特点来安排芯片Pad的位置，把两个射频功能焊接点Pad安排在芯片的一侧，这种形式往往仅适用于某一特定产品或特定的芯片封装框架结构。另一方面芯片封装者主要从芯片尺寸与芯片载带框架的匹配效果，以及芯片封装的可靠性来评价Pad设计的是否合理，其中芯片可靠封装的要求有：1） 芯片尺寸与所采用的芯片载带载片台尺寸相匹配；2） 芯片上的两个射频功能焊接点连线应与芯片载片台Y轴（本发明中定义芯片载带框架的长边平行的方向定义为Y轴向）同向或二者呈一角（＜60°）；3） 芯片内焊线尽量短；4） 芯片内焊线不能跨越芯片表面，以免焊线与芯片表面或与芯片上其他功能焊点搭接；5） 芯片Pad排布形式能保证该芯片封装与不同的模塑封装型式和不同的载带框架兼容。按当前芯片设计者的Pad版图设计方法，只要把非接触IC芯片Pad位置排布在芯片不与载片台Y轴同向的一侧，不仅增加了芯片封装金丝材料的用量，提高了产品封装成本；而且在芯片模塑封装过程中内焊线容易变形甚至断丝，给封装成品率带来一定影响，从而产生不可靠封装的问题。
发明内容
为解决上述非接触IC芯片Pad版图设计方法引起的增加封装成本及不可靠封装问题，本发明提供了一种非接触式IC芯片Pad版图设计方法，该方法采用将两个射频功能焊接点Pad安排在芯片的对角位置，从而使得芯片版图设计与芯片封装之间搭建了技术沟通的桥梁，获得兼容性更强的芯片版图设计。本发明采用的技术方案为：
一种非接触IC芯片Pad版图设计方法，包括选择非接触式IC芯片安装用的芯片载带框架的结构类型步骤和安排非接触式IC芯片的功能焊点步骤，其中，在安排非接触式IC芯片的功能焊点步骤中，非接触式IC芯片的两射频功能焊点Pad排布在芯片的对角位置，使得当芯片旋转90°放置时可以保证两个射频功能焊点Pad连线仍然与Y轴夹角小于60°，而且芯片内焊线不会跨越芯片表面，从而满足芯片可靠性封装的要求。
在选择非接触式IC芯片安装用的芯片载带框架的结构类型步骤中，所述的芯片载带框架上设置有芯片载片台。
所述的非接触式IC芯片与所述的芯片载片台匹配放置。
本发明一种非接触式IC芯片Pad版图设计方法取得的有益效果是：1）本发明的Pad版图设计方法在IC芯片版图设计和芯片封装之间搭建了一座技术沟通的桥梁，使IC芯片Pad版图设计与芯片可靠封装要求紧密结合，实现产品模块质量从源头抓起的原则；2）采用本发明的方法进行Pad版图设计，芯片可以与不同模塑封装型式和不同结构的芯片封装载带相兼容，并能达到芯片可靠封装要求，扩大了IC芯片的应用范围；3）一只芯片(模块)可以节省约3/5的金丝（焊线）用量，大大降低了封装成本；同时，也避免了由于焊线过长，在封装过程中焊线偏移或断丝（线）的可能，保证和提高了芯片封装合格率和IC卡的寿命；4）采用本发明的Pad版图设计方法，加上相应工艺配合，能简化芯片封装拾片工序，提高拾片效率，减少拾片设备的磨损，延长设备使用寿命。
附图说明
图1为第一种芯片载带框架与芯片摆放的结构示意图；
图2为第二种芯片载带框架与芯片摆放的结构示意图；
图3为第一种非接触IC芯片的结构示意图；
图4为第二种非接触IC芯片的结构示意图；
图5为本发明中第一种非接触IC芯片与第一种芯片载带框架装片后连线示意图；
图6为本发明中第二种非接触IC芯片与第二种芯片载带框架装片后连线示意图；
图7为本发明中第一种非接触IC芯片与第二种芯片载带框架装片后连线示意图；
图8为本发明中第二种非接触IC芯片与第一种芯片载带框架装片后连线示意图。
具体实施方式
    下面结合附图说明本发明一种非接触式IC芯片Pad版图设计方法的具体实施方式及安装配置使用。
参照图1，图中第一种非接触式IC芯片1置于第一种芯片载带框架3的第一种芯片载片台6上，其中第一种芯片载带框架3上设置有两个天线焊点5，用于芯片通过这两个焊点与外部（芯片载带、耦合天线）连接，使得IC卡能以电耦合的方式从外部系统获取能量并与外部系统进行数据交换。
参照图2，图中第二种非接触式IC芯片2置于第二种芯片载带框架4的第二种芯片载片台7上，其中第二种芯片载带框架4上也设置有两个天线焊点，图中标注省略。
参照图3，第一种非接触式IC芯片1上设置有功能焊点101、102和103及其它功能焊点，其中功能焊点101和102位于相邻角位置，功能焊点101和103位于对角位置。目前的Pad版图设计方法中一般以功能焊点101和102为两射频功能焊点，而本发明选择以功能焊点101和103为两射频功能焊点。
参照图4，第二种非接触式IC芯片2上设置有功能焊点201、202和203，其中功能焊点201和202位于相邻角位置，功能焊点201和203位于对角位置。目前的Pad版图设计方法中一般以功能焊点201和202为两射频功能焊点，而本发明选择以功能焊点201和203为两射频功能焊点。
参照图5，依照本发明的Pad版图设计方法，选择第一种芯片载带框架3的结构类型后，设计的第一种非接触式IC芯片1选择功能焊点101和103作为两个射频功能焊点，芯片置于与之匹配的芯片载片台6上后，这两个射频功能焊点通过内焊线8与第一种芯片载带框架3连接。本发明的这种Pad设计方法能够保证内焊线8不会跨越芯片表面，同时两射频功能焊点的连线与Y轴夹角小于60°，从而满足可靠性封装要求。
参照图6，依照本发明的Pad版图设计方法，选择第二种芯片载带框架4的结构类型后，设计的第二种非接触式IC芯片2选择功能焊点201和203作为两个射频功能焊点，芯片置于与之匹配的芯片载片台7上后，这两个射频功能焊点通过内焊线9与第二种芯片载带框架4连接。本发明的这种Pad设计方法能够保证内焊线9不会跨越芯片表面，同时两射频功能焊点的连线与Y轴夹角小于60°，从而满足可靠性封装要求。
参照图7，依照本发明的Pad版图设计方法，选择第二种芯片载带框架4的结构类型后，若设计的芯片为第一种非接触式IC芯片1，则仍选择功能焊点101和103为两射频功能焊点，芯片置于与之匹配的芯片载片台7上后，这两个射频功能焊点通过内焊线10与第二种芯片载带框架4连接。本发明的这种Pad设计方法也能够保证内焊线10不会跨越芯片表面，同时两射频功能焊点的连线与Y轴夹角小于60°，从而也满足可靠性封装要求。
参照图8，依照本发明的Pad版图设计方法，选择第一种芯片载带框架3的结构类型后，若设计的芯片为第二种非接触式IC芯片2，则仍选择功能焊点201和203为两射频功能焊点，芯片置于与之匹配的芯片载片台6上后，这两个射频功能焊点通过内焊线11与第一种芯片载带框架3连接。本发明的这种Pad设计方法也能够保证内焊线11不会跨越芯片表面，同时两射频功能焊点的连线与Y轴夹角小于60°，从而也满足可靠性封装要求。
依照上述本发明的非接触式IC芯片Pad的版图设计方法使得两种非接触式IC芯片分别能在两种芯片载带框架结构上封装使用，还满足可靠性封装要求。使用中采用的工艺配合如下：为了简化芯片封装拾片工序， 针对芯片封装商采用的芯片封装载带框架结构特点，芯片Wafer粘贴方位做工艺操作配合，采用两种配合方式：1）芯片Wafer经减薄、划片工序后，芯片供应商可按常规粘贴方位将Wafer粘贴在UV膜上，依照本发明的Pad版图设计及该工艺配合后，将芯片放在芯片载带框架里后形成图5和图6的安装结果；2）芯片Wafer经减薄、划片工序后，芯片供应商按芯片封装商的要求并按其采用的芯片载带框架结构特点，将Wafer按常规粘贴方位从粘贴标记顺时针转90°粘贴在UV膜上即可。依照本发明的Pad版图设计及该这种工艺配合后，将芯片放在芯片载带框架里后形成图7和图8的安装结果。

Claims (2)

1.一种非接触IC芯片Pad版图设计方法，包括选择非接触式IC芯片安装用的芯片载带框架的结构类型步骤和安排非接触式IC芯片的功能焊点步骤，其特征在于，在安排非接触式IC芯片的功能焊点步骤中，非接触式IC芯片的两射频功能焊点Pad排布在芯片的对角位置；在选择非接触式IC芯片安装用的芯片载带框架的结构类型步骤中，所述的芯片载带框架上设置有芯片载片台。
2.如权利要求1所述的非接触IC芯片Pad版图设计方法，其特征在于，所述的非接触式IC芯片与所述的芯片载片台匹配放置。
CN201010159511XA 2010-04-29 2010-04-29 一种非接触IC芯片Pad版图设计方法 Active CN102237282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010159511XA CN102237282B (zh) 2010-04-29 2010-04-29 一种非接触IC芯片Pad版图设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010159511XA CN102237282B (zh) 2010-04-29 2010-04-29 一种非接触IC芯片Pad版图设计方法

Publications (2)

Publication Number Publication Date
CN102237282A CN102237282A (zh) 2011-11-09
CN102237282B true CN102237282B (zh) 2013-02-13

Family

ID=44887806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010159511XA Active CN102237282B (zh) 2010-04-29 2010-04-29 一种非接触IC芯片Pad版图设计方法

Country Status (1)

Country Link
CN (1) CN102237282B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101066003A (zh) * 2004-12-02 2007-10-31 松下电器产业株式会社 印刷电路板及其设计方法、ic封装端子的设计方法及其连接方法
CN101145212A (zh) * 2007-11-02 2008-03-19 上海鲁能中卡智能卡有限公司 一种非接触智能卡及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101066003A (zh) * 2004-12-02 2007-10-31 松下电器产业株式会社 印刷电路板及其设计方法、ic封装端子的设计方法及其连接方法
CN101145212A (zh) * 2007-11-02 2008-03-19 上海鲁能中卡智能卡有限公司 一种非接触智能卡及其制造方法

Also Published As

Publication number Publication date
CN102237282A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
US20170330864A1 (en) Semiconductor device and method of manufacturing the same
CN104851863B (zh) 一种集成电路、引线键合封装芯片及倒装封装芯片
CN101409275A (zh) 一种双界面智能卡模块及载带
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN201355489Y (zh) 一种双界面通信卡
CN102237282B (zh) 一种非接触IC芯片Pad版图设计方法
CN102509149A (zh) 一种新型双界面智能卡模块
CN102339404A (zh) 一种新型智能卡模块及其生产工艺
CN204496538U (zh) 一种多层布线式耦合式双界面卡载带模块
CN102543936B (zh) 一种无腔体双界面智能卡载带
CN102237323B (zh) 一种带负载电容的微型射频模块封装用pcb载带
CN201829490U (zh) 芯片区打孔集成电路引线框架
CN104167403A (zh) 多脚封装的引线框架
CN103021882A (zh) 一种基于磨屑塑封体的扁平封装件制作工艺
CN102426657A (zh) 一种新型双界面智能卡
CN102376012B (zh) 一种双界面智能卡
CN101593746A (zh) 新型芯片封装结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN220066084U (zh) 一种分体粘连rfid天线
CN202339562U (zh) 一种新型双界面智能卡模块
CN219997585U (zh) 一种耦合电子标签天线装置
CN202306619U (zh) 一种基于金凸点封装的非接触式智能卡
CN207249713U (zh) 一种基于智能卡载带的智能标签模块
CN103107098A (zh) 先进方形扁平无引脚的封装方法及其封装结构
CN203339152U (zh) 一种基于冲压框架的单芯片扁平封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant