CN101593746A - 新型芯片封装结构 - Google Patents

新型芯片封装结构 Download PDF

Info

Publication number
CN101593746A
CN101593746A CN 200910065378 CN200910065378A CN101593746A CN 101593746 A CN101593746 A CN 101593746A CN 200910065378 CN200910065378 CN 200910065378 CN 200910065378 A CN200910065378 A CN 200910065378A CN 101593746 A CN101593746 A CN 101593746A
Authority
CN
China
Prior art keywords
lead frame
crystal grain
pcb board
solder joint
loading plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910065378
Other languages
English (en)
Other versions
CN101593746B (zh
Inventor
陈泽亚
郑香舜
王献军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Trust Technology Co Ltd
Original Assignee
Honor Trust Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honor Trust Technology Co Ltd filed Critical Honor Trust Technology Co Ltd
Priority to CN 200910065378 priority Critical patent/CN101593746B/zh
Publication of CN101593746A publication Critical patent/CN101593746A/zh
Application granted granted Critical
Publication of CN101593746B publication Critical patent/CN101593746B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Packages (AREA)

Abstract

本发明涉及新型芯片封装结构，可有效解决芯片生产成本高，易断线、变形，易氧化和操作困难的问题，其解决的技术方案是，包括承载板和引线框架，引线框架两边有交替均匀分布的定位孔和识别孔，承载板上有与引线框架中部的晶粒相对应的PCB板或塑料纸板，引线框架呈栅条状，在其中部的晶粒上有焊点，承载板上的PCB板或塑料纸板上有与晶粒上焊点相对应的焊接点，PCB板或塑料纸板上的外焊接点与相对应的内焊接点分别由导线相连接，晶粒上的焊点经导线与引线框架上相对应的焊点相连接，承载板封装在引线框架上面，构成芯片封装结构，本发明结构新颖独特，工艺简单，易操作使用，生产效率高，成本低，产品质量好，不断线，无氧化，是芯片生产上的创新。

Description

新型芯片封装结构
一、技术领域
本发明涉及半导体器件，特别是一种新型芯片封装结构。
二、背景技术
半导体芯片在PCB(印制电路板)的应用，在电脑主板，手机等上面的应用说明芯片在很多电磁场中工作，会受到干扰，目前半导体芯片屏蔽都是封装完毕后在外部加屏蔽罩来完成屏蔽的，而本使用新型是在内部芯片完成封装之前在与引线框架进行电气连接同时对芯片进行屏蔽，当芯片产生的辐射场入射到芯片屏蔽部件时，将在围框及盖板上产生感应电流，由于屏蔽围框的引脚焊接到印制板的地层，因而将干扰电流泄放到地层，达到了抑制芯片辐射干扰耦合的目的。
在传统的芯片封装工艺中都是用金线丝或铜线丝来完成与引线框架的电气连接，而本装置是一种无需用金线丝或铜线丝进行连接，而利用蚀刻出来的特殊带屏蔽的PCB电路板或塑料板来完成电气连接。用金线丝来完成芯片与引线框架的电气连接，金丝成本高，工艺要求高，在进行下工序传送过程中易造成断线，线变形，(铜线易发生)氧化。在MOLD进行环氧树脂注塑过程中，注塑的速度会造成冲断金线，冲弯金线造成变形，短路，造成不良率上升。所以金线，铜线连接增加了后道工序的难度。
由上面可以看出对芯片进行外加屏蔽罩，不但增加了成本，而且增加了工艺。金线丝或铜线丝连接成本高，易断线，氧化等。
三、发明内容
针对上述情况，为克服现有技术缺陷，本发明之目的就是提供一种新型芯片封装结构，可有效解决芯片生产成本高，易断线、变形，易氧化和操作困难的问题，其解决的技术方案是，包括承载板和引线框架，引线框架两边有交替均匀分布的定位孔和识别孔，承载板上有与引线框架中部的晶粒相对应的PCB板或塑料纸板，引线框架呈栅条状，在其中部的晶粒上有焊点，承载板上的PCB板或塑料纸板上有与晶粒上焊点相对应的焊接点(包括外焊接点与内焊接点)，PCB板或塑料纸板上的外焊接点与相对应的内焊接点分别由导线相连接，晶粒上的焊点经导线与引线框架上相对应的焊点相连接，承载板封装在引线框架上面，构成芯片封装结构，本发明结构新颖独特，工艺简单，易操作使用，生产效率高，成本低，产品质量好，不断线，无氧化，是芯片生产上的创新。
四、附图说明
图1为本发明的结构立体图(承载板与引线框架部分分离)。
图2为本发明的引线框架结构主视图。
图3为本发明的承载板部分结构立体图。
图4为本发明的引线框架部分结构立体图。
图5为本发明PCB板或塑料纸板截面主视图。
五、具体实施方式
以下结合附图对本发明的具体实施方式作详细说明。
由图1-5所示，本发明包括承载板和引线框架，引线框架1两边有交替均匀分布的定位孔9和识别孔10，承载板6上有与引线框架1中部的晶粒2相对应的PCB板或塑料纸板5，引线框架呈栅条状，在其中部的晶粒2上有焊点4，承载板6上的PCB板或塑料纸板上有与晶粒2上焊点4相对应的焊接点7(包括外焊接点与内焊接点)，PCB板或塑料纸板5上的外焊接点与相对应的内焊接点分别由导线8相连接，晶粒2上的焊点4经导线8与引线框架上相对应的焊点3相连接，承载板6封装在引线框架1上面，构成芯片封装结构。
为了保证使用效果，所说的引线框架1在晶粒2的周边装有绝缘银浆11；所说的PCB板或塑料纸板5的内外焊接点下部有屏蔽盖板12；所说的引线框架呈栅条状固定在防静电的纸或塑料或树脂上面，每块PCB板或塑料纸板5与引线框架和晶粒相对应，PCB板或塑料纸板5上的焊接点7把晶粒和引线框架相连接在一起；所说的PCB板或塑料纸板5呈与引线框架相对应的条状。
本发明可以使用多种封装形式，如：DIP，PLCC、QFP、SOP等。
由上述可以看出，本发明是一种用PCB板或塑料板，通过蚀刻方法在PCB板或塑料纸板里，蚀刻出内部导线及焊点，蚀刻出屏蔽盖板，在PCB板或塑料纸板内部的导线一个端子的焊点与晶粒上的(金线丝或铜线丝的打线位置)焊点相对应，另一端子的焊点与引线框架上打线位置的焊点相对应，在两个端点进行镀锡，当PCB板或塑料纸板把晶粒和引线框架位置相对应后，在经过回流焊，这样是为了把PCB板或塑料纸板的两个端点分别于晶粒的端点和引线框架的焊线点完全焊接起来后，然后进入下到工序MOLD进行注塑封装。这样就省去了W/B工序。
因为在PCB板或塑料纸板里面蚀刻有屏蔽盖板，并且屏蔽盖板于引线框架的接地引脚相连，而晶粒通过绝缘银浆粘接固定在引线框架PAD上，并且引线框架PAD与地线相通，屏蔽盖板和引线框架PAD形成一个把晶粒封闭的罩子，所以当芯片产生的辐射场射到屏蔽盖板时，屏蔽盖板就会产生感应电流，而屏蔽盖板于地线相连，所以排放到地，达到抑制芯片辐射干扰的目的。
还要指出的是，引线框架中的焊点(PAD)要低于引线框架的水平面，因为在D/B进行贴片同晶后，再进行OVEN，等绝缘银浆完全干固后固定晶粒，晶粒上平面等于或略高于引线框架的水平面，这样才能保证当PCB板或塑料纸板与引线框架进行表面贴装后内部导线及焊点中的(PCB板或金塑料板上与引线框架焊点相对应的焊点)能够与晶粒上面的焊点完全相接触，PCB板或塑料板是固定在耐高温的承载纸(塑料或树脂)上面，通过这样的方式，可以进行对引线框架的整条封贴(如图1所示)，可进行量产，提高生产效率。封贴后，再进行回流焊，这样可以把PCB板或金塑料板上与引线框架焊点相对应的焊点与晶粒上面的焊点及PCB板或金塑料板上与晶粒相对应的焊点与引线框架上的焊点进行焊接，完成晶粒与引线框架的电气连接，然后把承载板(纸)除去，留下引线框架，完成后可以再在进行后工序流程，塑封，后固化，盖印(镭射打标)，切筋成型，测试等工序，最后成为单颗内部带屏蔽的芯片，既方便、快速，效率高，又可大大节约原材料，有效降低生产成本，经济和社会效益显著。

Claims (5)

1、一种新型芯片封装结构，包括承载板和引线框架，其特征在于，引线框架(1)两边有交替均匀分布的定位孔(9)和识别孔(10)，承载板(6)上有与引线框架(1)中部的晶粒(2)相对应的PCB板或塑料纸板(5)，引线框架呈栅条状，在其中部的晶粒(2)上有焊点(4)，承载板(6)上的PCB板或塑料纸板上有与晶粒(2)上焊点(4)相对应的焊接点(7)，PCB板或塑料纸板(5)上的外焊接点与相对应的内焊接点分别由导线(8)相连接，晶粒(2)上的焊点(4)经导线(8)与引线框架上相对应的焊点(3)相连接，承载板(6)封装在引线框架(1)上面，构成芯片封装结构。
2、根据权利要求1所述的新型芯片封装结构，其特征在于，所说的引线框架(1)在晶粒(2)的周边装有绝缘银浆(11)。
3、根据权利要求1所述的新型芯片封装结构，其特征在于，所说的PCB板或塑料纸板(5)的内外焊接点下部有屏蔽盖板(12)。
4、根据权利要求1所述的新型芯片封装结构，其特征在于，所说的引线框架呈栅条状固定在防静电的纸或塑料或树脂上面，每块PCB板或塑料纸板(5)与引线框架和晶粒相对应，PCB板或塑料纸板(5)上的焊接点(7)把晶粒和引线框架相连接在一起。
5、根据权利要求1所述的新型芯片封装结构，其特征在于，所说的PCB板或塑料纸板(5)呈与引线框架相对应的条状。
CN 200910065378 2009-07-06 2009-07-06 一种芯片封装结构 Expired - Fee Related CN101593746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910065378 CN101593746B (zh) 2009-07-06 2009-07-06 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910065378 CN101593746B (zh) 2009-07-06 2009-07-06 一种芯片封装结构

Publications (2)

Publication Number Publication Date
CN101593746A true CN101593746A (zh) 2009-12-02
CN101593746B CN101593746B (zh) 2011-07-06

Family

ID=41408315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910065378 Expired - Fee Related CN101593746B (zh) 2009-07-06 2009-07-06 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN101593746B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937896A (zh) * 2010-04-22 2011-01-05 苏州固锝电子股份有限公司 一种用于制造整流器的引线框
CN112289754A (zh) * 2019-07-23 2021-01-29 珠海格力电器股份有限公司 一种功率模块及封装方法
CN115397182A (zh) * 2022-10-27 2022-11-25 济宁市海富电子科技有限公司 一种自带安装辅助配件的静态存储器及其操作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937896A (zh) * 2010-04-22 2011-01-05 苏州固锝电子股份有限公司 一种用于制造整流器的引线框
CN112289754A (zh) * 2019-07-23 2021-01-29 珠海格力电器股份有限公司 一种功率模块及封装方法
CN112289754B (zh) * 2019-07-23 2023-09-12 珠海格力电器股份有限公司 一种功率模块及封装方法
CN115397182A (zh) * 2022-10-27 2022-11-25 济宁市海富电子科技有限公司 一种自带安装辅助配件的静态存储器及其操作方法

Also Published As

Publication number Publication date
CN101593746B (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
US8058714B2 (en) Overmolded semiconductor package with an integrated antenna
CN215220710U (zh) 半导体设备
US7737537B2 (en) Electronic device
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
US9978688B2 (en) Semiconductor package having a waveguide antenna and manufacturing method thereof
CN102237342A (zh) 一种无线通讯模块产品
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
CN102201388A (zh) 方形扁平无引线半导体封装及其制作方法
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
CN101740407A (zh) 四方扁平无外引脚封装结构的封装工艺
CN101593746B (zh) 一种芯片封装结构
CN102339404B (zh) 一种新型智能卡模块及其生产工艺
CN201435390Y (zh) 一种新型芯片封装结构
CN102222658A (zh) 多圈排列ic芯片封装件及其生产方法
CN103021995A (zh) 一种基于圆柱形电感可实现smt的单芯片封装件及其制作工艺
US9704812B1 (en) Double-sided electronic package
CN203260570U (zh) 一种基于框架腐蚀凸点的无载体式新型封装件
CN205723522U (zh) 一种引线框架
CN103325756A (zh) 一种基于框架的多器件smt扁平封装件及其制作工艺
CN201629329U (zh) 一种引线框架
CN202111082U (zh) 多圈排列ic芯片封装件
CN208207884U (zh) 一种电子标签
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
CN203589007U (zh) 一种基于框架的多器件smt扁平封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110706

Termination date: 20140706

EXPY Termination of patent right or utility model