KR101160375B1 - 프린트 기판 및 그 설계 방법 및 ic 패키지 단자의 설계방법 및 그 접속 방법 - Google Patents

프린트 기판 및 그 설계 방법 및 ic 패키지 단자의 설계방법 및 그 접속 방법 Download PDF

Info

Publication number
KR101160375B1
KR101160375B1 KR1020077011101A KR20077011101A KR101160375B1 KR 101160375 B1 KR101160375 B1 KR 101160375B1 KR 1020077011101 A KR1020077011101 A KR 1020077011101A KR 20077011101 A KR20077011101 A KR 20077011101A KR 101160375 B1 KR101160375 B1 KR 101160375B1
Authority
KR
South Korea
Prior art keywords
land
solder
hole
lands
hole upper
Prior art date
Application number
KR1020077011101A
Other languages
English (en)
Other versions
KR20070084267A (ko
Inventor
마사키 와타나베
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20070084267A publication Critical patent/KR20070084267A/ko
Application granted granted Critical
Publication of KR101160375B1 publication Critical patent/KR101160375B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

종래 사용하고 있던, 통상 사이즈의 스루홀을 이용하면서도, 단자 간격이 좁은 BGA 등 IC 패키지를 실장할 수 있는 프린트 기판을 제공한다. 프린트 기판(1)의 일주면에, 땜납 볼이 접속되는 납땜 랜드(2a, 2b, 2c 및 2d)를 격자 형상으로 배치한다. 스루홀(3)의 중심점(B)을, 납땜 랜드(2a와 2b)를 연결하는 대각선(200ab)과, 납땜 랜드(2c와 2d)를 연결하는 대각선(200cd)과의 교차점(A)보다, 스루홀(3)과 동일 전위에 놓이는 납땜 랜드(2a) 측으로 편심시켜 설치한다.

Description

프린트 기판 및 그 설계 방법 및 IC 패키지 단자의 설계 방법 및 그 접속 방법{PRINTED BOARD AND DESIGNING METHOD THEREFOR AND IC PACKAGE TERMINAL DESIGNING METHOD AND CONNECTING METHOD THEREFOR}
본 발명은, BGA(Ball Grid Array) 등에 패키지화된 IC(Integrated Circuit), LSI(Large Scale Integrated Circuit)가 실장되는, 프린트 기판 및 그 설계 방법 및 IC 패키지 단자의 설계 방법 및 그 접속 방법에 관한 것이다.
BGA는 다(多)핀화된, 예를 들면 LSI를 프린트 기판상에 실장하기 위해 개발된 표면 실장용의 패키지이다. BGA에서는, 땜납 재료를 작고 둥글게 뭉친 땜납 볼이 IC 패키지의 일(一)주면 또는 타주면에 격자 형상으로 일정 간격으로 배치되어 있다. 이것을 프린트 기판상에 설치한, 납땜 랜드에, 납땜하여 표면 실장을 행한다.
도 15는 BGA를 실장하기 위한 프린트 기판의 일례를 도시한다. 프린트 기판(100)의 예를 들면 일주면에는, 복수의 납땜 랜드(101, 101a)를 설치하고, 납땜 랜드(101)에는 배선 패턴(102)을 각각 접속한다.
프린트 기판(100)의 외주 부근에 설치된, 납땜 랜드(101)로부터, 프린트 기판(100)의 외측을 향해 배선 패턴(102)을 인출(引出)하는 것은 비교적 용이하다. 그러나, 프린트 기판(100)의 내부에 존재하는 납땜 랜드(101a)에 접속된 배선 패턴을 프린트 기판(100)의 외측을 향해 인출하는 것은 곤란하다.
프린트 기판(100)의 일주면(또는 타주면)으로부터 배선을 인출하는 것이 곤란한 납땜 랜드(101a)에 대해서는, 프린트 기판(100)의 일주면으로부터 타주면을 향해 관통하는 스루홀을 설치하고, 프린트 기판(100)의 타주면(100b)(후술하는 도 16 참조)으로부터 배선을 외부로 인출해야 한다.
도 16은 스루홀을 갖는 프린트 기판(100)과 BGA(103)를 납땜하는 경우의 접속 부분의 단면을 도시한 도면이다.
도 16에서, BGA(103)의 일주면(103a)에는 복수의 단자(104)를 설치하고, 단자(104)에는, 땜납 볼(105)을 접속한다. BGA(103)의 타주면(103b)에는 아무런 소자를 형성하지 않는 것을 나타내고 있다. 프린트 기판(100)의 일주면(100a)에는, 납땜 랜드(101)를, BGA(103)의 일주면(103a)에 설치한 단자(104) 각각에 대응하여 설치한다. 납땜 랜드(101)에는, 땜납 볼(105)이 접속되어 있다. 납땜 랜드(101)는, 배선 패턴(102)을 통해 밖으로 인출된다. 또, 스루홀 상부 랜드(107) 및 스루홀(106)의 내벽에는 도체(109)를 설치하고, 스루홀 하부 랜드(108)를 경유하여 프린트 기판(100)의 타주면(100b) 측으로 인출한다.
이와 같이, 배선 패턴(102)을 프린트 기판(100)의 타주면(100b) 측으로 인출하는 경우에는, 프린트 기판(100)을 관통하는 스루홀(106)을 설치하는 것이 일반적이다. BGA(103)에 설치된 단자(104)와 이웃 단자(104)와의 사이의 피치A가 좁아지면, 스루홀 상부 랜드(107)와, 납땜 랜드(101)와의 사이(도 16에서의 BC 사이)의 절연 거리(간격)를 충분히 확보할 수 없게 되어, 전기적인 절연 신뢰성이 저하한다는 문제가 발생한다.
도 17a는 BGA(103)에 설치한 단자(104)끼리의 피치(P104a)를 1.0㎜로 설정한 경우를 도시한다. 이때, 납땜 랜드(110)의 직경(ø110)은 0.5㎜로 하고, 스루홀(106)의 직경(ø106)은 0.3㎜로 하고 있다. 또, 스루홀 상부 랜드(107)의 직경(ø107)은 0.6㎜로 설정하고 있다.
도 17a의 구성에서는, 납땜 랜드(110)와 스루홀 상부 랜드(107)와의 간격(L17a)은 157㎛가 된다. 이 간격의 크기는 스루홀 상부 랜드(107)와 납땜 랜드(110)의 사이의 전기적인 단락(短絡) 사고를 방지하기 위해 필요한 절연 거리를 100㎛라고 하면, 이 크기에 대해 충분히 큰 것이 되므로, 전기적인 절연 상태를 충분히 확보할 수 있다.
도 17b는 BGA(103)에 설치한 단자(104)들의 피치(P104b)를 0.8㎜로 설정한 경우를 도시한다. 이때, 납땜 랜드(111)의 직경(ø111)은 0.4㎜로 하고, 스루홀(106)의 직경(ø106)은 0.3㎜로 하고 있다. 또, 스루홀 상부 랜드(107)의 직경(ø107)은 0.6㎜로 설정하고 있다.
도 17b의 구성에서는, 납땜 랜드(111)와 스루홀 상부 랜드(107)와의 간격(L17b)은 66㎛가 된다. 이 간격은 스루홀 상부 랜드(107)와 납땜 랜드(110) 사이의 전기적 단락을 방지하기 위해 필요한 절연 거리를 100㎛로 하면, 만족되지 않는다. 따라서, 도 17a에 도시한 것과는 달리, 전기적인 절연 상태를 확보하기에는 불충분하다.
BGA의 피치(도 16에 나타내는 피치A)의 크기를 어느 정도로 설정할지에 대해서는, 휴대전화나 휴대형 디지털 음악 플레이어를 비롯한 여러 가지 디지털 기기의 다기능화, 소형 경량화의 동향에 수반하여 변화되고 있다. 협피치화가 요구되고 있는 근래에 있어서는, 단자 폭이 0.5㎜ 이하인 것도 출현하고 있다. 앞으로는, 이러한 협피치화에 대응할 수 있고, 또한 저렴한 프린트 기판의 출현이 점점 증가해 갈 것이 예측된다.
스루홀 상부 랜드(107)와, 이것과 전위가 다른, 즉 상이 전위에 놓이는, 납땜 랜드(101)와의 사이에서의 전기적인 절연 상태를 충분히 확보하고, 전기적인 단락을 방지하기 위해 다양한 방법이 제안되고 있다.
예를 들면, 스루홀(106)의 직경(ø106) 및 스루홀 상부 랜드(107)의 직경(ø107)의 직경을 작게 하는 방법이 제안되어 있다. 이것을 도 18에 나타낸다. 도 18에는, 납땜 랜드(112)의 직경(ø112)을 0.4㎜로 하고, 스루홀(106)의 직경(ø106)을 0.25㎜, 스루홀 상부 랜드(107)의 직경(ø107)을 0.5㎜로 설정한 것을 나타낸다. 이러한 스루홀(106)의 크기이면, 스루홀 상부 랜드(107)와 납땜 랜드(112)와의 사이의 거리는 충분히 확보하는 것이 가능하다.
그렇지만, 스루홀(106)의 직경(ø106)을 작게 하기 위해서는, 프린트 기판(100)에 스루홀을 형성할 때에는, 작은 구멍 가공용 드릴을 사용해야 한다. 이 때문에, 프린트 기판의 판 두께를 소정의 두께까지 얇게 해야 한다는 제약을 받는다. 따라서, 프린트 기판의 판 두께를 얇게 할 수 없는 경우에는 이 방법을 채용하기에는 문제가 따른다.
스루홀(106)의 직경(ø106)을 바꾸지 않고, 스루홀 상부 랜드(107)의 직경(ø107)을 작게 하는 것도 가능하다. 그러나, 이 경우, 스루홀(106)을 높은 정밀도로써 소정의 위치에 배치해야 하기 때문에, 프린트 기판의 제조 수율이나 가공 수율을 저하시키고, 나아가서는, 프린트 기판의 비용 상승을 초래하게 된다.
상이 전위의 납땜 랜드간의 절연 거리를 소정의 간격으로 확보하기 위해서는, 납땜 랜드(112)의 직경(ø112)을 극소화하는 것을 고려할 수 있다. 그러나, 납땜 랜드(112)의 직경(ø112)을 작게 하면, 땜납에 크랙이 발생하기 쉬워지므로, 기계적, 전기적 접속의 신뢰성이 열화한다는 문제가 발생한다.
또, 상이 전위의 납땜 랜드간의 절연 거리를 소정의 간격으로 확보하기 위해, 이른바 패드 온 비아(Pad on Via)라 불리는 방법이 있다. 이 방법은, 도 19, 도 20에 도시하는 바와 같이, 스루홀(106)의 공동(空洞) 부분을 메워, 스루홀(106)의 위에 납땜 랜드(113)를 설치하는 방법이다. 이에 따라, 스루홀(106)과 납땜 랜드(113)를 동일한 개소에 설치할 수 있기 때문에, 다른 납땜 랜드와의 사이의 절연 거리를 확보하는 것이 가능해진다.
그러나, 도 19, 도 20에 도시한 IVH(Interstitial Via Hole) 기판, 빌드업 기판은 고가이며, 또, 스루홀(106) 내부를 메운 기판(100) 자체도 일반적인 관통 스루홀형의 기판보다 고가가 되어 버린다. 또한, 도 19, 도 20에는, 스루홀(106) 및 납땜 랜드(113)도 아울러 도시하고 있다.
상이 전위의 납땜 랜드간의 절연 거리를 소정의 간격으로 확보하기 위해, 그 밖에도, 도 21에 도시하는 바와 같이, 스루홀 상부 랜드(107)를 납땜 랜드로서 이 용하는 방법이 알려져 있다(예를 들면, 일본국 특허 공개, 특개2001-168511호 공보).
그러나, 이 방법에서는, 각 스루홀(106)에 취입되는 땜납량에도 편차가 발생한다. 이 때문에, 단자(104)와 스루홀 상부 랜드(107)를 접속하는 땜납량에 편차가 발생하여, 기계적, 전기적인 접속에 있어서, 만족할 수 있는 신뢰성을 유지할 수 없게 된다. 또한, 도 21에는 BGA(103) 및 땜납 볼(105)도 아울러 도시하고 있다.
본 발명은, 종래, 채용하고 있던 통상 사이즈의 스루홀을 이용하는, 단자 간격이 좁은 BGA 등의 IC 패키지를 프린트 기판에 실장하는 것이 가능한 프린트 기판 및 그 설계 방법 및 IC 패키지 단자의 설계 방법 및 그 접속 방법을 제공하는 것을 목적으로 한다.
본 발명의 프린트 기판은, 격자 형상으로 배열된 복수의 접속 단자를 갖는 IC 패키지를 탑재하는 프린트 기판이다. 패키지의 접속 단자를 접속하는 복수의 납땜 랜드와, 프린트 기판의 일주면으로부터 타주면을 향해 관통하는 스루홀을 갖는다. 스루홀에는 도체가 형성되어 있다. 또, 스루홀 중, 납땜 랜드와 동일한 면 측의 주위에는, 스루홀 상부 랜드를 갖는다. 또, 주위를 복수의 납땜 랜드로 둘러싸인 스루홀을, 스루홀 상부 랜드와 접속하는 동일 전위의 납땜 랜드 측에 편심시킨다.
또, 본 발명의 프린트 기판은, 격자 형상으로 배열된 복수의 접속 단자를 갖는 IC 패키지를 탑재하는 프린트 기판이다. 패키지의 접속 단자를 접속하는 복수의 납땜 랜드와 이 프린트 기판의 일주면으로부터 타주면을 향해 관통하는 스루홀을 갖는다. 스루홀에는 도체가 형성되어 있다. 또, 스루홀 중에서 납땜 랜드와 동일한 면 측의 주위에 설치한 스루홀 상부 랜드를 갖는다. 또, 주위를 복수의 납땜 랜드로 둘러싸인 스루홀 상부의 프린트 기판을 오목 형상으로 형성한다. 프린트 기판의 오목 형상 바닥부에, 스루홀 상부 랜드를 형성한다.
또한, 본 발명의 프린트 기판은, 격자 형상으로 배열된 복수의 접속 단자를 갖는 IC 패키지를 탑재하는 프린트 기판이다. 패키지의 접속 단자를 접속하는 복수의 납땜 랜드와, 프린트 기판의 일주면으로부터 타주면을 관통하는 도체를 안내하는 스루홀을 갖는다. 스루홀 중 납땜 랜드와 동일한 면 측의 주위에 설치한 스루홀 상부 랜드를 갖는다. 또, 주위를 복수의 납땜 랜드로 둘러싸인 스루홀 상부 랜드와, 스루홀 상부 랜드와는 접속되지 않는 상이 전위의 납땜 랜드와의 사이의 프린트 기판상에, 절연 소재로 이루어진 리브를 설치한다.
또, 본 발명의 프린트 기판은, 격자 형상으로 배열된 복수의 접속 단자를 갖는 IC 패키지를 탑재하는 프린트 기판이다. 패키지의 접속 단자를 접속하는 복수의 납땜 랜드와, 프린트 기판의 일주면으로부터 타주면을 향해 관통하는 스루홀을 갖는다. 스루홀에는 도체가 형성되어 있다. 또, 스루홀 중에서 납땜 랜드와 동일한 면 측의 주위에는 스루홀 상부 랜드를 갖는다. 주위를 복수의 납땜 랜드로 둘러싸인 스루홀 상부 랜드와, 이 스루홀 상부 랜드와는 접속되지 않는 상이 전위의 납땜 랜드와의 사이의 프린트 기판상에, 홈부를 설치한다.
이들 구성에 의해, 특수한 미소(微小) 사이즈의 스루홀을 이용하지 않고, 단자 간격이 좁은, 이른바, 협피치 타입의 BGA 등의 IC 패키지를 프린트 기판에 실장하는 것이 가능하게 된다. 따라서, 프린트 기판의 저비용화를 실현할 수 있다.
또, 본 발명의 프린트 기판의 설계 방법은 상기한 프린트 기판의 스루홀을 배치한다.
또, 본 발명의 IC 패키지 접속 단자의 설계 방법은, 동일 전위가 되는 복수의 접속 단자를 근접시켜 배치한다.
또, 본 발명의 IC 패키지의 접속 방법은, IC 패키지의 접속 단자의 배열에 있어서, 동일 전위가 되는 복수의 접속 단자를 근접시켜 배치한다.
본 발명의 프린트 기판 및 프린트 기판의 설계 방법 및 IC 패키지의 단자의 설계 방법 및 그 접속 방법에 의하면, 종래 채용하고 있던 통상 사이즈의 스루홀을 이용할 수 있기 때문에, 저렴한 프린트 기판인 것에 관계없이, 단자 간격이 좁은 BGA 등 IC 패키지를 실장할 수 있다.
도 1은 본 발명의 실시 형태 1에 따른 프린트 기판을 도시한 도면,
도 2는 본 발명의 실시 형태 1에 따른 프린트 기판의 단면도,
도 3은 본 발명의 실시 형태 1에 따른 스루홀의 이동 가능 영역을 도시한 도면,
도 4는 본 발명의 실시 형태 1에 따른 프린트 기판의 다른 형태를 도시한 도면,
도 5는 실시 형태 1에 따른 스루홀의 이동 가능 영역을 도시한 도면,
도 6은 실시 형태 1에 따른 스루홀의 이동 가능한 영역을 도시한 도면,
도 7은 실시 형태 1에 따른 프린트 기판의 다른 형태를 도시한 도면,
도 8은 실시 형태 1에 따른 BGA의 단자 배열을 도시한 도면,
도 9는 실시 형태 2에 따른 프린트 기판을 도시한 도면,
도 10은 실시 형태 2에 따른 프린트 기판의 다른 형태를 도시한 도면,
도 11은 실시 형태 2에 따른 프린트 기판의 다른 형태를 도시한 도면,
도 12는 실시 형태 3에 따른 프린트 기판의 다른 형태를 도시한 도면,
도 13은 실시 형태 4에 따른 프린트 기판의 다른 형태를 도시한 도면,
도 14는 실시 형태 5에 따른 프린트 기판의 다른 형태를 도시한 도면,
도 15는 종래예에 따른 프린트 기판의 일례를 도시한 도면,
도 16은 종래예에 따른 프린트 기판의 단면을 도시한 도면,
도 17a는 종래예에 따른 프린트 기판을 도시한 도면,
도 17b는 종래예에 따른 다른 하나의 프린트 기판을 도시한 도면,
도 18은 종래예에 따른 프린트 기판을 도시한 도면,
도 19는 종래예에 따른 프린트 기판의 단면을 도시한 도면,
도 20은 종래예에 따른 프린트 기판의 단면을 도시한 도면,
도 21은 종래예에 따른 프린트 기판의 단면을 도시한 도면이다.
〈도면의 주요부분에 대한 부호의 설명〉
1, 40, 50, 60, 100: 기판
2, 2a, 2b, 2c, 2d, 101, 110, 111, 112, 113: 납땜 랜드
3, 106: 스루홀 4, 107: 스루홀 상부 랜드
5: 패턴 6, 103: BGA
7, 104: 단자 8, 105: 땜납 볼
9, 109: 도체 10, 108: 스루홀 하부 랜드
20: 땜납 30: 레지스트층
31: 납땜 랜드 개구부 32: 스루홀 상부 랜드 개구부
33: 단부분 41: 오목부
51: 리브 61: 홈
102: 배선 패턴
(실시 형태 1)
도 1은 본 발명의 실시 형태 1에 따른, 납땜 랜드와 스루홀 상부 랜드와의 위치 관계를 나타낸 도면이다.
도 1에서, 프린트 기판(1)의 일주면에는, BGA의 단자를 땜납 볼을 통해 땜납 접속하는 납땜 랜드(2a, 2b, 2c 및 2d)를 형성한다. 이들 4개의 납땜 랜드는 격자 형상으로 배치되어 있다. 또, 프린트 기판(1)의 일주면에는, 스루홀(3), 스루홀(3)의 상면에 설치된 스루홀 상부 랜드(4) 및, 납땜 랜드(2b, 2c, 2d)로부터 프린트 기판(1)의 일주면(1a)을 통해 외측 방향으로 배선을 인출하기 위한 배선 패턴(5)을 각별하게 설치한다. 스루홀(3)은 납땜 랜드(2a~2d)에 의해 둘러싸여 있다. 도 1에서는, 스루홀 상부 랜드(4)에 접속되는 동일 전위의 납땜 랜드(2a)의 수는, 1개인 것을 나타낸다. 물론, 스루홀(3)과 동일 전위로 해야 할 납땜 랜드는 1개일 필요는 없다. 동일 전위의 납땜 랜드가 2개, 3개인 것에 대해서는 후술한다.
납땜 랜드(2b, 2c, 및 2d)는, 납땜 랜드(2a)와는 전위가 다른 것, 즉 상이 전위에 놓이는 것으로서 나타내고 있다. 이 때문에, 이들 3개의 납땜 랜드는, 스루홀 상부 랜드(4)에는 접속되지 않는 것이다. 즉, 납땜 랜드(2a)는, 실시 형태 1에서는, 납땜 랜드(2b, 2c, 및 2d)와는 전위가 다른, 즉, 상이 전위의 납땜 랜드로서 한다.
대각선(200ab)은, 납땜 랜드(2a와 2b)의 각 중심점을 연결한다. 대각선(200cd)은, 납땜 랜드(2c와 2d)의 각 중심점을 연결한다. 대각선(200ab)과 대각선(200cd)과의 교차하는 개소가 교차점A로서 나타나 있다.
스루홀(3)의 중심점B는, 교차점A로부터 소정의 크기만큼, 납땜 랜드(2a) 측으로 편심시키고 있다. 여기서, 스루홀(3)의 중심점B를 납땜 랜드 2b 또는 2c, 2d측이 아니라, 동일 전위에 놓이는, 납땜 랜드 2a측으로 편심시킨 것을 특징으로 한다. 편심시키는 크기, 즉 교차점A로부터 스루홀(3)의 중심점B까지의 간격, 거리는 예를 들면, 200㎛이다. 이러한 구성에 의하면, 스루홀 상부 랜드(4)와 상이 전위의 납땜 랜드(2c, 2d)와의 간격(L40)은 약 100㎛가 되고, 전기적인 절연을 확보하는데에 필요한 거리, 간격을 만족할 수 있다.
또한, 도 1에서, 스루홀 상부 랜드(42)는, 종전의 프린트 기판에서 채용되고 있던 위치를 나타낸다. 즉, 스루홀 상부 랜드(42)의 중심점을 교차점A에 맞추었을 때의 배치를 나타낸다. 이러한 구성에서는, 스루홀 상부 랜드(42)와, 납땜 랜드(2c 및 2d)와의 간격(L42)은 종래 기술에서 서술한 바와 같이 66㎛정도가 되어, 전기적인 절연 상태를 확보하기에는 충분한 거리, 간격이라고는 할 수 없다.
실시 형태 1은, 종래 사이즈의 스루홀(3)을 채용하는 것을 전제로 하고 있다. 덧붙여, 상이 전위의 납땜 랜드(2b, 2c, 및 2d)로부터 일정한 거리를 확보하기 위해, 스루홀(3)의 위치를 결정한다.
여기서, 상이 전위의 납땜 랜드의 중심점으로부터 스루홀의 중심점까지의 거리를 α, 납땜 랜드의 반경을 rS, 스루홀 상부 랜드의 반경을 rTL, 상이 전위의 납땜 랜드와 스루홀 상부 랜드가 확보해야 할 최저 거리를 Y로 했을 때에, 식 1을 만족시키도록 스루홀(3)의 위치를 결정한다.
α>rS+Y+rTL (식 1)
식 1에 의해 획정(畵定)되는 영역 내에 스루홀(3)의 중심점B를 배치하면, 스루홀 상부 랜드(4)와 상이 전위의 납땜 랜드(2b, 2c, 및 2d)와의 사이에 소정의 거리 Y를 확보할 수 있다.
단, 스루홀(3)과 동일 전위의 납땜 랜드(2a)가 중복된 경우, 스루홀(3)로의 땜납 유입이나 스루홀 가공 시의 위치 어긋남에 의한 납땜 랜드의 결손 우려가 발생하게 된다. 이에 감안하여, 동일 전위의 납땜 랜드의 중심점으로부터 스루홀 중심점까지의 거리를 β로 하고, 스루홀의 반경을 rT로 했을 때에, 식 2의 조건을 만족시키는 것이 바람직하다.
β>rS+rT (식 2)
도 2는 도 1에 도시한 프린트 기판(1)을, 납땜 랜드(2a~2d)의 중심을 연결하는 대각선 중, 스루홀(3)을 통과하는 대각선(200ab)을 기준으로 하여 절단한 단면도이다.
도 2에는, 본 발명에 따른 BGA(6)를 도시한다. BGA(6)의 일주면(6a)에는 피치가 예를 들면, 0.8㎜로서, 격자 형상으로 단자(7)를 설치하고 있다. 단자(7)에는, 땜납 볼(8)을 접속한다. 도체(9)는 스루홀(3)의 내벽에 형성되어 있다. 스루홀(3)의 하부에는 스루홀 하부 랜드(10)를 설치한다.
프린트 기판(1)의 일주면(1a) 측에는, 납땜 랜드(2a, 2b) 및 배선 패턴(5)을 형성한다. 납땜 랜드(2a, 2b)에는, 땜납 볼(8)을 접속한다. 배선 패턴(5)을 통해, BGA(6)에 실장된 IC의 소정의 단자가 BGA의 외측으로 인출된다. 또, 스루홀 상부 랜드(4)로부터 스루홀(3)의 내벽에 설치한 도체(9)를 통해 스루홀 하부 랜드(10)에 안내된다.
또한, 도 2에서, 교차점A는, 앞서 서술한 바와 같이 대각선(200ab)과 대각선(200cd)이 교차하는 개소를 나타낸다. 또, 스루홀(3)의 중심이 중심점(3)으로서 나타나 있다.
도 3은 실시 형태 1에서, 스루홀(3)의 중심점이 이동 가능한 영역을 나타낸다. 여기서, 이동 가능한 영역이란, 스루홀(3)의 중심점을 설치할 수 있는 영역을 말한다.
도 3에서, 상기 식 1 및 식 2의 조건을 만족시키는 범위는, 영역(200)으로서 나타내고 있다. 상기 식 1, 식 2에 의해 획정되는 영역(200)은 3개의 선분에 의해 둘러싸인 영역이다. 제1 선분(202)은, 납땜 랜드(2c1)와 동심원이며 그 반경을 (rS+Y+rTL)로 하는 원의 일부이다. 제2 선분(204)은, 납땜 랜드(2d1)와 동심원이며 그 반경을 (rS+Y+rTL)로 하는 원의 일부이다. 제3 선분(206)은, 납땜 랜드(2a1)와 동심원이며 그 반경을 (rS+rT)로 하는 원의 일부이다. 또한, 상기의 rS, Y, rTL 및 rT는 상기 식 1 및 식 2에서 이용한 것과 동일하다.
이들 3개의 선분으로 둘러싸인 영역(200)은, 상기 식 1 및 식 2의 양자를 만족시킨다. 영역(200) 내에 스루홀(3)의 중심점이 존재하도록 스루홀(3)의 위치를 결정하면 된다.
이와 같이, 3개의 상이 전위의 납땜 랜드(2b1, 2c1 및 2d1)와, 1개의 동일 전위의 납땜 랜드(2a1)에 둘러싸인 스루홀(3)을, 동일 전위의 납땜 랜드(2a) 측에 접근시켜 배치함으로써, 피치가 넓은 BGA를 접속할 때에 통상 이용하고 있던 직경을 갖는 스루홀(3)을 이용하더라도, 상이 전위의 납땜 랜드(2b, 2c 및 2c)와의 거리(간격)를 충분히 확보할 수 있다.
구체적으로 말하면, 예를 들면, 스루홀(3)의 직경(ø3)을 0.3㎜, 스루홀 상부 랜드(4)의 직경(ø4)을 0.6㎜로 한다. 이들 스루홀(3) 및 스루홀 상부 랜드(4)는, 종래, 0.8㎜피치의 BGA를 탑재하는 프린트 기판으로서 채용하는 것이 곤란하였다. 그 이유는 상술한 배경 기술의 항에서, 도 17a, 도 17b를 이용하여 서술한 바와 같이, 스루홀 상부 랜드와 납땜 랜드의 사이의 전기적인 단락 사고를 방지하기 위해 필요한 절연 거리를 66㎛정도밖에 확보할 수 없었기 때문이다.
한편, 본 발명의 실시 형태 1의 구성을 채용하면, 이 사이즈의 스루홀 및 스 루홀 상부 랜드를 0.8㎜피치의 BGA를 탑재하는 프린트 기판에 채용하는 것이 가능하게 된다. 이에 따라, 스루홀의 직경이나 스루홀 상부 랜드의 직경이 작아짐에 따른 비용 상승을 회피할 수 있다.
이상, 본 발명의 실시 형태 1에 대해 설명하였다. 본 발명은 이 실시 형태 1에 한정되는 것은 아니다. 그 밖에, 이하의 다른 실시 형태에서도 본 발명을 실시하는 것이 가능하다.
도 4는 실시 형태 1에 따른 프린트 기판의 다른 형태를 도시한 도면이다. 4개의 납땜 랜드(2a2, 2b2, 2c2 및 2d2)를 격자 형상으로 배치한다. 도 4에는, 스루홀 상부 랜드(4)와 동일 전위의 납땜 랜드가 2a2, 2d2의 2개인 것을 도시하고 있다. 납땜 랜드(2b2, 2c2)는 납땜 랜드(2a2, 2d2)와는 전위가 다른, 이른바, 상이 전위의 납땜으로서 형성되어 있다. 또, 대각선(400ab)은, 납땜 랜드(2a2와 2b2)의 각 중심점을 연결하고 있다. 대각선(400cd)은, 납땜 랜드(2c2와 2d2)의 각 중심점을 연결하고 있다. 대각선(400ab)과 대각선(400cd)이 교차하는 점(개소)이 교차점(A40)으로서 나타나 있다. 스루홀(3)의 중심점(B30)은 도 4를 정시(正視)하여, 교차점(A40)으로부터 연직 하방향으로 소정의 크기만큼 편심시키고 있다. 도 4에서, 연직 하방향으로 편심시킨 이유는, 그 방향에는 스루홀(3)과 동일 전위가 되는, 납땜 랜드(2a2와 2d2)가 존재하고 있기 때문이다. 즉, 편심시키는 방향은 동일 전위가 되는 납땜 랜드 측을 향해 편심시키는 것일 뿐이다. 그 편심시키는 편심의 크기(D40)는 예를 들면 46㎛이다. 이러한 구성에 의하면, 상이 전위의 납땜 랜드(2b2, 2c2)와, 스루홀 상부 랜드(4)와의 간격(거리)은 일정 이상 확보할 수 있다. 또한, 본 실시 형태에서는, 이들 간격(D60)은 100㎛의 거리가 확보되어 있다.
이와 같이, 동일 전위의 납땜 랜드가 2개(2a2, 2d2) 존재하는 경우는, 스루홀(3)을 이들 납땜 랜드의 중앙 방향을 향해 편심시키면 되고, 앞의 실시 형태 1의 경우에 비해 적은 이동거리에서도, 상이 전위의 납땜 랜드(2b2, 2c2)와의 간격을 확보하는 것이 가능하게 된다.
이 경우도, 상기 식 1, 식 2를 만족하는 영역 내에 스루홀(3)의 중심점(B30)이 존재하도록 스루홀(3)의 위치를 결정하면 된다. 상이 전위의 납땜 랜드가 2개 존재하는 경우로서, 상기 수 1, 수 2에 의해 획정되는 영역은 도 5에 나타내는 바와 같다. 즉, 도 5에서, 상기 식 1, 식 2의 양자의 조건을 만족시키는 영역은, 영역(500)으로서 나타낸다. 영역(500)은 5개의 선분에 의해 획정되어 있다. 제1 선분(502)은, 납땜 랜드(2c3)와 동심원이며 그 반경을 (rS+Y+rTL)로 하는 원의 일부이다. 제2 선분(504)은, 납땜 랜드(2a3)와 동심원이며 그 반경을 (rS+rT)로 하는 원의 일부이다. 제3 선분(506)은, 납땜 랜드(2a3와 2d3)의 각 중심점을 연결하는 직선이다. 제4 선분(508)은, 납땜 랜드(2d3)와 동심원이며 그 반경을 (rS+rT)로 하는 원의 일부이다. 제5 선분(510)은, 납땜 랜드(2b3)와 동심원이며 그 반경이 (rS+Y+rTL)인 원의 일부이다. 또, 대각선(600ab)은 납땜 랜드(2a3와 2b3)의 각 중심점을 연결하고 있다. 대각선(600cd)은 납땜 랜드(2c3와 2d3)의 각 중심점을 연결하고 있다.
또한, 상기한 Y, rTL, rS 및 rT는 상기 식 1 및 식 2에서 이용한 것과 동일한 값이며, 또 도 3의 설명에 이용한 것과도 동일하다.
이들 5개의 선분으로 둘러싸인 영역(500)은, 상기한 식 1 및 식 2의 양자를 만족시키는 영역으로서 획정되게 된다. 영역(500) 내에 스루홀(3)의 중심점이 존재하도록 스루홀(3)의 위치를 결정하면 된다.
이와 같이, 스루홀(3)을 둘러싸는 복수의 납땜 랜드(2a3~2d3) 중 2개가 동일 전위의 것인 경우, 스루홀(3)을 2개의 동일 전위의 납땜 랜드(2a3, 2d3)의 중앙 위치에 접근시켜 배치함으로써, 상이 전위인 납땜 랜드(2b3, 2c3)와의 거리를 소정 이상으로 확보할 수 있다. 이에 따라, 상이 전위의 납땜 랜드들의 전기적 단락을 방지하는 것이 가능해진다. 또, 이 경우, 동일 전위의 납땜 랜드가 1개인 경우에 비해, 스루홀(3)의 이동 가능한 영역이 확대되기 때문에, 스루홀(3)의 이동거리를 작은 것으로 할 수 있어, 회로설계에 있어서의 자유도가 높아진다.
또한, 특정한 납땜 랜드에 접근시키는 것은 아니며, 동일 전위의 2개의 납땜 랜드(도 5에서는, 2a3, 2d3)와의 사이에서도 일정한 거리를 유지하는 것이 가능해져, 스루홀(3)로의 땜납 유입이나 스루홀(3) 가공 시의 위치 어긋남에 의한 납땜 랜드(2)의 결손 우려도 해소할 수 있게 된다.
도 6은 실시 형태 1에 따른 또 다른 형태를 도시한 도면이다. 도 6에서는, 스루홀 상부 랜드(4)와 동일 전위인 납땜 랜드는 3개, 남는 1개가 상이 전위로 되어 있다. 대각선(800ab)은, 납땜 랜드(2a4와 2b4)의 각 중심점을 연결하고 있다. 대각선(800cd)은, 납땜 랜드(2c4와 2d4)의 각 중심점을 연결하고 있다. 이 경우도, 상기 식 1, 식 2에 따라 획정되는 영역(600)은 도 6에 나타내는 바와 같다. 즉, 영역(600) 내에 스루홀(3)의 중심점이 존재하도록 스루홀(3)의 위치를 결정하 면 된다.
도 6에서, 상기한 식 1, 식 2를 만족시키는 조건의 영역은, 영역(600)으로서 나타난다. 영역(600)은 6개의 선분에 의해 둘러싸인 영역이다. 제1 선분(602)은, 납땜 랜드(2c4)와 동심원이며 그 반경을 (rS+rT)로 하는 원의 일부이다. 제2 선분(604)은, 납땜 랜드(2c4와 2a4)의 중심점을 연결하는 직선이다. 제3 선분(606)은, 납땜 랜드(2a4)와 동심원이며 그 반경을 (rS+rT)로 하는 원의 일부이다. 제4 선분(608)은, 납땜 랜드(2a4와 2d4)의 중심점을 연결하는 직선이다. 제5 선분(610)은, 납땜 랜드(2d4)와 동심원이며 그 반경을 (rS+rT)로 하는 원의 일부이다. 제6 선분(612)은, 납땜 랜드(2b4)와 동심원이며 그 반경을 (rS+Y+rTL)로 하는 원의 일부이다.
또한, 상기한 rS, rT, Y 및 rTL은 상기 식 1 및 식 2에서 이용한 것과 동일하며, 또 도 3 및 도 5의 설명에 이용한 것과도 동일하다.
이들 6개의 선분으로 둘러싸인 영역(600)은, 상기 식 1 및 식 2를 만족시키는 영역으로서 획정되게 된다. 영역(600) 내에 스루홀(3)의 중심점이 존재하도록 결정한다.
이와 같이, 스루홀(3)을 둘러싸는 복수의 납땜 랜드(2a4~2d4) 중 3개가 동일 전위인 경우, 스루홀(3)을, 예를 들면, 3개의 동일 전위의 납땜 랜드(2a4, 2c4 및 2d4)의 중앙 위치에 접근시켜 배치함으로써, 다른 상이 전위의 납땜 랜드(2b4)와의 거리를 소정 이상으로 확보할 수 있다. 즉, 스루홀(3)을 상이 전위의 납땜 랜드(2b4)로부터 멀어지는 방향을 향해 편심시키면 된다. 이에 따라, 상이 전위의 납땜 랜드들의 전기적 단락을 방지하는 것이 가능해진다. 또, 이 경우, 동일 전위의 납땜 랜드가 1개인 경우에 비해, 스루홀(3)의 이동 가능 영역이 커지기 때문에, 스루홀(3)의 이동거리를 작은 것으로 할 수 있어, 회로설계에 있어서의 자유도가 더욱 높아진다.
즉, 앞서 설명한 동일 전위의 납땜 랜드(2)가 1개 또는 2개인 경우에 비해, 스루홀(3)의 이동 가능한 영역이 커진다. 이에 따라, 회로설계에 있어서의 자유도를 높일 수 있다. 또, 특정한 납땜 랜드에 접근시키는 것은 아니기 때문에, 스루홀(3)로의 땜납 유입, 납땜 랜드(2a4, 2c4, 2d4)의 결손을 회피할 수 있다.
그 밖에도 예를 들면, 실시 형태 1에서는, 스루홀(3)의 사방을 납땜 랜드로서 둘러싼 일례를 설명하였다. 그러나 스루홀(3)의 주위의 어느 일방을 제외한 세 방면을 납땜 랜드로 둘러싼 경우에서도 마찬가지로 본 발명을 실시할 수 있어, 동등한 효과를 얻는다.
또한, 상기 식 1, 식 2에 근거하여 획정되는 영역 내에서, 스루홀(3)과 동일 전위의 납땜 랜드가 접근하는 경우가 있다. 그 경우는 도 7에 도시하는 바와 같이, 프린트 기판의 제조 공정에서, 동일 전위의 납땜 랜드(2)에 대한 땜납(20)의 인쇄하는 위치를, 그 밖에 주위에 존재하는 납땜 랜드(2)에 영향이 미치지 않은 범위에서, 스루홀(3)로부터 멀어지는 어느 한 방향(Y70)으로 비켜 두는 것이 가능하다.
이에 따라, 스루홀(3)로의 땜납(20)의 유입을 방지할 수 있다. 이 경우, 땜납 인쇄 직후에는, 납땜 랜드(2)로부터 땜납(20)이 벗어나 있는 상태이지만, 리플 로우 납땜에 있어서, 땜납(20)이 용융할 때, 인쇄된 땜납(20)과 납땜 랜드(2) 혹은 BGA(6)의 땜납 볼(8)의 습윤성에 의해, 땜납(20) 전체가 납땜 랜드(2)의 중심 방향으로 이끌려 들어가게 된다. 따라서, 그 밖에 주위에 존재하는 납땜 랜드(2)와의 단락이 일어날 가능성을 낮게 억제하면서, 스루홀(3)로의 땝납 유입을 방지할 수 있다.
또한, 실시 형태 1과 같이, 복수의 납땜 랜드가 동일 전위가 되는 경우로서는, 각각의 납땜 랜드가 전원 단자들, 그라운드 단자들인 경우를 고려할 수 있다. 그 밖에도, 동 종류의 신호 단자들, 미(未)사용이고 또한 다른 단자와 접속하더라도 지장이 없는 단자(이하 NC단자라고 호칭)여도 상관없다.
이 경우, 프린트 기판(1) 위의 납땜 랜드의 배치에 맞추어, BGA(6)의 패키지 설계의 단계로부터, 단자(7)의 배치를 행할 수 있다. 예를 들면, 도 8에 도시하는 바와 같이, 전원 단자를 나란히 배치하면, 사방을 둘러싸는 납땜 랜드 중 2개 또는 3개 이상이 동일 전위의 납땜 랜드와 다르기 때문에, 스루홀(3)의 위치 결정의 자유도를 높일 수 있다.
또한, 실시 형태 1에서는 BGA를 일례로 하였지만, 접속 단자가 격자 형상으로 배열한 패키지이면, 동등한 호칭인 CSP(칩 스케일 패키지)나, 땜납 볼을 갖지 않는 LGA(랜드 그리드 어레이)라고 불리는 패키지에 대해서도 본 발명을 실시할 수 있다.
(실시 형태 2)
도 9는 본 발명의 실시 형태 1에서 설명한 프린트 기판(1)상에 레지스트층 (30)을 씌운 상태를 설명하는 도면이다.
도 9에는, 납땜 랜드(2)상에 설치한 레지스트의 납땜 랜드 개구부(31), 스루홀 상부 랜드(4)상에 설치한 레지스트의 스루홀 상부 랜드 개구부(32)를 각각 나타내고 있다.
프린트 기판의 제조 공정에서는, 각 랜드간에서의 땜납 단락 방지와 스루홀(3)로의, 땜납의 유입을 방지하기 위해, 레지스트층(30)을 프린트 기판(1), 납땜 랜드(2), 스루홀 상부 랜드(4) 및 패턴(5)의 위에 피복시키는 것이 일반적이다. 이때, BGA(6)의 단자(7)와의 접속을 위해, 납땜 랜드(2)의 상면에는, 납땜 랜드 개구부(31)를 설치한다. 또, 스루홀 상부 랜드(4)의 상면에는 레지스트층(30)이 들어가지 않도록, 스루홀 상부 랜드 개구부(32)를 설치한다.
그리고, 스루홀 상부 랜드(4)에 접속되는 동일 전위의 납땜 랜드(2)의 상면에 씌워진 레지스트(30)는, 스루홀 상부 랜드(4) 측의 단부분(33) 분만큼 여분으로, 납땜 랜드(2)의 상면을 덮는 형상으로 되어 있다. 그 외의 요소는 실시 형태 1과 동일하므로 설명은 생략한다.
실시 형태 1에서 설명한 바와 같이, 스루홀 상부 랜드(4)는, 동일 전위의 납땜 랜드(2)에 접근한 위치에 편심시키고 있기 때문에, 납땜 랜드 개구부(31)와 스루홀 상부 랜드 개구부(32)의 사이의 거리 R도 좁은 것으로 되어 있다. 그러나, 레지스트층(30)은, 너무 지나치게 얇으면 결손의 원인이 되므로, 예를 들면 100㎛ 이상을 기준으로 하여 폭을 확보할 필요가 있다. 그래서, 실시 형태 2에서는, 납땜 랜드(2)의 상면의 납땜 랜드 개구부(31)의 일부를 컷하여, 스루홀 상부 랜드 개 구부(32)와 납땜 랜드 개구부(31)와의 거리 R을 100㎛ 이상으로 확보한다.
이에 따라, 스루홀 상부 랜드 개구부(32)와 납땜 랜드 개구부(31)와의 사이의 거리를 확보하고, 그로써 레지스트층(30)의 결손을 방지하고, 또, 스루홀 상부 랜드(4)와 납땜 랜드(2)의 단락을 방지하는 것이 가능해진다.
또한, 실시 형태 2에서는, 납땜 랜드 개구부(31)와 스루홀 상부 랜드 개구부(32)의 사이의 거리를 100㎛로 하였지만, 이것은 일례이며, 당업자에게는 설계적 사양 변경의 범위에서, 이 거리를 임의로 설정하는 것이 가능하다.
이상, 본 발명의 실시 형태 2에 대해 설명하였지만, 본 발명은 실시 형태 2에 한정되는 것은 아니다.
(실시 형태 2의 다른 형태)
도 10은 실시 형태 2에 따른 다른 실시 형태를 도시한 도면이다. 납땜 랜드 개구부(31)의 일부를 컷한 형상을 스루홀(3)과 동심원의 원호 형상으로 하고 있다. 이에 따라, 납땜 랜드 개구부(31)와 스루홀 상부 랜드 개구부(32)의 사이의 거리를 일정하게 확보한다. 이 방법에 의하면, 납땜 랜드 개구부(31)의 일부를 직선 형상으로 컷하는 경우에 비해, 납땜 랜드(2)의 동박(銅箔) 노출 면적을 넓게 할 수 있다.
또한, 컷 형상으로 한 납땜 랜드 개구부(31)를 갖는 납땜 랜드(2)는, 전원·그라운드·NC 등, 회로 전체적으로 복수 존재하거나, 혹은, 비접속 상태가 되어도 즉시 동작 불량으로는 이어지지 않는 단자를 받도록 설계하는 것이 가능하다. 납땜 랜드 개구부(31)를 컷 형상으로 하였기 때문에, 동일 전위의 납땜 랜드(2)에 있 어서의 납땜 면적이 감소하고 있다. 이러한 납땜 랜드에 전술한 단자를 맞게 붙임으로써, 고유의 신호 단자의 랜드와 비교하여, 설령 조기에 접속 불량이 발생하였다 하더라도, 회로 전체의 문제로는 직결되지 않고, 회로 동작을 소정의 정상적인 상태로 유지할 수 있다.
또한, 이러한 접속 불량의 가능성을 저감하기 위해, 도 11에 도시하는 바와 같이, 납땜 랜드 개구부(31) 중, 일부 컷한 스루홀 상부 랜드(4) 측의 단부분(33)의 방향 이외의 다른 방향에서, 레지스트층(30)을 컷하고, 그 영역에 동박(34)을 설치하여, 동박 노출 면적의 감소를 보충하는 것도 가능하다. 이와 같이, 동박 노출 면적을 증가시킴으로써 접속 불량을 미연에 방지할 수 있다. 또한, 일부 컷한 납땜 랜드 개구부(31)가 그랜드 단자 등으로서, 다른 납땜 랜드(2)와 패턴(5)에 의해 접속되어 있는 경우에는, 패턴(5)상의 레지스트를 넓히는 것만으로 여분으로 동박 노출 면적을 확보할 수 있어, 동박(34)을 추가하는 것과 동등한 효과를 얻는다.
(실시 형태 3)
도 12는 본 발명의 실시 형태 3에 따른 프린트 기판(40)의 단면을 도시한 도면이다.
도 12에서, 프린트 기판(40)에 설치한 스루홀(3)의 상부 표면에 오목부(41)를 설치한다. 스루홀 상부 랜드(4)는 오목부(41)의 바닥면에 형성한다. 오목부(41)는, 스루홀(3)을 형성한 후, 스루홀(3)에 비해 한 바퀴 정도 큰 구멍을 도중의 깊이까지 추가 가공하여 형성한다. 또한, 실시 형태 3에서도, 스루홀(3)의 직경은 종래 이용되고 있던 것과 동일한 사이즈이다.
이와 같이, 프린트 기판(40) 위의 납땜 랜드(2)보다 하방에 스루홀 상부 랜드(4)를 설치함으로써, 종래와 동일 사이즈의 스루홀(3)을 이용한 경우라도, 상이 전위의 납땜 랜드(2)와 스루홀 상부 랜드(4)와의 사이의 거리 M을 소정값(예를 들면, 100㎛)으로 확보하는 것이 가능해진다.
또한, 오목부(41)는 원통 형상에 한정되는 것은 아니며, 예를 들면 사발 형상이어도 된다.
(실시 형태 4)
도 13은 본 발명의 실시 형태 4에 따른 프린트 기판(50)의 단면을 도시한 도면이다.
도 13에서, 프린트 기판(50)상에 리브(51)를 설치하고, 스루홀 상부 랜드(4)와 상이 전위의 납땜 랜드(2)의 사이에 레지스트층(30)을 두껍게 칠하여 형성한다.
이와 같이, 절연성을 갖는 리브(51)를 스루홀 상부 랜드(4)와 납땜 랜드(2)와의 사이에 설치함으로써, 종래와 동일 사이즈의 스루홀(3)을 이용한 경우라도, 상이 전위의 납땜 랜드(2)와 스루홀 상부 랜드(4)의 단락을 방지할 수 있다.
또한, 리브(51)는, 레지스트층(30)을 복수회 덧칠함으로써 형성 가능하다.
또, 실시 형태 4에서는, 레지스트층(30)에 의해 리브(51)를 형성하는 것으로 하였지만, 그 밖에도, 스루홀 상부 랜드(4)와 납땜 랜드(2)의 사이의 절연성을 확보 가능한 소재이면, 어떠한 것을 이용해도 된다. 예를 들면, 실크 등을 이용하는 것도 가능하다.
(실시 형태 5)
도 14는 본 발명의 실시 형태 4에 따른 프린트 기판(60)의 단면을 도시한 도면이다.  
도 14에서, 스루홀 상부 랜드(4)의 주위에는 홈(61)을 설치한다. 스루홀 상부 랜드(4)의 주위에 홈(61)을 설치함으로써, 스루홀 상부 랜드(4)와 상이 전위의 납땜 랜드(2)와의 연면(沿面) 거리를 확보할 수 있어, 양자의 단락을 방지할 수 있게 된다. 상이 전위의 납땜 랜드(2)의 땜납이 흘렀다 하더라도, 홈(61)에 흡입되므로, 스루홀 상부 랜드(4)가 있는 곳까지 흐른다는 문제를 방지할 수 있다.
본 발명에 따른 프린트 기판 및 프린트 기판의 설계 방법 및 IC 패키지의 단자의 설계 방법 및 그 접속 방법은, 통상 사이즈의 스루홀을 이용한 저렴한 프린트 기판상에, 협피치 BGA 등 IC 패키지를 실장 가능하게 하는 것으로서 유용하므로, 그 산업상의 이용 가능성이 높다.

Claims (18)

  1. 격자 형상으로 배열된 복수의 접속 단자를 갖는 IC 패키지를 탑재하는 프린트 기판이,
    상기 IC 패키지의 접속 단자를 접속하는 복수의 납땜 랜드와, 상기 프린트 기판을 관통하여 상기 납땜 랜드로부터 상기 프린트 기판의 다른 배선층까지 도체를 안내하는 스루홀과, 상기 스루홀 중 상기 납땜 랜드와 동일한 면 측의 주위에 설치되고 직경이 상기 납땜 랜드보다 큰 스루홀 상부 랜드를 가짐과 동시에,
    주위를 4개의 납땜 랜드로 둘러싸인 상기 스루홀을, 상기 스루홀 상부 랜드와 접속하는 동일 전위의 납땜 랜드 측으로 편심시킨 것을 특징으로 하는 프린트 기판.
  2. 청구항 1에 있어서,
    상기 스루홀의 주위를 둘러싸는 복수의 납땜 랜드 중, 동일 전위의 납땜 랜드가 2개 존재하는 경우에, 상기 2개의 납땜 랜드의 중앙 방향 측으로 상기 스루홀을 편심시킨 것을 특징으로 하는 프린트 기판.
  3. 청구항 1에 있어서,
    상기 스루홀의 주위를 둘러싸는 복수의 납땜 랜드 중, 동일 전위의 납땜 랜드가 3개 존재하는 경우에, 상기 3개의 납땜 랜드 중, 중앙에 위치하는 납땜 랜드 측으로 상기 스루홀을 편심시킨 것을 특징으로 하는 프린트 기판.
  4. 청구항 1에 있어서,
    스루홀 상부 랜드와 접속되지 않는 상이 전위의 납땜 랜드의 중심점으로부터 스루홀의 중심점까지의 거리를 α, 납땜 랜드의 반경을 rS, 스루홀 상부 랜드의 반경을 rTL, 상이 전위의 납땜 랜드와 스루홀 상부 랜드의 확보해야 할 최저 거리를 Y로 했을 때에, 상기 스루홀은 상기 납땜 랜드로 둘러싸여 있으며, 또한 상기 스루홀의 중심점의 위치가, (α>rS+Y+rTL)의 조건을 만족시키는 것을 특징으로 하는 프린트 기판.
  5. 청구항 4에 있어서,
    동일 전위의 납땜 랜드의 중심점으로부터 스루홀 중심점까지의 거리를 β, 스루홀의 반경을 rT로 했을 때에, 상기 스루홀의 중심점의 위치가, (β>rS+rT)의 조건을 만족시키는 것을 특징으로 하는 프린트 기판.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 프린트 기판을 덮는 레지스트층과, 상기 스루홀 상부 랜드를 상기 레지스트층으로부터 노출시키는 스루홀 상부 랜드 개구부와, 상기 납땜 랜드를 상기 레지스트층으로부터 노출시키는 납땜 랜드 개구부를 구비함과 동시에,
    상기 납땜 랜드 개구부와 상기 스루홀 상부 랜드 개구부를 상기 레지스트층으로 막은 것을 특징으로 하는 프린트 기판.
  7. 청구항 6에 있어서,
    상기 납땜 랜드 개구부와 상기 스루홀 상부 랜드 개구부를 상기 스루홀 상부 랜드와 동심원이 되는 원호 형상으로 레지스트층으로 막은 것을 특징으로 하는 프린트 기판.
  8. 청구항 6에 있어서,
    상기 레지스트층으로 스루홀 상부 랜드 개구부를 막은 납땜 랜드 개구부를 갖는 납땜 랜드는, 전원 단자, 그라운드 단자, NC단자 중 어느 하나가 접속되는 랜드인 것을 특징으로 하는 프린트 기판.
  9. 청구항 6에 있어서,
    상기 레지스트층으로 스루홀 상부 랜드 개구부를 막은 납땜 랜드 개구부를 갖는 납땜 랜드가, 스루홀 상부 랜드 개구부 이외의 어느 한 방향으로 납땜 랜드를 확장하는 확장 부분을 갖는 것을 특징으로 하는 프린트 기판.
  10. 청구항 1에 있어서,
    상기 스루홀 상부의 프린트 기판을 오목 형상으로 형성함과 동시에, 상기 오목 형상 바닥부에 상기 스루홀 상부 랜드를 구성한 것을 특징으로 하는 프린트 기 판.
  11. 청구항 1에 있어서,
    상기 스루홀 상부 랜드와, 상기 스루홀 상부 랜드와는 접속되지 않는 상이 전위의 납땜 랜드와의 사이의 프린트 기판상에, 절연 소재로 이루어진 리브를 설치한 것을 특징으로 하는 프린트 기판.
  12. 청구항 11에 있어서,
    상기 리브는 실크를 두껍게 칠함으로써 구성되는 것을 특징으로 하는 프린트 기판.
  13. 청구항 11에 있어서,
    상기 프린트 기판을 덮는 레지스트층을 구비한 청구항 11에 기재된 프린트 기판으로서, 상기 리브는 상기 레지스트층을 두껍게 칠함으로써 구성되는 것을 특징으로 하는 프린트 기판.
  14. 청구항 1에 있어서,
    상기 스루홀 상부 랜드와, 상기 스루홀 상부 랜드와는 접속되지 않는 상이 전위의 납땜 랜드와의 사이의 프린트 기판상에, 홈부를 설치한 것을 특징으로 하는 프린트 기판.
  15. 청구항 1, 10, 11, 12, 13 및 청구항 14 중 어느 한 항에 있어서,
    상기 IC 패키지가, 볼 그리드 어레이, 칩 스케일 패키지, 랜드 그리드 어레이 중 어느 하나인 것을 특징으로 하는 프린트 기판.
  16. 청구항 1 내지 청구항 5 중 어느 한 항의 스루홀을 배치하는 프린트 기판의 설계 방법.
  17. 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 프린트 기판과 상기 IC 패키지의 땜납 접속에 있어서, 상기 동일 전위의 납땜 랜드상에 배치하는 땜납 인쇄를, 상기 스루홀로부터 멀어지는 방향으로 비켜 놓은 것을 특징으로 하는 프린트 기판에의 IC 패키지 단자의 접속 방법.
  18. 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 프린트 기판에 접속하는 상기 IC 패키지의 접속 단자의 배열에 있어서, 동일 전위가 되는 복수의 접속 단자를 근접시켜서 배치하는 것을 특징으로 하는 IC 패키지 단자의 설계 방법.
KR1020077011101A 2004-12-02 2005-12-02 프린트 기판 및 그 설계 방법 및 ic 패키지 단자의 설계방법 및 그 접속 방법 KR101160375B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00349355 2004-12-02
JP2004349355A JP4211986B2 (ja) 2004-12-02 2004-12-02 プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法
PCT/JP2005/022157 WO2006059706A1 (ja) 2004-12-02 2005-12-02 プリント基板及びその設計方法並びにicパッケージ端子の設計方法及びその接続方法

Publications (2)

Publication Number Publication Date
KR20070084267A KR20070084267A (ko) 2007-08-24
KR101160375B1 true KR101160375B1 (ko) 2012-06-26

Family

ID=36565138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077011101A KR101160375B1 (ko) 2004-12-02 2005-12-02 프린트 기판 및 그 설계 방법 및 ic 패키지 단자의 설계방법 및 그 접속 방법

Country Status (7)

Country Link
US (1) US8097815B2 (ko)
EP (1) EP1814370A4 (ko)
JP (1) JP4211986B2 (ko)
KR (1) KR101160375B1 (ko)
CN (1) CN101066003B (ko)
MY (1) MY141289A (ko)
WO (1) WO2006059706A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
CN101303704B (zh) * 2007-05-10 2010-06-02 英业达股份有限公司 印刷电路板设计方法
JP2009231597A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 電子装置
JP2010040891A (ja) * 2008-08-07 2010-02-18 Dainippon Printing Co Ltd 部品内蔵配線板
JP5326455B2 (ja) * 2008-09-18 2013-10-30 日本電気株式会社 プリント配線基板及びその製造方法
JP5168156B2 (ja) * 2009-01-08 2013-03-21 株式会社デンソーウェーブ Bga搭載用基板
JP5342341B2 (ja) * 2009-06-23 2013-11-13 株式会社フジクラ プリント配線基板
DE102009040022B3 (de) * 2009-09-03 2011-03-24 Beru Ag Verfahren zum Ausbilden einer Schmelzsicherung und Leiterplatte mit Schmelzsicherung
US8273994B2 (en) * 2009-12-28 2012-09-25 Juniper Networks, Inc. BGA footprint pattern for increasing number of routing channels per PCB layer
CN102237282B (zh) * 2010-04-29 2013-02-13 公安部第一研究所 一种非接触IC芯片Pad版图设计方法
KR101167802B1 (ko) * 2010-12-27 2012-07-25 삼성전기주식회사 회로 기판 및 그 제조 방법
CN102970816B (zh) * 2011-09-01 2015-09-09 晨星软件研发(深圳)有限公司 制作于印刷电路板上的球栅阵列
CN103188863B (zh) * 2011-12-30 2016-08-03 深南电路有限公司 印刷电路板板件、制作方法、印刷电路板及其封装方法
JP6342213B2 (ja) * 2014-05-13 2018-06-13 株式会社日立製作所 絶縁距離チェック装置
US9848488B1 (en) * 2016-06-17 2017-12-19 Macom Technology Solutions Holdings, Inc. Electrical interface for printed circuit board, package and die
KR102125908B1 (ko) * 2018-07-23 2020-06-24 주식회사 디에이피 다층 인쇄회로기판의 층간 정합 가이드
CN109740267B (zh) * 2019-01-07 2022-02-18 郑州云海信息技术有限公司 一种pcb板中cpu的设计图编辑方法及相关装置
CN114501853B (zh) * 2020-10-26 2023-08-11 宏恒胜电子科技(淮安)有限公司 线路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349191A (ja) * 1999-06-04 2000-12-15 Toshiba Corp 半導体装置および配線回路装置
JP2001168511A (ja) * 1999-12-07 2001-06-22 Toshiba Corp Bga実装方法
US20030047348A1 (en) * 2001-09-10 2003-03-13 Rebecca Jessep Grid array mounting arrangements
JP2003298220A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 回路基板および電子機器、およびそれらの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2176942A (en) 1983-11-10 1987-01-07 Donald Fort Sullivan Making printed circuit boards
US5160579A (en) 1991-06-05 1992-11-03 Macdermid, Incorporated Process for manufacturing printed circuit employing selective provision of solderable coating
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
JP3410199B2 (ja) * 1994-02-24 2003-05-26 ソニー株式会社 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
JPH08288658A (ja) * 1995-04-18 1996-11-01 Mitsubishi Electric Corp Bgaパッケージ搭載用印刷配線基板
US5875102A (en) * 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
US6395995B1 (en) * 2000-03-15 2002-05-28 Intel Corporation Apparatus for coupling integrated circuit packages to bonding pads having vias
US6386435B1 (en) 2000-08-11 2002-05-14 Emc Corporation Systems and methods for distributing solder paste using a tool having a solder paste aperture with a non-circular cross-sectional shape
US6833615B2 (en) * 2000-12-29 2004-12-21 Intel Corporation Via-in-pad with off-center geometry
US6622905B2 (en) 2000-12-29 2003-09-23 Intel Corporation Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
JP2003023243A (ja) * 2001-07-05 2003-01-24 Canon Inc 配線基板
US6707683B1 (en) * 2001-07-27 2004-03-16 Daktronics, Inc. Circuit board having improved soldering characteristics
JP2004281471A (ja) * 2003-03-12 2004-10-07 Kyocera Corp 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349191A (ja) * 1999-06-04 2000-12-15 Toshiba Corp 半導体装置および配線回路装置
JP2001168511A (ja) * 1999-12-07 2001-06-22 Toshiba Corp Bga実装方法
US20030047348A1 (en) * 2001-09-10 2003-03-13 Rebecca Jessep Grid array mounting arrangements
JP2003298220A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 回路基板および電子機器、およびそれらの製造方法

Also Published As

Publication number Publication date
JP2006165003A (ja) 2006-06-22
WO2006059706A1 (ja) 2006-06-08
CN101066003B (zh) 2010-12-08
MY141289A (en) 2010-04-16
KR20070084267A (ko) 2007-08-24
JP4211986B2 (ja) 2009-01-21
CN101066003A (zh) 2007-10-31
US20080277152A1 (en) 2008-11-13
EP1814370A1 (en) 2007-08-01
US8097815B2 (en) 2012-01-17
EP1814370A4 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
KR101160375B1 (ko) 프린트 기판 및 그 설계 방법 및 ic 패키지 단자의 설계방법 및 그 접속 방법
US5706178A (en) Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5844782A (en) Printed wiring board and electronic device using same
JPH1126919A (ja) プリント配線板
US20060283627A1 (en) Substrate structure of integrated embedded passive components and method for fabricating the same
US20040084210A1 (en) Apparatus and method for interconnection between a component and a printed circuit board
JP2007103878A (ja) 配線基板及びその製法方法
US6657133B1 (en) Ball grid array chip capacitor structure
US20060076691A1 (en) Chip bond layout for chip carrier for flip chip applications
JP2010010346A (ja) プリント基板の製造方法
US6953893B1 (en) Circuit board for connecting an integrated circuit to a support and IC BGA package using same
US6501175B2 (en) Semiconductor device with semiconductor chip on flexible tape
CN111341746A (zh) 植球结构及制备工艺
JP2006121056A (ja) 回路部品搭載装置
JP2006013029A (ja) 半導体パッケージ
JPH0537146A (ja) 配線基板
US20230199956A1 (en) Printed circuit board and method for manufacturing the same
US20230030484A1 (en) Printed circuit board
JP2006100710A (ja) 電子部品の実装構造及び、該実装構造を備えた記録装置
JP2021174975A (ja) プリント基板及びプリント基板の製造方法
KR20220070811A (ko) 인쇄회로기판
JP2019140352A (ja) プリント基板及び電子部品搭載プリント基板
Tun et al. Challenges in high density PCB with 0.40 mm pitch BGA-From design, fabrication & assembly perspective
JP2012009778A (ja) 配線構造及び電子部品パッケージ
JPH10135378A (ja) 半導体装置の電極端子配列構造及びその搭載用配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee