JP2005317721A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005317721A JP2005317721A JP2004133221A JP2004133221A JP2005317721A JP 2005317721 A JP2005317721 A JP 2005317721A JP 2004133221 A JP2004133221 A JP 2004133221A JP 2004133221 A JP2004133221 A JP 2004133221A JP 2005317721 A JP2005317721 A JP 2005317721A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electrode
- semiconductor device
- electrode portion
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】多層配線基板下面側の外部と電気的接続する電極部が、外部衝撃を受けても配線に傷を受けることなく、電極部に付設する球状端子の位置精度を得る。
【解決手段】配線基板10上に、接着剤を用いて固定した半導体素子を電気的に外部と接続させるために金属細線で接続し、樹脂により上面全体を封止する。この配線基板10の凹部により露出した電極部5上に球状端子6を搭載し、加熱・溶融させて配線基板10の凹部(電極部5)と接合し、外部端子とする。このため多層配線基板10aに外部と電気的に接続する電極部5を形成する。単層基板10bに電極部5と重なる位置のみに穴あけ加工で円筒状の穴を貫通させる。単層基板10bと多層配線基板10aを接着し配線基板10に凹部を形成する。球状端子6の位置ずれを防ぎ、また単層基板10bにより外部から衝撃を受けても、これにより単層基板10b下の配線を保護でき信頼性を向上できる。
【選択図】図2
【解決手段】配線基板10上に、接着剤を用いて固定した半導体素子を電気的に外部と接続させるために金属細線で接続し、樹脂により上面全体を封止する。この配線基板10の凹部により露出した電極部5上に球状端子6を搭載し、加熱・溶融させて配線基板10の凹部(電極部5)と接合し、外部端子とする。このため多層配線基板10aに外部と電気的に接続する電極部5を形成する。単層基板10bに電極部5と重なる位置のみに穴あけ加工で円筒状の穴を貫通させる。単層基板10bと多層配線基板10aを接着し配線基板10に凹部を形成する。球状端子6の位置ずれを防ぎ、また単層基板10bにより外部から衝撃を受けても、これにより単層基板10b下の配線を保護でき信頼性を向上できる。
【選択図】図2
Description
本発明は、BGA(Ball Grid Array)型の半導体装置の製造方法に関するものである。
近年、電子機器の小型化やICの多ピン化に伴い、半導体装置は従来のパッケージの四つの側面すべてからリード・ピンが出ているリード電極を持つQFP(Quad Flat Package)からBGA(Ball Grid Array)、LGA(Land Grid Array)などエリアアレイの入出力端子を持つものに移行している。
半導体装置の1例として従来のBGA型半導体装置についての説明を以下にする。図4は従来構造のBGA型半導体装置を示す断面図である。
従来のBGA型半導体装置は主に配線基板1、半導体素子2、封止樹脂4から形成され、半導体素子2の外部端子はグリッド状に配置されている電極部(図示せず)を持つ配線基板1上に接続されている。
配線基板1の上面には半導体素子2からの電気的信号を外部へ接続するための電極部が形成されており、下面は配線基板1の上面電極部から配線が接続され、かつ電極部の面以外はレジストで覆われている。半導体素子2は配線基板1に搭載されており、電気的信号を送るために半導体素子2の電極部と配線基板1上面の電極部との接合には金属細線3を用いてワイヤーボンダーにより接合されている。
金属細線3の外囲は、樹脂4により封止されている。また、配線基板1下面の電極部上に導電材料からなる球状端子6が接合されている。以上のように、BGA型半導体装置が構成されている。
また、半導体装置を親基板にはんだ接続する半導体装置のキャリア基板の電極構造として、特許文献1には、電極の中央領域に形成した凹部を取り囲む周囲の壁面に、凹部と壁面外部を連通する貫通部を設け、この電極中央領域の凹部により、はんだ付けランドとはんだとの接合面積を増加させ、かつ立体的な接合とし、凹部と壁面外部の連結貫通部により内部空気を逃がしてはんだが十分に凹部内に濡れ広がって、少ない量で同じ強度の接合、及びキャリア基板と親基板の間隔を狭くする電極構造が記載されている。
特開2001−326294号公報
前述したような構成のBGA型半導体装置は、配線基板の下面に設けられたグリッド状に多数配置された電極部に半田などのロウ材からなる球状端子をロウ付けして構成している。この球状端子を配線基板の電極部上にのせて、球状端子を加熱溶融して電極部に接合させることにより実装させる。配線基板は絶縁基板の表面あるいは内部にメタライズ層が配線された構造からなっている。また配線基板上に実装された半導体素子は樹脂部により封止されて半導体装置を構成する。
半導体装置はこのような実装構造を持つ半導体素子を収納パッケージとして内部に収容している。半導体素子の外部端子は配線基板上でグリッド状に配置される電極部を経由して外部と電気的に接続される。さらに半導体装置が実装される実装基板には、半導体装置の配線基板に球状端子が実装された電極部と対応する位置に電極部が設けられ、球状端子を介して配線基板に接合される。
配線基板の電極部はともに背の低い円筒状であり、その上面は通常平滑な平面となっており、球状端子を挟んで配線基板と実装基板の両電極部の平滑な上面が接合される。
球状端子は配線基板の電極部に対して1つの面でしか固定されておらず、また電極部の面以外を覆うレジストの高さによる位置規制が十分でない場合がある。これにより、球状端子の位置ずれが発生し、実装基板への2次実装における信頼性が低下してしまう。さらに、今後さらに進む端子ピッチが狭くなるときに、球状端子の位置精度の向上が重要になってくる。
また、従来の配線基板ではレジスト下にも電極部と電気的に接続する配線が配置されており、かつレジスト厚は薄く、このために、外部からの衝撃によりレジストに傷が付けき、さらにレジスト下の配線が断線してしまうという問題があった。
本発明は、前記従来技術の問題を解決することに指向するものであり、半導体装置の多層配線基板下面側に外部と電気的に接続させる電極部を設けた後、従来のレジスト塗布に代えて、レジストより厚みのある単層基板をレジスト代わりに用いて、外部から衝撃を受けても単層基板下に配置された配線に傷を受けることなく、単層基板の電極部を露出した凹部により球状端子の正確な位置決めできる半導体装置の製造方法を提供することを目的とする。
この目的を達成するために、本発明に係る半導体装置の製造方法は、配線基板の一面に凹部を設ける工程によって電極部が形成された配線基板の他面側に接着剤を用いて、個々に切断された半導体素子をボンディング位置に合わせて固定し、半導体素子と配線基板のそれぞれの電極部間を金属細線を用いるワイヤーボンダーにより電気的に接続し、半導体素子及び金属細線の上面及び周り全体を樹脂により封止して、配線基板の電極部が形成された凹部に球状端子を付設,加熱溶融させて、電極部と接合して外部端子とすることを特徴とする。
また、配線基板の一面及び半導体素子を搭載する他面に電極部を設け、単層基板に配線基板の一面側で電極部が位置する部分のみ穴あけ加工を行い、配線基板の一面と単層基板とを接着剤により接着して電極部を露出する凹部を形成したこと、さらに、単層基板に、電極部を露出する凹部を形成するための穴あけ加工が電極部と同型の円筒状とする加工を行うことを特徴とする。
前記構成によれば、配線基板の一面に外部と電気的に接続させる電極部を設けた後、この配線基板の一面に外部接続する電極部を露出させて塗布するレジストに代えて穴あけ加工した単層基板を用いることで、外部から衝撃を受けても基板下に配置された配線に傷を受けることなく、外部端子となる球状端子の位置精度と2次実装における信頼性を向上できる。
以上説明したように、本発明によれば、BGA型半導体装置の電極部分に接合する球状端子の位置精度を向上させることができ、さらに、配線基板と実装基板との電極部との接合強度が大きくなり、2次実装の信頼性を向上することができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1は本発明の実施の形態におけるBGA型半導体装置の製造方法を説明する図を示したものである。ここで、前記従来例を示す図4において説明した構成部材に対応し同等の機能を有するものには同一の符号を付してこれを示す。
まず、同一の材料でFR−4(ガラスエポキシ)やセラミックスなどの絶縁物を用いて製造した配線基板10(厚さ0.6〜0.2mm)上に(図1(a)参照)、個々に切断された半導体素子2を、この半導体素子2の電極部でもあるボンディング位置に合わせてエポキシ系樹脂やポリイミド系樹脂などの接着剤を用いて固定する(図1(b)参照)。
半導体素子2と配線基板10とを電気的に外部と接続させるため、金属細線3を用いてワイヤーボンダーで接続する(図1(c)参照)。金属細線3は25μmφのものを使用する。さらに、半導体素子2を外部からの衝撃による傷を防ぐため、樹脂4により上面全体を封止する(図1(d)参照)。封止に用いる樹脂4は従来のBGA型半導体装置で使用するものと同じとする。
球状端子6を搭載するため銅等の金属よりなる電極部5面を上にする(図1(e)参照)。球状端子6は鉛フリーや共晶組成を持つ半田などのロウ材などからなり、接続の高信頼性のため使用する。球状端子6を配線基板10の電極部5上に搭載する(図1(f)参照)。球状端子6を搭載した半導体装置をリフロー炉に入れ、球状端子6を加熱・溶融させて配線基板10の凹部(電極部5)と球状端子6を接合させ、外部端子として用いることができる(図1(g))。
これにより、球状端子6が位置ずれを起こすことなく半導体装置に接合することができる。この半導体装置を2次実装基板へ実装しても球状端子6の位置ずれが起きないため、信頼性を向上させることができる。
図2は図1で説明したBGA型半導体装置において、半導体素子の実装に用いる配線基板の製造方法を説明する図である。
多層配線基板10a上に外部との電気的接続を目的とする電極部5を形成する(図2(a)参照)。このときの配線基板の材料は特に指定しない。
図2(a)に示す多層配線基板10aと同じ材料の単層基板10bを用意する(図2(b))。ここで、多層配線基板10aの各層と単層基板10bの層厚みはすべて同じ厚さのものとする。
単層基板10bと多層配線基板10aを重ねたとき電極部5が位置する部分のみ単層基板10bに穴あけ加工を行い貫通させる。穴あけ加工する際はドリルもしくはレーザーを用いて行う(図2(c))。穴8の形状は、底面は電極部5と同様の形をした円筒状とする。
穴あけ加工した単層基板10bを接着剤で多層配線基板10aに接着させる(図2(d))。この単層基板10bがレジストの役割も持つため、外部から衝撃を受けても、単層基板10bの外側のみ傷が付くことになり、単層基板10b下に配線があっても従来のようにむき出しになることはない。
図3は本実施の形態の配線基板を用いて半導体素子を実装した半導体装置を示す部分断面図である。最下面の単層基板10bが球状端子6の位置制御をして、球状端子6の位置ずれを抑えることになる。
ここで、図5に従来例の図4で説明した配線基板1を用いて半導体素子2を実装した半導体装置を示す部分断面図である。製造方法は図1とは変わりがなく、図1に示す半導体素子2の搭載面は、従来のものと同様であるが、球状端子6の接続面が図1の半導体装置とは異なり、配線基板1の最下面に電極部を形成してレジスト7が塗布されている。
図5(a)に示すように配線基板1を用いて半導体素子2を実装した半導体装置であり、球状端子6が搭載されている電極部を除く周辺には薄い絶縁性のレジスト7が塗布されているのみである。そのため球状端子6を搭載したときにレジスト7による位置制御が十分でなく、位置ずれを起こす場合がある。
また、図5(b)は図5(a)の半導体装置を2次実装基板9に実装したときの部分断面図である。図5(a)のように位置ずれを起こした球状端子6が接合されたまま2次実装基板9への実装を行うと2次実装の信頼性が低下してしまう。今後さらに電極部間のピッチが狭くなってくると、従来の半導体装置では信頼性低下が著しくなることがわかる。
以上のことから、本実施の形態によれば半導体装置の電極部分に接合する球状端子の位置精度を向上させて、配線基板と実装基板との電極部との接合強度が大きく、2次実装における信頼性を向上できる。
本発明に係る半導体装置の製造方法は、特に、BGA型半導体装置の電極部分に接合する球状端子の位置精度を向上でき、さらに、配線基板と実装基板との電極部との接合強度が大きく2次実装の信頼性を向上でき、BGA型半導体装置の製造方法等として有用である。
1,10 配線基板
2 半導体素子
3 金属細線
4 樹脂
5 電極部
6 球状端子
7 レジスト
8 穴
9 2次実装基板
10a 多層配線基板
10b 単層基板
2 半導体素子
3 金属細線
4 樹脂
5 電極部
6 球状端子
7 レジスト
8 穴
9 2次実装基板
10a 多層配線基板
10b 単層基板
Claims (3)
- 配線基板の一面に凹部を設ける工程によって電極部が形成された前記配線基板の他面側に接着剤を用いて、個々に切断された半導体素子をボンディング位置に合わせて固定し、前記半導体素子と前記配線基板のそれぞれの電極部間を金属細線を用いるワイヤーボンダーにより電気的に接続し、前記半導体素子及び前記金属細線の上面及び周り全体を樹脂により封止して、前記配線基板の電極部が形成された前記凹部に球状端子を付設,加熱溶融させて、前記電極部と接合して外部端子とすることを特徴とする半導体装置の製造方法。
- 前記配線基板の一面及び半導体素子を搭載する他面に電極部を設け、単層基板に前記配線基板の一面側で電極部が位置する部分のみ穴あけ加工を行い、前記配線基板の一面と前記単層基板とを接着剤により接着して前記電極部を露出する凹部を形成したことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記単層基板に、電極部を露出する凹部を形成するための穴あけ加工が前記電極部と同型の円筒状とする加工を行うことを特徴とする請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133221A JP2005317721A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133221A JP2005317721A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005317721A true JP2005317721A (ja) | 2005-11-10 |
Family
ID=35444833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004133221A Pending JP2005317721A (ja) | 2004-04-28 | 2004-04-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005317721A (ja) |
-
2004
- 2004-04-28 JP JP2004133221A patent/JP2005317721A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2595909B2 (ja) | 半導体装置 | |
US6400018B2 (en) | Via plug adapter | |
KR100244965B1 (ko) | 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법 | |
JP2008218505A (ja) | 基板およびその製造方法、半導体パッケージおよびその製造方法、並びに半導体装置およびその製造方法 | |
US6441486B1 (en) | BGA substrate via structure | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
US10304767B2 (en) | Semiconductor device | |
US6791035B2 (en) | Interposer to couple a microelectronic device package to a circuit board | |
WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3575324B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装方法 | |
US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
JP2005317721A (ja) | 半導体装置の製造方法 | |
JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
JPH10313170A (ja) | 配線基板 | |
JP2006093290A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP2006253167A (ja) | キャビティ構造プリント配線板の製造方法及び実装構造 | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
JPH11163489A (ja) | 電子部品の実装構造 | |
JP2699932B2 (ja) | 半導体装置 | |
JPH10150065A (ja) | チップサイズパッケージ | |
JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
JP2001118951A (ja) | 半導体装置 |