CN101047032A - 具有随机编程功能的双平面型闪存器件及其编程操作方法 - Google Patents

具有随机编程功能的双平面型闪存器件及其编程操作方法 Download PDF

Info

Publication number
CN101047032A
CN101047032A CNA2006101084279A CN200610108427A CN101047032A CN 101047032 A CN101047032 A CN 101047032A CN A2006101084279 A CNA2006101084279 A CN A2006101084279A CN 200610108427 A CN200610108427 A CN 200610108427A CN 101047032 A CN101047032 A CN 101047032A
Authority
CN
China
Prior art keywords
signal
address signal
block
storage
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101084279A
Other languages
English (en)
Other versions
CN101047032B (zh
Inventor
朱基锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101047032A publication Critical patent/CN101047032A/zh
Application granted granted Critical
Publication of CN101047032B publication Critical patent/CN101047032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Abstract

提供了一种具有随机编程功能的双平面型闪存器件及其编程操作方法。闪存器件包括第一平面、第二平面、第一X－解码器和第二X－解码器。第一平面包括在行方向中连续排列的第一存储块。第二平面包括在行方向中连续排列的第二存储块。第一X－解码器响应第一块寻址信号激活第一存储块之一。第二X－解码器响应第二块寻址信号激活第二存储块之一。被第一存储块的第一X－解码器激活的块不同于被第二存储块的第二X－解码器激活的块。因此，在编程操作期间，具有不同块地址的两个平面的存储块可以被选择和编程。因此，能够增强了闪存器件的操作性能。

Description

具有随机编程功能的双平面型闪存器件及其编程操作方法
技术领域
本发明涉及一种闪存器件，具体地说，涉及一种具有随机编程功能的双平面型闪存器件及其编程方法。
背景技术
最近，随着对具有大存储容量的半导体存储器件需求的增加，已经开发了各种增加了存储容量的半导体存储器件。为了增加存储容量，所述半导体器件的闪存器件被设计成多平面型。所述多平面型闪存器件包括多个平面。该多个平面中的每个平面包括多个存储块。
图1的简要框图示出了相关技术的双平面型闪存器件。参看图1，闪存器件10包括寻址计数器11、X-解码器12、Y-解码器13、平面14和15以及数据I/O电路16。
平面14、15分别包括存储块MBF1到MBFN、MBS1到MBSN(N是整数)和页缓冲单元17、18。寻址计数器11接收平面寻址信号PLA_ADD、列寻址信号COL_ADD、块寻址信号BLK_ADD和页寻址信号PAG_ADD并输出内部平面寻址信号PADD、内部列寻址信号CADD、内部块寻址信号BADD和内部页寻址信号GADD。
Y-解码器13响应内部平面寻址信号PADD和内部列寻址信号CADD选择页缓冲单元17、18中的一个。Y-解码器13选择页缓冲单元17、18中一个的原因是页缓冲单元17、18共享数据I/O电路16。因此，不是同时而是逐一连续地执行页缓冲器17、18的数据输入或输出操作。
X-解码器12响应内部块寻址信号BADD选择平面14、15中每一个的存储块MBF1到MBFN或MBS1到MBSN中的一个。此时，X-解码器12选择平面14、15中同时具有相同块地址的存储块。例如，当选择平面14的第一存储块MBF1时，也选择平面15的第一存储块MBS1。如上所述，在闪存器件10中，X-解码器12可以只选择具有相同块地址的平面14、15的存储块(例如，MBF1、MBS1)。
换言之，X-解码器不能选择具有不同块地址的平面14、15的存储块。因此，在闪存器件10的编程操作中，对具有相同块地址的平面14、15的存储块MBF1、MBS1编程。闪存器件10的编程操作能限制闪存器件10的操作性能。
发明内容
本发明的一个实施例在于提供一种具有随机编程功能的双平面型闪存器件，其中，在编程操作期间选择两个平面的具有不同块地址的存储块，由此增强所述操作性能。
本发明的另一个实施例在于提供一种具有随机编程功能的双平面型闪存器件的编程方法，其中，在编程操作期间，选择和编程具有不同块地址的两个平面的存储块，由此，增强所述操作性能。
根据本发明的一个方面，提供了一种闪存器件，包括：第一平面、第二平面、第一X-解码器和第二X-解码器。所述第一平面包括在行方向上连续排列的多个第一存储块。所述第二平面包括在行方向上连续排列的多个第二存储块。所述第一X-解码器响应第一块寻址信号激活所述第一存储块之一。所述第二X-解码器响应第二块寻址信号激活所述第二存储块之一。由所述第一存储块的第一X-解码器激活的块地址不同于由所述第二存储块的第二X-解码器激活的块地址。
根据本发明的另一方面，提供了一种闪存器件的编程操作方法，包括下述步骤：在包括在第一平面内的第一页缓冲单元中存储第一输入数据；激活包括在所述第一平面内并在行方向上连续排列的多个第一存储块之一；在包括在第二平面内的第二页缓冲单元中存储第二输入数据；激活包括在所述第二平面内并在行方向上连续排列的多个第二存储块之一；和当所述第一存储块中的一个和所述第二存储块中的一个被激活时，将包括在所述第一和第二页缓冲单元内的所述第一和第二输入数据发送给被激活的第一和第二存储块。所述被激活的第一存储块的块地址不同于所述被激活的第二存储块的块地址。
附图说明
当结合附图考虑时，通过参考下面的详细说明，可以更加清楚和更好理地解本发明的更加完整的评价和很多附加的优点，附图中，相同的附图标记表示相同或类似的构件，其中：
图1的简要框图示出了相关技术的双平面型(dual-plane)闪存器件；
图2的简要框图示出了根据本发明实施例的双平面型闪存器件；
图3示出了图2所示的平面的详细电路；和
图4示出了图2所示的双平面型闪存器件的编程操作的信号时序。
具体实施方式
下面将参照附图结合某些范例型实施例详细描述本发明。
图2示出了根据本发明实施例的双平面型闪存器件的简要框图。
参看图2，闪存器件100包括输入缓冲器101；控制逻辑电路102；主寻址计数器103；子寻址计数器104；X-解码器105、106；高压发生器107；Y-解码器108、109和平面110、111。
输入缓冲器101接收命令信号CMD或外部寻址信号ADD0到ADDF(F是整数)并将它们输出给控制逻辑电路102。
控制逻辑电路102响应命令信号CMD生成读命令READ、编程命令PGM和擦除命令ERS之一。最好，控制逻辑电路102可以接收包括页编程建立码(例如，80h)的命令信号CMD，然后当接收包括页编程建立码(例如，81h)的命令信号CMD时生成编程命令PGM。此外，控制逻辑电路102响应命令信号CMD在一设定时间内禁止准备好/忙碌条形(bar)信号。具体地说，当命令信号CMD包括确认码(例如，11h)时，控制逻辑电路102在第一设定时间D1内禁止准备好/忙碌条形信号R/Bb(参看图4)。结果是，控制逻辑电路102识别出诸如存储器控制器(未示出)的外部控制设备已经接收了准备好/忙碌条形信号R/Bb并且输入数据已经被输入给了闪存器件100的平面110。此外，当命令信号CMD包括确认码(例如，10h)时，控制逻辑电路102在第二设定时间D2内禁止准备好/忙碌条形信号R/Bb(参看图4)，第二设定时间D2长于第一设定时间D1。结果是，控制逻辑电路102识别所述外部控制设备已经接收了准备好/忙碌条形信号R/Bb且闪存器件100正处在编程操作状态。另外，控制逻辑电路102接收外部寻址信号ADD0到ADDF，并输出块寻址信号BLK_ADD、平面寻址信号PLA_ADD、列寻址信号COL_ADD和页寻址信号PAG_ADD(即，输入寻址信号)。
主寻址计数器103基于块寻址信号BLK_ADD和平面寻址信号PLA_ADD输出内部块寻址信号BADD1和内部平面寻址信号PLADD。主寻址计数器103还基于列寻址信号COL_ADD和页寻址信号PAG_ADD输出内部列寻址信号CLADD和内部页寻址信号GADD。
子寻址计数器104基于块寻址信号BLK_ADD和平面寻址信号PLA_ADD输出内部块寻址信号BADD2。
X-解码器105响应内部块寻址信号BADD1输出块选择信号FBS1到FBSK(K是整数)。此外，X-解码器105解码所述内部页寻址信号GADD并向高压发生器107输出行解码信号RDEC。
X-解码器106响应内部块寻址信号BADD2输出块选择信号SFS1到SBSK。
高压发生器107响应编程命令PGM分别将漏极偏压VGD和源极偏压VGS提供给全局漏极选择线GDSL和全局源极选择线GSSL。高压发生器107还响应编程命令PGM将字线偏压VGW1到VGWJ(J是整数)分别提供给全局字线GWL1到GWLJ。此时，高压发生器107响应行解码信号RDEC生成其偏压电平不同于其余字线偏压电平的字线偏压VGW1到VGWJ中的一个。例如，在闪存器件100的编程操作期间，高压发生器107可以响应所述行解码信号RDEC生成具有编程电压(例如18V)电平的字线偏压VGW1到VGWJ和具有编程通过电压(例如，10V)的剩余字线偏压VGW1到VGWJ中的一个。
响应内部平面寻址信号PLADD，Y-解码器108被使能或禁能。响应内部列寻址信号CLADD，Y-解码器108被使能输出列选择信号FCS1到FCSR(R是整数)。
响应内部平面寻址信号PLADD，Y-解码器109被使能或禁能。响应内部列寻址信号CLADD，Y-解码器109被使能输出列选择信号SCS1到SCSR(R是整数)。最好，当Y-解码器108、109中的一个被使能时，该Y-解码器108、109中的另一个被禁能。因此，当Y-解码器108、109中的一个输出列选择信号FCS1到FCSR或SCS1到SCSR时，该Y-解码器108、109中的另一个停止列选择信号SCS1到SCSR或FCS1到FCSR的输出操作。
平面110包括存储块MF1到MFK(K是整数)和页缓冲单元113。最好，存储块MF1到MFK被连续地排列在行方向上。响应块选择信号FBS1到FBSK，存储块MF1到MFK被分别激活。最好，当存储块MF1到MFK中的任何一个被激活时，剩下的存储块MF1到MFK处于非激活状态。在闪存器件100的编程操作期间，页缓冲单元113响应列选择信号FCS1到FCSK经过数据I/O电路112从外部设备(未示出)接收输入数据DI1至DIU(U是整数)，并在其中存储所接收的输入数据。此后，页缓冲单元113输出该输入数据DI1至DIU给存储块MF1至MFK中已经被激活的任何一个。此外，在闪存器件100的读操作期间，页缓冲单元113响应列选择信号FCS1至FCSK从存储块MF1到MFK中已经被激活的任何一个存储块中接收读出数据DO1至DOU(U是整数)，并将所接收的读出数据输出给数据I/O电路112。
平面111包括存储块MS1至MSK(K是整数)和页缓冲单元114。最好，存储块MS1至MSK在行方向上连续排列。响应块选择信号SBS1至SBSK，存储块MS1至MSK被分别激活。最好，当存储块MS1到MSK中的任何一个被激活时，剩余的存储块MA1至MSK被去激活。在闪存器件100的编程操作期间，页缓冲单元114响应所述列选择信号SCS1到SCSK经过数据I/O电路112从所述外部设备接收输入收据DI1至DIU，并将所接收的输入数据存储在其中。此后，页缓冲单元114输出所述输入数据DI1至DIU给存储块MS1至MSK中已经被激活的任何一个。此外，在闪存器件100的读操作期间，页缓冲单元114从存储块MS1到MSK中已经被激活的任何一个接收读出数据DO1到DOT，并将所接收的读出数据输出给数据I/O电路112。
图3详细地示出了图2所示的平面的电路图。图3仅示出了平面110。平面110和111具有基本相同的结构和操作，因此，作为例子，只详细说明平面110的结构和操作。平面110包括存储块MF1至MFK和页缓冲单元113。存储块MF1至MFK中的每一个都包括单元块(CB1到CBK中的一个)(K是整数)和块选择单元(SLT1至SLTK中的一个)。存储块MF1至MFK具有基本相同的结构和操作，并且，作为例子，下面将只说明存储块MF1的结构和操作。
存储块MF1包括单元块CB1和块选择单元SLT1。所述单元块CB1包括连接到位线BLe1至BLeU、BLo1至BLoU(U是整数)和局部字线WL1至WLJ(J是整数)的存储单元Me1到MeU、Mo1到MoU(U是整数)。在单元块CB1中，存储单元Me1至MeU、Mo1至MoU连接到来自一页的相同字线(例如，WL1)上。此外，单元块CB1还包括连接到漏极选择线DSL的漏极选择晶体管DST和连接到源极选择线SSL的源极选择晶体管SST(source select transistor)。
块选择单元SLT1包括块开关单元BSW1和选通电路BG1。块开关单元BSW1响应块选择信号FBS1输出栅控信号BSEL1。选通电路BG1响应栅控信号BSEL1分别将全局漏极选择线GDSL、全局源极选择线GSSL和全局字线GWL1至GWLJ连接到单元块CB1的局部漏极选择线DSL、局部源极选择线SSL和局部字线WL1到WLJ。
选通电路BG1包括NMOIS晶体管GD1、G1至GJ和GS1。NMOIS晶体管GD1被连接在全局漏极选择线GDSL和局部漏极选择线DSL之间，并响应栅控信号BSEL1被导通或截止。NMOIS晶体管G1至GJ被分别连接在全局字线GWL1至GWLJ和局部字线WL1至WLJ之间，并响应栅控信号BSEL1被导通或截止。NMOIS晶体管GS1被连接在全局源极选择线GSSL和局部源极选择线SSL之间并响应栅控信号BSEL1被导通或截止。
页缓冲单元113包括页缓冲器PB1至PBU(U是整数)和I/O选择电路120。
多个页缓冲器PB1到PBU中的每一个都被连接到一对位线(BLe1、BLo1对至BLeU、BLoU对)。例如，页缓冲器PB1可以被连接到位线BLe1、BLo1上。在闪存器件100的编程操作中，I/O选择电路120响应列选择信号FCS1至FCSR选择一对或者全部页缓冲器PB1至PBU。I/O选择电路120分别输出从数据I/O电路112(参见图2)接收的输入数据(部分或所有的DI1至DIU)给部分或所有被选择的页缓冲器PB1至PBU。结果，输入数据(部分或所有DI1至DIU)被存储在所选择的页缓冲器(部分或所有PB1至PBU)中。此外，在闪存器件100的读操作期间，I/O选择电路120响应列选择信号FCS1至FCSR选择页缓冲器PB1至PBU中的一部分。I/O选择电路120输出从所选择页缓冲器(部分或所有PB1至PBU)接收的读出数据DO1至DOU给数据I/O电路112。
下面将结合图4来详细说明闪存器件100的编程操作处理。图4示出了与图2所示的双平面型闪存器件的编程操作(program operation)相关的信号时序图。
输入缓冲器101从外部设备接收包括页编程建立码80h的命令信号CMD1并将其输出给控制逻辑电路102。输入缓冲器101还从该外部设备接收外部寻址信号ADD0至ADDF的一部分并将它们输出给控制逻辑电路102。
控制逻辑电路102基于外部寻址信号ADD0至ADDF的一部分输出平面寻址信号PLA_ADD、块寻址信号BLK_ADD和列寻址信号COL_ADD。此时，平面寻址信号PLA_ADD包括与平面110对应的信息。因此，主寻址计数器103接收平面寻址信号PLA_ADD、块寻址信号BLK_ADD和列寻址信号COL_ADD。主寻址计数器103基于平面寻址信号PLA_ADD和列寻址信号COL_ADD输出内部平面寻址信号PLADD和内部列寻址信号CLADD。
Y-解码器108响应所述内部平面寻址信号PLADD接收内部列寻址信号CLADD。Y-解码器108响应所述内部列寻址信号CLADD输出列选择信号FCS1至FCSR。此时，由于该内部平面寻址信号PLADD不包括与平面111对应的信息，所以，Y-解码器109不运行。包括在平面110中的页缓冲单元113响应列选择信号FCS1至FCSR存储经过数据I/O电路112从所述外部设备接收的输入数据DI1至DIU。
在将输入数据DI1至DIU存储到页缓冲单元113中的同时，平面110的存储块MF1到MFK中的任何一个(例如，MF1)被激活。具体地说，主寻址计数器103基于块寻址信号BLK_ADD输出内部块寻址信号BADD1。此时，由于平面寻址信号PLA_ADD不包括与平面111对应的信息，所以子寻址计数器104不输出内部块寻址信号BADD2，尽管它接收了平面寻址信号PLA_ADD和块寻址信号BLK_ADD。
X-解码器105响应所述内部块寻址信号BADD1使能块选择信号FBS1至FBSK中的一个(例如，FBS1)并禁止剩余的块选择信号FBS1至FBSK。存储块MF1的块开关单元BSW1响应所述块选择信号FBS1使能栅控信号BSEL1。存储块MF1的选通电路BG1响应栅控信号BSEL1将全局漏极选择线GDSL、全局源极选择线GSSL和全局字线GWL1至GWLJ分别连接到存储块MF1的单元块CB1的局部漏极选择线DSL、局部源极选择线SSL和局部字线WL1至WLJ。结果，存储块MF1被激活。同时，存储块MF2至MFK的块选择单元SLT2至SLTK响应块选择信号FBS1至FBSK从全局漏极选择线GDSL、全局源极选择线GSSL和全局字线GWL1至GWLJ分开单元块CB2至CBK。
此后，输入缓冲器101接收包括确认码(例如，11h)的命令信号CMD2并将其输出给控制逻辑电路102。控制逻辑电路102响应命令信号CMD2在第一设定时间D1内禁止准备好/忙碌条形信号R/Bb。结果，控制逻辑电路102识别所述外部设备已经接收了准备好/忙碌条形信号R/Bb，并且输入数据已经被存储在闪存器件100的平面110中。
输入缓冲器101接收包括页编程建立码81h的命令信号CND3并将其输出给控制逻辑电路102。控制逻辑电路102响应该命令信号CMD3生成编程命令PGM。输入缓冲器101接收外部寻址信号ADD0至ADDF并将它们输出给控制逻辑电路102。控制逻辑电路102基于外部寻址信号ADD0至ADDF输出块寻址信号BLK_ADD、平面寻址信号PLA_ADD、列寻址信号COL_ADD和页寻址信号PAG_ADD。此时，平面寻址信号PLA_ADD包括与平面111对应的信息。
主寻址计数器103基于平面寻址信号PLA_ADD和列寻址信号COL_ADD输出内部平面寻址信号PLADD和内部列寻址信号CLADD。Y-解码器109响应内部平面寻址信号PLADD接收内部列寻址信号CLADD。Y-解码器109响应内部列寻址信号CLADD输出列选择信号SCS1到SCSR。此时，由于内部平面寻址信号PLADD不包括与平面110对应的信息，所以，Y-解码器108不工作。包括在平面111中的页缓冲单元114响应列选择信号SCS1至SCSR存储经过数据I/O电路112从外部设备接收的输入数据DI1至DIU。
在将输入数据DI1至DIU存储到页缓冲单元114的同时，激活平面111的存储块MS1至MSK中的任何一个(例如，MSK)。具体地说，由于平面寻址信号PLA_ADD包括与平面111对应的信息，所以，子寻址计数器104接收平面寻址信号PLA_ADD和块寻址信号BLK_ADD。子寻址计数器104基于块寻址信号BLK_ADD输出内部块寻址信号BADD2。此时，由于平面寻址信号PLA_ADD不包括与平面110对应的信息，所以，尽管接收了平面寻址信号PLA_ADD和块寻址信号BLK_ADD，主寻址计数器103也不输出所述内部块寻址信号BADD1。
X-解码器106响应内部块寻址信号BADD2使能块选择信号SBS1至SBSK中的一个(例如，SBSK)并禁止剩余的块选择信号SBS1至SBSK。存储块MSK的块开关单元BSWK响应块选择信号SBSK而使能栅控信号BSELK。存储块MSK的选通电路BG1响应栅控信号BSELK将全局漏极选择线GDSL、全局源极选择线GSSL和全局字线GWL1到GWLJ分别连接到存储块MSK的单元块CBK的局部漏极选择线DSL、局部源极选择线SSL和局部字线WL1至WLJ。结果，存储块MSK被激活。
同时，存储块MS1到MS(K-1)的块选择单元SLT1至SLT(K-1)响应块选择信号SBS1至FBS(K-1)将单元块CB1至CB(K-1)从全局漏极选择线GDSL、全局源极选择线GSSL和全局字线GWL1到GWLJ中分开。然后，输入缓冲器101接收包括确认码(例如，10h)的命令信号CMD4，并将其输出给控制逻辑电路102，控制逻辑电路102响应命令信号CMD4在第二设定时间D2期间禁止所述准备好/忙碌条形信号R/Bb。结果，控制逻辑电路102识别外部设备已经接收了准备好/忙碌条形信号R/Bb且闪存器件100正处于编程操作状态。
同时，在时间D2期间，漏极偏压VGD和源极偏压VGS被分别提供到全局漏极选择线GDSL和全局源极选择线GSSL，字线偏压VGW1到VGWJ被分别提供到全局字线GWL1到GWLJ。具体地说，主寻址计数器103基于页寻址信号PAG_ADD输出内部页寻址信号GADD。X-解码器105解码内部页寻址信号GADD并输出行解码信号RDEC。高压发生器107响应所述编程命令PGM分别向全局漏极选择线GDSL和全局源极选择线GSSL提供漏极偏压VGD和源极偏压VGS。高压发生器107还响应所述编程命令PGM和行解码信号RDEC来提供字线偏压VGW1至VGWJ中的一个(例如，VGW1)作为编程电压电平并输出剩余字线偏压VGW1至VGWJ作为编程通过电压电平。结果，选择了具有连接到被激活的存储块MF1、MSK中每一个的全局字线GWL1的存储单元Me1至MeU或Mo1至MoU的页。
当将字线偏压VGW1至VGWJ提供到全局字线GWL1至GWLJ时，页缓冲单元113、114经过位线BLe1至BLeU或BLo1至BLoU发送输入数据DI1至DIU给被激活存储快MF1、MSK中每个的存储单元Me1至MrU或者Mo1至MoU。结果，输入数据DI1至DIU被编程到被激活的存储块MF1、MFK中每个的存储单元Me1至MeU或者Mo1至MoU。
如上所述，在闪存器件100的编程操作中，主寻址计数器103和子寻址计数器104生成分别对应于平面113和114的内部块寻址信号BADD1和BADD2。因此，可以编程具有不同块地址的平面113和114的存储块。结果，可以随机编程平面113和114的存储块MF1至MFK、MS1至MSK。
如上所述，根据本发明的闪存器件及其编程操作方法，在编程操作期间，可以选择和编程具有不同块地址的两个平面的存储块。因此，可以增强闪存器件的操作性能。
尽管已经结合当前被认为是实用范例性实施例描述了本发明，但是，应当理解，本发明并不局限于所描述的实施例，相反，本发明试图覆盖所附权利要求内包括的各种修改和等效物。

Claims (22)

1.一种闪存器件，包括：
第一平面，具有在行方向上连续排列的多个第一存储块；
第二平面，具有在行方上中连续排列的多个第二存储块；
第一X-解码器，用于响应第一块寻址信号来激活所述多个第一存储块中的一个；
第二X-解码器，用于响应第二块寻址信号激活所述多个第二存储块中的一个，
其中，在编程操作期间，被所述第一X-解码器激活的所述第一存储块的块地址不同于被所述第二X-解码器激活的所述第二存储块的块地址。
2.如权利要求1所述的闪存器件，还包括：
控制逻辑电路，用于接收外部寻址信号和输出输入寻址信号；
主寻址计数器，用于基于所述输入寻址信号之一输出所述第一块寻址信号；和
子寻址计数器，用于基于其它的输入寻址信号输出所述第二块寻址信号。
3.如权利要求2所述的闪存器件，还包括输入缓冲器，用于接收命令信号和外部寻址信号，并将该命令信号和外部寻址信号输出给所述控制逻辑电路，
其中，所述控制逻辑电路响应所述命令信号生成编程命令、读命令和擦除命令中的一个。
4.如权利要求3所述的闪存器件，其中，所述控制逻辑电路当所述命令信号包括页编程建立码时生成所述编程命令，而当在生成编程命令之后接收包括确认码的命令信号时在一设定时间内禁止准备好/忙碌条形信号。
5.如权利要求3所述的闪存器件，还包括高压发生器，用于响应所述编程命令或读命令向多个全局字线提供字线偏压。
6.如权利要求1所述的闪存器件，其中，所述第一X-解码器响应所述第一块寻址信号输出第一块选择信号，而所述第二X-解码器响应所述第二块寻址信号输出第二块选择信号。
7.如权利要求6所述的闪存器件，其中，所述多个第一存储块中的每一个都包括：
第一单元块，包括多个第一存储单元；和
第一块选择单元，用于响应所述多个第一块选择信号中的一个来选择所述第一单元块，和其中
所述多个第二存储块中的每一个都包括：
第二单元块，包括多个第二存储单元；和
第二块选择单元，用于响应所述多个第二块选择信号中的一个选择所述第二单元块。
8.如权利要求7所述的闪存器件，其中，所述第一存储单元被连接到第一位线，和所述第二存储单元被连接到第二位线，和
所述第一平面还包括连接到所述第一位线的第一页缓冲单元，用于响应第一列选择信号经过数据I/O电路从外部设备接收外部输入数据或经过部分所述第一位线从部分所述第一存储单元接收第一读出数据，和
所述第二平面还包括连接到所述第二位线的第二页缓冲单元，用于响应第二列选择信号经过所述I/O电路从所述外部设备接收所述外部输入数据或经过部分所述第二位线从部分所述第二存储单元接收第二读出数据。
9.如权利要求5所述的闪存器件，其中，所述多个第一存储块中的每一个都包括：
第一单元块，包括多个第一存储单元；和
第一块选择单元，用于响应所述多个第一块选择信号中的一个选择所述第一单元块，和
所述多个第二存储块中的每一个都包括：
第二单元块，包括多个第二存储单元；和
第二块选择单元，用于响应所述多个第二块选择信号中的一个选择所述第二单元块。
10.如权利要求9所述的闪存器件，其中，所述第一块选择单元和所述第二块选择单元共享所述多个全局字线，
所述第一块选择单元通过将连接到所述多个第一存储单元的第一局部字线分别连接到所述多个全局字线来选择所述第一单元块，和
所述第二块选择单元通过将连接到所述多个第二存储单元的第二局部字线分别连接到所述多个全局字线来选择所述第二单元块。
11.如权利要求2所述的闪存器件，其中，
所述输入寻址信号包括块寻址信号、平面寻址信号、列寻址信号和页寻址信号；
所述主寻址计数器基于所述块寻址信号输出第一块寻址信号、基于所述平面寻址信号和列寻址信号输出内部平面寻址信号和内部列寻址信号；和
所述子寻址计数器基于所述块寻址信号输出所述第二块寻址信号。
12.如权利要求11所述的闪存器件，还包括：
第一Y-解码器，用于响应所述内部平面寻址信号和所述内部列寻址信号输出第一列选择信号；和
第二Y-解码器，用于响应所述内部平面寻址信号和所述内部列寻址信号输出第二列选择信号，
其中，当所述第一和第二Y-解码器中的一个输出第一或第二列选择信号时，所述第一和第二Y-解码器中的另一个停止第二或第一列选择信号的输出操作。
13.如权利要求12所述的闪存器件，其中，所述第一X-解码器响应所述第一块寻址信号输出第一块选择信号，和所述第二X-解码器响应所述第二块寻址信号输出第二块选择信号；
所述第一存储块中的每一个都包括：
第一单元块，包括连接到第一位线的多个第一存储单元；和
第一块选择单元，用于响应所述多个第一块选择信号中的一个来选择所述第一单元块，和
所述第二存储块中的每一个都包括：
第二单元块，包括连接到第二位线的多个第二存储单元；和
第二块选择单元，用于响应所述多个第二块选择信号中的一个来选择所述第二单元块。
14.如权利要求13所述的闪存器件，其中，所述第一平面还包括连接到所述第一位线的第一页缓冲单元，用于响应第一列选择信号、经过数据I/O电路接收外部输入数据或者经过部分所述第一位线从部分所述第一存储单元接收第一读出数据，和
所述第二平面还包括连接到所述第二位线的第二页缓冲单元，用于响应第二列选择信号经过所述数据I/O电路接收所述外部输入数据或者经过部分所述第二位线从部分所述第二存储单元接收第二读出数据。
15.如权利要求5所述的闪存器件，其中，所述输入寻址信号包括块寻址信号、平面寻址信号、列寻址信号和页寻址信号，
所述主寻址计数器基于所述页寻址信号输出内部页寻址信号，
所述第一和第二X-解码器中的一个解码所述内部页寻址信号并输出行解码信号，和
所述高压发生器响应所述编程命令和所述行解码信号将编程电压施加到所述多个全局字线中的任何一个上并将编程通过电压施加到剩余的全局字线上。
16.一种闪存器件的编程操作方法，包括下述步骤：
将第一输入数据存储在包括在第一平面中的第一页缓冲单元中；
激活包括在所述第一平面中的多个第一存储块中的一个，所述多个第一存储块被连续地排列在行方向上；
将第二输入数据存储在包括在第二平面中的第二页缓冲单元中；
激活包括在所述第二平面中的多个第二存储块中的一个，所述多个第二存储块被连续地排列在行方向上；和
当所述第一存储块中的一个和所述第二存储块中的一个被激活时，将包括在所述第一和第二页缓冲单元中的第一和第二输入数据发送给被激活的第一和第二存储块，
其中，所述被激活的第一存储块的块地址不同于所述被激活的第二存储块的块地址。
17.如权利要求16所述的编程操作方法，还包括：
在存储所述第一输入数据的步骤之前，基于部分外部寻址信号，输出包括第一块寻址信号、第一平面寻址信号和第一列寻址信号的第一输入寻址信号；和
在存储所述第二输入数据的步骤之前，基于所述外部寻址信号，输出包括第二块寻址信号、第二平面寻址信号、第二列寻址信号和页寻址信号的第二输入寻址信号。
18.如权利要求17所述的编程操作方法，其中，在所述第一页缓冲单元中存储所述第一输入数据的步骤包括下述步骤：
基于所述第一平面寻址信号和所述第一列寻址信号输出内部平面寻址信号和内部列寻址信号；
响应所述内部平面寻址信号和所述内部列寻址信号输出第一列选择信号；和
响应所述列选择信而将从外部设备接收的所述第一输入数据存储到所述第一页缓冲单元中。
19.如权利要求17所述的编程操作方法，其中，在所述第二页缓冲单元中存储所述第二输入收据的步骤包括下述步骤：
基于所述第二平面寻址信号和所述第二列寻址信号输出内部平面寻址信号和内部列寻址信号；
响应所述内部平面寻址信号和所述内部列寻址信号输出列选择信号；和
响应所述列选择信号将从外部设备接收的所述第二输入数据存储到所述第二页缓冲单元中。
20.如权利要求17所述的编程操作方法，还包括下述步骤：
在将所述第二输入数据存储到所述第二页缓冲单元中的步骤之前，响应命令信号生成编程命令；
解码所述页寻址信号和生成行解码信号；和
当执行所述发送步骤时，响应所述编程命令和所述行解码信号，将编程电压电平的字线偏压提供给所述多个全局字线中的一个，将编程通过电压电平的字线偏压提供给剩余的全局字线，和将漏极偏压和源极偏压分别施加到全局漏极选择线和全局源极选择线。
21.如权利要求20所述的编程操作方法，其中，激活所述多个第一存储块中的一个的步骤包括下述步骤：
基于所述第一平面寻址信号和所述第一块寻址信号生成内部块寻址信号；
响应所述内部块寻址信号生成块选择信号；和
响应所述块选择信号，将所述多个第一存储块中一个的所述局部漏极选择线、局部源极选择线和局部字线分别连接到所述全局漏极选择线、全局源极选择线和全局字线上。
22.如权利要求20所述的编程操作方法，其中，激活所述多个第二存储块中的一个的步骤包括下述步骤：
基于所述第二平面寻址信号和所述第二块寻址信号生成内部块寻址信号；
响应所述内部块寻址信号生成块选择信号；和
响应所述块选择信号，将所述多个第二存储块中一个的局部漏极选择线、局部源极选择线和局部字线分别连接到所述全局漏极选择线、全局源极选择线和全局字线上。
CN2006101084279A 2006-03-31 2006-08-02 具有随机编程功能的双平面型闪存器件及其编程操作方法 Active CN101047032B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR29635/06 2006-03-31
KR1020060029635A KR100685638B1 (ko) 2006-03-31 2006-03-31 랜덤 프로그램 기능을 가지는 듀얼 플레인 타입 플래시메모리 장치 및 그 프로그램 동작 방법

Publications (2)

Publication Number Publication Date
CN101047032A true CN101047032A (zh) 2007-10-03
CN101047032B CN101047032B (zh) 2010-08-11

Family

ID=38104312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101084279A Active CN101047032B (zh) 2006-03-31 2006-08-02 具有随机编程功能的双平面型闪存器件及其编程操作方法

Country Status (3)

Country Link
US (1) US7411858B2 (zh)
KR (1) KR100685638B1 (zh)
CN (1) CN101047032B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102682848A (zh) * 2011-03-16 2012-09-19 三星电子株式会社 存储器装置、存储器卡、固态驱动器、系统及其操作方法
CN106205690A (zh) * 2014-10-13 2016-12-07 华邦电子股份有限公司 与非门快闪存储器和其操作方法
CN107025934A (zh) * 2015-11-12 2017-08-08 三星电子株式会社 包括多平面结构的非易失性存储装置
CN107845396A (zh) * 2016-09-20 2018-03-27 爱思开海力士有限公司 半导体存储装置
CN110460323A (zh) * 2019-08-27 2019-11-15 深圳市迈铭科技有限公司 一种矩阵开关控制方法及其控制系统

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714873B1 (ko) * 2005-09-06 2007-05-07 삼성전자주식회사 비휘발성 메모리에서 데이터 갱신 방법 및 이를 위한 장치
US8120990B2 (en) 2008-02-04 2012-02-21 Mosaid Technologies Incorporated Flexible memory operations in NAND flash devices
US8068365B2 (en) 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
TWI381384B (zh) * 2008-03-11 2013-01-01 Netac Technology Co Ltd 提高快閃記憶體資料存取速度的方法
US8154918B2 (en) * 2008-06-30 2012-04-10 Sandisk Il Ltd. Method for page- and block based scrambling in non-volatile memory
US8134852B2 (en) 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8549209B2 (en) * 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US20100115172A1 (en) * 2008-11-04 2010-05-06 Mosaid Technologies Incorporated Bridge device having a virtual page buffer
KR101060899B1 (ko) * 2009-12-23 2011-08-30 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8406051B2 (en) 2010-05-17 2013-03-26 Seagate Technology Llc Iterative demodulation and decoding for multi-page memory architecture
US8254167B2 (en) 2010-05-17 2012-08-28 Seagate Technologies Llc Joint encoding of logical pages in multi-page memory architecture
KR20120068192A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 플래시 메모리 장치 및 그 동작 방법
KR101942272B1 (ko) 2011-12-27 2019-01-28 삼성전자주식회사 비휘발성 메모리의 제어방법, 이를 구현한 비휘발성 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR102424371B1 (ko) * 2016-01-19 2022-07-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10679722B2 (en) 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227698B2 (ja) * 1998-03-16 2001-11-12 日本電気株式会社 不揮発性半導体記憶装置
JP4413306B2 (ja) * 1999-03-23 2010-02-10 株式会社東芝 半導体記憶装置
JP2003109380A (ja) 2001-09-28 2003-04-11 Sony Corp 記憶装置、記憶方法、および記憶装置のアクセス方法
KR100769800B1 (ko) * 2001-12-26 2007-10-23 주식회사 하이닉스반도체 멀티 플레인 블럭 어드레스 레지스터
KR100463199B1 (ko) * 2002-03-04 2004-12-23 삼성전자주식회사 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
US6940759B2 (en) 2003-10-14 2005-09-06 Atmel Corporation Group erasing system for flash array with multiple sectors
US7099226B2 (en) 2003-10-14 2006-08-29 Atmel Corporation Functional register decoding system for multiple plane operation
KR100610006B1 (ko) * 2004-05-04 2006-08-08 삼성전자주식회사 호스트 시스템의 다중동작 지원에 적합한 메모리 구조를갖는 반도체 메모리 장치
US7259989B2 (en) * 2004-09-03 2007-08-21 Matsushita Electric Industrial Co., Ltd. Non-volatile memory device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102682848A (zh) * 2011-03-16 2012-09-19 三星电子株式会社 存储器装置、存储器卡、固态驱动器、系统及其操作方法
CN106205690A (zh) * 2014-10-13 2016-12-07 华邦电子股份有限公司 与非门快闪存储器和其操作方法
CN106205690B (zh) * 2014-10-13 2018-03-30 华邦电子股份有限公司 与非门快闪存储器和其操作方法
CN107025934A (zh) * 2015-11-12 2017-08-08 三星电子株式会社 包括多平面结构的非易失性存储装置
CN107025934B (zh) * 2015-11-12 2021-09-14 三星电子株式会社 包括多平面结构的非易失性存储装置
CN107845396A (zh) * 2016-09-20 2018-03-27 爱思开海力士有限公司 半导体存储装置
CN107845396B (zh) * 2016-09-20 2021-03-05 爱思开海力士有限公司 半导体存储装置
CN110460323A (zh) * 2019-08-27 2019-11-15 深圳市迈铭科技有限公司 一种矩阵开关控制方法及其控制系统

Also Published As

Publication number Publication date
US20070242552A1 (en) 2007-10-18
US7411858B2 (en) 2008-08-12
CN101047032B (zh) 2010-08-11
KR100685638B1 (ko) 2007-02-22

Similar Documents

Publication Publication Date Title
CN101047032A (zh) 具有随机编程功能的双平面型闪存器件及其编程操作方法
JP5259481B2 (ja) 不揮発性半導体記憶装置
US7694066B2 (en) Nonvolatile memory with active and passive wear leveling
JP4892307B2 (ja) 不揮発性半導体格納装置
US7952958B2 (en) Non-volatile semiconductor storage system
CN1694184A (zh) 非易失性半导体存储器件及其多块擦除方法
US20090089491A1 (en) Semiconductor memory device and data management method using semiconductor memory device
US9361167B2 (en) Bit error rate estimation for wear leveling and for block selection based on data type
US6967896B2 (en) Address scramble
US9070427B2 (en) Data coding using divisions of memory cell states
WO2006093886A1 (en) Multiple level programming in a non-volatile memory device
KR100672105B1 (ko) 플래시 메모리 칩들을 동작시키는 방법
EP2404299A1 (en) Nand flash architecture with multi-level row decoding
US20190354311A1 (en) Memory controller and operating method thereof
US8279670B2 (en) Non-volatile semiconductor storage device
US10366759B2 (en) Memory devices having selectively electrically connected data lines
CN111951871A (zh) 存储器装置、包括存储器装置的存储器系统及其操作方法
US11139029B2 (en) Memory device and programming method thereof
US20110029751A1 (en) Enhanced block copy
US9159430B2 (en) Method for block-erasing a page-erasable EEPROM-type memory
US11615849B2 (en) Memory device and programming method thereof
CN116343877A (zh) 存储装置
JP5410737B2 (ja) 不揮発性半導体記憶装置
JPH1186578A (ja) エラープログラミングされたメモリセルの識別方法
CN111755055A (zh) 控制器、包括控制器的存储器系统及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant