JPH1186578A - エラープログラミングされたメモリセルの識別方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリにおいてエラープログラミングされた
メモリセルを、簡単かつ確実に識別する方法を提供す
る。 【解決手段】 ブロック２０ｂにおける第１のエラープ
ログラミングサブグループＰ１１−Ｐｎ１を定め、定め
られた第１のエラープログラミングサブグループＰ１１
−Ｐｎ１内で基準サブブロックＰｎ１と１つまたは複数
の有効サブブロックＰ１１−Ｐ（ｎ−１）１とを定め
る。基準サブブロックＰｎ１のメモリセルをまえもって
プログラミングする。さらに第１の有効サブブロックＰ
１１のメモリセルをプログラミングする。次に、基準サ
ブブロックＰｎ１のまえもってプログラミングされたメ
モリセルを読み出し、読み出し結果に基づき、第１の有
効サブブロックＰ１１におけるプログラミングされたメ
モリセルが、１つまたは複数のエラープログラミングさ
れたメモリセルを有するか否かを判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリにおけるエ
ラープログラミングされたメモリセルの識別方法たとえ
ば半導体フラッシュメモリにおいてオーバープログラミ
ングされたメモリセルの識別方法に関する。この場合、
前記メモリは多数のメモリセルを有しており、該メモリ
セルは、１単位として消去可能な複数のブロックに分割
されており、該複数のブロックはさらに、１単位として
プログラミング可能なサブブロックのグループに分割さ
れており、１つのサブブロックにおけるメモリセルのエ
ラープログラミングにより、前記グループのうちエラー
プログラミングサブグループとして表される複数のサブ
ブロックにおける各サブブロックが、エラープログラミ
ングされた相応のメモリセルを有する。

【０００２】

【従来の技術】本発明ならびに本発明の基礎とする問題
点は基本的に、任意のメモリにおいて集合的に蔓延する
エラープログラミングに適用できるが、ここでは半導体
フラッシュメモリにおいてオーバープログラミングない
し過剰プログラミングされた（ueberprogrammiert）メ
モリセルを引き合いに出して説明する。

【０００３】したがってこの場合、「エラープログラミ
ングされた」という概念は一般的な意味で解釈すべきで
あり、つまり、サブブロックにおけるメモリセルのエラ
ープログラミングという意味であって、これによりサブ
ブロックのサブグループにおける相応のメモリセルのエ
ラープログラミングが引き起こされる。

【０００４】半導体メモリは一般に、テーブルメモリと
ファンクションメモリに区分することができる。本発明
は殊にテーブルメモリに係わるものであって、このテー
ブルメモリは多数のメモリセルを有しており、それらの
メモリセルにはそれぞれ１つの特定のアドレスが割り当
てられている。さらにテーブルメモリにおいて、書き込
み／読み出しメモリ（ＲＡＭ）と固定値メモリ（ＲＯ
Ｍ）とに類別される。

【０００５】ＥＰＲＯＭとＥＥＰＲＯＭは特別な固定値
メモリであって、それらはユーザによってプログラミン
グできるだけでなく、再び消去することも可能であり、
この場合、ＥＰＲＯＭはメモリセルのブロックを紫外線
光を用いて消去できるし、ＥＥＰＲＯＭは（たとえばバ
イトごとに）電圧パルスを用いて消去できる。

【０００６】フラッシュメモリ（フラッシュＥＥＰＲＯ
ＭまたはフラッシュＲＡＭとも称する）は、ＥＰＲＯＭ
とＥＥＰＲＯＭとの中間物を成すものである。これはた
しかに電気的に消去可能であるが、ＥＥＰＲＯＭのよう
にバイトごとにではなく、ＥＰＲＯＭのようにブロック
ごとに消去される。しかし最近の開発によれば、フラッ
シュメモリにおけるこのような消去可能なブロックは絶
えず小さくなり続けている。

【０００７】フラッシュメモリはＥＥＰＲＯＭよりも安
価に製造することができるし、いっそう高いデータ密度
を有している。したがって、利用できるスペースが僅か
な場所での適用において、たとえばラップトップコンピ
ュータ、ノートブックコンピュータまたは高性能マイク
ロコントローラチップなどにおける適用において、とり
わけ需要が多い。

【０００８】この場合、フラッシュメモリアレイはチッ
プ平面をいっそう良好に利用し尽くせるよう、一般にブ
ロックやブロックのサブグループいわゆるページに分割
されている。

【０００９】本発明が基礎としている問題点は、フラッ
シュメモリの一部分を消去したりプログラミングしたり
する際にエラーの生じるおそれがあり、そのようなエラ
ーによってデータの損失あるいはフラッシュメモリの他
の部分においてエラープログラミング（集合的ないし集
団的なエラーの蔓延）が引き起こされる可能性がある、
ということである。その際、たとえばオーバープログラ
ミング（overprogramming）などある種のエラーにおい
ては、エラーを見分けることもコストをかけてそれを排
除することも困難である。

【００１０】次に、オーバープログラミングについてマ
イクロコントローラの具体的な実例に基づき詳細に説明
する。

【００１１】このマイクロコントローラの場合、不揮発
性メモリチップがフラッシュメモリアレイとして実装さ
れている。このフラッシュメモリアレイは３２ｋＢの大
きさの消去可能な複数のブロックに分割されており、各
ブロックはさらにそれぞれ８ワード（１ワード＝３２ビ
ット）の大きさのページに分割されている。

【００１２】したがって、記憶されているデータの消去
は３２ｋＢの大きさのブロックごとにしか行えないのに
対し、データのプログラミングは８ワードの大きさのペ
ージごとに可能である。

【００１３】１つのページのメモリセル（１ビット）が
プログラミングされていない（消去された）状態からプ
ログラミングされた状態へ移行するとき、メモリセルの
特性により、あるいはもっと正確にいえば対応する電界
効果トランジスタの特性により、そのセルがオーバープ
ログラミングされたものとみなされる状態になることが
起こり得る。オーバープログラミングされたこの状態が
特別な点は、セルが格納している情報を絶えず外部へ漏
らすことであり、しかもこのことは、該当ページの読み
出しにあたりメモリセルを付加的に活性化することなく
行われる。

【００１４】フラッシュメモリアレイの特別な構造ゆえ
に、オーバープログラミングされたメモリセルによって
他のページにおける読み出し過程も障害を受ける。この
ことにより、他のページ中に存在するデータに対し障害
が及ぼされ、それゆえ場合によっては誤って外部へ与え
られてしまう。

【００１５】このようなフラッシュメモリアレイの場
合、オーバープログラミングされたメモリセルは、その
メモリセルが存在する３２ｋＢブロック全体を消去する
ことで、消去状態へ再び移すことができる。

【００１６】オーバープログラミングされたメモリセル
によりどのページが障害を受けるかは、メモリアレイの
構造に依存する。残りのページすべてが障害を受けるの
ではなく、メモリアレイにおける１つの共通の列に存在
するページのメモリセルだけが障害を受けることも多
い。この場合、フラッシュメモリアレイにおいてオーバ
ープログラミングされたセルを有するページの周期的な
間隔でエラーが発生する。

【００１７】フラッシュメモリアレイの履歴を知らない
と、このようなオーバープログラミングされたセルの識
別は不可能である。

【００１８】

【発明が解決しようとする課題】したがって本発明の課
題は、メモリにおいてエラープログラミングされたメモ
リセルたとえば半導体フラッシュメモリにおいてオーバ
ープログラミングされたメモリセルを、簡単かつ確実に
識別する方法を提供することにある。

【００１９】

【課題を解決するための手段】本発明によればこの課題
は、ａ）１つのブロックにおける第１のエラープログラ
ミングサブグループを定めるステップと、ｂ）定められ
た第１のエラープログラミングサブグループ内で基準サ
ブブロックと１つまたは複数の有効サブブロックとを定
めるステップと、ｃ）基準サブブロックのメモリセルを
まえもってプログラミングするステップと、ｄ）第１の
有効サブブロックのメモリセルをプログラミングするス
テップと、ｅ）基準サブブロックのまえもってプログラ
ミングされたメモリセルを読み出すステップと、ｆ）読
み出し結果に基づき、第１の有効サブブロック（Ｐ１
１）におけるプログラミングされたメモリセルが、１つ
または複数のエラープログラミングされたメモリセルを
有するか否かを判定するステップとが設けられているこ
とを特徴とする、エラープログラミングされたメモリセ
ルの識別方法により解決される。

【００２０】

【発明の実施の形態】半導体メモリにおいてエラープロ
グラミングされたメモリセルを識別するための本発明に
よる方法の有する格別な利点とは、エラープログラミン
グされたセルのための簡単かつ確実な識別を行えること
であり、これはシステマティックなエラーの蔓延に役立
つものである。しかも本発明による方法によれば、有効
サブブロックまたはプログラミングされた基準サブブロ
ックのプログラミングされたメモリセルが少なくとも１
つのエラープログラミングされたメモリセルを有してい
ると判定された場合、早い時点での修復が可能になる。
つまりこの場合、はじめに別のサブブロックまたはペー
ジを不必要にプログラミングすることなく、ただちに消
去過程を行える。

【００２１】本発明による方法の基礎とする着想は、そ
のつど検出される最初のエラープログラミングサブグル
ープ内における１つまたは複数の有効サブグループまた
は有効ページのために、基準サブブロックまたは基準ペ
ージが規定される点にある。個々の有効サブブロックに
おけるメモリセルのプログラミングの前に基準サブブロ
ックのメモリセルをあらかじめプログラミングし、プロ
グラミングの後にまえもってプログラミングされた基準
サブブロックのメモリセルを読み出すことにより、個々
の有効サブブロックにおけるプログラミングされたメモ
リセルが１つまたは複数のエラープログラミングされた
メモリセルを有するか否かを判定できる。換言すれば、
有効サブブロックにおけるメモリセルと同時に、基準サ
ブブロックにおける対応するメモリセルも消去状態（た
とえば論理値”０”）からプログラミングされた状態
（たとえば論理値”１”）に変化した場合、エラープロ
グラミングが発生しているのである。

【００２２】従属請求項には請求項１記載の方法の有利
な実施形態が示されている。

【００２３】１つの有利な実施形態によれば、第１の有
効サブブロックのメモリセルをプログラミングするステ
ップと、まえもってプログラミングされた基準サブブロ
ックのメモリセルを読み出すステップと、読み出し結果
に基づき、第１の有効サブブロックのプログラミングさ
れたメモリセルが１つまたは複数のエラープログラミン
グされたメモリセルを有するか否かを判定するステップ
を、検出された第１のエラープログラミングサブグルー
プにおける他のすべてのサブブロックについて繰り返
す。

【００２４】別の有利な実施形態によれば、いずれかの
有効サブブロックのプログラミングされたメモリセルが
少なくとも１つのエラープログラミングされたメモリセ
ルを有すると判定されたとき、ブロックを消去し、新た
にプログラミングしなおす。

【００２５】別の有利な実施形態によれば、プログラミ
ングされた有効サブブロック内に、基準サブブロックの
個々のメモリセルに対応してプログラミングされていな
いメモリセルが存在しているか否かを判定し、存在して
いるのであれば、基準サブブロックの各々該当するメモ
リセルに対しプログラミングされていないメモリセルを
定める。このことにより有利には、有効データにより基
準ページを連続的にプログラミングすることができる。

【００２６】別の有利な実施形態によれば、基準サブブ
ロックのメモリセルをプログラミングし、定められたプ
ログラミングされていないメモリセルを読み出し、読み
出し結果に基づき、基準サブブロックのプログラミング
されたメモリセルが１つまたは複数のエラープログラミ
ングされたメモリセルを有しているか否かを判定する。

【００２７】さらに別の有利な実施形態によれば、基準
サブブロックのプログラミングされたメモリセルが少な
くとも１つのエラープログラミングされたメモリセルを
有すると判定された場合、ブロックを消去し、新たにプ
ログラミングしなおす。

【００２８】１つの別の有利な実施形態によれば、ブロ
ックにおける他のすべてのエラープログラミングサブグ
ループおよび対応する基準サブブロックおよび有効サブ
ブロックを、少なくともエラープログラミングサブグル
ープの各サブブロックが捕捉されるまで検出し、別のエ
ラープログラミングサブグループにおけるサブブロック
を相応にプログラミングする。これによれば、メモリ構
造に関する知識に基づきエラープログラミングされたメ
モリセルを、いかなる場合でも確実に識別できるように
なる。

【００２９】別の有利な実施形態によれば、グループに
１つのマトリックスを割り当て、このマトリックスの行
と列を、個々のサブブロックに属するサブグループがマ
トリックスの列となるよう割り当てる。このことによ
り、エラープログラミング検出時のデータ処理が軽減さ
れる。

【００３０】別の有利な実施形態によれば、マトリック
スにおける最終行に、そのマトリックスに必要なすべて
の基準サブブロックを定める。

【００３１】さらに別の有利な実施形態によれば、有効
サブブロックの目下の内容をそのプログラミング前に補
助メモリ内で、あるいは同じブロックまたは別のブロッ
クにおける他の未使用のサブブロック内で保護してお
く。このことにより、ページの段階的なプログラミング
が可能となる。

【００３２】別の有利な実施形態によれば、有効サブブ
ロックまたはプログラミングされた基準サブブロックに
おけるプログラミングされたメモリセルが、少なくとも
１つのエラープログラミングされたメモリセルを有する
と判定されたとき、少なくとも１つのプログラミングパ
ラメータたとえばプログラミングパルス数またはプログ
ラミングパルスレベルを変更する。このことにより、プ
ログラミングパラメータの最適化が可能となる。

【００３３】さらに別の有利な実施形態によれば、個々
の基準サブブロックにおけるメモリセルをすべて、その
消去状態になるようまえもってプログラミングする。

【００３４】次に、図面を参照しながら本発明の実施例
について詳細に説明する。

【００３５】

【実施例】図１には、全体的に参照符号１０としてフラ
ッシュメモリが示されており、さらに参照符号２０ａ〜
２０ｄとして第１のブロック〜第４のブロックが、さら
に参照符号Ｐ１１〜Ｐｎｋとして第１のページ〜第ｎ×
ｋ番目のページ（サブブロック）が示されている。ここ
でｎとｋは自然数であり、たとえばｎは１〜１２８まで
続き、ｋは１〜８まで続く。個々のページＰ１１〜Ｐｎ
ｋにはそれぞれ４バイトである８個のワードが含まれて
おり、つまり３２バイトあるいは２５６ビットが含まれ
ている。換言すれば、ページＰ１１〜Ｐｎｋによって１
２８行８列のマトリックスが形成され、したがってフラ
ッシュメモリの各ブロック２０ａ〜２０ｄには全体で１
０２４個のページが含まれている。

【００３６】ブロック２０ａ〜２０ｄはそれぞれフラッ
シュメモリ１０における消去可能な最小単位を成してお
り、ページＰ１１〜Ｐｎｋはそれぞれプログラミング可
能な最小単位を成している。

【００３７】フラッシュメモリ１０のこの実施例の場
合、ページＰ１１におけるオーバープログラミングされ
たメモリセルによって、各ページＰ１１，Ｐ２１，Ｐ３
１，Ｐ４１，．．．，Ｐ（ｎ−３）１，Ｐ（ｎ−２）
１，Ｐ（ｎ−１）１，Ｐｎ１がオーバープログラミング
された相応のメモリセルを有することになったものとす
る。つまりこれらすべてのページＰ１１〜Ｐｎ１におい
て、すなわちマトリックスの第１列において、実際には
ページＰ１１だけしかプログラミングされなかったのに
もかかわらず、該当するビットがプログラミングされた
ものとして現れる。このようなエラーは、ブロック２０
ｂ全体を消去することによってしか取り消すことができ
ない。

【００３８】そこでまずはじめに本発明による方法を適
用する必要がある。本発明による方法によれば、このよ
うなエラーの発生を迅速かつ確実に識別することができ
る。この方法によれば、オーバープログラミングされた
セルを複数のページから成るエラープログラミングサブ
グループによって表すことができ、つまりマトリックス
の個々の列または列ベクトルによって表すことができ、
その際、これらは事前にフラッシュメモリ１０の特別な
構造によってあらかじめ与えられているものである。

【００３９】この方法を実施するため、各列に対しつま
りマトリックスのエラープログラミングサブグループに
対し１つの基準ページが定められ、この実施例ではそれ
ぞれ最終ページＰｎ１，Ｐｎ２，Ｐｎ３，Ｐｎ
４，．．．，Ｐｎ（ｋ−２），Ｐｎ（ｋ−１），Ｐｎｋ
が定められる。マトリックスの各列におけるその他のペ
ージは有効ページであり、つまりそれらのページは本来
のデータ記憶のために用いられる。

【００４０】この場合、基準ページＰｎ１，Ｐｎ２，Ｐ
ｎ３，Ｐｎ４，．．．，Ｐｎ（ｋ−２），Ｐｎ（ｋ−
１），Ｐｎｋおよび有効ページはすべて、ブロック２０
ｂのためのブロック消去オペレーションによって消去さ
れる。

【００４１】まず最初に、第１の有効ページつまりたと
えばページＰ１１におけるメモリセルのプログラミング
が行われる。次に、第１列の基準ページつまりページＰ
ｎ１におけるまえもってプログラミングされた（すなわ
ち消去された）メモリセルが読み出される。

【００４２】そして読み出し結果に基づき、第１の有効
ページＰ１１のプログラミングされたメモリセルが、１
つまたは複数のオーバープログラミングされたメモリセ
ルを有しているかが判定される。つまりこのことは、基
準ページＰｎ１における１つまたは複数のメモリセルが
消去（論理値”０”）されているのではなく、プログラ
ミングされている（論理値”１”）ときに該当する。そ
のような場合、ブロック２０ｂ全体がただちに消去さ
れ、新たにプログラミングしなおされる。

【００４３】次に、他のすべての有効ページすなわちＰ
１１〜Ｐ１ｋ，Ｐ２１〜Ｐ２ｋ，．．．およびＰ（ｎ−
１）１〜Ｐ（ｎ−１）ｋに対し、上述のステップが実行
される。この実施例によれば基準ページは予約されたま
ま残されており、すなわち本来のデータ記憶のためには
使用されない。

【００４４】本発明による方法の別の実施例によれば、
これらの基準ページは本来のデータ記憶のために使用さ
れるが、このためには付加的な措置が必要である。

【００４５】この場合、すべてのページＰ１１〜Ｐ１
ｋ，Ｐ２１〜Ｐ２ｋ，．．．およびＰ（ｎ−１）１〜Ｐ
（ｎ−１）ｋが規則どおりにプログラミングされている
ことを前提とする。

【００４６】第１の基準ページＰｎ１のプログラミング
前、プログラミングされた有効ページＰ１１〜Ｐ（ｎ−
１）１においてプログラミングされていないメモリセル
が、第１の基準ページＰｎ１の個々のメモリセルに対応
して存在しているか否かが判定される。

【００４７】存在しているならば、そのようなプログラ
ミングされていないメモリセルが、第１の基準ページＰ
ｎ１の各々該当するメモリセルに対してそれぞれ定めら
れる。

【００４８】プログラミングすべき第１の基準ページＰ
ｎ１におけるいずれかのメモリセルについて、プログラ
ミングされたページＰ１１〜Ｐ（ｎ−１）１のうちの１
つにおいて、プログラミングされていないメモリセルを
見つけ出すことができない場合、それによっても障害が
及ぼされない。それというのも、この場合はオーバープ
ログラミングであっても、エラーやデータ損失を引き起
こすことにはならないからである。

【００４９】次に、第１の基準ページＰｎ１におけるメ
モリセルのプログラミングが行われ、これに続いて、プ
ログラミングされた有効ページＰ１１〜Ｐ（ｎ−１）１
において検出されたプログラミングされていないメモリ
セルの読み出しが行われる。

【００５０】基準ページにおけるプログラミングされた
メモリセルがエラープログラミングされた１つまたは複
数のメモリセルを有しているか否かの判定は、有効ペー
ジのプログラミングの場合と同じようにして行われる。

【００５１】さらにこの第２の実施形態の場合も、第１
の基準ページＰｎ１におけるプログラミングされたメモ
リセルが少なくとも１つのエラープログラミングされた
メモリセルを有していると判定された場合、ブロック２
０ｂの消去および新たなプログラミングが行われる。

【００５２】また、その他の基準ページＰｎ２〜Ｐｎｋ
のプログラミングも同じようにして行われる。

【００５３】第１の実施形態と第２の実施形態の上述の
説明において前提としたことは、プログラミングすべき
ブロック２０ｂのためのデータはページごとのプログラ
ミング中、完全に利用できる、ということである。そう
でない場合には、有効ページにおける目下の内容をプロ
グラミング前に補助メモリたとえばＲＡＭ内で保護して
おく必要があり、あるいは同じブロック２０ｂにおける
未使用の別のサブブロックまたは他のブロック２０ａ，
２０ｃないしは２０ｄ内で保護しておく必要がある。

【００５４】オーバープログラミングされたメモリセル
の原因は、プログラミングにあたり過度に多くのプログ
ラミングパルスあるいは過度に大きいプログラミングパ
ルスが供給されることにある。したがって本発明による
別の実施形態によれば、有効ページまたはプログラミン
グされた基準ページにおけるプログラミングされたメモ
リセルが少なくとも１つのオーバープログラミングされ
たメモリセルを有すると判定された場合には、少なくと
も１つのこのようなプログラミングパラメータ殊に上述
のプログラミングパルス数またはプログラミングパルス
の大きさが変えられるように構成されている。

【００５５】これまで有利な実施形態に基づき本発明に
ついて説明してきたが、本発明はこれらの実施形態に限
定されるものではなく、多種多様に変形可能である。

【００５６】たとえば、サブブロックおよびエラープロ
グラミングサブグループをマトリックスやベクトル形式
にしなくてもよく、たとえばテンソル的や解析的な表現
など他の表現も同様に可能である。

【００５７】また、第１の実施形態の場合も第２の実施
形態の場合もマトリックスの最終行に、それらのために
必要とされる基準ページが定められていたが、必ずしも
そのようにしなくてもよく、そのために任意のページを
定めることができ、その際、一般的な事例では、各有効
セルのために少なくとも１つの基準セルが設けられてい
るようにしておく必要はある。

【００５８】最後に、本発明は何らかのメモリタイプや
プログラミングエラータイプに限定されるものではな
く、任意のメモリにおいて集合的に蔓延する任意のプロ
グラミングエラーに対して適用できる。

【図面の簡単な説明】

【図１】４つのブロックとｎ×ｋ個のページを備えたフ
ラッシュメモリを示す図であり、ここでｎとｋは自然数
である。

【符号の説明】 １０ フラッシュメモリ ２０ａ〜２０ｄ ブロック Ｐ１１〜Ｐｎｋ ページ ｎ，ｋ 自然数

Claims (12)

【特許請求の範囲】
1. 【請求項１】 メモリ（１０）におけるエラープログラ
   ミングされたメモリセルの識別方法であって、前記メモ
   リ（１０）は多数のメモリセルを有しており、該メモリ
   セルは、１単位として消去可能な複数のブロック（２０
   ａ〜２０ｄ）に分割されており、 該複数のブロックはさらに、１単位としてプログラミン
   グ可能なサブブロック（Ｐ１１−Ｐｎｋ）のグループに
   分割されており、 １つのサブブロックにおけるメモリセルのエラープログ
   ラミングにより、前記グループのうちエラープログラミ
   ングサブグループとして表される複数のサブブロックに
   おける各サブブロックが、エラープログラミングされた
   相応のメモリセルを有する形式の、 エラープログラミングされたメモリセルの識別方法にお
   いて、 ａ）１つのブロック（２０ｂ）における第１のエラープ
   ログラミングサブグループ（Ｐ１１−Ｐｎ１）を定める
   ステップと、 ｂ）定められた第１のエラープログラミングサブグルー
   プ（Ｐ１１−Ｐｎ１）内で基準サブブロック（Ｐｎ１）
   と１つまたは複数の有効サブブロック（Ｐ１１−Ｐ（ｎ
   −１）１）とを定めるステップと、 ｃ）基準サブブロック（Ｐｎ１）のメモリセルをまえも
   ってプログラミングするステップと、 ｄ）第１の有効サブブロック（Ｐ１１）のメモリセルを
   プログラミングするステップと、 ｅ）基準サブブロック（Ｐｎ１）のまえもってプログラ
   ミングされたメモリセルを読み出すステップと、 ｆ）読み出し結果に基づき、第１の有効サブブロック
   （Ｐ１１）におけるプログラミングされたメモリセル
   が、１つまたは複数のエラープログラミングされたメモ
   リセルを有するか否かを判定するステップとが設けられ
   ていることを特徴とする、 エラープログラミングされたメモリセルの識別方法。
2. 【請求項２】 前記のステップｄ），ｅ）およびｆ）
   を、定められた前記の第１のエラープログラミングサブ
   グループ（Ｐ１１−Ｐｎ１）における他のすべての有効
   サブブロック（Ｐ２１−Ｐ（ｎ−１）１）について繰り
   返す、請求項１記載の方法。
3. 【請求項３】 なんらかの有効サブブロックにおけるプ
   ログラミングされたメモリセルが、少なくとも１つのエ
   ラープログラミングされたメモリセルを有していると判
   定された場合には、ブロック（２０ｂ）を消去し新たに
   プログラミングしなおすステップを有する、請求項１ま
   たは２記載の方法。
4. 【請求項４】 プログラミングされた有効サブブロック
   （Ｐ１１−Ｐ（ｎ−１）１）内に、基準サブブロック
   （Ｐｎ１）の個々のメモリセルに応じてプログラミング
   されていないメモリセルが存在しているか否かを判定
   し、存在していれば、基準サブブロック（Ｐｎ１）にお
   ける該当する各メモリセルに対しそれぞれプログラミン
   グされていないメモリセルを定めるステップを有する、
   請求項３記載の方法。
5. 【請求項５】 基準サブブロック（Ｐｎ１）のメモリセ
   ルをプログラミングするステップと、 検出されたプログラミングされていないメモリセルを読
   み出すステップと、 読み出し結果に基づき、基準サブブロック（Ｐｎ１）の
   プログラミングされたメモリセルが１つまたは複数のエ
   ラープログラミングされたメモリセルを有するか否かを
   判定するステップを有する、請求項４記載の方法。
6. 【請求項６】 基準サブブロック（Ｐｎ１）におけるプ
   ログラミングされたメモリセルが少なくとも１つのエラ
   ープログラミングされたメモリセルを有していると判定
   された場合、ブロック（２０ｂ）を消去し新たにプログ
   ラミングしなおすステップを有する、請求項５記載の方
   法。
7. 【請求項７】 少なくともエラープログラミングサブグ
   ループの各サブブロックが捕捉されるまで、ブロック
   （２０ｂ）における他のすべてのエラープログラミング
   サブグループ（Ｐ１２−Ｐ（ｎ−１）２，．．．，Ｐ１
   ｋ−Ｐ（ｎ−１）ｋ）および対応する基準サブブロック
   （Ｐｎ２，．．．，Ｐｎｋ）ならびに有効サブブロック
   を定めるステップと、 他のエラープログラミングサブグループ（Ｐ１２−Ｐｎ
   ２，．．．，Ｐ１ｋ−Ｐｎｋ）におけるサブブロックを
   相応にプログラミングするステップを有する、請求項１
   〜６のいずれか１項記載の方法。
8. 【請求項８】 グループに１つのマトリックス（Ｐ１１
   −Ｐｎｋ）を割り当て、該マトリックス（Ｐ１１−Ｐｎ
   ｋ）の行と列を、個々のサブブロックに属するサブグル
   ープが該マトリックス（Ｐ１１−Ｐｎｋ）の１つの列と
   なるよう割り当てる、請求項１〜７のいずれか１項記載
   の方法。
9. 【請求項９】 前記マトリックス（Ｐ１１−Ｐｎｋ）の
   最終行に、該マトリックスに必要とされるすべての基準
   サブブロック（Ｐｎ１−Ｐｎｋ）を定める、請求項８記
   載の方法。
10. 【請求項１０】 有効サブブロックの目下の内容をその
    プログラミング前に補助メモリ内で、あるいは同じブロ
    ックまたは別のブロックにおける未使用の他のサブブロ
    ック内で保護しておく、請求項１〜９のいずれか１項記
    載の方法。
11. 【請求項１１】 有効サブブロックまたはプログラミン
    グされた基準サブブロックにおけるプログラミングされ
    たメモリセルが少なくとも１つのエラープログラミング
    されたメモリセルを有するとき、少なくとも１つのプロ
    グラミングパラメータたとえばプログラミングパルス数
    またはプログラミングパルスレベルを変更するステップ
    を有する、請求項１〜１０のいずれか１項記載の方法。
12. 【請求項１２】 個々の基準サブブロックのメモリセル
    をすべてその消去状態になるようまえもってプログラミ
    ングする、請求項１〜１１のいずれか１項記載の方法。