CN101044686B - 平均输入电流得到减小的对模拟信号进行采样的系统和方法 - Google Patents

平均输入电流得到减小的对模拟信号进行采样的系统和方法 Download PDF

Info

Publication number
CN101044686B
CN101044686B CN2005800355845A CN200580035584A CN101044686B CN 101044686 B CN101044686 B CN 101044686B CN 2005800355845 A CN2005800355845 A CN 2005800355845A CN 200580035584 A CN200580035584 A CN 200580035584A CN 101044686 B CN101044686 B CN 101044686B
Authority
CN
China
Prior art keywords
signal
sampling
analog
reference signal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800355845A
Other languages
English (en)
Other versions
CN101044686A (zh
Inventor
弗罗林·A·奥普雷斯库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Linear Technology LLC
Original Assignee
Linear Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Technology LLC filed Critical Linear Technology LLC
Publication of CN101044686A publication Critical patent/CN101044686A/zh
Application granted granted Critical
Publication of CN101044686B publication Critical patent/CN101044686B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明所提出的新颖的采样系统具有响应提供相应电荷的模拟输入信号和基准信号的采样装置。配置了一个开关电路向采样装置提供输入信号和基准信号。开关电路被控制成以使得向采样装置提供输入信号和基准信号，采样装置从输入信号源提取基本上为零的总电荷。上述采样装置的一个应用是用于模数变换。

Description

平均输入电流得到减小的对模拟信号进行采样的系统和方法
本申请要求享受2004年10月18日递交的美国临时申请No.60/619,007“平均输入电流得到减小的采样配置(SAMPLINGCONFIGURATION WITH REDUCED AVERAGE INPUTCURRENT)”的优先权，该申请在这里列作参考予以引用。 
相关申请的交互参考
2005年10月17日递交的美国专利申请No.12/253,082“平均输入电流得到减小的对模拟信号采样的系统和方法(ANALOG SIGNALSAMPLING SYSTEM AND METHOD HAVING REDUCEDAVERAGE INPUT CURRENT)”，现在是美国专利No.7,091,896，该申请在这里列作参考予以引用。 
2005年10月17日递交的美国专利申请No.12/252.388“平均输入电流和平均基准电流得到减小的模数变换器(ANALOG-TO-DIGITAL CONVERTER WITH REDUCED INPUTAVERAGE CURRENT AND REDUCED AVERAGE REFERENCECURRENT)”，现在的美国专利No.7,164,378，该申请在这里列作参考予以引用。 
技术领域
本发明涉及对模拟输入信号进行采样的电路和方法，用以减少从输入信号源提取的平均电荷，本发明的一个应用是用于模数(A/D)变换器。 
背景技术
在这里所给出的方法的典型但非限制性的应用是用于A/D变换的信号采样。典型的模数变换器是对模拟输入信号进行采样，以将它变换成相应的数字信号。在这过程期间，变换器装入输入信号，取决于信号源的阻抗使输入信号有所改变。这样的改变直接影响到变换过程和最终结果的精度。对于较低速度和较低分辨率的变换器来说，由于输入信号的改变所引起的误差不明显，可以安全地略去不计。 
另一方面，传感器技术的最近进展已在变换器分辨率和变换器速度上有了很大提高，使得误差的二次项因子成为变换精度进一步提高的障碍。此外，减小功耗的趋势和便携式应用的普及业已普遍使用源阻抗比较高的各种传感器。这样的传感器的例子有用于监测重量和压力的高电阻电桥。 
同时，超采样(over-sampling)变换器技术的开发已将模数变换的分辨率提高到24比特甚至更高的水平。典型的超采样变换器使用开关电容器前端电路，这种前端电路包括一个或多个在每个变换周期内多次对模拟输入信号进行采样的采样电容器。在每个采样过程期间，一定量的电荷在信号源与变换器前端电容器之间转移，导致等效的输入电流流动。由于这个输入电流流过信号源阻抗，引起电压的改变，从而改变了原来的输入值，产生采样误差。 
输入电流的值与采样电容器的大小和采样率成正比。由于热噪声的限制，增大变换分辨率需要采样电容器成平方地增大，导致输入电流相应成平方地增大。同时，总变换速度的任何增大使得输入信号采样率成比例增大，从而导致输入电流的增大。 
通常用两个不同的策略来处理这个问题。第一个途径是保证包括输入信号源阻抗的前端采样电路的完全稳定(在变换器的精度范围之内)。这是个很难达到的目标，而且它随着所需的变换精度和速度的提高迅速成为不切实际的。传感器的源阻抗对变换速度和分辨率的可达到的范围施加了理论极限。实际配置中所涉及的不可避免的寄生电容和必需的信号滤波电容进一步的限制了这些范围。这个途径的一个例子是本发明的受让方线性技术公司(Linear TechnologyCorporation)开发的
Figure DEST_PATH_S05835584520070420D000021
2410模数变换器。 
第二个途径是用隔离缓冲器和放大器插在传感器与变换器之间。 这样的缓冲器可以在变换器外，也可以集成在变换器前端的采样电路内。使用外部缓冲器的配置灵活性大，但为了维护测量链的整体精度给用户加了不可接受的繁重负担。这些配置还要求一些辅助电源、关键性电源顺序控制电路和额外的物理空间。将缓冲器集成在变换器前端采样电路内部分解决了这些问题。然而，集成缓冲器限制了模数变换器的总精度和动态范围。这个方案的一个例子是本发明的受让方线性技术公司(Linear Technology Corporation)开发的2442模数变换器。 
因此，有必要开发新的采样技术，减小从输入信号源提取的平均输入电流。 
发明内容
本发明提供了一种新颖的信号采样系统和方法。按照本发明的一个方面，所提供的采样系统包括一个响应提供相应电荷的输入信号和基准信号的采样装置和一个可控制的向采样装置提供输入信号和基准信号的开关电路。开关电路被控制成向采样装置提供输入信号和基准信号，以使得采样装置从输入信号源提取的总电荷基本上为零。 
在这里对A/D变换所揭示的原理的一些示范性应用中，所提出的采样体系结构显著地减少了从输入信号源提取的平均电荷，而基本上不会改变在输入源与调制器之间转移的瞬时电荷。可以将电荷储存器件(例如电容器)接在变换器输入端，以便按照调制器的需要提供瞬时电荷。同时，流过输入信号源(例如传感器)的内阻的平均电流是最小的。因此，显著地减小了输入源的电阻对测量精度的影响。 
所提出的体系结构基于注意到一定类型的超采样变换器用从基准信号提取的电荷来平衡从输入信号转移的电荷。因此，通过适当地安排对输入信号采样的顺序，将电荷转移给输入信号源和从输入信号源转移电荷，使得总的净电荷转移基本上为零。 
具体地说，可以将开关器件接到提供输入信号和一对基准信号的接线端上。可以将开关器件控制成在每个采样阶段为采样装置提供输 入信号和其中一个基准信号。 
按照本发明的一个实施例，开关电路可以用开关控制器控制，开关控制器可以产生多个控制信号，分别控制开关电路的各个开关。 
可以将调制器，例如△-∑调制器，接到采样装置上来产生数字输出信号。调制器可以包括响应采样装置所产生的电荷的积分器和诸如比较器之类的产生具有由积分器的输出信号确定的值的数字输出信号的输出装置。开关控制器可以产生控制调制器的输出装置的时钟信号。 
在N个采样当中，有N1个采样操作可以产生具有第一值的数字输出信号，而有(N-N1)个采样操作可以产生具有第二值的数字输出信号。开关控制器可以确定采样操作总数N中的采样操作个数N1，控制开关电路，使得个数N1正比于输入信号与基准信号之比。 
按照本发明的方法，可以执行下列步骤对输入模拟信号采样： 
●通过开关电路向采样装置提供输入模拟信号和基准信号；以及 
●将开关电路控制成使得采样装置从输入信号源提取的总电荷基本上为零。在对输入信号执行的多个相继的采样操作期间可以对开关电路进行控制。 
按照本发明的另一方面，所提出的对输入信号采样的方法包括下列步骤： 
●确定在N个采样顺序当中应提供第一基准信号的采样顺序的个数N1； 
●在N1个采样顺序中提供输入信号和第一基准信号，以及 
●在(N-N1)个采样顺序中提供输入信号和第二基准信号。 
个数N1可以根据输出数字信号确定成使得从输入信号源提取的总电荷最少。输出数字信号可以响应N1个采样顺序具有第一值，可以响应(N-N1)个采样顺序具有第二值。 
按照本发明的另一个方面，减小采样电路的平均差动输入电流的系统包括：对差动模拟输入信号采样的采样装置，以及向采样装置提供差动输入信号和差动基准信号的开关电路。开关电路在多个采样操作期间控制成使得采样装置从差动输入信号源提取的总差动电荷基本 上为零。 
按照本发明的一个实施例，系统可以还包括响应采样装置的输出信号产生差动输出信号的差动输入/差动输出电压放大器。 
熟悉该技术的人员从以下简单地通过例示预期为实现本发明的最佳方式示出和说明本发明的实施例的详细说明中可以清楚地看到本发明的其他优点和情况。如将要说明的那样，本发明能有其他不同的实现方式，一些细节在各种显而易见的方面都可以加以修改，而所有这些并不背离本发明的精神实质。因此，这些附图和说明实质上应认为是例示性的，而不是限制性的。 
附图说明
结合以下附图可以很好地理解以下对本发明的实现方式的详细说明，在这些附图中各个功能部件并没有按比例示出，而是最佳地例示了它们相应的特色，其中： 
图1为例示在本发明的采样操作中从输入信号源提取电荷的电路图； 
图2为例示按照本发明对输入信号和一对基准信号采样的电路图； 
图3A和3B为例示本发明的A/D变换方案的电路图； 
图4为例示本发明的A/D变换器的实施例的电路图；以及 
图5为例示对差动输入信号进行可以使平均差动输入电流减小的采样的系统的电路图。 
具体实施方式
以下将以超采样的模数(A/D)变换器为例对本发明进行说明。然而，显然在这里所说明的构思可应用于对模拟信号进行采样的任何类型的电路。 
任何单个采样操作中需从输入信号源得到的瞬时电荷与采样电容器的大小以及在这个采样操作前存储在电容器上的电荷量成比例。 例如，如图1所示，采样电容器C的一端接到基准电压上，例如接地。可以通过开关S1向第二端提供电压V1或者通过开关S2向第二端提供电压V2。电压V1和V2都相对于所建立的地电平被定义。 
假如，最初开关S1闭合而开关S2断开，因此存储在采样电容器C内的电荷Q1为： 
Q1＝V1＊C 
在第二阶段，开关S1断开，接着开关S2闭合。在这个过程结束时，采样电容器C将具有累积电荷Q2： 
Q2＝V2＊C 
可以计算出在这个采样操作期间信号源V2提供的电荷量dQ，为： 
dQ＝Q2-Q1＝(V2-V1)＊C 
在图2所示的另一个例子中，采样电容器C具有接地的第一端和通过开关SI供以输入电压VI、通过开关SL供以第一基准电压VL和通过开关SH供以第二基准电压VH的第二端。在任何给定的时刻，这三个开关SL、SI和SH中只有一个开关是闭合的，而另外两个开关都是断开的。 
输入电压VI的第一采样顺序开始于在第一阶段开关SL闭合，继之以在第二阶段开关SI闭合。从输入信号VI提取的电荷量dQL为： 
dQL＝(VI-VL)＊C 
输入电压VI的第二采样顺序开始于第一阶段的开关SH闭合，继之以第二阶段的开关SI闭合。在第二采样顺序中从输入信号VI提取 的电荷量dQH为： 
dQH＝(VI-VH)＊C 
可以假设，在一组N个相继的对输入信号VI的采样顺序中，N1个采样顺序是第一类型的，而剩下的N0＝(N-N1)个采样顺序是第二类型的。具体地说，可以将第一类型的采样顺序与提供基准电压VH和输入信号VI相关联，而将第二类型的与提供基准电压VL和输入信号VI相关联。因此，在这N个相继的采样顺序期间从输入信号源VI提取的总电荷dQN为： 
dQN＝N1＊(VI-VH)＊C+N0＊(VI-VL)＊C 
dQN＝N1＊(VI-VH)＊C+(N-N1)＊(VI-VL)＊C 
dQN＝N＊(VI-VL)＊C-N1＊(VH-VL)＊C 
如果施加以下条件： 
VH≥VI≥VL　　　　　　　　　　　(1) 
于是可以将N1选择为输入信号VI相对基准信号VH-VL的数字表示，分辨率为N个读数。这个关系可以写成： 
N1＝N＊(VI-VL)/(VH-VL)　　　　　　　(2) 
将N1的这个值用于以上对dQN的计算中，可得： 
dQN＝0 
这个结果与两个类型的采样顺序在这组N个采样顺序内的次序 和相继性无关。 
这个关系的精度由输入信号VI相对在N个读数的表示内的基准信号VH-VL的量化精度限制。因此，虽然按照本发明设计的系统和方法将从模拟信号源提取的电流减小到基本上为零，然而仍从模拟信号源提取一些电流。从模拟信号源提取的电流量优选的是在由输入信号的量化精度设定的界限内。 
已经证明，在(1)的限制范围内和使用现有的或伴随的对如由(2)所表示的VI相对VH和VL的值的认识，所提出的策略显著地减少了需从输入信号源得到的平均电荷。这种减少与输入信号的数字表示(2)的分辨率成比例，因此它对高分辨率模数变换器特别有用。 
这个提议的直接实现示于图3A。采样电容器#10的一端通过模拟开关块#20接到输入信号端VI和基准信号端VH和VL上。采样电容器#10的另一端接到“高精度变换器”#30上。 
输入信号VI的值由“低精度ADC”#50根据基准信号VH和VL估计。这个变换器可以用各种众所周知的模数变换技术实现，由于它与高精度变换器30相比精度比较低，因此它对输入信号VI不呈现显著的负载。模数变换器#50用输入信号VI和基准信号VH和VL产生输入信号VI的等效数字表示DLA。数字信号DLA为如式(2)所表示的串行二进制数据流，分辨率为N个读数。根据变换器#50所用的变换方法，这个数据流可以直接产生，或者通过通常的数字技术从并行格式变换得出。 
DLA数据流由开关控制器#40用来控制模拟开关块#20的操作。在每个采样操作期间，模拟开关#20在两个相继的阶段将采样电容器#10分别接到基准端VH和VL中的一个基准端上和接到输入信号端VI上。开关控制器#40用数字数据流DLA内所含有的信息选择适当的采样顺序使得在变换过程期间从VI信号源提取的总电荷基本上为零。 
“高精度”变换器#30利用在最少N个相继的采样步骤期间在电容器#10上采得的电荷和在DLA数据流内所含有的采样顺序信息产生输出数据Dout。Dout为输入信号VI的高精度表示。
在以上说明中，“高精度”和“低精度”为相对的术语，直接与两个变换器给输入信号的不同可能负载(如上面所说明的那样，与为了得到较高精度的分辨率需要较大的电容器相应)有关。术语“低精度”和“高精度”如在这里所定义的那样只是用来描述两个模数变换器的相对关系而不是用来将本发明或者任何一个变换器的范围限制于任何具体客观精度范围。 
变换器#30和#50的操作可以是同时和同步的，或者变换器#50可以在采样过程中要用到它的输出前的任何时间产生输出。 
模数变换器、采样电容器、模拟开关和开关控制器都是众所周知的，在技术文献中大都有说明。采样电容器在图3a中示为单个器件，但在实际实现中可以是一组电容器，这些电容器同时执行超采样变换器所需的输入和基准采样操作以及附加的定标和校准功能。类似，模拟开关可以用多个支持同时采样、定标和校准功能的各种并行和串行配置的物理开关实现。 
此外，可以将单个“高精度”变换器#30接到多个采样电容器C上，接收各相应的数据流DLA，其中每个电容器及其相应的产生DLA采样的“低精度”变换器对各自的输入信号进行采样。变换器#30优选的是在模拟域将多个电容器各自的电荷组合在一起，产生Dout，作为多个输入信号之比的数字表示。 
超采样变换器采用能同时执行图3A的变换器#50和变换器#30两者功能的这种采样配置可以更为有益。在变换过程期间，这样的变换器对输入信号进行N次(其中N为超采样率)采样，产生一个数字数据流，接着再对这个数字数据流进行处理，以得到变换结果。这个数字数据流含有输入信号与基准信号之比的信息，而这样的信息可以用来控制采样顺序，以便大大减少从输入信号源提取的平均电荷。 
按照本发明所提出的另一种配置示于图3B。图3B为例示本发明的A/D变换器10的组成部分的电路图，它包括模拟开关22、采样电容器C、超采样变换器32和开关控制器42。模拟开关22将采样电容器C的一端接到输入信号端VI和基准信号端VH和VL上。采样电容 器C的另一端接到超采样变换器32上。 
超采样变换器32的一个产生输出数据流Dout的变换周期包括一组N个相继的采样操作，其中N为超采样率。输出数据流Dout为输入信号与基准信号之比的数字表示，提供给开关控制器42，用来控制模拟开关22的操作。在每个采样操作期间，模拟开关22在两个相继的阶段将采样电容器C分别接到基准端VH和VL中的一个基准端上和接到输入信号端VI上。开关控制器42用在数字数据流Dout内所含有的信息选择适当的采样顺序，使得从VI信号源提取的总电荷基本上为零。 
熟悉该技术的人员可以理解，模拟开关22、超采样变换器32、采样电容器C和开关控制器42可以用各种方案实现。例如，采样电容器C可以表现为一组同时执行超采样变换器所需的输入和基准采样操作以及附加的定标和校准功能的电容器。类似，模拟开关22可以用多个支持同时采样、定标和校准功能的各种并行和串行配置的物理开关来实现。 
本发明的A/D变换器的一个示范性实现示于图4。A/D变换器100包括采样电容器Q、在反馈回路内具有积分电容器Cf的电压放大器110、比较器120和开关控制器140。模拟开关S1用来向采样电容器Ci的第一端提供基准电压VR。模拟开关S2用来将输入电压VI接到采样电容器Ci的第一端上。为了简单起见，将地电位选为第二基准电压(VL＝0)。模拟开关S3将地电位接到采样电容器Ci的第一端上。模拟开关S4和S5用来将采样电容器Ci的第二端分别接到接地端和放大器110上。 
积分电容器Cf、电压放大器110、比较器120和模拟开关S4和S5表示一阶△-∑调制器。放大器110与电容器Ci和Cf以及开关S4和S5一起表示模拟积分器的开关式电容器实现。为了说明简单起见，将地电位选为积分器和比较电路的共模电压基准。 
放大器110的输出接到由开关控制器140的内时钟产生的时钟信号Clk控制的比较器120上，以产生单比特的输出数字信号Dout。具 体地说，在比较器120被Clk信号触发时，如果放大器110的输出为正它产生输出数字值Dout＝1，而如果放大器110的输出为负它产生数字值Dout＝0。 
数据信号Dout由开关控制器140用来控制一阶△-∑调制器的操作。具体地说，开关控制器140产生控制相应的开关的开关驱动信号S1至S5。此外，数据流Dout可以由接到比较器120的输出端上的数字滤波器(未示出)处理，计算变换结果。 
根据数据信号Dout和内时钟所产生的内时钟信号，开关控制器140控制一阶△-∑调制器，以使一个变换周期的N个相继的采样操作从输入信号源提取的总电荷基本上为零。 
下面将对A/D变换器100的采样操作进行说明。内时钟信号的每个脉冲启动以下二个阶段的采样操作顺序： 
1.用时钟信号Clk触发电压比较器120。 
2.断开开关S5。 
3.断开开关S2。 
4.闭合开关S4。 
5.如果Dout＝0，闭合开关S3；如果Dout＝1，闭合开关S1。 
6.等待第一阶段样本稳定。 
7.断开开关S4。 
8.断开开关S1和S3。 
9.闭合开关S5。 
10.闭合开关S2。 
11.等待第二阶段样本稳定。 
可以按照具体的开关电容器实现确定分配给以上每个步骤的时间。 
在这样一个采样顺序期间转移入积分电容器Cf的电荷量QM为：
在Dout＝0时，QM＝VI＊Ci。 
在Dout＝1时，QM＝(VI-VR)＊Ci。 
在这样一个采样顺序期间从输入信号源VI提取的电荷量dQ为： 
在Dout＝0时，dQ＝VI＊Ci。 
在Dout＝1时，dQ＝(VI-VR)＊Ci。 
假设，在一个采样过程的相继N个采样操作中，有N1个采样操作，Dout＝1；而有N0＝(N-N1)个采样操作，Dout＝0。于是，在N1个采样操作的每个采样操作中，与输入电压VI一起提供的是基准电压VR，而在N0个采样操作的每个采样操作中，与输入电压VI一起提供的是基准电压VL(在这个具体例子中VL设置为地电位)。因此，在这组N个相继采样操作期间转移入积分电容器Cf的总电荷QMTOT为： 
QMTOT＝N0＊VI＊Ci+N1＊(VI-VR)＊Ci＝(N-N1)＊VI＊Ci+N1＊Ci(VI-VR) 
QMTOT＝(N＊VI-N1＊VR)＊Ci
△-∑调制器操作成使累积在积分器内的总电荷最少。于是，在调制器的分辨率之内， 
如果QMTOT＝0，N1＝N＊VI/VR
这里，表示为“1”的比特的密度的比N1/N含有输入信号与基准信号之比VI/VR的信息。因此，数字输出数据流Dout向开关控制器40提供了这个信息。相应，可以计算出从输入信号源提取的总电荷，为： 
dQTOT＝N0＊VI＊Ci+N1＊(VI-VR)＊Ci＝(N＊VI-N1＊VR)＊Ci
从而在变换器的分辨率之内 
如果N1＝N＊VI/VR，dQTOT＝0 
因此，从输入信号源提取的总电荷基本上为零。 
熟悉该技术领域的人员可以理解，本发明的构思也适用于在放大器110的输出端与比较器120的输入端之间可以接有一些附加的积分级的较高阶调制器。 
此外，熟悉该技术的人员可以认识到，所揭示的这种技术不局限于产生单比特数字数据流的超采样变换器，它也可以适用于产生多比特输出数据流的变换器。在这种情况下，可以将多比特输出数据流变换为多个单比特数据流，诸如二进制加权或温度计式编码的数据流，这些单比特数据流可以用来控制多个等效加权的输入信号采样电容器。 
此外，所公开的这种平均输入电流到得减小的采样前端配置可以与诸如MASH或带通调制器之类的其他众所周知的△-∑调制器集成在一起。 
图5例示了具有使平均差动输入电流大大减小的差动前端采样配置的A/D变换器200。A/D变换器200包括16个模拟开关S01至S16，用来向4个采样电容器C1至C4的第一端提供由电压VIP、VIN定义的差动输入信号和由电压VRP、VRN定义的差动基准信号。采样电容器C1至C4的第二端接到包括12个模拟开关S21至S35、差动输入/差动输出电压放大器210、积分电容器C21和C22、电压比较器220的一阶差动△-∑调制器上。 
电压放大器210具有一对提供差动输入信号的输入端和一对产生差动输出信号的输出端。电压放大器210与积分电容器C21和C22一起形成差动积分电路。电压比较器220由开关控制器210所产生的时钟信号Clk控制，以产生一比特数字数据流Dout。具体地说，在比较器120被Clk信号触发时，如果放大器210的差动输出为正，它就产生 输出数字值Dout＝1，而如果放大器210的输出为负，它就产生数字值Dout＝0。数据信号Dout由开关控制器240用来产生控制相应开关S01至S16和S21至S35的开关驱动信号S01至S16和S21至S35。由开关控制器240用它的内时钟信号产生的控制顺序提供输入差动信号的N个相继样本，同时使得从输入信号源提取的总差动电荷保持在基本上为零。因此，开关控制器240控制采样顺序，将A/D变换器200的平均输入差动电流减小到基本上为零。 
虽然所示出的A/D变换器200所含的是一阶△-∑调制器，但熟悉该技术的人员可以认识到本发明的构思适用于任何调制器。此外，为了简化对本构思的说明，A/D变换器200示为放大器210的输入共模电压设置为地电位。 
下面将对A/D变换器200的采样操作进行说明。按内时钟信号各个脉冲，开关控制器240执行以下由8个采样阶段组成的顺序： 
1.用信号Clk触发电压比较器220。 
2.断开开关S21、S25、S30、S34。 
3.断开开关S01、S04、S06、S11、S13、S16。 
4.闭合开关S23、S27、S31、S35。 
5.闭合开关S06、S11。 
如果Dout＝0，闭合开关S04、S13。 
如果Dout＝1，闭合开关S01、S16。 
6.等待第一阶段样本稳定。 
7.断开开关S23、S27、S31、S35。 
8.断开开关S01、S04、S06、S11、S13、S16。 
9.闭合开关S21、S26、S29、S34。 
10.闭合开关S02、S15。 
如果Dout＝0，闭合开关S08、S09。 
如果Dout＝1，闭合开关S05，S12。 
11.等待第二阶段样本稳定。
12.断开开关S21、S26、S29、S34。 
13.断开开关S02、S05、S08、S09、S12、S15。 
14.闭合开关S23、S27、S31、S35。 
15.闭合开关S02、S15。 
如果Dout＝0，闭合开关S05，S12。 
如果Dout＝1，闭合开关S08、S09。 
16.等待第三阶段样本稳定。 
17.断开开关S23、S27、S31、S35。 
18.断开开关S02、S05、S08、S09、S12、S15。 
19.闭合开关S22、S26、S29、S33。 
20.闭合开关S07、S10。 
如果Dout＝0，闭合开关S04、S13。 
如果Dout＝1，闭合开关S01、S16。 
21.等待第四阶段样本稳定。 
22.断开开关S22、S26、S29、S33。 
23.断开开关S01、S04、S07、S10、S13、S16。 
24.闭合开关S23、S27、S31、S35。 
25.闭合开关S07、S10。 
如果Dout＝0，闭合开关S01、S16。 
如果Dout＝1，闭合开关S04、S13。 
26.等待第五阶段样本稳定。 
27.断开开关S23、S27、S31、S35。 
28.断开开关S01、S04、S07、S10、S13、S16。 
29.闭合开关S22、S25、S30、S33。 
30.闭合开关S03、S14。 
如果Dout＝0，闭合开关S05，S12。 
如果Dout＝1，闭合开关S08、S09。 
31.等待第六阶段样本稳定。 
32.断开开关S22、S25、S30、S33。
33.断开开关S03、S05、S08、S09、S12、S14。 
34.闭合开关S23、S27、S31、S35。 
35.闭合开关S03、S14。 
如果Dout＝0，闭合开关S08、S09。 
如果Dout＝1，闭合开关S05，S12。 
36.等待第七阶段样本稳定。 
37.断开开关S23、S27、S31、S35。 
38.断开开关S03、S05、S08、S09、S12、S14。 
39.闭合开关S21、S25、S30、S34。 
40.闭合开关S06、S11。 
如果Dout＝0，闭合开关S01、S16。 
如果Dout＝1，闭合开关S04、S13。 
41.等待第八阶段样本稳定。 
可以按照具体的开关电容器实现确定为以上每个步骤指配的时间。 
转移入以上给出的积分器的差动电荷量QD为： 
如果Dout＝0，QD＝-2＊(C1+C2+C3+C4)＊[(VIP-VIN)+(VRP-VRN)]； 
如果Dout＝1，QD＝-2＊(C1+C2+C3+C4)＊[(VIP-VIN)-(VRP-VRN)]。 
如果： 
Ceq＝C1+C2+C3+C4， 
V＝VIP-VIN， 
R＝VRP-VRN； 
于是： 
如果Dout＝0，QD＝2＊Ceq＊(-R-V)， 
如果Dout＝1，QD＝2＊Ceq＊(R-V)。
在采样顺序期间从输入信号源正端VIP提取的总电荷量dQP为： 
如果Dout＝0，dQP＝Ceq＊(VIP-VRN)， 
如果Dout＝1，dQP＝Ceq＊(VIP-VRP)。 
在采样顺序期间从输入信号源负端VIN提取的总电荷量dQN为： 
如果Dout＝0，dQN＝Ceq＊(VIN-VRP)， 
如果Dout＝1，dQN＝Ceq＊(VIN-VRN)。 
可以假设，表示一个变换周期的一组N个相继的采样操作包括N1个用于Dout＝1的操作和N0＝(N-N1)个用于Dout＝0的操作。因此在N个相继的采样操作期间转移入积分器的总差动电荷为： 
QDTOT＝2＊Ceq＊[N1＊(R-V)+(N-N1)＊(-R-V)] 
由于调制器控制回路工作成使得积分器所累积的电荷最少，在系统的分辨率之内，可以表示为： 
如果QDTOT＝0， 
N1＝0.5＊N＊(1+V/R)＝0.5＊N＊[1+(VIP-VIN)/(VRP-VRN)]。 
这个关系表明，表示为“1”的比特的密度的N1/N比含有差动输入信号与差动基准信号之比V/R的信息。数字输出数据流Dout将这信息提供给开关控制器240，用以产生适当的开关驱动信号。在一组N个相继的采样操作期间从输入信号源正端VIP提取的总电荷dQPTOT等于： 
dQPTOT＝Ceq＊[N＊VIP-N1＊VRP-(N-N1)＊VRN]
dQPTOT＝Ceq＊0.5＊N＊[(VIP+VIN)-(VRP+VRN)] 
类似，在一组N个相继的采样操作期间从输入信号源负端VIN提取的总电荷dQNTOT等于： 
dQNTOT＝Ceq＊[N＊VIN-N1＊VRN-(N-N1)＊VRP] 
dQNTOT＝Ceq＊0.5＊N＊[(VIP+VIN)-(VRP+VRN)] 
由于dQPTOT＝dQNTOT，在一组N个相继的采样操作期间从输入信号源提取的平均差动电流为零(在系统的分辨率之内)。因此，开关控制器240将采样过程控制成使得dQPTOT＝dQNTOT。相应，本发明的采样技术将AD变换器200的平均输入差动电流减小到零电平。 
熟悉该技术的人员可以认识到，所公开的这种采样配置不仅可以用于单比特输出数据流Dout而且也可以用于多比特输出数据流，并可以通过在差动积分器210的输出端与比较器220的输入端之间插入附加的积分级与较高阶调制器集成在一起。此外，所公开的这种减小平均输入差动电流的系统也可以用诸如MASH调制器之类的其他△-∑调制器实现。 
以上说明例示和揭示了本发明的一些方面。此外，本公开所示出和说明的只是一些优选实施例，但如前面所提到过的那样，可以理解本发明能用于各种其他组合、修改和环境，能在如在这里所明示的发明构思的范围内进行符合以上所揭示的原理和/或有关技术的技能或知识的替换或修改。 
以上所说明的实施例还用来说明已知的实现本发明的最佳方式，使熟悉该技术领域的其他人员能将本发明用于这些或其他实施方式和按本发明的具体应用进行各种修改。 
因此，本说明并不是要将本发明限制于在这里所公开的形式。此外，可以认为，所附权利要求书涵盖了本发明的其他可供选择的实施方式。

Claims (28)

1.一种对由模拟输入信号源提供的模拟输入信号进行采样的方法，所述方法包括：
对模拟输入信号执行N个相继的采样操作，所述N个相继的采样操作包括
用采样装置对模拟输入信号和第一基准信号执行N1个采样操作，N1是N的一个子集，所述模拟输入信号大于或等于第一基准信号，
用采样装置对模拟输入信号和第二基准信号执行N0个采样操作，N0等于N-N1，所述模拟输入信号小于或等于第二基准信号，执行N1个采样操作和执行N0个采样操作全体地从提供模拟输入信号的模拟输入信号源提取基本上为零的平均电流。
2.权利要求1的方法，还包括利用开关控制器产生一组特定的采样顺序，所述产生一组特定的采样顺序是根据与模拟输入信号分别相对于第一和第二基准信号的相对值有关的信息来执行的。
3.权利要求1的方法，所述方法还包括响应采样操作将模拟输入信号变换成数字信号。
4.权利要求3的方法，所述方法还包括利用连接到采样装置的Δ-∑调制器，其中所述采样装置包括用于执行采样操作的采样电容器，所述Δ-∑调制器包括用于从采样电容器接收采样信号的积分电容器、连接到所述积分电容器上的电压放大器、适合接收电压放大器的输出的比较器以及多个调整Δ-∑调制器的操作的模拟开关。
5.权利要求4的方法，其中所述采样装置还包括多个采样电容器。
6.权利要求4的方法，其中所述Δ-∑调制器还包括多个积分电容器。
7.权利要求2的方法，所述方法还包括利用连接到采样装置的Δ-∑调制器，所述Δ-∑调制器的输出数据流包括数字信号和从Δ-∑调制器的输出数据流得出的与模拟输入信号分别相对于第一和第二基准信号的相对值有关的信息。
8.权利要求7的方法，其中所述采样装置还包括多个采样电容器。
9.权利要求7的方法，其中所述Δ-∑调制器还包括多个积分电容器。
10.权利要求3的方法，其中所述数字信号形成多比特数字信号。
11.一种利用Δ-∑调制器将模拟信号变换成数字信号的方法，所述方法包括：
从Δ-∑调制器得到二进制输出；
如果所述二进制输出为第一输出，则
对第一基准信号进行采样，以及
然后对模拟信号进行采样，所述模拟信号大于或等于第一基准信号；以及
如果所述二进制输出为第二输出，则
对第二基准信号进行采样，以及
然后对模拟信号进行采样，所述模拟信号小于或等于第二基准信号，
其中所述对模拟信号、第一基准信号和第二基准信号的采样从提供模拟信号的模拟输入源提取基本上为零的平均电流。
12.权利要求11的方法，其中所述得到二进制输出还包括响应下述之一得到二进制输出：(1)对模拟信号的采样和对第一基准信号的采样和(2)对模拟信号的采样和对第二基准信号的采样。
13.权利要求11的方法，还包括利用Δ-∑调制器，所述Δ-∑调制器包括用于从采样电容器接收采样信号的积分电容器、连接到所述积分电容器上的电压放大器、适合接收电压放大器的输出的比较器以及多个调整Δ-∑调制器的操作的模拟开关。
14.权利要求11的方法，其中所述Δ-∑调制器接收来自多个采样电容器的采样信号。
15.权利要求11的方法，其中所述Δ-∑调制器还包括多个积分电容器。
16.权利要求13的方法，其中所述Δ-∑调制器还包括多个积分电容器。
17.一种将模拟信号变换成高精度数字信号的方法，所述方法包括：
由低精度模数变换器使用模拟信号、第一基准信号和第二基准信号，以提供低精度数字信号，所述模拟信号具有大于或等于第一基准信号的幅值、并小于或等于第二基准信号的幅值的幅值；以及
由开关控制器使用低精度数字信号以实现对模拟信号的采样进行控制的开关顺序，以及用高精度模数变换器对模拟信号进行模数变换，以产生高精度数字信号，
其中，所述开关顺序包括：(1)对所述第一基准信号进行采样，然后对所述模拟信号进行采样；以及(2)对所述第二基准信号进行采样，然后对所述模拟信号进行采样，
其中根据开关顺序对模拟信号、第一基准信号和第二基准信号的采样从提供模拟信号的模拟输入源提取基本上为零的平均电流。
18.权利要求17的方法，所述方法还包括用高精度数字信号形成多比特数字信号。
19.一种将模拟信号变换成高精度数字信号的模数变换器，所述模数变换器包括：
使用模拟信号、第一基准信号和第二基准信号以提供低精度数字信号的低精度模数变换器，所述模拟信号具有大于或等于第一基准信号的幅值、并小于或等于第二基准信号的幅值的幅值；
由基于低精度数字信号的开关顺序控制的高精度模数变换器，所述开关顺序控制开关控制器对模拟信号、第一基准信号和第二基准信号的采样，并由高精度模数变换器对模拟信号进行模数变换，以产生高精度数字信号，使得所述高精度模数变换器从提供模拟信号的模拟输入源提取基本上为零的平均电流，
其中，所述开关顺序包括：(1)对所述第一基准信号进行采样，然后对所述模拟信号进行采样；以及(2)对所述第二基准信号进行采样，然后对所述模拟信号进行采样。
20.权利要求19的变换器，所述变换器还包括实现开关顺序的开关控制器。
21.权利要求19的变换器，其中所述第一基准信号包括多个基唯信号。
22.权利要求19的变换器，其中所述第二基准信号包括多个基准信号。
23.权利要求19的变换器，其中所述高精度数字信号包括多比特数字信号。
24.一种将模拟信号变换成数字信号的模数变换器，所述模数变换器包括：
采样电路，被配置成用于接收输入信号以及第一和第二基准信号；以及
开关控制器，被配置成用于接收来自于所述模数变换器的二进制输出，以控制所述采样电路，
其中如果所述二进制输出为第一输出，则所述开关控制器控制：
采样电路对第一基准信号进行采样，然后对模拟信号进行采样，所述模拟信号大于或等于第一基准信号，以及
如果所述二进制输出为第二输出，则所述开关控制器控制：
采样电路对第二基准信号进行采样，然后对模拟信号进行采样，所述模拟信号小于或等于第二基准信号，
其中所述对模拟信号、第一基准信号和第二基准信号的采样从提供模拟信号的模拟输入源提取基本上为零的平均电流。
25.权利要求24的变换器，其中得到二进制输出还包括响应如下之一得到二进制输出：(1)对模拟信号的采样和对第一基准信号的采样，和(2)对模拟信号和对第二基准信号的采样。
26.权利要求24的变换器，其中所述采样电路包括采样电容器和Δ-∑调制器，所述Δ-∑调制器包括：
从采样电容器接收采样信号的积分电容器；
连接到积分电容器上的电压放大器；
适合接收放大器的输出的比较器；以及
多个根据从电压放大器接收到的信号调整Δ-∑调制器的操作的模拟开关。
27.权利要求24的变换器，其中所述采样电路还包括多个采样电容器。
28.权利要求26的变换器，其中所述Δ-∑调制器还包括多个积分电容器。
CN2005800355845A 2004-10-18 2005-10-17 平均输入电流得到减小的对模拟信号进行采样的系统和方法 Expired - Fee Related CN101044686B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61900704P 2004-10-18 2004-10-18
US60/619,007 2004-10-18
PCT/US2005/037187 WO2006044756A2 (en) 2004-10-18 2005-10-17 Analog signal sampling system and method having reduced average input current

Publications (2)

Publication Number Publication Date
CN101044686A CN101044686A (zh) 2007-09-26
CN101044686B true CN101044686B (zh) 2012-09-05

Family

ID=36203298

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2005800396332A Expired - Fee Related CN101061636B (zh) 2004-10-18 2005-10-17 具有减小的平均输入电流和减小的平均基准电流的模数转换器
CN2005800355845A Expired - Fee Related CN101044686B (zh) 2004-10-18 2005-10-17 平均输入电流得到减小的对模拟信号进行采样的系统和方法
CN200580035591.5A Expired - Fee Related CN101044682B (zh) 2004-10-18 2005-10-17 平均差动输入电流得到减小的对模拟信号进行采样的系统和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2005800396332A Expired - Fee Related CN101061636B (zh) 2004-10-18 2005-10-17 具有减小的平均输入电流和减小的平均基准电流的模数转换器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200580035591.5A Expired - Fee Related CN101044682B (zh) 2004-10-18 2005-10-17 平均差动输入电流得到减小的对模拟信号进行采样的系统和方法

Country Status (5)

Country Link
US (4) US7088280B2 (zh)
EP (4) EP1803223B1 (zh)
KR (3) KR101204521B1 (zh)
CN (3) CN101061636B (zh)
WO (3) WO2006044755A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006044755A1 (en) 2004-10-18 2006-04-27 Linear Technology Corp. Analog signal sampling system and method having reduced average differential input current
US7106241B1 (en) * 2005-09-28 2006-09-12 Sigmatel, Inc. Controlled sampling module and method for use therewith
JP4853186B2 (ja) 2006-08-31 2012-01-11 ミツミ電機株式会社 アナログ−ディジタル変換装置
US9135962B2 (en) * 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
US7492296B1 (en) 2007-09-28 2009-02-17 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with input signal and common-mode current nulling
US7489263B1 (en) 2007-09-28 2009-02-10 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application
US7944288B2 (en) 2008-09-29 2011-05-17 Infineon Technologies Ag Switched-capacitor amplifier arrangement having a low input current
US8319527B1 (en) 2009-04-28 2012-11-27 Linear Technology Corporation Analog sampler with reduced input current
KR101062853B1 (ko) * 2009-07-01 2011-09-07 주식회사 하이닉스반도체 반도체 장치의 데이터 샘플링 회로
JP5768182B2 (ja) * 2012-04-09 2015-08-26 シャープ株式会社 アナログ−デジタル変換装置、照度センサ装置および照度センサ装置を備えた電子機器
EP2706666A1 (en) * 2012-09-10 2014-03-12 Imec Circuit for digitizing a sum of signals
US8847805B1 (en) * 2013-06-17 2014-09-30 Power Integrations, Inc. Delta-sigma modulator with high input impedance
US20150256151A1 (en) * 2014-03-06 2015-09-10 Texas Instruments Incorporated Method and apparatus to reduce noise in ct data acquisition systems
US9411987B2 (en) * 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
KR102224924B1 (ko) 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터
CN104935346B (zh) * 2015-05-08 2018-08-03 上海交通大学 一种超低功耗事件驱动型模/数转换器及其压缩采样方法
CN107204775B (zh) * 2017-06-02 2021-02-02 广州视源电子科技股份有限公司 模拟信号的采样方法及采样装置
EP4170910A1 (en) * 2018-01-19 2023-04-26 Socionext Inc. Processing circuitry
US10284222B1 (en) * 2018-02-09 2019-05-07 Texas Instruments Incorporated Delta-sigma converter with pre-charging based on quantizer output code
CN111490787B (zh) * 2019-01-29 2023-07-21 江苏润石科技有限公司 一种∑-δ调制器及降低非线性和增益误差的方法
TWI778317B (zh) * 2019-12-30 2022-09-21 新唐科技股份有限公司 微控制器及控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729232A (en) * 1996-04-10 1998-03-17 Asahi Kasei Microsystems Ltd. Combination shared capacitor integrator and digital-to-analog converter circuit with data dependency cancellation
EP1130784A2 (en) * 2000-02-23 2001-09-05 Hitachi, Ltd. Delta Sigma type A/D converter
US6433724B1 (en) * 1999-03-24 2002-08-13 Stmicroelectronics S.R.L. Analog-digital converter with single-ended input

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017920A (en) * 1989-05-05 1991-05-21 Rockwell International Corporation High-speed modified successive approximation analog to digital converter
JP2560478B2 (ja) * 1989-06-30 1996-12-04 日本電気株式会社 アナログ・ディジタル変換器
US5071920A (en) * 1989-11-24 1991-12-10 The Dow Chemical Company Tapered block copolymers
KR930007719B1 (ko) * 1990-05-12 1993-08-18 금성일렉트론 주식회사 아날로그/디지탈 변환회로
US5200752A (en) * 1991-07-18 1993-04-06 Hewlett-Packard Company Integrating analog to digital converter run-up method and system
US5231398A (en) * 1992-04-24 1993-07-27 Panasonic Technologies, Inc. Method and apparatus for self-tracking multiple analog to digital conversion
US5321403A (en) * 1993-04-14 1994-06-14 John Fluke Mfg. Co., Inc. Multiple slope analog-to-digital converter
US5675340A (en) * 1995-04-07 1997-10-07 Iowa State University Research Foundation, Inc. Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US5644313A (en) * 1995-06-05 1997-07-01 Motorola, Inc. Redundant signed digit A-to-D conversion circuit and method thereof
US5610557A (en) 1995-06-07 1997-03-11 Linear Technology Corporation Method and circuit for trimming an operational amplifier having dual input stages
US6169506B1 (en) * 1998-08-17 2001-01-02 Linear Technology Corp. Oversampling data converter with good rejection capability
US6140950A (en) * 1998-08-17 2000-10-31 Linear Technology Corporation Delta-sigma modulator with improved full-scale accuracy
US6439526B1 (en) * 1999-04-20 2002-08-27 Clemco Products, Inc. Jointed clamp for garment bag
US6411242B1 (en) * 2000-06-13 2002-06-25 Linear Technology Corporation Oversampling analog-to-digital converter with improved DC offset performance
IES20000786A2 (en) * 2000-09-29 2001-10-17 Univ College Cork Nat Univ Ie A subranging sigma delta modulator
US6628217B1 (en) * 2001-07-27 2003-09-30 Cypress Semiconductor Corp. Signal scaling scheme for a delta sigma modulator
US6535157B1 (en) * 2001-09-07 2003-03-18 Motorola, Inc. Low power cyclic A/D converter
ATE304752T1 (de) * 2001-10-31 2005-09-15 Freescale Semiconductor Inc Inkrementaler delta analog-digital-wandler
US6762707B2 (en) * 2001-12-21 2004-07-13 Slicex Programmable architecture analog-to-digital converter
JP3647806B2 (ja) * 2001-12-26 2005-05-18 松下電器産業株式会社 Ａ／ｄ変換器、ａ／ｄ変換方法および信号処理装置
US6639526B1 (en) * 2002-03-21 2003-10-28 Linear Technology Corporation Circuits and methods for a variable oversample ratio delta-sigma analog-to-digital converter
US6744394B2 (en) * 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US6891490B2 (en) * 2002-06-05 2005-05-10 Slicex, Inc. Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures
CN1471235A (zh) * 2002-07-09 2004-01-28 松下电器产业株式会社 串并联型a/d转换器的a/d转换方法和串并联型a/d转换器
CN1199358C (zh) * 2002-10-30 2005-04-27 北京大学 主从式采样/保持电路和采用该电路的模数转换器
US6927717B1 (en) 2004-02-12 2005-08-09 Linear Technology Corporation Buffered oversampling analog-to-digital converter with improved DC offset performance
WO2006044755A1 (en) * 2004-10-18 2006-04-27 Linear Technology Corp. Analog signal sampling system and method having reduced average differential input current

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729232A (en) * 1996-04-10 1998-03-17 Asahi Kasei Microsystems Ltd. Combination shared capacitor integrator and digital-to-analog converter circuit with data dependency cancellation
US6433724B1 (en) * 1999-03-24 2002-08-13 Stmicroelectronics S.R.L. Analog-digital converter with single-ended input
EP1130784A2 (en) * 2000-02-23 2001-09-05 Hitachi, Ltd. Delta Sigma type A/D converter

Also Published As

Publication number Publication date
KR101280626B1 (ko) 2013-07-02
CN101061636A (zh) 2007-10-24
WO2006044755A1 (en) 2006-04-27
EP2343808B1 (en) 2017-04-26
US7091896B2 (en) 2006-08-15
CN101044686A (zh) 2007-09-26
EP1810406A1 (en) 2007-07-25
US7420491B2 (en) 2008-09-02
EP1805898A4 (en) 2009-01-07
US7088280B2 (en) 2006-08-08
CN101061636B (zh) 2010-10-06
WO2006044756A2 (en) 2006-04-27
EP1803223A4 (en) 2008-12-10
US20060082480A1 (en) 2006-04-20
EP1810406A4 (en) 2009-01-07
EP2343808A3 (en) 2012-06-20
EP1805898A2 (en) 2007-07-11
KR101255862B1 (ko) 2013-04-17
CN101044682B (zh) 2015-03-25
KR20070065404A (ko) 2007-06-22
EP1805898B1 (en) 2012-12-05
EP1803223A2 (en) 2007-07-04
WO2006044992A2 (en) 2006-04-27
US20060082481A1 (en) 2006-04-20
WO2006044992A3 (en) 2006-07-20
WO2006044756A3 (en) 2007-03-01
KR101204521B1 (ko) 2012-11-27
EP1803223B1 (en) 2013-01-02
US20060082486A1 (en) 2006-04-20
KR20070069192A (ko) 2007-07-02
US7164378B2 (en) 2007-01-16
EP2343808A2 (en) 2011-07-13
KR20070065403A (ko) 2007-06-22
EP1810406B1 (en) 2013-01-02
US20060244650A1 (en) 2006-11-02
CN101044682A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
CN101044686B (zh) 平均输入电流得到减小的对模拟信号进行采样的系统和方法
CN105759075B (zh) 一种高精度挠性加速度计
CN103873058B (zh) 防混叠采样电路及模数转换器
CN108988860B (zh) 一种基于sar adc的校准方法及sar adc系统
CN105759077B (zh) 一种新型高精度mems加速度计
US9671253B2 (en) Electronic measurement circuit
CN105720980A (zh) 对于每个位电容器具有专用参考电容器的sar dac
US10056916B2 (en) Analog/digital conversion with analog filtering
KR20170091678A (ko) 노이즈-성형 연속 근사 adc 오버샘플링
JP2022096642A (ja) 誘導感知方法、デバイスおよびシステム
WO2012119922A1 (en) Method for using a sensor system having a single-bit quantizer and a multi-bit feedback loop
US20140340248A1 (en) Resolution-boosted sigma delta analog-to-digital converter
TW201535968A (zh) 同步電荷分享濾波器
WO2015012159A1 (ja) Ｄ／ａ変換器
CN106019198A (zh) 一种电子式互感器相位校正方法和相位校正器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Linear Technology Corp.

Address before: California, USA

Patentee before: LINEAR TECHNOLOGY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211202

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: California, USA

Patentee before: Linear Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905