CN101061636B - 具有减小的平均输入电流和减小的平均基准电流的模数转换器 - Google Patents

具有减小的平均输入电流和减小的平均基准电流的模数转换器 Download PDF

Info

Publication number
CN101061636B
CN101061636B CN2005800396332A CN200580039633A CN101061636B CN 101061636 B CN101061636 B CN 101061636B CN 2005800396332 A CN2005800396332 A CN 2005800396332A CN 200580039633 A CN200580039633 A CN 200580039633A CN 101061636 B CN101061636 B CN 101061636B
Authority
CN
China
Prior art keywords
signal
digital
input signal
sample devices
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800396332A
Other languages
English (en)
Other versions
CN101061636A (zh
Inventor
费洛里恩·A.·奥普思尤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Linear Technology LLC
Original Assignee
Linear Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Technology LLC filed Critical Linear Technology LLC
Publication of CN101061636A publication Critical patent/CN101061636A/zh
Application granted granted Critical
Publication of CN101061636B publication Critical patent/CN101061636B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种模数转换器系统(410，420)，该系统对信号源提供的模拟输入信号(Vin，Vip)进行转换，该信号源具有第一和第二节点，与第一节点相耦合的第一采样电路相对于基准信号(VL)来采样输入信号，并且被配置成在第一采样处理期间提供从第一节点获得的基本为0的总电荷，而与第二节点相耦合的第二采样电路相对于基准信号(VL)来采样输入信号，并且被配置成在第二采样处理期间提供从第二节点获得的基本为0的总电荷。

Description

具有减小的平均输入电流和减小的平均基准电流的模数转换器
发明背景
本申请要求于2004年10月18日提交的名为“SAMPLINGCONFIGURATION WITH REDUCED AVERAGE INPUTCURRENT”的美国临时申请60/619,007号的优先权，在此通过引用并入该申请。
相关申请
____提交的名为“ANALOG SIGNAL SAMPLING SYSTEMAND METHOD HAVING REDUCED AVERAGE INPUTCURRENT”的美国专利申请____号，在此通过引用并入该申请。
____提交的名为“ANALOG SIGNAL SAMPLING SYSTEMAND METHOD HAVING REDUCED AVERAGE DIFFERENTIALINPUT CURRENT”的美国专利申请____号，在此通过引用并入该申请。
技术领域
本公开涉及模数转换器，尤其涉及一种在模数转换处理期间以减小的平均输入电流来采样模拟输入信号的电路和方法。此外，本公开还涉及一种在模数转换处理期间以减小的平均输入电流和基准电流来采样模拟输入信号的电路和方法。
背景技术
典型的模数转换器对模拟输入信号进行采样来将其转换成相应的数字信号。在该处理期间，转换器加载输入信号并且根据信号源阻抗来修改该信号。这种修改直接影响了转换处理以及最终结果的精度。对速度较慢和分辨率较低的转换器来说，输入信号修改所导致的误差并不明显，并且可以被安全地忽略。
另一方面，传感器技术的最近发展、转换器分辨率和转换器速度的提高，致使这种误差变成了限制转换器精度的进一步提高的重要因素。此外，降低功耗的趋势以及便携应用的扩张进一步扩展了各种源阻抗相对较高的传感器的使用。这种传感器的示例是用于监视重量和压力的高值电阻电桥。
同时，过采样转换器技术的发展将模数转换的分辨率推进到了24比特的等级以及更高。典型的过采样转换器使用开关电容器前端电路，该电路包含一个或多个采样电容器，以在每个转换周期中对模拟输入信号进行多次采样。在每一个采样处理期间，在信号源与转换器前端电容器之间传输一定量的电荷，由此产生等价的输入电流。在该输入电流经过信号源阻抗时，其引起电压变化，这会修改初始输入值并且产生采样误差。
输入电流的值与采样电容器的大小以及采样速度成正比。由于热噪声限制，转换分辨率的增大需要采样电容器大小的较大增大，这导致输入电流的相应增大。同时，总转换速率的任何变化都会引起输入信号采样速率的按比例增大，这会导致按比例增大的输入电流。
一般来说，有两种不同的策略用于处理这个问题。第一种方法是确保完整建立(在转换器的精度内)包含输入信号源阻抗的前端采样电路。这是非常难以实现的目标，随着预期转换精度和速度的增大，这种方法很快变得不切实际。传感器的源阻抗对转换速度和分辨率的可用范围施加了理论限制。而在实际配置中涉及的不可避免的寄生电容和必要的信号滤波器电容则进一步限制了该范围。这种方法的示例是由本主题受让人Linear Technology Corporation开发的
Figure B2005800396332D00021
2410模数转换器。
第二种方法使用在传感器与转换器之间插入的绝缘缓冲器和放大器。这种缓冲器既可以处于转换器的外部，也可以集成在转换器前端采样电路的内部。使用外部缓冲器的配置提供了很高的灵活性，但是对用户施加了无法接受的沉重负担来保持测量链的总精度。这些配置同样要求补充的电源轨，关键的电源顺序电路以及附加的物理空间。将缓冲器集成在转换器前端采样电路内部，那么可以部分解决这些问题。但是，集成的缓冲器限制模数转换器的总精度和动态范围。这种方法的一个示例是由本主题受让人Linear Technology Corporation开发的
Figure B2005800396332D00031
2442模数转换器。
此外，在很多实际应用中，模数转换器基准信号也由以比率计方式使用的源阻抗相对较高的传感器产生。在转换处理期间由模数转换器从基准源获得的电流经过这个源阻抗，这会产生转换误差。通常，这个问题是通过使用外部基准缓冲电路或通过限制基准信号源阻抗来解决的。但第一种方法严重限制了转换结果的精度和可重复性，而第二种方法则对应用的模数转换器范围提出了不合理的限制。
由此需要一种新的采样技术，以在模数转换处理期间减小由于从输入信号源以及基准信号源获得的电荷而产生的平均输入电流和平均基准电流。在____提交的名为“SYSTEM AND METHOD FORSAMPLING ANALOG INPUT SIGNAL TO REDUCE AVERAGEDIFFERENTIAL INPUT CURRENT”的共同未决申请____号中公开了一种减小平均差分输入电流的差分前端采样电路，在此通过引用并入该申请。但是，差分采样电路不能充分减小平均共模输入电流，而所述电流可能经由在输入信号源的两个节点处存在的不平衡源电阻产生未补偿的转换误差。
由于平均共模输入电流显著影响模数转换系统的精度，因此较为理想的是提供一种用于减小平均输入电流的采样装置。此外，非常期望提供一种用于减小平均基准电流的采样装置。
发明内容
本公开提供了通过采样模拟输入信号来减小平均输入电流和平均基准电流的新颖系统和方法。根据本公开的一个方面，一种用于对由具有第一和第二节点的信号源提供的模拟输入信号进行转换的模数(A/D)转换系统包括：与第一节点相耦合的第一采样电路，用于相对于基准信号来采样输入信号并且被配置成在第一采样处理期间提供从第一节点获得的基本为0的总电荷；以及与第二节点相耦合的第二采样电路，用于相对于基准信号来采样输入信号并且被配置成在第二采样处理期间提供从第二节点获得的基本为0的总电荷。
响应于第一和第二采样电路分别产生的第一和第二输出信号，输出电路可以提供差分模数转换结果。特别的，输出电路可以合并第一和第二输出信号，并且执行数字滤波。
根据本公开的一个实施例，输出电路可以包括计数器，用于在第一和第二数字输出信号具有不同值时修改计数。当第一和第二数字输出信号具有相同值时，该计数可以保持不作修改。
例如，该计数器可以在第一输出信号具有第一值以及第二输出信号具有第二值时递增，并且可以在第一输出信号具有第二值以及第二输出信号具有第一值时递减。
根据本公开的另一个方面，第一采样电路可以包括第一采样设备，其在第一采样处理期间响应于第一输入电压和基准电压来提供相应的电荷，以产生第一输出信号。可以提供用于向采样设备提供第一输入电压和基准信号的第一开关电路。第一开关电路可以根据第一输出信号而被控制，以向采样设备提供第一输入电压和基准信号，由此在第一采样处理期间提供由采样设备从第一节点获得的基本为0的总电荷。
第二采样电路可以包括第二采样设备，其在第二采样处理期间响应于第二输入电压和基准信号来提供相应的电荷，以产生第二输出信号。可以提供第二开关电路，以向第二采样设备提供第二输入电压和基准信号。第二开关电路可以根据第二输出信号而被控制，以向第二采样设备提供第二输入电压以及基准信号，由此在第二采样处理期间提供由采样设备从第二节点获得的基本为0的总电荷。
根据本公开的方法，执行下列步骤来采样从具有第一和第二节点的信号源提供的输入模拟信号：
对从第一节点提供的第一输入信号进行采样，以产生第一输出信号，该第一输出信号是相对于基准信号而被采样的，由此提供从第一节点获得的基本为0的总电荷，以及
对从第二节点提供的第二输入信号进行采样，以产生第二输出信号，该第二输出信号是相对于基准信号而被采样的，由此提供从第二节点获得的基本为0的总电荷。
对第一输入信号进行采样的步骤可以包括：
在第一输入信号的采样期间所提供的N个采样序列中确定应提供第一基准信号的N1个采样序列，
在N1个采样序列中提供第一输入信号和第一基准信号，以及
在(N-N1)个采样序列中提供第一输入信号和第二基准信号。
对第二输入信号进行采样的步骤可以包括：
在第二输入信号的采样期间所提供的M个采样序列中确定应提供第一基准信号的M1个采样序列，
在M1个采样序列中提供第二输入信号和第一基准信号，以及
在(M-M1)个采样序列中提供第二输入信号和第二基准信号。
第一输出信号可以具有对于N1个采样序列的第一值，以及对于(N-N1)个采样序列的第二值。类似的，第二输出信号可以具有对于M1个采样序列的第一值，以及对于(M-M1)个采样序列的第二值。
根据本公开的一个方面，采样系统包括：与第一基准信号节点相耦合的第一采样电路，用于相对于本地信号来采样第一基准信号，由此提供从第一基准信号节点获得的基本为0的总电荷；以及与第二基准信号节点相耦合的第二采样电路，用于相对于本地信号来采样第二基准信号，由此提供从第二基准信号节点获得的基本为0的总电荷。
该系统还可以包括第一输出电路，该电路响应于分别由第一和第二采样电路产生的第一和第二输出信号，以相对于本地信号来评估由第一和第二基准信号定义的差分基准信号。该第一输出电路可以执行数字合并和滤波。
此外，该系统还可以包括与第一输入信号节点相耦合的第三采样电路，用于相对于本地信号来采样第一输入信号，由此提供从第一输入信号节点获得的基本为0的总电荷，以及与第二输入信号节点相耦合的第四采样电路，用于相对于本地信号来采样第二输入信号，从而提供从第二输入信号节点获得的基本为0的总电荷。响应于分别由第三和第四采样电路产生的第三和第四输出信号，第二输出电路可以相对于本地信号来评估由第一和第二输入信号定义的差分输入信号。所述第二输出电路可以执行数字合并和滤波。
可以提供第三输出电路，以处理第一和第二输出电路的输出信号，从而产生系统输出信号。第三输出电路可以确定差分输入信号与差分基准信号之间的比率。例如，第三输出电路可以包括除法器。
可以对第一到第四采样电路以及第一到第三输出电路进行同步，以实现最大共模抑制。
根据本公开的一个实施例，本地信号可以由第一和第二本地信号定义。第一本地信号可以是未超出提供给系统的输入和基准信号中的最小信号的信号。而第二本地信号则未必小于提供给系统的输入和基准信号中的最大信号。
举例来说，第一采样电路可以包括响应于第一基准信号以及本地信号而提供相应电荷以产生第一输出信号的第一采样设备，以及第一开关电路，该开关电路可被控制以向该采样设备提供第一基准信号和本地信号。第一开关电路可以根据第一输出信号而被控制，以向该采样设备提供第一基准信号和本地信号，由此提供由该采样设备从第一基准信号节点获得的基本为0的总电荷。
另一个采样电路可以包含相似的部件，以处理相对于本地信号而被采样的相应基准或输入信号。
根据本公开的一种方法，可以执行下列步骤以使用基准信号来采样输入信号：
相对于本地信号来采样基准信号，由此提供从基准信号源获得的基本为0的总电荷，以及
相对于本地信号来采样输入信号，由此提供从输入信号源获得的基本为0的总电荷。
根据本公开的另一个方面，一种使用基准信号来转换输入信号的系统包括：用于相对于本地信号来采样基准信号的基准采样装置，以及用于相对于本地信号来采样输入信号的输入采样装置。
基准采样装置可以被配置成提供从基准信号源获得的基本为0的总电荷，而输入采样装置则可以被配置成提供从输入信号源获得的基本为0的总电荷。
根据本公开的一个实施例，基准采样装置可以包括响应于基准信号和本地信号来提供相应电荷从而产生第一输出信号的基准采样设备，以及基准开关电路，该电路可被控制以向基准采样设备提供基准信号和本地信号。基准开关电路可以根据第一输出信号而被控制，以向基准采样设备提供基准信号和本地信号，由此提供由基准采样设备从基准信号源获得的基本为0的总电荷。
类似的，该输入采样装置可以包括响应于输入信号和本地信号来提供相应电荷从而产生第二输出信号的输入采样设备，以及输入开关电路，该电路可被控制以向输入采样设备提供输入信号和本地信号。输入开关电路可以根据第二输出信号而被控制，以向输入采样设备提供输入信号和本地信号，由此提供由输入采样设备从输入信号源获得的基本为0的总电荷。
对本领域技术人员来说，从后续的详细描述中可以清楚了解本公开的附加优点和方面，其中本公开的实施例仅仅是作为为实施本公开而设想的最佳模式的例证而显示和描述的。如将要描述的那样，本公开能够具有其它的不同实施例，并且其若干细节在各种明显的方面是很容易修改的，所有这些都没有脱离本公开的实质。相应的，附图和描述实际被视为是说明性而不是限制性的。
附图说明
下文中关于本公开实施例的详细描述当通过结合下列附图来阅读时可被最佳地理解，在这些附图中，特征无需按比例绘制，而是被绘制为最佳描述相关特征，其中：
图1是描述在本发明的示例操作中从输入信号源获得的电荷的图示。
图2是描述根据本发明的对输入信号以及基准信号对进行采样的图示；
图3A和3B是描述本公开的A/D转换装置的图示。
图4是描述本发明的A/D转换器实施例的图示。
图5是描述用于减小平均输入电流的采样系统的图示。
图6是描述保持对于输入信号和基准信号源的基本为0的平均电流的A/D转换系统的图示。
具体实施方式
本公开是结合过采样模数(A/D)转换器的示例来进行的。但是很明显，这里描述的概念适用于使用模拟信号采样的任何类型的转换器。
在任何单独的采样操作中，输入信号源所需要的瞬时电荷与采样电容器大小以及在采样操作之前这些电容器中保存的电荷量是成比例的。例如，如图1所示，采样电容器C的一个节点与基准电压(例如，地)相连。第二节点可以通过开关S1被提供有电压V1或通过开关S2被提供有电压V2。电压V1和V2是相对于已确定的地电平来定义的。
假设开关S1在一开始是闭合的并且开关S2是断开的，那么保存在采样电容器C中的电荷Q1是：
Q1＝V1*C
在第二阶段，开关S1断开，随后开关S2闭合。在该处理结束时，采样电容器C将具有累积电荷Q2：
Q2＝V2*C
在该采样操作期间，信号源V2提供可以如下来计算的电荷量dQ：
dQ＝Q2-Q1＝(V2-V1)*C
在图2所示的另一个示例中，采样电容器C具有与地相连的第一节点以及如下第二节点，该第二节点通过开关SI而被提供有输入电压VI，并且通过开关SL而被提供有第一基准电压VL，以及通过开关SH而被提供有第二基准电压VH。在任何指定时间，这三个开关SL、SI和SH中只有一个开关是闭合的，剩余的两个开关是断开的。
输入电压VI的第一采样序列开始于在第一阶段开关SL处于闭合，继而在第二阶段开关SI处于闭合。从输入信号VI中获得的电荷量dQL是：
dQL＝(VI-VL)*C
输入电压VI的第二采样序列开始于在第一阶段开关SH处于闭合，继而在第二阶段开关SI处于闭合。在第二采样序列中，从输入信号VI获得的电荷量dQH是：
dQH＝(VI-VH)*C
假设在输入信号VI的N个连续采样序列的集合中，N1个采样序列是第一类型，并且剩余的N0＝(N-N1)个采样序列为第二类型。特别的，第一类型的采样序列可以与基准电压VH以及输入信号VI的提供相关联，第二类型则可以与基准电压VL以及输入信号VI的提供相关联。这个结果独立于集合N内的两种类型的采样序列的顺序和连续性。由此，在这N个连续采样序列中，从输入信号源VI获得的总电荷dQN是：
dQN＝N1*(VI-VH)*C+N0*(VI-VL)*C
dQN＝N1*(VI-VH)*C+(N-N1)*(VI-VL)*C
dQN＝N*(VI-VL)*C-N1*(VH-VL)*C
如果施加下列条件：
VH＞＝VI＞＝VL             (1)
那么N1可以作为在分辨率为N个计数的情况下输入信号VI相对于输入信号VH-VL的数字表示来选择。这个关系可以写为：
N1＝N*(VI-VL)/(VH-VL)      (2)
通过在以上的dQN的计算中使用这个N1值，我们得到：
dQN＝0
这个结果独立于集合N内的两种类型采样序列的顺序和连续性。
该关系的精度是受在N个计数表示内的输入信号VI相对于基准信号VH-VI的量化精度的限制。由此，虽然根据本发明的系统和方法将从模拟信号源汲取的电流减小到基本为0，但是某些电流仍旧会从模拟信号源汲取。优选地，从模拟信号源汲取的电流总量处于由输入信号量化精度所设置的限度内。
如所示，在(1)的限制内，通过使用在先或伴随获知的如(2)所表示的VI相对于VH和VL的幅度，所建议的策略显著减少了需要从输入信号源得到的平均电荷。该减少是与输入信号(2)的数字表示的分辨率成比例的，并且它在高分辨率的模数转换器中是非常有用的。
在图3A中显示了该建议的一个直接实现。采样电容器#10的一个端子通过模拟开关块#20而与输入信号端子VI以及基准信号端子VH和VL相连。该采样电容器#10的另一个端子则与“高精度转换器”#30相连。
输入信号VI的幅度是由“低精度ADC”#50相对于基准信号VH和VL来评估的。该转换器可以使用多种公知的模数转换技术来实施，并且由于其相对于高精度转换器30具有较低的精度，所以它不会对输入信号VI带来显著负荷。模数转换器#50使用输入信号VI和基准信号VH、VL，产生输入信号VI的等价数字表示DLA。数字信号DLA是如等式(2)所描述的串行二进制流，并且它具有N个计数的分辨率。基于转换器#50所使用的转换方法，这个流既可以直接产生，也可以通过通用数字技术而从并行格式中转换得到。
DLA数据流由开关控制器#40使用，以指引模拟开关块#20的操作。在每一个采样操作期间，模拟开关#20在两个连续阶段中将采样电容器#10连接到基准端子VH和VL之一，以及连接到输入信号端子VI。开关控制器#40使用数字数据流DLA中包含的信息，选择恰当的采样序列，以使在转换处理期间从VI信号源获得的总电荷基本为0。
“高精度”转换器#30在最小N个连续采样步骤中使用在电容器#10上采样得到的电荷，以及包含在DLA数据流中的采样序列信息，以产生输出数据Dout。Dout是输入信号VI的高精度表示。
在上文的描述中，“高精度”和“低精度”是直接涉及由所述两个转换器施加于输入信号的不同潜在载荷(对应于上文所述的高精度分辨率所需要的较大电容器)的相对术语。这里定义的术语“低精度”和“高精度”仅仅是为了描述这两个模数转换器的相对关系，并不是为了将本发明的范围或是这两个转换器中的任何一个限制于任何特定的目标精度范围。
在采样处理中，转换器#30和#50的操作可以是同时或同步的，或者转换器#50可以在使用输出之前的任何时间产生其输出。
模数转换器、采样电容器、模拟开关以及开关控制器的实现是公知的，并且在技术文献中得到了广泛描述。在实际实现中，在图3A中被显示成单个设备的采样电容器可以是一组电容器，这些电容器同时执行过采样转换器所需要的输入和基准采样操作以及附加的扩缩和校准功能。同样，可以使用采取各种并行和串行配置的多个物理开关来实现模拟开关，这些开关支持同时采样、扩缩和校准功能。
此外，单个“高精度”转换器#30可以与多个采样电容器C相连，并且接收各自的相应数据流DLA中的每一个，其中每个电容器及其相应的产生DLA采样的“低精度”转换器都会采样不同的输入信号。优选地，转换器#30会在模拟域中合并多个电容器中每一个电容器的相应电荷，并且产生Dout，以此作为多个输入信号比值的数字表示。
过采样转换器可以从该采样结构得到很大益处，其中该采样结构能够同时执行图3A中的转换器#50和转换器#30的功能。在转换处理期间，这种转换器对输入信号执行N次采样(其中N是过采样比值)并产生数字数据流，随后该数字数据流被处理以获得转换结果。这个数字数据流包含关于输入信号与基准信号之间比率的信息，并且该信息可以用于控制采样序列，以便充分减少从输入信号源获得的平均电荷。
在图3B中显示了根据本发明的另一提出配置。图3B是例示本公开的A/D转换器10的组件的图示，其包含模拟开关22、采样电容器C、过采样转换器32以及开关控制器42。模拟开关22将采样电容器C的一个端子连接到输入信号端子VI以及基准信号端子VH和VL。采样电容器C的另一个端子连接到过采样转换器32。
产生输出数据流Dout的过采样转换器的转换周期包含具有N个连续采样操作的集合，其中N是过采样比率。输出数据流Dout是输入信号与基准信号之间比率的数字表示，该数据流被提供给开关控制器42，以指示模拟开关22的操作。在每个采样操作期间，模拟开关22在两个连续阶段中将采样电容器C连接到基准信号端子VH和VL之一以及输入信号端子VI。开关控制器42使用数字数据流Dout中包含的信息来选择恰当的采样序列，以使得从VI信号源获得的总电荷基本为0。
本领域技术人员可以认识到，模拟开关22、过采样转换器32、采样电容器C以及开关控制器42可以使用各种装置来实现。例如，采样电容器C可以由一组电容器来表示，该组电容器同时执行过采样转换器所需要的输入和基准采样操作以及附加的扩缩和校准功能。类似的，模拟开关22可以使用采取各种并行和串行配置的多个物理开关来实现，这些开关支持同时采样、扩缩和校准功能。
在图4中显示了本公开的A/D转换器100的示例实现。A/D转换器100包括采样电容器Ci、在反馈环路中具有积分电容器Cf的电压放大器110、比较器120以及开关控制器140。模拟开关S1被提供为向采样电容器Ci的第一节点提供基准电压VR。模拟开关S2被设置为将输入电压VI连接到采样电容器Ci的第一节点。为了简单起见，选择地电势作为第二基准电压(VL＝0)。模拟开关S3将这个地电势连接到采样电容器Ci的第一节点。模拟开关S4和S5被提供为将采样电容器Ci的第二节点连接到地节点以及放大器110。
积分电容器Cf、电压放大器110、比较器120以及模拟开关S4和S5代表一阶德尔塔-希格马调制器。放大器110连同电容器Q和Cf以及开关S4和S5代表模拟积分器的开关电容器实现。地电势被选作积分器和比较器电路的共模电压基准。
放大器1l0的输出与比较器120相连，该比较器120被开关控制器140的内部时钟所产生的时钟信号Clk所控制，以产生单比特输出数字信号Dout。特别的，当比较器120被Clk信号触发时，如果放大器110的输出为正，那么该比较器将产生输出数字值Dout＝1，如果放大器110的输出为负，那么输出值Dout＝0。
数据信号Dout由开关控制器140使用，以控制一阶德尔塔-希格马调制器的操作。特别的，开关控制器140产生开关驱动信号S1到S5，以控制相应的开关。此外，数据流Dout可以由连接到比较器120的输出的数字滤波器(未显示)来处理，以计算转换结果。
基于数据信号Dout以及由内部时钟产生的内部时钟信号，开关控制器140对一阶德尔塔-希格马调制器进行控制，以在一个转换周期的N个连续采样操作中将从输入信号源获得的总电荷保持在基本为0。
在下文中将会描述在AD转换过程期间执行的A/D转换器100的采样操作。内部时钟信号的每一个脉冲都会启动以下两阶段采样操作序列：
1.使用时钟信号Clk来触发电压比较器120
2.断开开关S5
3.断开开关S2
4.闭合开关S4
5.如果Dout＝0，则闭合开关S3，如果Dout＝1，则闭合开关S1
6.等待建立第一阶段采样
7.断开开关S4
8.断开开关S1和S3
9.闭合开关S5
10.闭合开关S2
11.等待建立第二阶段采样
对上述步骤中每一个步骤分配的时间可以根据特定的开关电容器实现来确定。
在这个采样序列中传送到积分电容器Cf的电荷量QM是：
当Dout＝0时，QM＝VI*Ci；
当Dout＝1时，QM＝(VI-VR)*Ci
在这个采样序列中从输入信号源VI获得的电荷量dQ是：
当Dout＝0时，dQ＝VI*Ci
当Dout＝1时，dQ＝(VI-VR)*Ci
假设在采样处理的N个连续采样操作中，对N1个采样操作来说，Dout＝1，对N0＝(N-N1)个采样操作来说，Dout＝0。由此，在N1个采样操作中的每一个操作中，基准电压VR是连同输入电压VI一起提供的，而在N0个采样操作中的每一个操作中，基准电压V1(在这个特定示例中被设置成地电势)是连同输入电压VI一起提供的。由此，在N个连续采样操作的集合中传送到积分电容器Cf的总电荷QMTOT是：
QMTOT＝N0*VI*Ci+N1*(VI-VR)*Ci＝(N-N1)*VI*Ci*(VI-VR)
QMTOT＝(N*VI-N1*VR)*Ci
德尔塔-希格马调制器进行操作以将积分器中累积的总电荷减至最少。由此，在调制器的分辨率内，
如果QMTOT＝0，则N1＝N*VI/VR
因此，代表“1”比特密度的比率N1/N提供了关于输入信号与基准信号之间比率VI/VR的信息。由此，数字输出数据流Dout将该信息提供给开关控制器40。
相应的，从输入信号源获得的总电荷可以如下计算：
dQTOT＝N0*VI*Ci+N1*(VI-VR)*Ci＝(N*VI-N1*VR)*Ci
在转换器分辨率内
如果N1＝N*VI/VR，那么dQTOT＝0
由此，为了将在采样处理期间从输入信号源获得的总电荷设置成基本为0的等级，开关控制器40控制开关S1到S3，以便将N1设置成等于N*VI/VR，也就是在N1个采样操作中的每一个操作中提供基准电压VR以及输入电压VI，以及在N-N1个采样操作中的每一个操作中提供基准电压VL(设置成地电势)以及输入电压VI。
本领域技术人员将会理解，本公开的概念同样适用于高阶调制器，这些调制器可以在放大器110的输出与比较器120的输入之间具有附加的积分器级。
此外，本领域技术人员可以认识到的是，所公开的技术并不局限于产生单比特数字数据流的过采样转换器。该技术也可适用于产生多比特输出数据流的转换器。在这种情况下，多比特输出数据流可以转换成诸如经二进制加权或经温度计编码的流之类的多个单比特数据流，这些单比特数据流则可以用于控制多个等价的加权输入信号采样电容器。
此外，所公开的减小了平均输入电流的采样前端配置可以与其他公知的德尔塔-希格马调制器整合，例如MASH或带通调制器。
如上所示，在采样处理期间，图4中的采样装置充分地将从输入信号获得的差分电荷减少到了基本为0的等级。但是，在输入信号源的两个节点中存在的源电阻有可能是不平衡的。对某些实际应用而言，剩余的共模电流将明显影响模数转换系统的精度。
A/D转换系统200允许充分减小平均输入电流。系统200包括A/D转换器210和220以及数字合并和滤波电路230。转换器210和220中的每一个都是以上文中结合图3所讨论的方式工作，由此通过提供从输入信号源获得的基本为0的电荷来减小平均输入电流。例如，转换器210和220中的每一个可以由图4所示的A/D转换装置来实现。
通过输入节点VIP和VIN为A/D转换系统200提供了两个输入信号。为了消除输入电流，转换器210对节点VIP提供的输入电压VIP进行采样，而转换器220则对节点VIN提供的输入电压VIN进行采样。
此外，A/D转换系统200还可以通过基准节点VRP和VRN而被提供有两个基准信号。这些基准信号同时耦合到转换器210和220。
转换系统200相对于在两个基准信号VRP与VRN之间存在的差分基准值VR来评估在两个输入信号VIP与VIN之间存在的差分输入值VI。
如图4所示，A/D转换器210和220中的每一个都可以包括采样电容器Ci、在反馈回路中具有积分电容器Cf的电压放大器110、比较器120以及开关控制器140。在每一个转换器中，模拟开关S1可以向采样电容器Ci提供基准电压VRP，模拟开关S3可以为采样电容器Ci提供基准电压VRN。此外，模拟开关S2在转换器210中可以为采样电容器Ci提供输入电压VIP，而在转换器220中则提供输入电压VIN。开关S4、S5连同放大器110和电容器Ci、Cf一起代表了模拟积分器的开关电容器实现。
在A/D转换器210中，开关S1到S5可以由开关控制器140以上文所述方式来进行控制，以便相对于基准电压VRP、VRN来采样输入电压VIP，由此提供从节点VIP获得的基本为0的电荷。以类似方式，A/D转换器220的开关S1到S5可以切换成相对于VRP、VRN来采样输入电压VIN，由此提供从节点VIN获得的基本为0的电荷。作为采样处理的结果，A/D转换器210可以产生输出信号Doutp，并且A/D转换器220可以产生输出信号Doutn。例如，信号Doutp和Doutn可以是单比特数字串行流。
数字输出信号Doutp和Doutn被提供给数字合并和滤波电路230，该电路以一种适合过采样A/D转换技术的方式来执行输出信号的数字合并和滤波处理。该数字合并和滤波电路230产生数字输出信号Dout，该信号表示信号Doutp和Doutn的逻辑组合。
例如，数字合并和滤波电路230可以使用数字计数器来实现，其中当Doutp＝1以及Doutn＝0时，该计数器会在每一个时钟脉冲递增，而在Doutp＝0以及Doutn＝1时，该计数器会在每一个时钟脉冲递减。当Doutp＝Doutn＝0或者Doutp＝Doutn＝1时，该数字计数器不会在时钟脉冲不改变其计数。
为使数字合并和滤波电路230能够评估差分输入信号，从而提供高共模抑制，A/D转换器210和220以及数字合并和滤波电路230将使用一种通用同步机制来同步。例如，A/D转换器210和220以及数字合并和滤波电路230可以共享公共时钟发生器，该生成器向这些单元中的每一个单元提供同步信号sync。这些同步信号可以用于在A/D转换器210和220的各个开关控制器140中产生时钟信号Clk，并且可以用于产生时钟信号，以便控制数字合并和滤波电路230中的计数器或者另一个合并和滤波机制。
A/D转换系统200充分减小了对于输入信号源的VIP和VIN节点的平均输入电流。这将减小平均差模和共模输入电流。
在采样处理期间，上文所述的采样电路将从输入信号获取的总电荷减小到基本为0的等级。但是，该采样装置并未减小从基准信号端子获得的电荷。对某些实际应用来说，从基准节点汲取的电流将显著影响模数转换系统的精度。
图6显示了将汲取自所有输入信号节点以及所有基准信号节点的电流减小到基本为0的等级的A/D转换系统300的框图。A/D转换系统300包括A/D转换器310、320、410和420，数字合并和滤波电路330、430以及除法器500。
转换器310、320、410和420中的每一个都以上文中结合图3所描述的方式工作，以通过提供从相应信号源端子获得的基本为0的电荷来减小平均输入电流。例如，转换器310、320、410和420中的每一个都可以借助图4所示的A/D转换装置来实现。
A/D转换系统300通过输入节点VIP和VIN而被提供有两个输入信号。这些输入信号分别与转换器410和420相耦合。
此外，A/D转换系统300还通过基准节点VRP和VRN而被提供有两个基准信号。这些基准信号分别与转换器310和320相耦合。例如，基准信号VR可以是差分基准信号VRP-VRN。
转换系统300相对于在两个基准信号VRP与VRN之间存在的差分基准值VR来评估在两个输入信号VIP与VIN之间存在的差分输入值VI。
此外，转换器310、320、410、420中的每一个都被提供有本地基准信号VH和VL，这些基准信号可以由本地源产生，其中所述本地源的参数是不受诸如用于限制外部传感器参数的约束条件之类的物理约束条件限制的。选择本地基准信号的源，从而在不损失A/D转换精度的情况下提供由转换器310、320、410、420需要的电流。
本地基准信号的值可被选择，以使转换器310、320、410、420能在输入电平VIP和VIN以及基准电平VRP和VRN的整个预期范围上工作。例如，本地基准信号VL的电平未必高于输入信号VIP和VIN以及基准信号VRP和VRN中任何一个的最小电平；并且本地基准信号VH的电平未必低于输入信号VIP和VIN以及基准信号VRP和VRN中任何一个的最大电平。
转换器310相对于本地基准信号VH和VL对基准信号VRP进行采样，以便从基准信号源的VRP端子汲取基本为0的平均电流。转换器320相对于本地基准信号VH和VL来采样基准信号VRN，以便从基准信号源的VRN端子汲取基本为0的平均电流。转换器410相对于本地基准信号VH和VL来采样输入信号VIP，以便从输入信号源的VIP端子汲取基本为0的平均电流。最后，转换器420相对于本地基准信号VH和VL来采样输入信号VIN，以便从输入信号源的VIN端子汲取基本为0的平均电流。
如图4所示，每一个A/D转换器310、320、410、420都可以包括采样电容器Ci、在反馈回路中具有积分电容器Cf的电压放大器110、比较器120以及开关控制器140。在每一个转换器中，模拟开关S1可以向采样电容器Ci提供本地基准电压VH，模拟开关S3可以向采样电容器Ci提供本地基准电压VL。此外，在转换器310中，模拟开关S2可以向采样电容器Ci提供参考电压VRP，在转换器320中提供参考电压VRN，在转换器410中提供输入电压VIP，而在转换器420中提供输入电压VIN。开关S4、S5连同放大器110和电容器Ci、Cf一起代表了模拟积分器的开关电容器实现。
在A/D转换器310中，开关S1到S5可以由开关控制器140以上文所述的方式进行控制，以相对于本地基准信号VH和VL来采样基准信号VRP，由此提供从基准信号源的VRP端子获得的基本为0的电荷。以类似方式，转换器320的开关S1到S5可被控制，以相对于本地基准信号VH和VL来采样基准信号VRN，由此提供从基准信号源的VRN端子获得的基本为0的电荷。此外，转换器410的开关S1到S5可以被控制，以相对于本地基准信号VH和VL来采样输入信号VIP，由此提供从输入信号源的VIP端子获得的基本为0的电荷。最后，转换器420的开关S1到S5可被控制，以相对于本地基准信号VH和VL来采样输入信号VIN，由此提供从输入信号源的VIN端子获得的基本为0的电荷。
作为采样结果，转换器310可以产生输出信号DoutRp，转换器320可以产生输出信号DoutRn，转换器410可以产生输出信号DoutIp，转换器420可以产生输出信号DoutIn。例如，信号DoutRp、DoutRn、DouIp以及DoutIn可以是单比特数字串行流。
数字输出信号DoutRp和DoutRn被提供给数字合并和滤波电路330，该电路以适合过采样A/D转换技术的方式来执行输出信号的数字合并和滤波处理，由此相对于本地基准信号VH和VL来评估差分基准信号VRP-VRN。数字输出信号DoutIp和DoutIn被提供给数字合并和滤波电路430，该电路以类似的方式执行输出信号的数字合并和滤波，以相对于本地基准信号VH和VL来评估差分输入信号VIP-VIN。该数字合并和滤波电路330、430分别产生数字输出信号DoutR和DoutI。
例如，数字合并和滤波电路330可以使用数字计数器来实现，其中该计数器在DoutRp＝1以及DoutRn＝0时在每一个时钟脉冲上递增，并且在DoutRp＝0以及DoutRn＝1时在每一个时钟脉冲上递减。当DoutRp＝DoutRn＝0或是DoutRp＝DoutRn＝1时，该数字计数器不改变其计数。数字合并和滤波电路430可以使用数字计数器来实现，其中该计数器在DoutIp＝1以及DoutIn＝0时在每一个时钟脉冲上递增，并且在DoutIp＝0以及DoutIn＝1时在每一个时钟脉冲上递减。在DoutIp＝DoutIn＝0或者DoutIP＝DoutIn＝1时，该数字计数器在时钟脉冲上不改变其计数。
数字除法器电路500可以用于处理数据信号DoutR和DoutI，以及计算差分输入信号VIP-VIN与差分基准信号VRP-VRN之间的比率。这个比率可以表示转换结果Dout。
为了实现高共模信号抑制，使用共同的同步机制来对A/D转换器310、320、330和340，数字合并和滤波电路330和430以及数字除法器550进行同步。例如，A/D转换器310、320、330、340，数字合并和滤波电路330和430以及数字除法器500可以共享公共时钟发生器，其中该时钟发生器向这些单元中的每一个单元提供同步信号sync。这些同步信号可以用于在A/D转换器310、320、410、420的各个开关控制器140中产生时钟信号Clk，以及产生用于在数字合并和滤波电路330、430中控制计数器或其他合并和和滤波机制的时钟信号。
由此，图5所示的A/D转换配置为输入信号源端子VIP和VIN以及基准信号源端子VRP和VRN保持了接近于零的平均电流，从而对于很大范围的用于驱动这些端子的源电阻值，提供了很高的总体A/D转换精度。
上文的说明例示并描述了本发明的多个方面。此外，本公开只显示和描述了优选实施例，但是如先前所述，应该理解，本发明能够在各种其他组合、修改和环境中使用，并且本发明能够在这里表述以及与上述教导相当的发明概念和相关领域技能或知识的范围内进行变化和修改。
上述实施例旨在进一步说明用于实施本发明的已知最佳模式，以及使得本领域其他技术人员能够在这些或其他实施例中以及结合特定应用或者本发明的用途所需要的各种修改来使用本发明。
相应地，本说明书并不是为了将本发明限制在这里公开的形式。同样，所附权利要求也应该被解释成包含了替换实施例。

Claims (32)

1.一种将差分模拟输入信号转换成数字输出信号的方法，该差分模拟输入信号包括第一模拟输入信号与第二模拟输入信号之间的差分，该方法包括：
从第一采样设备获得二进制输出，该二进制输出对应于第一模拟输入信号；
如果从第一采样设备获得的二进制输出为0，则：
采样第一模拟输入信号和第一基准信号中的一个；以及
然后采样该第一模拟输入信号和第一基准信号中的另一个；
如果从第一采样设备获得的二进制输出为1，则：
采样第一模拟输入信号和第二基准信号中的一个；以及
然后采样该第一模拟输入信号和第二基准信号中的另一个；
从第二采样设备获得二进制输出，该二进制输出对应于第二模拟输入信号；
如果从第二采样设备获得的二进制输出为0，则：
采样第二模拟输入信号和第一基准信号中的一个；以及
然后采样该第二模拟输入信号和第一基准信号中的另一个；
如果从第二采样设备获得的二进制输出为1，则：
采样第二模拟输入信号和第二基准信号中的一个；以及
然后采样该第二模拟输入信号和第二基准信号中的另一个；
其中第一采样设备和第二采样设备中的每一个分别从第一模拟输入源和第二模拟输入源汲取基本为0的平均电流；
基于第一采样设备的采样而将第一模拟输入信号转换成第一数字信号；
基于第二采样设备的采样而将第二模拟输入信号转换成第二数字信号；以及
使用数字合并器来合并第一数字信号和第二数字信号，以获得数字输出信号。
2.权利要求1的方法，还包括：对第一采样设备、第二采样设备以及数字合并器的操作进行同步。
3.权利要求2的方法，还包括：通过在第一采样设备、第二采样设备以及数字合并器之间共享公共时钟发生器来进行同步。
4.权利要求1的方法，还包括：使用数字滤波器对数字输出信号进行滤波，以获得经滤波的数字输出信号。
5.一种将差分模拟输入信号转换成高精度数字信号的方法，该差分模拟输入信号包括第一模拟输入信号与第二模拟输入信号之间的差分，该方法包括：
对第一模拟输入信号、第一基准信号以及第二基准信号进行采样，该采样使用第一低精度模数转换器，该采样被用于提供第一低精度数字信号，该第一模拟输入信号的幅度大于或等于第一基准信号的幅度并且小于或等于第二基准信号的幅度；
在第一高精度模数转换器中使用第一低精度数字信号来实现第一切换序列，该第一切换序列控制第一模拟输入信号的采样以及由第一高精度模数转换器进行的第一模拟输入信号的模数转换，以产生第一高精度数字信号；
对第二模拟输入信号、第一基准信号以及第二基准信号进行采样，该采样使用第二低精度模数转换器，该采样被用于提供第二低精度数字信号，该第二模拟输入信号的幅度大于或等于第一基准信号的幅度并且小于或等于第二基准信号的幅度；
在第二高精度模数转换器中使用第二低精度数字信号来实现第二切换序列，该第二切换序列控制第二模拟输入信号的采样以及由第二高精度模数转换器进行的第二模拟输入信号的模数转换，以产生第二高精度数字信号；
其中第一高精度采样设备和第二高精度采样设备中的每一个分别从提供第一模拟输入信号和第二模拟输入信号的第一模拟输入源和第二模拟输入源汲取基本为0的平均电流；
使用数字合并器来合并第一高精度数字信号以及第二高精度数字信号，以获得数字输出信号。
6.权利要求5的方法，还包括：使用德尔塔-希格马调制器作为第一低精度模数转换器，该德尔塔-希格马调制器包括被耦合以进行采样操作的采样电容器，被耦合以接收来自该采样电容器的采样信号的积分电容器，与该积分电容器相耦合的电压放大器，被适配成接收该放大器输出的比较器，以及用于调整该德尔塔-希格马调制器操作的多个模拟开关。
7.权利要求5的方法，还包括：使用德尔塔-希格马调制器作为第一高精度模数转换器，该德尔塔-希格马调制器包括被耦合以进行采样操作的采样电容器，被耦合以接收来自该采样电容器的采样信号的积分电容器，与该积分电容器相耦合的电压放大器，被适配成接收该放大器输出的比较器，以及用于调整该德尔塔-希格马调制器的操作的多个模拟开关。
8.权利要求5的方法，还包括：使用德尔塔-希格马调制器作为第二低精度模数转换器，该德尔塔-希格马调制器包括积分电容器，与该电容器相耦合的电压放大器，被适配成接收该放大器输出的比较器，以及用于调整该德尔塔-希格马调制器的操作的多个模拟开关。
9.权利要求5的方法，还包括：使用德尔塔-希格马调制器作为第二高精度模数转换器，该德尔塔-希格马调制器包括积分电容器，与该电容器相耦合的电压放大器，被适配成接收该放大器输出的比较器，以及用于调整该德尔塔-希格马调制器的操作的多个模拟开关。
10.权利要求5的方法，还包括：使用第一高精度数字信号和第二高精度数字信号来形成多比特数字输出信号。
11.权利要求5的方法，还包括：使用数字滤波器对数字输出信号进行滤波，以获得经滤波的数字输出信号。
12.一种将差分模拟输入信号转换成高精度数字信号的系统，其中该差分模拟输入信号包括第一模拟输入信号与第二模拟输入信号之间的差分，该系统包括：
第一低精度模数转换器，其对第一模拟输入信号、第一基准信号以及第二基准信号进行采样，该采样被用于提供第一低精度数字信号，第一模拟输入信号的幅度大于或等于第一基准信号的幅度并且小于或等于第二基准信号的幅度；
第一高精度模数转换器，其使用第一低精度数字信号来实现第一切换序列，该第一切换序列对第一模拟输入信号、第一基准信号以及第二基准信号的采样进行控制，并且对由第一高精度模数转换器进行的第一模拟输入信号的模数转换进行控制，以产生第一高精度数字信号；
第二低精度模数转换器，其对第二模拟输入信号、第一基准信号以及第二基准信号进行采样，该采样被用于提供第二低精度数字信号，第二模拟输入信号的幅度大于或等于第一基准信号的幅度并且小于或等于第二基准信号的幅度；
第二高精度模数转换器，其使用第二低精度数字信号来实现第二切换序列，该第二切换序列对第二模拟输入信号、第一基准信号以及第二基准信号的采样进行控制，并且对由第二高精度模数转换器进行的第二模拟输入信号的模数转换进行控制，以产生第二高精度数字信号；
其中第一高精度采样设备和第二高精度采样设备中的每一个分别从提供第一模拟输入信号和第二模拟输入信号的第一模拟输入源和第二模拟输入源汲取基本为0的平均电流；以及
数字合并器，其合并第一高精度数字信号以及第二高精度数字信号，以获得经合并的数字信号。
13.权利要求12的系统，第一低精度模数转换器包括德尔塔-希格马调制器，该德尔塔-希格马调制器包括积分电容器、与该电容器相耦合的电压放大器、被适配成接收该放大器输出的比较器，以及用于调整该德尔塔-希格马调制器的操作的多个模拟开关。
14.权利要求12的系统，第二低精度模数转换器包括德尔塔-希格马调制器，该德尔塔-希格马调制器包括积分电容器、与该电容器相耦合的电压放大器、被适配成接收该放大器输出的比较器，以及用于调整该德尔塔-希格马调制器的操作的多个模拟开关。
15.权利要求12的系统，第一高精度模数转换器包括德尔塔-希格马调制器，该德尔塔-希格马调制器包括积分电容器、与该电容器相耦合的电压放大器、被适配成接收该放大器输出的比较器，以及用于调整该德尔塔-希格马调制器的操作的多个模拟开关。
16.权利要求12的系统，第二高精度模数转换器包括德尔塔-希格马调制器，该德尔塔-希格马调制器包括积分电容器、与该电容器相耦合的电压放大器、被适配成接收该放大器输出的比较器，以及用于调整该德尔塔-希格马调制器的操作的多个模拟开关。
17.权利要求12的系统，数字输出信号包括多比特差分数字信号。
18.权利要求12的系统，还包括：数字滤波器，其对数字输出信号进行滤波，以获得经滤波的数字输出信号。
19.一种将差分模拟输入信号转换成数字输出信号的模数转换器，该差分模拟输入信号包括第一模拟输入信号与第二模拟输入信号之间的差分，该转换器包括：
第一采样设备；
第二采样设备；
差分模拟输入信号；
多个基准信号；
从第一采样设备获得的二进制输出，该二进制输出对应于第一模拟输入信号；并且
其中如果从该第一采样设备获得的二进制输出为0，则：
使用第一采样设备来采样第一模拟输入信号和第一基准信号中的一个；以及
使用第一采样设备来采样该第一模拟输入信号和第一基准信号中的另一个；
如果从该第一采样设备获得的二进制输出为1，则：
使用第二采样设备来采样第一模拟输入信号和第二基准信号中的一个；以及
然后使用第二采样设备来采样该第一模拟输入信号和第二基准信号中的另一个；
从第二采样设备获得的二进制输出，该二进制输出对应于第二模拟输入信号；
如果从第二采样设备获得的二进制输出为0，则：
采样第二模拟输入信号和第一基准信号中的一个；以及
然后采样该第二模拟输入信号和第一基准信号中的另一个；如果从第二采样设备获得的二进制输出为1，则：
使用第二采样设备来采样第二模拟输入信号和第二基准信号中的一个；以及
然后使用该第二采样设备来采样该第二模拟输入信号和第二基准信号中的另一个；
其中第一采样设备和第二采样设备中的每一个分别从第一模拟输入源和第二模拟输入源汲取基本为0的平均电流；
第一中间模数转换器，其基于第一采样设备的采样而将第一模拟输入信号转换成第一数字信号；
第二中间模数转换器，其基于第二采样设备的采样而将第二模拟输入信号转换成第二数字信号；以及
数字合并器，其合并第一数字信号和第二数字信号，以获得数字输出信号。
20.权利要求19的模数转换器，其中第一采样设备、第二采样设备以及数字合并器的操作被同步。
21.权利要求20的模数转换器，还包括：公共时钟发生器，其对第一采样设备、第二采样设备以及数字合并器的操作进行同步。
22.权利要求19的模数转换器，还包括：数字滤波器，其对数字输出信号进行滤波，以获得经滤波的数字输出信号。
23.一种将差分输入信号和差分基准信号转换成数字输出信号的方法，该差分输入信号包括第一输入信号与第二输入信号之间的差分，该差分基准信号包括第一基准信号与第二基准信号之间的差分：
从第一采样设备获得二进制输出，该二进制输出对应于第一输入信号；
如果从第一采样设备获得的二进制输出为0，则：
采样第一输入信号和第一本地信号中的一个；以及
然后采样第一输入信号和第一本地信号中的另一个；
如果从第一采样设备获得的二进制输出为1，则：
采样第一输入信号和第二本地信号中的一个；以及
然后采样第一输入信号和第二本地信号中的另一个；
从第二采样设备获得二进制输出，该二进制输出对应于第二输入信号；
如果从第二采样设备获得的二进制输出为0，则：
采样第三输入信号和第一本地信号中的一个；以及
然后采样第二输入信号和第一本地信号中的另一个；
如果从第二采样设备获得的二进制输出为1，则：
采样第二输入信号和第二本地信号中的一个；以及
然后采样第二输入信号和第二本地信号中的另一个；
其中第一采样设备和第二采样设备中的每一个分别从第一输入源和第二输入源汲取基本为0的平均电流；
基于第一采样设备的采样而将第一输入信号转换成第一数字信号；
基于第二采样设备的采样而将第二输入信号转换成第二数字信号；
使用第一数字合并器来合并第一数字信号和第二数字信号，以获得第一中间合并数字输出信号；
从第三采样设备获得二进制输出，该二进制输出对应于第一基准信号；
如果从第三采样设备获得的二进制输出为0，则：
采样第一基准信号和第一本地信号中的一个；以及
然后采样第一基准信号和第一本地信号中的另一个；
如果从第三采样设备获得的二进制输出为1，则：
采样第一基准信号和第二本地信号中的一个；以及
然后采样第一基准信号和第二本地信号中的另一个；
从第四采样设备获得二进制输出，该二进制输出对应于第二基准信号；
如果从第四采样设备获得的二进制输出为0，则：
采样第二基准信号和第一本地信号中的一个；以及
然后采样第二基准信号和第一本地信号中的另一个；
如果从第四采样设备获得的二进制输出为1，则：
采样第二基准信号和第二本地信号中的一个；以及
然后采样第二基准信号和第二本地信号中的另一个；
其中第三采样设备和第四采样设备中的每一个分别从第一基准源和第二基准源汲取基本为0的平均电流；
基于第三采样设备的采样而将第一基准信号转换成第三数字信号；
基于第四采样设备的采样而将第二基准信号转换成第四数字信号；
使用第二数字合并器来合并第三数字信号和第四数字信号，以获得第二中间合并数字输出信号；以及
使用第三数字合并器来合并第一中间合并数字输出信号和第二中间合并数字输出信号，以获得数字输出信号。
24.权利要求23的方法，还包括：对第一采样设备、第二采样设备、第三采样设备、第四采样设备、第一数字合并器、第二数字合并器以及第三数字合并器的操作进行同步。
25.权利要求24的方法，还包括：通过在第一采样设备、第二采样设备、第三采样设备、第四采样设备、第一数字合并器、第二数字合并器以及第三数字合并器之间共享公共时钟发生器来进行同步。
26.权利要求23的方法，还包括：使用数字滤波器对数字输出信号进行滤波，以获得经滤波的数字输出信号。
27.权利要求23的方法，其中第三数字合并器包括数字除法器。
28.一种将差分输入信号和差分基准信号转换成数字输出信号的模数转换器，该差分输入信号包括第一输入信号与第二输入信号之间的差分，该差分基准信号包括第一基准信号与第二基准信号之间的差分，该转换器包括：
第一采样设备，其被用于提供二进制输出，该二进制输出对应于第一输入信号，
如果从第一采样设备获得的二进制输出为0，则：
采样第一输入信号和第一本地信号中的一个；以及
然后采样第一输入信号和第一本地信号中的另一个；
如果从第一采样设备获得的二进制输出为1，则：
采样第一输入信号和第二本地信号中的一个；以及
然后采样第一输入信号和第二本地信号中的另一个；
第二采样设备，其被用于提供二进制输出，该二进制输出对应于第二输入信号；
如果从第二采样设备获得的二进制输出为0，则：
采样第二输入信号和第一本地信号中的一个；以及
然后采样第二输入信号和第一本地信号中的另一个；
如果从第二采样设备获得的二进制输出为1，则：
采样第二输入信号和第二本地信号中的一个；以及
然后采样第二输入信号和第二本地信号中的另一个；
其中第一采样设备和第二采样设备中的每一个分别从第一输入源和第二输入源汲取基本为0的平均电流；
其中该模数转换器被适配成基于第一采样设备的采样而将第一输入信号转换成第一数字信号；
其中该模数转换器被适配成基于第二采样设备的采样而将第二输入信号转换成第二数字信号；
第一数字合并器，其合并第一数字信号和第二数字信号，以获得第一中间合并数字输出信号；
第三采样设备，其被用于提供二进制输出，该二进制输出对应于第一基准信号；
如果从第三采样设备获得的二进制输出为0，则：
采样第一基准信号和第一本地信号中的一个；以及
然后采样第一基准信号和第一本地信号中的另一个；
如果从第三采样设备获得的二进制输出为1，则：
采样第一基准信号和第二本地信号中的一个；以及
然后采样第一基准信号和第二本地信号中的另一个；
第四采样设备，其被用于提供二进制输出，该二进制输出对应于第二基准信号；
如果从第四采样设备获得的二进制输出为0，则：
采样第二基准信号和第一本地信号中的一个；以及
然后采样第二基准信号和第一本地信号中的另一个；
如果从第四采样设备获得的二进制输出为1，则：
采样第二基准信号和第二本地信号中的一个；以及
然后采样第二基准信号和第二本地信号中的另一个；
其中第三采样设备和第四采样设备中的每一个分别从第一基准源和第二基准源汲取基本为0的平均电流；
其中该模数转换器被适配成基于第三采样设备的采样而将第一基准信号转换成第三数字信号；
其中该模数转换器被适配成基于第四采样设备的采样而将第二基准信号转换成第四数字信号；
第二数字合并器，其合并第三数字信号和第四数字信号，以获得第二中间合并数字输出信号；以及
第三数字合并器，其合并第一中间合并数字输出信号和第二中间合并数字输出信号，以获得数字输出信号。
29.权利要求28的转换器，其中第一采样设备、第二采样设备、第三采样设备、第四采样设备、第一数字合并器、第二数字合并器以及第三数字合并器的操作被同步。
30.权利要求29的转换器，还包括：公共时钟发生器，其对第一采样设备、第二采样设备、第三采样设备、第四采样设备、第一数字合并器、第二数字合并器以及第三数字合并器的操作进行同步。
31.权利要求28的转换器，还包括：数字滤波器，其对数字输出信号进行滤波，以获得经滤波的数字输出信号。
32.权利要求28的转换器，其中第三数字合并器包括数字除法器。
CN2005800396332A 2004-10-18 2005-10-17 具有减小的平均输入电流和减小的平均基准电流的模数转换器 Expired - Fee Related CN101061636B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61900704P 2004-10-18 2004-10-18
US60/619,007 2004-10-18
PCT/US2005/037662 WO2006044992A2 (en) 2004-10-18 2005-10-17 Analog-to-digital converter with reduced average input current and reduced average reference current

Publications (2)

Publication Number Publication Date
CN101061636A CN101061636A (zh) 2007-10-24
CN101061636B true CN101061636B (zh) 2010-10-06

Family

ID=36203298

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2005800355845A Expired - Fee Related CN101044686B (zh) 2004-10-18 2005-10-17 平均输入电流得到减小的对模拟信号进行采样的系统和方法
CN2005800396332A Expired - Fee Related CN101061636B (zh) 2004-10-18 2005-10-17 具有减小的平均输入电流和减小的平均基准电流的模数转换器
CN200580035591.5A Expired - Fee Related CN101044682B (zh) 2004-10-18 2005-10-17 平均差动输入电流得到减小的对模拟信号进行采样的系统和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2005800355845A Expired - Fee Related CN101044686B (zh) 2004-10-18 2005-10-17 平均输入电流得到减小的对模拟信号进行采样的系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200580035591.5A Expired - Fee Related CN101044682B (zh) 2004-10-18 2005-10-17 平均差动输入电流得到减小的对模拟信号进行采样的系统和方法

Country Status (5)

Country Link
US (4) US7088280B2 (zh)
EP (4) EP1810406B1 (zh)
KR (3) KR101280626B1 (zh)
CN (3) CN101044686B (zh)
WO (3) WO2006044756A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044686B (zh) * 2004-10-18 2012-09-05 线性技术公司 平均输入电流得到减小的对模拟信号进行采样的系统和方法
US7106241B1 (en) * 2005-09-28 2006-09-12 Sigmatel, Inc. Controlled sampling module and method for use therewith
JP4853186B2 (ja) * 2006-08-31 2012-01-11 ミツミ電機株式会社 アナログ−ディジタル変換装置
US9135962B2 (en) 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
US7489263B1 (en) 2007-09-28 2009-02-10 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application
US7492296B1 (en) 2007-09-28 2009-02-17 Cirrus Logic, Inc. Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with input signal and common-mode current nulling
US7944288B2 (en) * 2008-09-29 2011-05-17 Infineon Technologies Ag Switched-capacitor amplifier arrangement having a low input current
US8319527B1 (en) 2009-04-28 2012-11-27 Linear Technology Corporation Analog sampler with reduced input current
KR101062853B1 (ko) * 2009-07-01 2011-09-07 주식회사 하이닉스반도체 반도체 장치의 데이터 샘플링 회로
US9893736B2 (en) 2012-04-09 2018-02-13 Sharp Kabushiki Kaisha Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device
EP2706666A1 (en) * 2012-09-10 2014-03-12 Imec Circuit for digitizing a sum of signals
US8847805B1 (en) 2013-06-17 2014-09-30 Power Integrations, Inc. Delta-sigma modulator with high input impedance
US20150256151A1 (en) * 2014-03-06 2015-09-10 Texas Instruments Incorporated Method and apparatus to reduce noise in ct data acquisition systems
US9411987B2 (en) 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
KR102224924B1 (ko) 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터
CN104935346B (zh) * 2015-05-08 2018-08-03 上海交通大学 一种超低功耗事件驱动型模/数转换器及其压缩采样方法
CN107204775B (zh) * 2017-06-02 2021-02-02 广州视源电子科技股份有限公司 模拟信号的采样方法及采样装置
EP3514963A1 (en) * 2018-01-19 2019-07-24 Socionext Inc. Processing circuitry
US10284222B1 (en) 2018-02-09 2019-05-07 Texas Instruments Incorporated Delta-sigma converter with pre-charging based on quantizer output code
CN111490787B (zh) * 2019-01-29 2023-07-21 江苏润石科技有限公司 一种∑-δ调制器及降低非线性和增益误差的方法
TWI778317B (zh) * 2019-12-30 2022-09-21 新唐科技股份有限公司 微控制器及控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107266A (en) * 1990-05-12 1992-04-21 Goldstar Electron Co., Ltd. Algorithmic analog/digital converting circuit
CN1404227A (zh) * 2002-10-30 2003-03-19 北京大学 主从式采样/保持电路和采用该电路的模数转换器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017920A (en) * 1989-05-05 1991-05-21 Rockwell International Corporation High-speed modified successive approximation analog to digital converter
JP2560478B2 (ja) * 1989-06-30 1996-12-04 日本電気株式会社 アナログ・ディジタル変換器
US5071920A (en) * 1989-11-24 1991-12-10 The Dow Chemical Company Tapered block copolymers
US5200752A (en) * 1991-07-18 1993-04-06 Hewlett-Packard Company Integrating analog to digital converter run-up method and system
US5231398A (en) * 1992-04-24 1993-07-27 Panasonic Technologies, Inc. Method and apparatus for self-tracking multiple analog to digital conversion
US5321403A (en) * 1993-04-14 1994-06-14 John Fluke Mfg. Co., Inc. Multiple slope analog-to-digital converter
US5675340A (en) * 1995-04-07 1997-10-07 Iowa State University Research Foundation, Inc. Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US5644313A (en) * 1995-06-05 1997-07-01 Motorola, Inc. Redundant signed digit A-to-D conversion circuit and method thereof
US5610557A (en) 1995-06-07 1997-03-11 Linear Technology Corporation Method and circuit for trimming an operational amplifier having dual input stages
US5729232A (en) * 1996-04-10 1998-03-17 Asahi Kasei Microsystems Ltd. Combination shared capacitor integrator and digital-to-analog converter circuit with data dependency cancellation
US6140950A (en) * 1998-08-17 2000-10-31 Linear Technology Corporation Delta-sigma modulator with improved full-scale accuracy
US6169506B1 (en) * 1998-08-17 2001-01-02 Linear Technology Corp. Oversampling data converter with good rejection capability
DE69915251D1 (de) * 1999-03-24 2004-04-08 St Microelectronics Srl Analog-Digital-Wandler mit Eintakteingang
US6439526B1 (en) * 1999-04-20 2002-08-27 Clemco Products, Inc. Jointed clamp for garment bag
JP2001237706A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd Δς型ａｄ変換器
US6411242B1 (en) * 2000-06-13 2002-06-25 Linear Technology Corporation Oversampling analog-to-digital converter with improved DC offset performance
IES20000786A2 (en) * 2000-09-29 2001-10-17 Univ College Cork Nat Univ Ie A subranging sigma delta modulator
US6628217B1 (en) * 2001-07-27 2003-09-30 Cypress Semiconductor Corp. Signal scaling scheme for a delta sigma modulator
US6535157B1 (en) * 2001-09-07 2003-03-18 Motorola, Inc. Low power cyclic A/D converter
DE60113442T2 (de) * 2001-10-31 2006-01-26 Freescale Semiconductors, Inc., Austin Inkrementaler Delta Analog-Digital-Wandler
US6762707B2 (en) * 2001-12-21 2004-07-13 Slicex Programmable architecture analog-to-digital converter
JP3647806B2 (ja) * 2001-12-26 2005-05-18 松下電器産業株式会社 Ａ／ｄ変換器、ａ／ｄ変換方法および信号処理装置
US6639526B1 (en) 2002-03-21 2003-10-28 Linear Technology Corporation Circuits and methods for a variable oversample ratio delta-sigma analog-to-digital converter
US6744394B2 (en) 2002-05-10 2004-06-01 02Micro International Limited High precision analog to digital converter
US6891490B2 (en) 2002-06-05 2005-05-10 Slicex, Inc. Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures
US6741192B2 (en) * 2002-07-09 2004-05-25 Matsushita Electric Industrial Co., Ltd. A/D conversion method for serial/parallel A/D converter, and serial/parallel A/D converter
US6927717B1 (en) * 2004-02-12 2005-08-09 Linear Technology Corporation Buffered oversampling analog-to-digital converter with improved DC offset performance
CN101044686B (zh) * 2004-10-18 2012-09-05 线性技术公司 平均输入电流得到减小的对模拟信号进行采样的系统和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107266A (en) * 1990-05-12 1992-04-21 Goldstar Electron Co., Ltd. Algorithmic analog/digital converting circuit
CN1404227A (zh) * 2002-10-30 2003-03-19 北京大学 主从式采样/保持电路和采用该电路的模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 2004/0001018 A1,全文.

Also Published As

Publication number Publication date
EP2343808A3 (en) 2012-06-20
EP1810406B1 (en) 2013-01-02
EP1805898B1 (en) 2012-12-05
WO2006044992A2 (en) 2006-04-27
EP1810406A4 (en) 2009-01-07
EP1805898A4 (en) 2009-01-07
US7164378B2 (en) 2007-01-16
US7420491B2 (en) 2008-09-02
US20060244650A1 (en) 2006-11-02
US20060082480A1 (en) 2006-04-20
WO2006044756A3 (en) 2007-03-01
EP1803223B1 (en) 2013-01-02
EP1803223A2 (en) 2007-07-04
WO2006044992A3 (en) 2006-07-20
US20060082486A1 (en) 2006-04-20
WO2006044755A1 (en) 2006-04-27
EP2343808A2 (en) 2011-07-13
EP1803223A4 (en) 2008-12-10
EP1805898A2 (en) 2007-07-11
KR20070065403A (ko) 2007-06-22
EP1810406A1 (en) 2007-07-25
CN101044686B (zh) 2012-09-05
KR20070069192A (ko) 2007-07-02
US7088280B2 (en) 2006-08-08
US7091896B2 (en) 2006-08-15
US20060082481A1 (en) 2006-04-20
CN101044682A (zh) 2007-09-26
WO2006044756A2 (en) 2006-04-27
CN101061636A (zh) 2007-10-24
KR20070065404A (ko) 2007-06-22
EP2343808B1 (en) 2017-04-26
KR101204521B1 (ko) 2012-11-27
CN101044686A (zh) 2007-09-26
KR101280626B1 (ko) 2013-07-02
KR101255862B1 (ko) 2013-04-17
CN101044682B (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN101061636B (zh) 具有减小的平均输入电流和减小的平均基准电流的模数转换器
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US6909393B2 (en) Space efficient low power cyclic A/D converter
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
EP2270987B1 (en) Capacitive integrate and fold charge-to-digital converter
CN105556321A (zh) 电容感测电路和方法
US5134402A (en) Tri-level digital-analog converter and analog-digital converter having tri-level digital-analog converter
CN109217874A (zh) 余量转移环路、逐次逼近型模数转换器和增益校准方法
US7098840B2 (en) Domino asynchronous successive approximation ADC
US6965258B2 (en) Sample-and-hold with no-delay reset
CN101093997A (zh) Ad/da变换兼用装置
JP2003032112A (ja) アナログ−デジタル変換回路およびその直流バイアス電圧発生方法
GB2115998A (en) Apparatus and method for rapid analog-to-digital conversion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Linear Technology Corp.

Address before: California, USA

Patentee before: LINEAR TECHNOLOGY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211213

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: California, USA

Patentee before: Linear Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101006