CN103873058B

CN103873058B - 防混叠采样电路及模数转换器

Info

Publication number: CN103873058B
Application number: CN201310693178.4A
Authority: CN
Inventors: 马克·艾兰·莱姆金
Original assignee: Linear Technology LLC
Current assignee: Analog Devices International ULC; Linear Technology LLC
Priority date: 2012-12-17
Filing date: 2013-12-17
Publication date: 2017-03-15
Anticipated expiration: 2033-12-17
Also published as: US20140168000A1; TW201436471A; EP2744112A3; EP2744112A2; US8823572B2; EP2744112B1; TWI621338B; CN103873058A

Abstract

本发明提供了防混叠采样电路及模数转换器。诸如逐次逼近模数转换器（ADC）的采样电路的采样电路提供对采样的输入信号的防混叠滤波。该电路利用多个电容器采样输入信号，其中每个电容器在采样时间间隔期间的不同时间对输入信号进行采样。该电路在转换时间间隔期间将存储在不同电容器上的样本组合起来，并使用组合的样本生成数字输出信号。在一个示例中，使用存储在第一电容器上的样本生成输出信号的第一位，并使用存储在第二电容器上的样本生成输出信号的第二位。在另一示例中，电路模块对输入信号执行有限或无限脉冲响应（FIR或IIR）滤波，其中通过用于采样的电容器的相对大小来确定滤波器特性。

Description

防混叠采样电路及模数转换器

技术领域

本发明的主题涉及用于提高采样电路（诸如形成模数转换器的一部分的采样电路）的精度和降低采样电路的噪声敏感度的技术及设备。

背景技术

诸如模数转换器（ADC）的采样电路将连续时间信号转换成由离散信号样本的序列形成的离散时间信号。在ADC的情况下，每个离散信号样本均被进一步数字化为代表离散信号样本值的二进制串以形成数字输出信号。采样电路通常使用电容器（或其他电荷存储器件）在给定的瞬间时刻对连续时间输入信号值进行采样。采样电路将采样的信号值传送至转换电路，或者使用存储在电容器上的采样信号值。

采样电路以确定的采样率f_s工作，每1/f_s秒对连续时间输入信号采一个样本。采样率依赖于具体应用，其指定了对输入信号进行采样以转换为数字字的频率。为了对连续时间信号进行采样和避免混叠，采样频率f_s必须至少是连续时间信号的最高频率的两倍。如果采样频率f_s不是连续时间信号的最高频率的两倍，则根据奈奎斯特采样定理，进入后采样带宽的输入信号的高频分量会出现混叠或折叠。这些折叠效应将噪声和错误引入采样信号，因此必须解决以避免带内出现不期望的信号和噪声。

图1示出正在对输入信号V_in进行采样的ADC103。期望将V_in转换为0和f_s/2之间的频率。不过在f_s/2以上的区域A，可以是随机（噪声）或确定性信号的输入信号在0和f_s/2之间折叠。于是，频率为f_s的输入信号分量将折叠回来并呈现为DC信号。随着频率增加至区域B（超出区域A），输入信号的能量折叠回来并向前跨越0至f_s/2的输出带宽。

图2示出了一种减小混叠效应的方法。低通滤波器201接收输入信号200，并根据过渡（transition）和阻带衰减206将要被混叠的频率分量过滤或衰减掉，然后将此频带限制信号给至ADC203的输入端202。因为输入信号在区域210的能量减少，于是将被折叠成数字输出的能量得以降低，从而提供了较低的混叠噪声和改进的性能。然而，难以在ADC203之前对过滤器提供陡峭截止。如果使用有源滤波器在通带和阻带之间进行快速过渡，则有源滤波器会引入额外噪声并且有源滤波器需要额外的电流，从而有源滤波器的输出必须能够驱动ADC203的输入。

图3示出另一种用于解决输入信号的混叠效应的方法。在图3中，ADC301以采样率f_s ^hf对输入信号300进行采样，采样率f_s ^hf基本上高于目标带宽309（f_s ^hf>>f_s)。高于目标带宽但处在带宽308以内的信号都被ADC精确采样，并作为数字信号给至输出端302。数字输出302被数字滤波器303（具有滤波器特性310）滤波，并给至输出端304。在一个示例中，滤波器303是下采样的抽取滤波器。根据该方法，通过将ADC采样率增加至超过将转换成目标带宽中的信号所需的采样率来避免混叠。随后使用数字滤波器303去除带外信号。可以在ADC301的前端使用具有低通特性306的模拟防混叠滤波器，以进一步防止混叠。通过使目标带宽远离混叠开始出现的点，能够极大地简化模拟防混叠滤波器的设计，并且能够在数字域中执行滤除频带信号的信号处理，从而实现更加陡峭、稳定的滤波器特性。不过，考虑到增加的计算功率，对针对输入信号进行过采样的更快的ADC的需求会浪费较多的功率。

由此存在着对于采样连续时间信号的具能量效率的电路和方法的需求，这些电路和方法具有低噪声敏感度、低混叠敏感度、以较低的功耗以及能够以高采样率工作。

发明内容

本发明能够减轻上述包括在形成模数转换器的一部分的采样电路中的由噪声敏感度导致的采样电路中的上述问题以及由高频信号导致的混叠中的一个或多个。

在第一示例中，第一电容器用于在采样时间间隔期间的第一时间对模拟输入信号进行采样。第二电容器用于在采样时间间隔期间的第二时间对模拟输入信号进行采样，其中第二时间不同于第一时间。电路将存储在所述第一电容器和第二电容器中的样本组合起来，并在不同于采样时间间隔的转换时间间隔期间使用该组合的样本生成数字输出信号。第一电容器可以由两个以上的子电容器形成，所述电路可操作来将所述电容器和/或子电容器的连接方式从采样时间间隔期间的第一构造调节为转换时间间隔期间的第二构造，以使用存储在第一电容器的第一和第二子电容器中的样本分别生成数字输出信号的第一位和第二位。转换时间间隔的第二构造可以将电容器连接成第一和第二组电容器，其中所述第一组电容器的电容值是所述第二组电容器的二倍。可操作来生成数字输出信号的所述电路可以形成逐次逼近模数转换器、采样保持电路或流水线模数转换器的一部分。

一种方法可以包括：通过第一电容器在采样时间间隔期间的第一时间对模拟输入信号进行采样；通过第二电容器在采样时间间隔期间的第二时间对模拟输入信号进行采样，其中所述第二时间不同于第一时间；将第一时间和第二时间得到的样本组合起来；在不同于采样时间间隔的转换时间间隔使用该组合的样本生成数字输出信号。

在第二示例中，一种方法包括选择电容器阵列中的第一组电容器和第二组电容器，其中所述第一组电容器与第二组电容器的电容值之比对应于期望的防混叠滤波器响应的抽头系数之间的比值。在采样时间间隔期间的不同的第一和第二时间分别使用第一组电容器和第二组电容器对模拟输入信号进行采样，以获得模拟输入信号的第一样本和第二样本。对第一组电容器与第二组电容器进行重新构造以形成与所述第一组电容器与第二组电容器不同的第三组电容器与第四组电容器。基于存储在所述第三组电容器和第四组电容器中的电荷来输出数字输出信号，其中数字输出信号包括基于存储在所述第三组电容器中的电容器上的电荷转换的第一位以及基于存储在所述第四组电容器中的电容器上的电荷转换的第二位。该方法可以使用包括多个电容器的电容器阵列以及用于选择性地将阵列电容器耦接在一起以形成各组电容器的选择电路；用于将存储在一组电容器上的平均电荷值转换成数字输出信号的一位值的转换器；以及用于控制所述电容器阵列与所述转换器的操作的控制器。选择第一和第二组电容器以及对模拟输入信号进行采样的步骤可以包括：针对所选择的第一组电容器与第二组电容器中的每一组，顺次执行如下步骤；(i)针对所选择的电容器组中的每个电容器，顺次执行在保持数据线未激活的同时，激活与阵列中的电容器的行和列相对应的行选择线与列选择线的步骤；以及(ii)在激活所选择的组中的每个电容器的行选择线与列选择线之后，将模拟输入信号施加至信号线以对所选择的组的电容器上的模拟输入信号进行采样。

其他的优点和新颖特征将部分地在下面的说明中阐述，并且部分在查看附图后对本领域技术人员变得显而易见，或者可以通过实例的生产或操作来了解。本发明的优点可以通过实施或使用下面详细实例中给出的方法、设备或其组合的各个方面来实现和获得。

附图说明

附图示出了根据本发明的一个或多个实施方式，仅为示例而非限制。附图中相同的参考标号表示相同或相似的元件。

图1示出了经受高频混叠的示例性模数转换器（ADC）电路以及ADC电路的频率响应。

图2示出了包括模数转换器（ADC）以及预转换低通滤波器的示例电路，以及具有降低了高频混叠的电路的频率响应。

图3示出了包括高频模数转换器（ADC）和后转换低通滤波器的示例电路，以及具有降低了高频混叠的电路的频率响应。

图4A-图4C示出了示例性的具有用于对输入信号进行同时采样的一组电容器的逐次逼近ADC(SA-ADC)电路。

图4D示出了用于操作图4A-图4C所示的SA-ADC的控制信号的示例性时序图。

图5A示出了具有用于对输入信号顺序采样的一组电容器的示例性采样电路。

图5B和图5C示出了用于操作图5A所示的采样电路的控制信号的示例性时序图。

图6A示出了具有用于对输入信号顺序采样的一组电容器的示例性SA-ADC电路。

图6B示出了用于操作图6A所示的SA-ADC的控制信号的示例性时序图。

图6C示出了具有用于对输入信号顺序采样的一组电容器的示例性流水线ADC电路。

图7A和图7B示出了具有可调连接的子电容器的示例性电容器阵列，所述电容器阵列用于图5A或图6A的采样电路或SA-ADC。

图8A示出了具有用于对输入信号顺序采样的双电容器阵列的示例性SA-ADC电路。

图8B示出了用于操作图8A所示的具有双电容器阵列的SA-ADC的控制信号的示例性时序图。

图9示出了实现8抽头sinc防混叠滤波器的SA-ADC电路的电路示意图。

图10和图11示出了通过图9的电路实现的信号采样方法和转换方法的性能测试图。

图12A示出了用于可调地连接电容器阵列中的电容器的示例性单元选择电路。

图12B和图12C示出了包括图12A的单元选择电路的示例性电容器阵列。

图13A示出了具有用于实现无限脉冲响应（IIR）滤波器特性的电容器的示例性SA-ADC电路。

图13B示出了用于操作图13A的SA-ADC的控制信号的示例性时序图。

图14示出了具有用于实现无限滤波响应（IIR）滤波器特性的多个电容器的示例性SA-ADC电路。

具体实施方式

在以下的具体描述中，通过示例方式阐述了大量具体细节以便提供对相关教导的深入理解。然而，对于本领域技术人员来说显而易见的是，可以在没有这些细节的情况下来实施本发明的教导。在其它方面，以相对高的层次且不带细节来描述公知的方法、步骤、组件和/或电路模块，以避免不必要地使本发明的教导的各个方面模糊。

本发明所公开的各个方法和电路涉及提高采样电路（例如，形成模数转换器的一部分的采样电路）的精度和降低采样电路的噪声灵敏度。所述方法和电路提高了对输入信号进行采样的有效速率（effective rate），并且通过对电容器或用于采样的其它存储装置两端的电荷进行再合并来提供该输入信号的防混叠滤波。在模数转换器的情况下，在转换之前采样信号被抽取以允许转换电路模块以比有效采样率低的速率来操作。

在一个示例中，所述方法和电路可以被用作电荷重新分布模数转换器（ADC）的一部分。电荷重新分布ADC可以通过以比转换率高的速率（即，有效采样率）来对输入信号进行采样并且每个样本仅出现在电荷重新分布电容器阵列的一部分上来执行防混叠。然后，逐次逼近电荷重新分布ADC(SA-ADC)在转换阶段期间将采样数据转换为数字字。通过在多个缩短的采样周期内对电容器阵列上的输入信号进行采样，来捕获高频信号和噪声。使用该电容器阵列来建立防混叠滤波特性，并且在转换器在转换阶段期间以转换率来转换采样信号时发生固有抽取。

现在详细参照附图中所示的示例并讨论如下。

图4A至图4C示出了使用电容器组403a至403e来对输入V_in处的信号进行采样的示例性逐次逼近ADC400、以及用于对采样信号进行转换和产生数字输出信号V_out的比较器401（也称为一位A/D转换器或量化器）和处理电路模块405。处理电路模块405被配置为通过产生用于断开和闭合开关407和开关409a至409e的控制信号来控制逐次逼近ADC的操作。通常，电容器403a至403e的二进制加权电容被选择为使得C_403a=2*C_403b（在图4A的示例中=8C）、C_403b=2*C_403c（在该示例中=4C）、C_403c=2*C_403d（在该示例中=2C），并且虚拟（dummy）电容器403e被设置为具有与最小的电容器的电容相同的电容C_403e=C_403d（在该示例中=C）。在一些实施例中，这些电容器并不是二进制加权的，例如，可以使用子二进制（sub-binary）加权电容器来减少丢失代码。所示出的SA-ADC400是使用四个采样电容器（403a至403d）和一个虚拟电容器来产生4位输出信号V_out的4位ADC；更具体地，产生n位输出信号V_out的n位SA-ADC可以使用n个采样电容器（具有电容值C、2C、4C、……、2^n-1C）和一个虚拟电容器。在一些实施例中，没有使用虚拟电容器。

图4A至图4C中的每一个示出了在不同操作状态中的逐次逼近ADC400。在图4A中，该ADC在采样状态中操作：开关407闭合以将每一个电容器403_a至403_e的一个节点连接至固定电压水平（例如，地），同时开关409_a至409_e闭合以将每一个电容器403_a至403_e的另一个节点连接至模拟输入电压V_in。在采样阶段期间，每一个电容器403a至403e被充电到等于V_in的电压电位（具体地，存储电荷以使得电容器两端的电压等于在采样阶段结束时V_in的瞬时值）。在采样阶段结束时，开关407被断开，并且开关409_a至409_e中的每一个被设置为连接至固定电压水平（例如，地）。因此，在节点411处的电压等于–V_in。

在采样阶段之后，该ADC过渡到如图4B所示的转换阶段。在转换阶段中，控制该ADC使得：开关407断开，并且控制开关409_a至409_e使得电容器403_a至403d中的每一个（即，除了虚拟电容器403_e之外的每一个电容器）依次连接至参考电压水平V_ref。响应于开关409a至409e的连接方式的变化而在电容器403a至403d之间发生的电荷共享实现了数模转换（DAC）（SA-DAC），将数字输入字转换为模拟输出电压（或电荷）。在一个示例中，V_ref可以被设置为高电源电压V_DD。在图4B中，开关409_a被示出为将电容器403_a的一个节点连接至参考电压节点V_ref，同时其余开关409b至409e将电容器403b至403e中的每一个连接至地。比较器401被操作以执行第一比较操作，第一比较操作对节点411处的电压与节点412处的比较电压水平（例如，地电压）进行比较。基于在比较器401的输出端处的处理器405所检测到的第一比较的结果，该处理器确定数字输出信号的最高位。该处理器接着闭合开关409b以便将电容器403b的一个节点连接至参考电压节点V_ref（如图4C所示），同时其余开关409c至409e将电容器403c至403_e中的每一个连接至地。基于第一比较的结果来确定开关409_a的状态（断开/闭合）：如果该比较输出结果0，则开关409_a保持连接至V_ref（如图4C所例示）；如果该比较输出结果1，则开关409a将电容器403a的一个节点连接至地。比较器401被操作以执行第二比较操作并且确定数字输出信号的下一个最高位。该过程被按顺序重复，直到数字输出信号的所有位被确定为止。

在转换阶段结束时，处理器405在节点V_out处输出数字输出信号。然后，逐次逼近ADC通过闭合开关407、控制开关409a至409e以将电容器403a至403e中的每一个的节点连接至输入电压V_in、并返回采样阶段来准备采集输入信号V_in的另一个样本。

图4D示出了在电路的操作期间用于控制电路400的开关407和开关409a至409e的状态的控制信号的时序图。控制信号通常由处理器405输出以作为采样和转换操作的一部分。如时序图中所示，对开关407进行控制的控制信号可操作性地在采样阶段期间闭合开关407（从而将电容器403a至403e连接至地），并且在转换阶段期间断开该开关。控制信号和各自对开关409a至409e中的各个开关分别进行控制，并且在采样阶段期间可操作性地将这些开关连接至Vin。在转换阶段期间，控制信号和连接至地节点，并且按顺序操作以在各个转换操作期间将它们各自的电容器连接至参考电压节点V_ref。在一些实施例中，这些控制信号在按顺序的转换操作之前不将电容器403a至403e连接至地节点。

两个采样阶段之间的时间间隔T_C确定了ADC400的转换率f_C=1/T_C。此外，两个转换阶段之间的时间间隔确定了ADC400的采样率f_S。在图4A至图4C的示例中，两个转换阶段之间的时间间隔等于两个采样阶段之间的时间间隔，使得转换率等于采样率f_C=f_S。

为了提高逐次逼近ADC的防混叠特性，可以增大该ADC的有效采样率f_se。具体地，可以由电荷重新分布ADC通过以比转换率f_C高的有效采样率f_se来对输入信号进行采样并且仅在电荷重新分布电容器阵列的一部分上采集每一个样本，来执行防混叠。因此，在每一个采样时间间隔（即，采样阶段）期间采集多个样本，并且仅在电荷重新分布阵列的一部分上采集每一个样本。该采样方法与参照图4A至图4D来描述和示出的逐次逼近电荷重新分布ADC400中执行的采样形成对比，在后者中，阵列中的所有电容器403a至403e同时对输入信号进行同步采样。通过改为在多个采样周期期间在阵列中的不同电容器上对输入信号进行采样，输入信号的高频能量被捕获并且可以通过在转换阶段期间发生固有抽取的采样和转换电路模块的防混叠滤波特性而被处理。抽取比率是有效采样率f_se与转换率f_c的比率。各种防混叠滤波特性可以按照下文将更详细地描述的那样来建立。

图5A示出在不同的时间对多个电容器C_a-C_d上的模拟输入信号V_in分别进行采样的示例性采样电路500。在电路500中，每个电容器C_a-C_d通过对应的开关501a-501d选择性地耦接到接收输入电压V_in的节点。因此，通过在第一时间间隔期间闭合开关501a并在第一采样时间断开开关501a，可以在第一时间间隔期间将第一电容器C_a耦接到输入电压节点，以便在第一采样时间对输入电压V_in采样。类似地，通过操作各自的开关501b-501d，可以分别在第二、第三和第四时间间隔期间将各个电容器C_b-C_d耦接到输入电压节点，以便分别在第二、第三和第四采样时间对输入电压V_in采样。具体地说，各开关501b-501d可以分别在对应的第二、第三或第四时间间隔期间闭合，并且分别在第二、第三和第四采样时间断开。一旦在每个电容器C_a-C_d上已经存储了输入信号样本（以及相应电荷），就可以闭合开关503以再合并各电容器之间的电荷，并将各电容器耦接到输出节点V_Comp以用于进一步处理。尽管电路500示出了包括四个电容器的示例性电路，然而可以使用各种数量的电容器（例如，两个或三个电容器，或者大于四个电容器）。通常，每个电容器C_n具有用于将该电容器耦接到输入节点V_in的对应开关501n以及对应时间间隔，在该对应时间间隔期间，开关501n闭合以对输入到该电容器上的输入信号进行采样。在一些实施例中，对电容器C_a-C_d进行下极板采样。下极板采样是本领域技术人员公知的技术。

图5B示出用于在采样电路工作期间对电路500的开关501a-501d和503的状态进行控制的控制信号的示例性时序图。如该时序图所示，每个开关501a-501d在采样阶段510的四个时间间隔中的各自不同的一个时间间隔期间闭合，每个时间间隔以对应的采样时间t1-t4结束。通常，可以在采样阶段期间均匀地分布采样时间t1-t4，使得分隔后续采样时间的各时间间隔彼此相等：[t1,t2]=[t2,t3]=[t3,t4]。一旦已经取得所有样本，电路500过渡到评估阶段520，在此期间可以对存储在电容器C_a-C_d上的样本执行操作。在图5A-图5B的示例中，在开关503将所有电容器C_a-C_d连接到正处于闭合状态下的采样电路的输出节点V_Comp时，评估阶段开始。开关503的闭合能够使得在采样阶段期间存储在每个电容器上的电荷在各电容器之间被合并以及均分，从而每个电容器两端具有相同电压。

图5A和图5B中示出的示例性采样电路500和时序图例示了实现具有以系数[1 1 11]表征的有限脉冲响应（FIR）的滤波器的电路的实施例。在该示例中，具有相等尺寸和电容值C的四个电容器C_a-C_d根据图5B示出的时序图来顺次地对输入信号V_in进行采样。在采样时段510期间，四个采样电容器以各采样时刻之间的相等间隔来对输入信号V_in进行采样（尽管其他实施例可能以不相等的间隔来采样）。在四个电容器对输入信号采样之后，通过闭合开关503来并行地布置这些电容器，以合并电荷和进行抽取。可以基于每个采样时间存储在每个电容器上的电荷来计算评估/抽取阶段期间节点V_Comp上的输出信号：

Q_TOT=C_d*V_in+C_c*V_inz^-1+C_b*V_inz^-2+C_a*V_inz^-3

在示例中，其中C_a=C_b=C_c=C_d=C，

Q_TOT=C*V_in+C*V_inz^-1+C*V_inz^-2+C*V_inz^-3

这提供了评估阶段期间的如下输出电压V_Comp：

V_Comp=Q_TOT/(4*C)=¹/₄V_in(1+z^-1+z^-2+z^-3)

因此，例示的采样电路500相当于具有单位DC增益的4抽头sinc1滤波器。由于以比有效采样率f_se（有效采样率f_se(f_se=1/T_se)由采样时间t1-t4出现的速率确定）的¹/₄更低的转换速率f_C（f_C=1/T_C）运转，因此无缝地执行了抽取。在一些实施例中，减小了信号和的采样间隔的长度（例如，减小到小于采样阶段时段T_s的¹/₄），以使得可以在采样时段T_s之内插入的脉冲，从而使得能够以等于转换速率f_C的恒定采样率f_s来执行采样和抽取两者，如图5C所示。在一些实施例中，ADC转换发生在抽取时间间隔期间。

尽管图5A的示例性电路已被描述为具有相等大小的电容器C_a=C_b=C_c=C_d=C，然而该电路可以更一般地包括具有不同电容值的电容器。在一个示例中，每个电容器C_n具有电容值n，采样电路500根据下式提供输出信号：

V_Comp=α*V_in(d+c*z^-1+b*z^-2+a*z^-3)，其中α=1/(a+b+c+d)

采样电路500的工作原理可以运用到与模拟至数字转换器（ADC）相结合使用的采样电路模块中。图6A例示出具有二进制加权电容器阵列的4位电荷重新分配逐次逼近式ADC600，其包括：比较器601（或量化器），用于将存储在电容器603a-603e的各种组合上的平均电荷值转换成数字输出信号V_out；处理器605，用于控制电容器603a-603e、开关607和609a-609e以及均衡器601的操作。二进制加权电容器阵列包括具有8C、4C、2C、1C的比例的电容值的电容器603a-603d以及同样具有1C权重的虚拟电容器（dummy capacitor）603e。如图所示，具有8C的电容的最大的电容器603a由两个独立的子电容器603a1和603a2形成，每个子电容器具有4C比例的电容值。电容器603b、603c和603d各自由具有4C、2C和1C比例的电容值的电容器形成。注意，在各种实施例中，至少一些电容器由子电容器（例如单位电容器）构成，使用二步式DAC（two-step DAC），使用分立电容器阵列，或者使用任意其他适当的电容器阵列或多个电容器阵列。

图6B示出用于控制在ADC600的工作期间电路600的开关609a-609e的状态的控制信号的示例性时序图。如该时序图所示，开关609a-609e在采样阶段的不同采样时间间隔期间闭合，以在电容器603a-603e上存储输入信号V_in的不同样本。开关607在整个采样阶段保持闭合。在该示例中，开关609a-609e进行操作以在每个采样时间间隔期间将一个或多个电容器连接到输入节点V_in，以使得在每个时间间隔期间连接的电容器的电容值之和相等。具体地，在第一时间间隔期间，开关609a1闭合，以将具有4C电容值的第一电容器603a1连接到输入节点。在第二和第三时间间隔期间，开关609a2和609b分别闭合，以将每个具有与第一电容器相同电容值4C的第二和第三电容器603a2和603b连接到输入节点。在第四时间间隔期间，开关609c、609d和609e闭合，以将电容值之和为4C的第四、第五和第六电容器603c、603d和603e连接到输入节点。从而，在采样阶段期间在四个不同时刻t1-t4对V_in处的输入电压信号进行了采样，并且在每个采样阶段期间对输入电压节点施加了相同的电容负载。

在采样阶段的结束处，每个电容器603a-603e存储了输入信号V_in的一个样本。具体地说，每个电容器603a-603e存储了基于对应的采样时间处的输入信号V_in的值而确定的电荷量。可选地，电容器可以在采样阶段之后并行地耦接，以便使得在采样阶段期间存储在每个电容器上的电荷在这些电容器之间被合并和均分，从而每个电容器存储相同量的电荷。例如，可以通过断开开关607并且将每个开关609a-609e耦接到地来并行耦接电容器603a-603e。然而，并行地耦接电容器不是必需的，并且在转换阶段期间在各个电容器603a-603e之间合并电荷。

在转换阶段期间，图6B所示的开关609a-609e的操作与图4A-图4D所示的开关409a-409e的操作类似地进行（开关609a1和609a2两者的行为类似于开关409a）。因此可以参照对图4A至图4D的描述得到更多细节。转换阶段与采样阶段不同，通常每个采样阶段之后紧跟着一个转换阶段。

在图6A的ADC600中，电容器603a-603e配置用于根据具有系数[1,1,1,1]的FIR滤波响应进行防混叠采样。具体地说，由于在每个采样时间t1-t4处使用相同电容负载来对输入信号采样，所以FIR滤波响应具有系数[1,1,1,1]。如上文详述的那样，8C电容器（例如见电容器403a）电学地拆分成两个4C电容器（电容器603a1和603a2）。在采样操作期间，和分别使得8C电容器的两个4C分部603a1和603a2的每一个在分开的采样时间间隔期间对输入信号V_in采样。接下来，使得4C电容器603b在其自己的采样时间间隔期间对输入信号V_in采样。最终，使用最后的采样时间间隔时段来对2C（603c）、1C（603d）和虚拟电容器（603e）上的输入电压V_in采样，这几个电容器的电容之和总共为4C。

在一些实施例中，在已执行采样之后，首先并行地连接这些电容器以在转换阶段之前在它们之间合并和重新分配电荷。可以并行地连接这些电容器以允许每个电容器上的采样电荷合并和重新分配，使得每个电容器603a-603e在其两端存储相同的电压（或存储相同电荷量），并行连接的方式可以是以下任一种：将下极板节点（各个电容器不共享的节点）连接到一起；将下极板节点连接到参考电压；将下极板节点一起连接到地；或者将下极板节点一起连接到任意其他适当的电压。

随后调节电容器的连接方式以用于转换阶段，以产生适用于逐次逼近（SA）ADC转换的电容器组。具体地，在转换阶段期间，并行地配置两个4C电容器603a1和603a2，并且2C（603c）和1C（603d）电容器配置为各自独立地切换。对电容器的连接方式的调节使得存储在电容器上的样本（例如，输入电压幅度的样本，其被存储为电容器两端的电压以及电容器上的电荷）在电容器被并行地耦接到一起时合并。然后根据如参照图4A-图4D所述的逐次逼近ADC转换技术来执行ADC转换。通常，在转换阶段期间，调节电容器的连接方式以提供二进制加权的电容器的组（即，提供电容器的组，以使得一组C_set1的电容等于下一组电容器C_set2的电容值的两倍：C_set1=2*C_set2；C_set2=2*C_set3；……）。如图6B所示，在转换阶段期间，电容器603a1和603a2形成总电容为8C的第一组（通过如下事实可显而易见：开关609a1和609a2在转换阶段期间具有相同的控制信号)；电容器603b形成总电容为4C的第二组；电容器603c形成总电容为2C的第三组；以及电容器603d形成总电容为1C的第四组。

可以可调节地连接SA-ADC中使用的电容器603a-603e，以便产生采样和转换阶段期间使用的不同的电容器配置。如参照图6A和图6B所述的那样，例如，电容器603a1和603a2在采样阶段期间可以是两个独立的电容器，并且在转换阶段期间可以并行连接以用作具有更高电容的单个电容器。类似地，电容器603c-603e在采样阶段期间可以并行连接，并且在转换阶段期间可以用作独立的电容器。

电容器603a至603e中的每一个还可以由两个或更多子电容器形成，或者电容器603a至603e可以由一个电容器阵列形式的多个单位电容器或者多个单位电容器的组合形成。图7A和图7B详细描述了电容器603a至603e由电容器阵列700形式的电容器形成的示例。

图7A示出了在采样阶段期间用于4位SA-ADC的电容器排列（例如，包括单位电容器或子电容器）的实施例。在各种实施例中，电容器包括MIMCAP、MOMCAP、MOSCAP、PIP（poly-insulator-poly）电容器或者任何其他适当的电容器。使用开关来配置四个大小相等的采样电容器中的每一个，所述开关按照所示配置（或电容器组）的方式连接各单位电容器。各电容器C_A并联地电连接以形成电容器603a1并且在第一采样时间间隔期间存储第一输入电压样本；各电容器C_B并联地电连接以形成电容器603a2并且在第二采样时间间隔期间存储第二输入电压样本；各电容器C_C并联地电连接以形成电容器603b并且在第三采样时间间隔期间存储第三输入电压样本；并且各电容器C_D并联地电连接以形成电容器603c至603e并且在第四采样时间间隔期间存储第四输入电压样本。

在转换阶段期间，将阵列700中的各电容器的连接方式（connectivity）调节为如图7B所示的不同的排列。具体而言，如图7B所示，以适合于使用电荷再分配的逐次逼近操作的二进制加权的方式重新配置各电容器。标为C₈的各电容器表示并联连接以在SAR（逐次逼近寄存器）电容器阵列中形成8C电容器的第一单位电容器组；标为C₄的各电容器表示并联连接以在SAR电容器阵列中形成4C电容器（电容器603b）的第二单位电容器组；标为C₂的各电容器表示并联连接以在SAR电容器阵列中形成2C电容器（电容器603c）的第三单位电容器组；并且标为C₁和C_D的各电容器分别表示在SAR电容器阵列中形成1C电容器（电容器603d）和虚拟电容器（电容器603e）的第四单位电容器组和虚拟单位电容器组。在采样阶段与转换阶段之间对电容器的连接方式的调节使得存储在每个组/配置中的各个电容器上的样本（以及存储在各电容器上的电荷）结合并且在相同的组/配置中的各电容器之间均衡。

虽然结合图7A和图7B所讨论的电容器阵列示例示出了将所有的电容器都用在采样阶段和转换阶段这两个阶段中，但是并不需要阵列中的所有电容器都用在这两个阶段中。在一些实施例中，仅使用一部分电容器。例如，在包括256个单位电容器的8位ADC中，8个采样电容器组用于滤波，（对于一共128个电容器用于采样而言）每个采样电容器包括16个单位电容器，剩余128个电容器没有用于采样而是在转换阶段中使用。在采样阶段期间，使用8个采样间隔（以及8个相应的采样时间）在8个采样电容器组的每一个上对输入信号V_in进行采样。因此，在转换阶段期间，使用8个转换电容器组，使得第一组由128个单位电容器形成；第二组由64个单位电容器形成；第三组由32个单位电容器形成；第四组由16个单位电容器形成；第五组由8个单位电容器形成；第六组由4个单位电容器形成；第七组由2个单位电容器形成；以及第八组由1个单位电容器形成（并且虚拟组由1个单位电容器形成）。通过对转换电容器的子集或超集（superset）上的输入信号进行采样，可以获得（与基准电压相比）大于或小于1（unity）的比例因数（scale factor）。例如，对于只有一半电容器用于采样的8位ADC的满刻度会是全部电容器用于采样的情况下的值的两倍。在期望满刻度大于基准电压的情况下这会是有用的。

在一些实施例中，至少一些用于对输入信号进行采样的电容器在使输入信号数字化的转换期间没有使用（例如，使用附加的采样电容器来采样和滤波输入信号，但是在循环的转换部分期间没有将该附加的采样电容器作为SA-DAC的一部分来控制）。虽然采样电容器没有在转换阶段期间用作SA-DAC的一部分，但是在这些电容器的采样期间存储的电荷与各采样电容器（包括在转换阶段期间使用的采样电容器）结合并且在各采样电容器之间平均，并且提供SA-DAC在循环的转换部分期间进行操作所依据的电荷。以此方式进行配置可以导致减低的ADC输出满刻度。

采样电路500可以应用于其他类型的采样电路模块，诸如应用于流水线ADC的采样保持电路。图6C示出了用于将模拟输入信号V_in转换为n位数字输出信号V_out的流水线ADC650。流水线ADC电路650包括输入采样保持电路651和ADC级655，输入采样保持电路651用于对输入信号V_in进行逐次采样并且将样本提供至一个或多个转换级653的串联互联（在图6C中举例示出为级1至级4）。级653中的每一个和ADC级655将若干位信息提供至产生数字输出信号V_out的处理电路657。

如图6C的中间部分所示，流水线ADC650包括防混叠采样电路作为采样保持电路651的一部分。如图所示，采样保持电路651包括多个采样电容器C_a至C_d，其分别具有两个关联开关。在采样阶段期间，在开关闭合的同时通过顺序地闭合开关至在每个采样电容器上存储输入信号V_in的不同样本。每个开关至将相应的采样电容器的一个节点连接至输入电压节点V_in，而开关将电容器的另一个节点连接至公共电压（例如，地电压）。在采样阶段期间开关断开。一旦完成采样阶段，采样保持电路651转变为保持阶段的操作。在保持阶段期间，开关至和开关断开，而开关闭合以便将各采样电容器彼此并联连接并且对存储在各电容器上的样本进行组合。在保持阶段期间，放大器659在采样保持电路651的输出端处提供输出信号V_Hold，该放大器提供的输出信号电压指示了存储在各采样电容器上的组合样本。在所示示例中，使用了分别具有相同电容的四个采样电容器，然而在其他示例中还可以使用不同的数量和/或大小的电容器以获得在此所描述的不同的防混叠转移特性。

流水线ADC的每个级653可以具有如图6C的下部所示的结构。如图所示，每个级653可以包括其自身的采样保持电路661、ADC和DAC的串联互连663、加法块665和增益块667。通常，采样保持电路661是标准的采样保持电路，在其输出端提供与采样时的输入相等的信号。然而在一些示例中，采样保持电路661可以提供防混叠滤波，这是通过，例如，包括类似于上述关于采样保持电路651所描述的电路实现的。ADC和DAC的串联互连663在ADC的输出端提供数字输出值，该数字输出值对应于对ADC输入端处的信号转换。ADC产生的数字输出值提供至处理电路657，以便用于计算数字输出信号V_out。DAC将数字输出值转换回模拟信号值，通过加法块665从采样保持电路651的输出端的信号减去该转换回的模拟信号值。增益块667放大加法块665的输出端的信号，并且将放大后的信号提供至下一级653或提供至ADC655。

讨论已经集中在具有相等大小的采样电容器的采样电路上，具体而言，集中在这样的采样电路上，其中在每个采样时间间隔期间，将具有相同总电容值的电容器连接至输入电压节点V_in。例如，在关于图6A和图6B所讨论的示例中，在每个采样时间间隔期间，将具有总电容值4C的一个或多个电容器描述为连接至输入电压节点V_in。因此，可以进行四个均等权重的输入信号采样，从而实现了具有系数[1111]并具有sinc1滤波器特性：C*V_in+C*V_inz^-1+C*V_inz^-2+C*V_inz^-3的防混叠滤波器。

在一些实施例中，可以使用具有其他sinc1特性的滤波器。可以通过将各采样电容器配置为不相等来实现非等抽头加权。例如，可以通过使用如下方式配置的4位SA-ADC来实现具有下列系数[1331]的滤波器，所述方式为：将各电容器配置为利用总电容值2*C、6*C、6*C、2*C来对输入信号进行采样，从而获得2*C*V_in+6*C*V_inz^-1+6*C*V_inz^-2+2*C*V_inz^-3的滤波器特性（电荷），其等效于具有比例因数2的C*V_in+3*C*V_inz^-1+3*C*V_inz^-2+C*V_inz^-3的滤波器特性。具体而言，为了使用可调节采样电容器实现具有系数[1331]的防混叠滤波器，具有总（总计）电容值2C的第一电容器组在第一采样时间间隔期间耦接至输入节点V_in，而各自具有总（总计）电容值6C的第二电容器组和第三电容器组分别在第二采样时间间隔和第三采样时间间隔期间耦接至输入节点V_in，并且具有总（总计）电容值2C的第四电容器组在第四采样时间间隔期间耦接至输入节点V_in。然后将如关于图6A和图6B所描述的那样利用二进制加权的各电容器组来实现转换阶段。

在一些实施例中，使用微分电容器阵列来实现负的滤波器系数，其中电容器两端电压的极性被翻转用于负系数的抽头，这是通过调节电容器的连接方式使得正的输入信号端连接至负的电容器输入端并且使得负的输入信号端连接至正的电容器输入端来实现的。在一些实施例中，负的滤波器系数是通过将采样电容器连接至输入信号的反向值（其使用放大器或开关-电容器技术生成）来实现的。在一些实施例中，等于0的系数是通过不对输入信号采样或者对地或对任何其他适当的电压进行采样来实现的。

在一些实施例中，可以使用动态方式来实现更复杂的滤波器。例如，在每个输入样本之后，中间阶段对采样的输入进行配置使得个电容器并联，在（连接至比较器的）公共节点处的电压被用于通过反馈至输入信号来产生随后的输入样本。

在一些实施例中，可以使用非整数相关的电容器比。例如，在一些实施例中，用于SA-ADC的DAC电容器是非二进制加权的（例如，以改进微分非线(DNL)特性）。在一些实施例中，使用专门的而非用于转换处理中的采样电容器组来产生非整数相关的滤波器抽头（例如，电容器比）；各电容器与转换电容器共享公共节点，使得在采样操作期间所采样的电荷在转换阶段期间通过第二电容器组进行操作以导致数字字。

在一些实施例中，在ADC中使用两个或更多的电容器阵列。在图8A中示出了具有双电容器阵列803a至803e和813a至813e的示例4位ADC。通过使用两个电容器阵列，提供了用于执行转换的附加时间。图8B示出了图8A的ADC的操作时序图。如图8A和图8B所示，第一电容器组803a至803e用于在第一阶段（阶段1）期间对输入信号V_in进行采样，而第二电容器组813a至813e用作转换操作的一部分。在第二阶段（阶段2）期间，存储在第一电容器组803a至803e上的样本用作转换操作的一部分，而第二电容器组813a至813e用于对输入信号V_in进行采样。处理器805根据控制信号和至控制开关807、809a至809e、817和819a至819e的操作。在一些实施例中，如图8A和图8B所示，两个电容器阵列逐一对输入进行采样（例如，在第二阵列进行转换时第一阵列进行采样，反之亦然）。在一些实施例中，两个阵列的采样操作的至少一部分在时间上重叠。另外，虽然ADC800示出为具有两个分离的比较器801和811，但是单个比较器可以作为双电容器阵列ADC的一部分而被共享。

在一些实施例中，电压缓冲器用于在采样前调节信号。

在一些实施例中，由于转换器的输入不必立即充入大电容量，所以用于实现所需防混叠性能的较小转换频率提供了较低的功耗。在一些实施例中，由于转换器（包括比较器）可以以用于实现恒定防混叠性能的减小速率进行转换，所以用于实现所需防混叠性能的较小转换频率提供了较低的功耗。

在各个实施例中，用户可通过调整采样和转换阶段的电容器的连接方式来设置滤波系数。例如，用户可针对采样阶段中的每个采样时间间隔来可控地选择一个不同的电容器组来将这些电容器连接在一起并用于采样输入信号。用户还可针对转换阶段的应用来可控地选择不同组的电容器来将这些电容器组连接在一起并用于向数字输出信号位的转换。一般来说，在转换阶段连接在一起的这些电容器组被选出以进行二进制加权，从而在转换时间间隔中使用的第一组电容器（例如，用于形成电容器603a1和603a2的一组电容器）的总电容是在转换时间间隔中使用的第二组电容器（例如，用于形成电容器603b的一组电容器）的总电容的两倍，而第二组电容器的总电容是第三组电容器（例如，用于形成电容器603c的一组电容器）的总电容的两倍，等等。用户调整电容器的连接方式可通过将掌管电容器切换的数字逻辑块移入期望的系数来实现；以及/或者用户可以从一系列滤波器和抽取率中选出一个数字逻辑块支持。在一些实施例中，可构建这样的防混叠滤波器，其在期望位置处具有零点以去除已知频率的信号。

在一个示例中，可通过8抽头sinc1滤波器与系数为[42124]的5抽头FIR滤波器的卷积（convolution）来构建滤波器。卷积滤波器的系数为[4、6、7、9、13、13、13、13、9、7、6、4]。两个滤波器的卷积在由FIR系数的选择所定义的频率处（与单独使用sinc 1滤波器相比）提供了附加零位。系数的总和为104，这使得上述数组中的每个系数对应于两个单位电容器乘以具有双电容器阵列的8位ADC中的系数值。因此，256个电容器当中的208个被用于采样并在转换阶段被使用，而剩下的48个电容器在转换阶段被使用但不被用于采样。注意，为了在DC附近实现sinc 1滤波器的最大防混叠性能，应当以因数8来抽取ADC（对应于采样阶段的八个不同的采样时间间隔）。然而，FIR具有12个抽头。因此，第一电容器阵列的采样与第二电容器阵列的采样在时间上重叠，一些采样对相同的电压进行了采样（即使有可能利用的是不同尺寸的采样电容器）。当使用两个电容器阵列时，采样操作的重叠减小了分配给转换的时间量。可使用第三电容器阵列来恢复时间，以缓和对比较器的要求。针对该实施例，比例因数将不同于ADC，并可通过调整基准电压或对已知比例因数进行数字补偿来补偿该比例因数。在一些实施例中，与上述示例一致的比例因数的改变并非一种材料性能度量。

图9至图11示出了本文所描述的信号采样方法和转换方法的性能优势的示意性示例。图9是用于模拟一个8抽头sinc 1防混叠滤波器性能的电路示意图，其中该8抽头sinc 1防混叠滤波器的有效采样频率（对应于T_se=1/(625×10⁶)s的连续采样时间之间的一个间隔）为625MHz，并且“转换”频率为该值的1/8，或为78.125MHz。在该电路中，通过采样转换开始时的输出电压来模拟ADC转换步骤。图10示出了在电容器阵列上具有和不具有过采样的周期性AC响应。注意，模拟器（SpectreRF）将零阶保持施加到输出信号，使得频率响应展现出具有sinc函数，这与真实的离散时间采样操作正好相反。从图中能够看出，在带外的频率响应中存在17dB的下降，从而减小了噪声折叠和锯齿效应。图11示出了具有防混叠特性的改善了的输出噪声，其中具有防混叠特性的输出中的本底噪声为10.6nV/rtHz，与此形成对比的是其他所有条件均保持不变而唯独不具有过采样情况下的本底噪声为26.1nV/rtHz（即，所有8抽头同时采样相比顺序采样）。2.5倍的改进与通过具有防混叠滤波器进行抽取相比不具有防混叠滤波器进行抽取所预期的结果是一致的，这是因为当通过因数8进行抽取时（不具有滤波器），噪声功率应增大8倍，得出RMS噪声密度的增加为sqrt（8）=2.8倍。不同滤波器和提取率甚至能够得出更多的带外抑制并改进噪声性能。

频率响应保真度主要是通过对电容器进行匹配来设置的；匹配通常对于ADC中使用的电容器是非常有利的。而且，防混叠滤波器的动态范围可以大于ADC自身的动态范围，只要开关能够采样输入信号（例如那些能够在ADC限制之外进行操作而不具有正向偏压二极管的升压开关或互补开关），位于零位的信号将在由ADC操作之前将被去除。

在一些实施例中，防混叠滤波器延伸到采样带宽内（例如，如果ADC以10MHz速率输出数字字，则根据耐奎斯特（Nyquist）定理，滤波器响应可延伸到由10MHz采样速率所覆盖的5MHz带宽内）。

在一些实施例中，防混叠ADC结合到射频接收器内，以在抑制带外噪声和干扰信号的同时对感兴趣的期望带宽内的（例如基带）接收信号进行数字化。在一些实施例中，防混叠ADC被用作针对需要防混叠滤波器和/或带内滤波的常规应用的独立ADC。在一些实施例中，独立ADC使用输入时钟来合成更高频的时钟，以用于对与本文指教相一致的输入电容器进行采样。在一些实施例中，独立ADC允许用户输入或选择滤波系数、抽取率或比例因数。在示例实施例中，12位SA-ADC接收1MHz采样时钟并以1MHz采样率输出数据，1MHz采样时钟用于合成64MHz时钟，该64MHz时钟用于对ADC输入电容器进行采样，这些ADC输入电容器被配置成在采样模式期间以64MHz的采样率来对64个单位电容器进行采样，由此实现一个64抽头的sinc 1滤波器。

图12A示出了一个单元选择器和多路复用器（CSM）电路1200。CSM 1200可用于对SA-ADC中的单位电容器单元的连接方式进行调整和多路复用。在示例实施例中，一个4位ADC具有4乘4阵列的单位电容器（如图12B所示），并且该4位ADC以实现16抽头sinc 1滤波器的方式来对输入进行采样。图12A的电路位于每个单位电容器之下（或者在一些实施例中位于一组并联的电容器之下）并使得能够结合在多个单元中被共用的两个控制信号DATA和CONVERT来通过地址（行（ROW）和列（COL）信号线）对电容器进行选择。

在采样周期的开始阶段，所有的单位电容器都与此时被连接到输入端V_in的V_BUS断开。这是通过将所有4行4列选择位设置为高并将共用信号DATA驱动到高来实现的（这是通过使反相器I1输出逻辑低信号到NMOS开关M1来使得开关M1与V_BUS断开）。同时CONVERT被设置为低以将NMOS开关M2与地断开，而不考虑开关M3的状态。接下来开始采样。第一采样点发生在左上角的电容器（在图12B中用粗体字X标记），并且通过驱动ROW,COL=0001,0001（由此选择了左上角的电容器，见图12B）同时将0施加到DATA以保持DATA线不被激活从而来完成该第一采样点（注意，通过驱动两行或两列信号为高等方式可选择两个电容器）。此时，M1闭合并对施加到V_BUS的电压在电容器上进行采样。随后将DATA设置为高以完成采样操作并接着将ROW和COL信号切换为选择下一电容器进行采样。在已经对第16个电容器进行了采样之后，所有电容器阵列的底板浮起并准备对阵列进行转换。

在转换开始时，将基准电压施加到V_BUS，并且CONVERT为高。此时，根据由双反相器I1和I2形成的锁存器的内部状态来将所有的单位电容器的拉至基准电压或地电压。在一些实施例中，未使用锁存器，而是使用电容器来存储针对转换期间所需时段的状态。在转换期间，对ROW和COL选择信号作出选择以选出8个单位电容器用于最高有效位（MSB）转换，并将基准电压施加到V_BUS。通过对DATA线进行切换，可对所选电容器的连接方式在基准电压和地之间进行切换；根据前文中由图4A至图4D以及图6A至图6B所提供的描述来继续SA-A/D转换。

在一些实施例中，在转换过程中利用多个行列地址线或附加选择信号以公共矩心方式对单位电容器进行动态切换。图12C示出了包括4对2×2ROW×COL地址线的一个4×4阵列，其被配置为在转换过程中以公共矩心方式来选择8个电容器。对电容器的公共矩心选择通常提供了改进的匹配性能，因此与针对单位电容器的非公共矩心选择相比提供了更佳的微分非线性特性。注意，为了独立控制10位ADC的每一位并允许进行公共矩心选择，仅仅需要4*(16+16)=128个行+列的线（这与图12B所示的结构中需要32+32=64个线有所不同）。

在一些实施例中，如图13A和图13B所示，无源地构造了无限脉冲响应（IIR）防混叠滤波器响应。在一些实施例中，通过闭合开关1311，通过在采样结束之后但变换开始之前将SA-ADC1300的IIR电容器1313连接至公共阵列节点，来构造IIR响应，如图13B中处所示。当IIR电容器1313连接至阵列节点时，采样电容器均连接至地线（或者均连接至V_ref），并且开关1307断开。IIR电容器1313共享（从最后周期采样的）它的电荷，并且对与采样电容器上所存储的平均电压相对应的、公共阵列节点处的滤波后的电压进行采样。接着，通过断开开关1311来将IIR电容器1313断开连接，从而存储来自最后采样的电荷以用于添加至下一采样或从下一采样中减去。然后IIR电容器1313存储先前采样时间间隔期间先前存储在采样电容器上的平均采样，其可以在将来变换相位期间被使用。具体地，在将来变换相位期间，（通过将开关1311和与每一个采样电容器相关的开关选择性地闭合）调整电容器的连接方式，以便将存储在电容器1313和各采样电容器上的电荷结合。执行电容器的再配置，使得电容器之间的电容比对应于期望IIR滤波器响应的抽头系数之间的比率。

无源IIR电容器1313相对于其他电容器阵列电容的大小设定了该系统的离散时间极点。在一些实施例中，与公共节点耦合的缓冲器或放大器用于将电荷施加至IIR电容器1313。对在采样时的公共节点信号进行的缓冲或放大（相对于直接连接）可以用于调整IIR滤波器在比使用无源采样时可能获得的值的范围更大的值的范围下的动态特性。

在一些实施例中，按任意方式布置极点和/或零点，以达到期望频率响应特性。图14示出了包括二阶离散时间IIR滤波器的示意性SA-ADC 1400，该二阶离散时间IIR滤波器具有传递函数：该传递函数可以实现诸如巴特沃斯、切比雪夫、椭圆之类的滤波器特性，或者任意其他特性。滤波器选择和设计确定了系数a0、a1、a2、b0、b1、b2和b3的适当值。加法器块1427将放大器1425b和1425c的输出端处的反馈值从输入信号V_in中减去。反馈值是基于在分别与来自电路操作的最后两个保存状态相对应的电容器1422b和1422c上存储的采样值。当各阵列开关处于确保相加的电荷被采样的构造（例如，所有阵列电容器接地）时，通过使用开关1421b和1421c而将电容器1422b和1422c耦合至加法器块，在变换相位的结束时反馈值被用作对加法器块1427的输入。利用了三个电容器1422a至1422c，并且使用开关1421a至1421c将三个电容器1422a至1422c以循环方式电学地“绕一圈传递”。采样之后，电容器1422b连接至将电压放大a1/a0倍的第一增益块1425b。在下一变换周期之后，存储在电容器1422b上的值传递至电容器1422c，电容器1422c其本身可以连接至将电压放大a2/a0倍的第二增益块1425c。可替代地，电容器1422b可以直接耦合至第二增益块1425c，以便避免将存储的值在电容器1422a至1422c之间传递的步骤。增益块1425b和1425c的输出与1427处的输入信号相加，以被数字化并施加至如上所述的采样电容器。如在电路500的示例中那样，基于用于每个采样时间间隔期间采样的各电容器的电容值的比率来确定系数b0至b3。

在一些实施例中，使用连续时间（CT）或离散时间（DT）技术的有源滤波器可以被用来实现IIR或FIR滤波器。

在一些实施例中，调整ADC的满量程范围，以将ADC的动态范围集中于输入信号，从而使ADC中有用位的数量最大化。在一个实施例中，比值测量ADC对多个比值测量传感器进行采样，每个传感器具有不同的比例因子或满量程输出电压。在另一实施例中，调整ADC满量程范围，以使对于给予了参考电压的输入信号的动态范围最大化，对于ADC变换器该参考电压可能不是最优的但是可用的。在一些实施例中，通过将总的采样电容与用于变换的电容器阵列的电容的比值进行改变，来有意地调整ADC的满量程值。例如，如果2倍增益是期望的并且SA-Cap阵列是5pF，则采样电容可包括5pF SA-Cap阵列加上仅在输入信号的采样中使用的附加5pF电容。如果0.5倍增益是期望的并且SA-Cap阵列是5pF，则采样电容可仅包括5pF SA-Cap阵列的一半。在一些实施例中，没有应用滤波和/或抽取；简单使用了增益调整。在一些实施例中，增益调整被用来调整差分ADC。

在一些实施例中，电容分配器被用来实现等效电容和/或采样电容器与SA-Cap阵列之间的比率。例如，如果8倍增益是期望的，可以与SA-Cap阵列结合使用35pF采样电容；然而，这样的大电容会是不切实际的或不期望的。替代地，可以使用3.5pF采样电容器，并且可以与在SA-Cap阵列（逐次逼近电容器阵列）和采样电容器之间串联的电容分配器一起使用5pF SA-Cap阵列，使得电容分配器引起SA-Cap阵列中电容和/或电荷的变化，以将其十分之一大小的电荷呈现至与采样电容器公共的节点。

在一些实施例中，CSM被用来调整一个或多个单位电容器的分配，以提高二进制加权的电容器阵列之间的匹配。在一些实施例中，执行自动校准过程，其中电容器之间的比较或电容器集合之间的比较被用来将单位单元分配至电容器的集合，使得电容器的两个集合的总电容更加相等。在各种实施例中，对电容器集合的单位单元的分配是基于随机、或伪随机值；对电容器集合的单位单元的分配是确定性的。

除非另外声明，在本说明书中阐述的、随附权利要求书中包括的所有量度、值、评级、位置、量级、大小和其他规格是近似的，并非精确的。它们旨在具有与它们所相关的函数一致的合理范围以及它们所属领域中的惯例一致的合理范围。

所要求的保护范围仅由随附权利要求书限定。当根据本说明书解释以及随后起诉历史中解释时，该范围旨在并应被理解为与权利要求中使用的语言的普通含义一样宽，并且包含所有结构和功能对等物。尽管如此，没有一个权利要求旨在包括不满足专利法案的部分101、102或103的要求的主题，它们也不是以这样方式被理解。特此否认这样的主题的任何非故意的包括。

除上文记载之外，已记载或示出的并不是旨在或不应被解释为将任意组件、步骤、特征、目的、利益、益处或等同物奉献于公众，不管其在权利要求中叙述或未叙述。

应当理解的是，在此使用的术语和表达具有与它们相应的各个调查和研究领域相关的这样的术语和表达一致的普通含义，除非在此阐述具有特定含义之外。诸如第一和第二等的相对术语仅用来将一个实体或动作区分于另一实体或动作，而不一定要求或暗示这些实体或动作之间的任何实际的这样的关系或顺序。术语“包括”、“包含”或其他任意变形旨在覆盖非排他性的包括，使得包括一列要素的处理、方法、物品或设备不仅包括那些要素还可包括其他未明确列出的要素或这样的处理、方法、物品或设备所固有的要素。在没有进一步限制的情况下，“一个”或“一”随后接着的要素不排除包括该要素的处理、方法、物品或设备中的附加相同要素的存在。

本公开的摘要被提供为使得读者快速查明技术公开的类型。它的提交应被理解为：它不会被用来解释或限制权利要求的范围或含义。另外，在先前详细说明中，可以知道为了简化本公开，在各种实施例中各种特征被组合在一起。本公开的该方法不应当被解释为反映要求保护的实施例需要比每一权利要求中明确陈述的特征更多的特征的发明。相反，如以下权利要求所反映的，发明主题少于单个公开实施例的所有特征。因此，以下权利要求由此被结合到详细说明中，每个权利要求自身作为单独要求保护的主题。

虽然前面已经描述了被认为是最佳的方式和/或其它示例，可以理解的是，可以进行各种修改，本文中所公开的主题可以以各种形式和示例来实现，而该教导可应用在许多应用中，只有其中的一些已在本文中描述。旨在通过下面的权利要求而要求保护落入本教导的真正范围内的任何及所有应用、修改和变型。

Claims

1.一种防混叠采样及模数转换电路，包括：

第一电容器，用于在采样时间间隔期间的第一时间对模拟输入信号进行采样；

第二电容器，用于在采样时间间隔期间的第二时间对模拟输入信号进行采样，其中第二时间不同于第一时间；

电路模块，其将存储在所述第一电容器和所述第二电容器中的样本组合起来产生组合样本，并在不同于采样时间间隔的转换时间间隔期间使用该组合样本生成数字输出信号。

2.如权利要求1所述的电路，其中所述电路模块用于通过以使得所述第一电容器和第二电容器共享电荷的方式连接所述第一电容器和第二电容器来组合样本。

3.如权利要求1所述的电路，其中：

所述第一电容器由两个或更多的子电容器形成；

其中所述电路模块用于将所述两个或更多的子电容器的连接方式从采样时间间隔期间的第一构造调节为转换时间间隔期间的第二构造，以使用存储在所述第一电容器的第一子电容器中的组合样本生成所述数字输出信号的第一位，并使用存储在所述第一电容器的第二子电容器中的组合样本生成所述数字输出信号的第二位。

4.如权利要求3所述的电路，其中在转换时间间隔期间的第二构造将所述第一电容器和所述第二电容器和/或所述第一子电容器和所述第二子电容器连接成第一组电容器和第二组电容器及第一组子电容器和第二组子电容器，其中所述第一组电容器的电容值是所述第二组电容器的电容值的二倍。

5.如权利要求1所述的电路，其中所述第一电容器和所述第二电容器以及用于生成数字输出信号的电路模块构成逐次逼近模数转换器的一部分，所述逐次逼近模数转换器构造为至少部分地基于存储在所述第一电容器和所述第二电容器上的电荷组合来生成所述数字输出信号的第一位。

6.如权利要求1所述的电路，其中所述第一电容器和所述第二电容器以及用于生成数字输出信号的电路模块构成流水线模数转换器的一部分，所述流水线模数转换器构造为至少部分地基于存储在所述第一电容器和所述第二电容器上的电荷组合来生成所述数字输出信号的第一位。

7.如权利要求1所述的电路，其中所述电路模块用于执行模数转换操作，以通过对所述第一电容器和所述第二电容器在采样时间间隔期间采样和存储的电荷进行操作来生成所述数字输出信号。

8.如权利要求7所述的电路，其中所述电路模块用于至少部分地基于所述第一电容器上的样本来执行第一模数转换操作以生成所述数字输出信号的第一位，并且至少部分地基于所述第二电容器上的样本执行第二模数转换操作以生成所述数字输出信号的第二位。

9.如权利要求1所述的电路，还包括：

第三电容器，用于在采样时间间隔期间的第三时间对模拟输入信号进行采样，其中所述第三时间不同于所述第一时间和所述第二时间；

其中所述电路模块用于组合所述第一电容器、所述第二电容器和所述第三电容器上的样本，并使用组合的样本在转换时间间隔期间生成所述数字输出信号，并且

其中所述第一时间、所述第二时间和所述第三时间在所述采样时间间隔期间在时间上均匀间隔开。

10.如权利要求1所述的电路，其中所述电路模块用于对模拟输入信号执行有限脉冲响应滤波操作来作为生成所述数字输出信号的一部分，并且其中所述有限脉冲响应滤波操作的滤波器特性至少部分通过所述第一电容器和所述第二电容器的相对大小来确定。

11.一种防混叠采样及模数转换方法，包括：

通过第一电容器在采样时间间隔期间的第一时间对模拟输入信号进行采样；

通过第二电容器在采样时间间隔期间的第二时间对模拟输入信号进行采样，其中所述第二时间不同于所述第一时间；

将在所述第一时间和所述第二时间得到的样本组合起来产生组合样本；和

在不同于所述采样时间间隔的转换时间间隔期间使用该组合样本生成数字输出信号。

12.如权利要求11所述的方法，其中：

所述第一电容器由两个或更多的子电容器形成；

所述组合包括将所述两个或更多的子电容器的连接方式从采样时间间隔期间的第一构造调节为转换时间间隔期间的第二构造，以对样本进行组合；并且

所述生成包括使用存储在所述第一电容器的第一子电容器中的组合样本生成所述数字输出信号的第一位，并使用存储在所述第一电容器的第二子电容器中的组合样本生成所述数字输出信号的第二位。

13.如权利要求12所述的方法，其中在转换时间间隔期间的第二构造将所述第一电容器和所述第二电容器和/或所述第一子电容器和所述第二子电容器连接成第一组电容器和第二组电容器及第一组子电容器和第二组子电容器，其中所述第一组电容器的电容值是所述第二组电容器的电容值的二倍。

14.如权利要求11所述的方法，其中所述采样、所述组合和所述生成的步骤是在逐次逼近模数转换器中执行的，所述逐次逼近模数转换器构造为至少部分地基于存储在所述第一电容器和所述第二电容器上的电荷组合来生成所述数字输出信号的第一位。

15.如权利要求11所述的方法，其中所述采样、所述组合和所述生成的步骤是在流水线模数转换器中执行的，所述流水线模数转换器构造为至少部分地基于存储在所述第一电容器和所述第二电容器上的电荷组合来生成数字输出信号的第一位。

16.如权利要求11所述的方法，其中所述生成数字输出信号的步骤包括对所述第一电容器和所述第二电容器在所述采样时间间隔期间采样和存储的电荷执行模数转换操作。

17.如权利要求16所述的方法，其中所述生成数字输出信号的步骤包括：至少部分地基于所述第一电容器上的组合样本来执行第一模数转换操作以生成所述数字输出信号的第一位，以及至少部分地基于所述第二电容器上的组合样本来执行第二模数转换操作以生成所述数字输出信号的第二位。

18.如权利要求11所述的方法，还包括：

通过第三电容器在采样时间间隔期间的第三时间对模拟输入信号进行采样，其中所述第三时间不同于所述第一时间和所述第二时间；

其中所述组合包括对所述第一电容器、所述第二电容器和所述第三电容器上的样本进行组合，并且

19.如权利要求11所述的方法，其中所述组合样本以及生成数字输出信号的步骤用于对模拟输入信号执行有限脉冲响应滤波操作，并且其中所述有限脉冲响应滤波操作的滤波器特性至少部分地通过所述第一电容器和所述第二电容器的相对大小来确定。

20.一种防混叠采样及模数转换方法，包括：

选择电容器阵列中的第一组电容器和第二组电容器，其中所述第一组电容器与第二组电容器的电容值之比对应于期望的防混叠滤波器响应的抽头系数之间的比值；

在采样时间间隔期间的不同的第一时间和第二时间分别使用所述第一组电容器和所述第二组电容器对模拟输入信号进行采样，以获得模拟输入信号的第一样本和第二样本；

对形成所述第一组电容器与所述第二组电容器的电容器进行重新构造以形成与所述第一组电容器和所述第二组电容器不同的第三组电容器和第四组电容器；以及

基于存储在所述第三组电容器和所述第四组电容器中的电荷来输出数字输出信号，其中所述数字输出信号包括基于存储在所述第三组电容器中的电容器上的电荷转换的第一位和基于存储在所述第四组电容器中的电容器上的电荷转换的第二位。

21.如权利要求20所述的方法，其中选择所述第一组电容器和所述第二组电容器以及对模拟输入信号进行采样的步骤包括：

针对所选择的第一组电容器与第二组电容器中的每一组，顺次执行如下步骤:

针对所选择的电容器组中的每个电容器，顺次执行在将数据线保持为第一状态的同时，激活与阵列中的电容器的行和列相对应的行选择线与列选择线的步骤；以及

在激活所选择的电容器组中的每个电容器的行选择线与列选择线之后，将模拟输入信号施加至信号线以对所选择的电容器组的电容器上的模拟输入信号进行采样。

22.如权利要求20所述的方法，其中所述期望的防混叠滤波器响应为有限脉冲响应滤波器响应。

23.如权利要求20所述的方法，还包括：

选择电容器阵列中的第五组电容器，

其中所述第五组电容器的电容器存储在前一采样时间间隔期间存储在所述第一组电容器和所述第二组电容器上的样本的平均值，

其中所述重新构造包括对形成所述第一组电容器、所述第二组电容器和所述第五组电容器的电容器进行组合以形成所述第三组电容器和所述第四组电容器，并且

其中形成所述第一组电容器、所述第二组电容器和所述第五组电容器的电容器被重新构造为使得所述第一组电容器、所述第二组电容器和所述第五组电容器之间的电容比值对应于期望的无限脉冲响应滤波器响应的抽头系数之间的比值。

24.如权利要求20所述的方法，还包括存储元件，其用于存储代表历史输入值的量，其中所述期望的防混叠滤波器响应为无限脉冲响应滤波器响应。

25.一种防混叠采样及模数转换电路，包括：

包括多个电容器的电容器阵列以及用于选择性地将阵列电容器耦接在一起以形成多组电容器的选择电路；

转换器，其用于将存储在一组电容器中的平均电荷值转换成数字输出信号的一位值；以及

控制器，其用于控制所述电容器阵列与所述转换器的操作，其中所述控制器构造为：

对形成所述第一组电容器和所述第二组电容器的电容器进行重新构造以形成与所述第一组电容器和所述第二组电容器不同的第三组电容器和第四组电容器；和

26.如权利要求25所述的电路，其中所述控制器构造为通过如下步骤选择所述第一组电容器和所述第二组电容器以及对模拟输入信号进行采样：

在激活所选择的组中的每个电容器的行选择线与列选择线之后，将模拟输入信号施加至信号线以对所选组的电容器上的模拟输入信号进行采样。

27.如权利要求25所述的电路，其中所述期望的防混叠滤波器响应为有限脉冲响应滤波器响应。

28.如权利要求25所述的电路，其中所述控制器还构造为：

选择电容器阵列中的第五组电容器，

其中所述第五组电容器的电容存储在前一采样时间间隔期间存储在所述第一组电容器和所述第二组电容器上的样本的平均值，

其中所述重新构造电容器包括对形成所述第一组电容器、所述第二组电容器和所述第五组电容器的电容器进行组合以形成所述第三组电容器和所述第四组电容器，并且

其中电容器被重新构造为使得所述第一组电容器、所述第二组电容器和所述第五组电容器之间的电容比值对应于期望的无限脉冲响应滤波器响应的抽头系数之间的比值。

29.如权利要求25所述的电路，还包括存储元件，其用于存储代表历史输入值的量，其中所述期望的防混叠滤波器响应为无限脉冲响应滤波器响应。