TWI621338B - 抗混疊取樣電路及類比數位轉換器 - Google Patents

抗混疊取樣電路及類比數位轉換器 Download PDF

Info

Publication number
TWI621338B
TWI621338B TW102146694A TW102146694A TWI621338B TW I621338 B TWI621338 B TW I621338B TW 102146694 A TW102146694 A TW 102146694A TW 102146694 A TW102146694 A TW 102146694A TW I621338 B TWI621338 B TW I621338B
Authority
TW
Taiwan
Prior art keywords
capacitors
capacitor
sampling
output signal
time interval
Prior art date
Application number
TW102146694A
Other languages
English (en)
Other versions
TW201436471A (zh
Inventor
藍肯馬克艾倫
Original Assignee
線性科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 線性科技股份有限公司 filed Critical 線性科技股份有限公司
Publication of TW201436471A publication Critical patent/TW201436471A/zh
Application granted granted Critical
Publication of TWI621338B publication Critical patent/TWI621338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種取樣電路，諸如循序漸近式類比數位轉換器(ADC)的取樣電路，對經取樣輸入訊號提供抗混疊濾波。電路使用多重電容器對輸入訊號取樣，其中每一電容器在取樣時間區間內的不同時間處對輸入訊號取樣。電路在轉換時間區間內結合儲存在不同電容器上的取樣，並使用經結合取樣產生數位輸出訊號。在一個範例中，使用儲存在第一電容器上的取樣產生輸出訊號的第一位元，且使用儲存在第二電容器上的取樣產生輸出訊號的第二位元。在另一範例中，電路系統對輸入訊號執行有限或無限脈衝響應(FIR或IIR)濾波，其中由用於取樣之電容器的相對尺寸來決定濾波器特性。

Description

抗混疊取樣電路及類比數位轉換器
本發明標的相關於用於提升取樣電路之精確度、並減少取樣電路之雜訊敏感度的技術與設備，諸如對於形成類比數位轉換器之部分的取樣電路。
諸如類比數位轉換器(ADC)的取樣電路，將連續時間訊號轉換成由離散訊號取樣序列所構成的離散時間訊號。在對於ADC的情況中，每一離散訊號取樣被進一步數位化成代表離散訊號取樣值的二進制串，以形成數位輸出訊號。取樣電路一般使用電容器(或其他電荷儲存裝置)，以在給定的時間處對連續時間輸入訊號值取樣。取樣電路將所取樣的訊號值傳至轉換電路，或者利用儲存於電容器上的所取樣訊號值。
取樣電路由經決定的取樣速率fs操作，每1/fs秒對連續時間輸入訊號取樣一次。取樣速率係取決於應用，並指定對輸入訊號取樣以轉換成數位字組的頻率。為了對連續時間訊號取樣並避免混疊(aliasing)，取樣速率fs必須為連續 時間訊號的最高頻率的至少兩倍。若取樣速率fs不為連續時間訊號的最高頻率的至少兩倍，則根據奈奎斯特取樣理論(Nyquist’s sampling theorem)，輸入訊號的高頻成分將會被混疊或折疊(folding)入取樣後的頻寬中。這些折疊效應將雜訊與誤差引入所取樣的訊號，且必須被處理，以防止不期望的訊號與不期望的雜訊出現在合規頻帶(in-band)內。
第1圖圖示說明對輸入訊號Vin取樣的ADC 103。如所期望的，Vin被轉換於頻率0與頻率fs/2之間。然而，在高於fs/2的區域A中，輸入訊號(可為隨機訊號(雜訊)或確知訊號)被折疊於fs/2與0之間。因此，頻率為fs的輸入訊號成分被折回，並呈現為直流(DC)訊號。隨著頻率提升進入區域B(在區域A之後)，輸入訊號能量被反覆摺疊於0至fs/2的輸出頻寬中。
第2圖圖示說明減少混疊效應的方法。低通濾波器201接收輸入訊號200，並根據轉折點與抑制頻帶衰減206來濾除(或衰減)將被混疊的頻率成分，將此有限頻寬訊號呈現至ADC 203的輸入202。因為輸入訊號在區域210中的能量被減少，將被折疊入數位輸出的能量的量被減少，從而提供較低的混疊雜訊與提升的效能。然而，在ADC 203之前提供具有銳利截止頻率的濾波器是困難的。若為了讓通帶與抑制頻帶之間的轉移較快而使用主動式濾波器，則主動式濾波器會引入額外的雜訊並要求額外的電流，且主動式濾波器的輸出必須要能夠驅動ADC 203的輸入。
第3圖圖示說明用於處理輸入訊號混疊效應的另一 方法。在第3圖中，ADC 301以非常高於感興趣頻寬309的速率fs hf(fs hf>>fs)來對輸入訊號300取樣。高於感興趣頻寬但位於頻寬308內的任何訊號，被ADC精確地取樣，並作為數位訊號被呈現至輸出302。數位輸出302被數位濾波器303(具有濾波器特性310)濾波並呈現至輸出304。在一個範例中，濾波器303為能夠向下取樣(down-sampling)的降頻濾波器(decimation filter)。根據此方法，藉由將ADC取樣速率提升為高於轉換感興趣頻寬中訊號所需的速率，來避免混疊。隨後，使用數位濾波器303來移除出規頻帶(out-of-band)訊號。可在ADC 301之前使用具有低通特性306的類比抗混疊濾波器，以進一步防止混疊。藉由使感興趣頻帶更遠離開始發生混疊處，類比抗混疊濾波器的設計可大大地被簡化，且可在數位域中執行用於濾除出規頻帶訊號的訊號處理，在數位域中可實現較銳利且較穩定的濾波器特性。然而，連同於提升的計算能力，較快的ADC對輸入訊號超取樣(oversample)的需要，浪費了大量電力。
因此，存在對於取樣連續時間訊號之可有效率利用能量的電路與方法的需要，這些電路與方法具有低雜訊敏感度、低混疊敏感度、以低電力消耗來操作、並能夠以高取樣速率操作。
本文教示內容緩解了前述在取樣電路中由雜訊敏感度造成的問題，以及由高頻訊號造成的混疊的問題的一者或更多者，包含在形成類比數位轉換器之部分的取樣電路中的 問題。
在第一範例中，使用第一電容器以在取樣時間區間內的第一時間處對類比輸入訊號取樣。使用第二電容器以在取樣時間區間內的第二時間處對類比輸入訊號取樣，其中第二時間係不同於第一時間。電路系統結合儲存在第一電容器與第二電容器上的取樣，並在不同於取樣時間區間的轉換時間區間內，使用經結合的取樣來產生數位輸出訊號。第一電容器可由兩個或更多個子電容器組成，且電路系統可操作以將電容器及/或子電容器的連結，從在取樣時間區間內的第一配置，調整為在轉換時間區間內的第二配置，以各別使用儲存在第一電容器的第一與第二子電容器上的取樣來產生數位輸出訊號的第一與第二位元。轉換時間區間的第二配置，可將電容器連接成第一組電容器與第二組電容器，其中第一組電容器的電容值為第二組電容器電容值的兩倍。可操作以產生數位輸出訊號的電路系統，可形成循序漸近式類比數位轉換器、取樣保持電路或管線式類比數位轉換器的部分。
一種方法，可包含第一取樣步驟，由第一電容器在取樣時間區間內的第一時間處對類比輸入訊號取樣；第二取樣步驟，由第二電容器在取樣時間區間內的第二時間處對類比輸入訊號取樣，其中第二時間不同於第一時間；結合步驟，結合在第一時間與第二時間處採取的取樣；以及產生步驟，在不同於取樣時間區間的轉換時間區間內，使用經結合的取樣產生數位輸出訊號。
在第二範例中，方法包含選擇步驟，在電容器陣列 中選擇第一組電容器與第二組電容器，其中第一組電容器與第二組電容器的電容值比例對應於所需抗混疊濾波器響應的抽頭係數之間的比例。在取樣時間區間內之不同的第一時間與第二時間處，各別使用第一組電容器與第二組電容器對類比輸入訊號取樣，以獲得類比輸入訊號的第一取樣與第二取樣。重新配置形成第一組電容器與第二組電容器的電容器，以形成不同於第一組電容器與第二組電容器的第三組電容器與第四組電容器。基於儲存在第三組電容器與第四組電容器上的電荷，輸出數位輸出訊號，其中數位輸出訊號包含第一位元與第二位元，第一位元係基於對第三組電容器的電容器上儲存的電荷的轉換，第二位元係基於對第四組電容器的電容器上儲存的電荷的轉換。可使用以下元件來實施方法：包含複數個電容器與選擇電路系統的電容器陣列，選擇電路系統用於選擇性地將陣列電容器耦接在一起以形成電容器組；轉換器，用於將儲存在電容器組上的平均電荷值轉換成數位輸出訊號的位元值；以及控制器，用於控制電容器陣列與轉換器的作業。選擇第一組電容器與第二組電容器的步驟，以及對類比輸入訊號取樣的步驟，可包含以下步驟：對於第一組電容器與第二組電容器的每一經選擇組，循序執行以下步驟：(i)對於所選擇組電容器中的每一電容器，循序執行以下步驟：啟動對應於陣列中的電容器列與行的列選擇線與行選擇線，同時將資料線維持為未啟動；以及(ii)在對於經選擇組中的每一電容器啟動列選擇線與行選擇線之後，將類比輸入訊號施加至訊號線，以將類比輸入訊號取樣至經選擇組的電 容器上。
額外的優點與新穎特徵部分將揭示於下文說明中，且部分將為在本發明中具有通常知識者在閱讀下文及附加圖式之後顯然得知，或是在範例的生產或實作中學習而知。可由實施或使用下文討論之詳細範例所揭示的方法、工具及組合者，來實現並獲得本教示內容的優點。
103‧‧‧類比數位轉換器(ADC)
200‧‧‧輸入訊號
201‧‧‧低通濾波器
202‧‧‧ADC輸入
203‧‧‧ADC
206‧‧‧轉折點與抑制頻帶衰減
210‧‧‧輸入訊號區域
300‧‧‧輸入訊號
301‧‧‧ADC
302‧‧‧濾波器特性
303‧‧‧濾波器
304‧‧‧輸出
306‧‧‧低通特性
308‧‧‧頻寬
309‧‧‧感興趣頻寬
310‧‧‧濾波器特性
400‧‧‧循序漸近式ADC
401‧‧‧比較器
403a-e‧‧‧電容器
405‧‧‧處理電路系統
407‧‧‧切換器
409a-e‧‧‧切換器
411‧‧‧節點
412‧‧‧節點
500‧‧‧取樣電路
501a-d‧‧‧切換器
503‧‧‧切換器
510‧‧‧取樣階段
520‧‧‧估算階段
600‧‧‧循序漸近式ADC
601‧‧‧比較器
603a1-e‧‧‧電容器
605‧‧‧處理器
607‧‧‧切換器
609a1-e‧‧‧切換器
650‧‧‧管線式ADC
651‧‧‧輸入取樣保持電路
653‧‧‧轉換級
655‧‧‧ADC級
657‧‧‧處理電路系統
659‧‧‧放大器
661‧‧‧取樣保持電路
663‧‧‧ADC與DAC串聯互連
665‧‧‧加法方塊
667‧‧‧增益方塊
700‧‧‧電容器陣列
800‧‧‧ADC
801‧‧‧比較器
803a1-e‧‧‧電容器陣列
805‧‧‧處理器
807‧‧‧切換器
809a1-e‧‧‧切換器
813a1-e‧‧‧電容器陣列
819a1-e‧‧‧切換器
811‧‧‧比較器
817‧‧‧切換器
1200‧‧‧細胞元選擇器與多工器(CSM)電路
M1-M5‧‧‧切換器
1300‧‧‧SA-ADC
1307‧‧‧切換器
1311‧‧‧切換器
1313‧‧‧IIR電容器
1400‧‧‧SA-ADC
1421a-c‧‧‧切換器
1422a-c‧‧‧電容器
1425b-c‧‧‧增益方塊
1427‧‧‧加法方塊
圖式舉例(而非限制地)繪製根據本發明教示內容的一個或更多個實施式。在圖式中，類似的元件編號代表相同或類似的元件。
第1圖圖示經受高頻混疊的示例性類比數位轉換器(ADC)電路，以及ADC電路的頻率響應。
第2圖圖示包含類比數位轉換器(ADC)與轉換前置低通濾波器的示例性電路，以及圖示說明減少的高頻混疊的電路頻率響應。
第3圖圖示包含高頻類比數位轉換器(ADC)與轉換後置低通濾波器的示例性電路，以及圖示說明減少的高頻混疊的電路頻率響應。
第4A圖至第4C圖圖示具有用於同時對輸入訊號取樣之電容器組的說明性循序漸近式ADC(SA-ADC)電路。
第4D圖圖示用於操作第4A圖至第4C圖之SA-ADC的控制訊號的說明性時序圖。
第5A圖圖示具有用於循序對輸入訊號取樣之電容器組的說明性取樣電路。
第5B圖與第5C圖圖示說明用於操作第5A圖之取樣電路的控制訊號的說明性時序圖。
第6A圖圖示具有用於循序對輸入訊號取樣之電容器組的說明性SA-ADC電路。
第6B圖圖示用於操作第6A圖之SA-ADC的控制訊號的說明性時序圖。
第6C圖圖示具有用於循序對輸入訊號取樣之電容器組的說明性管線式ADC。
第7A圖與第7B圖圖示具有可調整可連接式子電容器、以與第5A圖或第6A圖之取樣電路或SA-ADC使用的說明性電容器陣列。
第8A圖圖示具有用於對輸入訊號循序取樣之雙電容器陣列的說明性SA-ADC電路。
第8B圖圖示用於操作第8A圖之具有雙電容器陣列之SA-ADC的控制訊號的說明性時序圖。
第9圖圖示實施8抽頭sinc抗混疊濾波器之SA-ADC電路的電路圖。
第10圖與第11圖圖示對於由第9圖電路實施之訊號取樣方法與轉換方法之效能測量的示圖。
第12A圖圖示用於可調整地連接電容器陣列中的電容器的說明性細胞元選擇電路系統。
第12B圖與第12C圖圖示包含第12A圖之細胞元選擇電路系統的說明性電容器陣列。
第13A圖圖示具有用於實施無限脈衝響應(IIR)濾 波器特性之電容器的說明性SA-ADC電路。
第13B圖圖示用於操作第13A圖之SA-ADC的控制訊號的說明性時序圖。
第14圖圖示具有用於實施IIR濾波器特性的多重電容器的說明性SA-ADC電路。
在下面的詳細說明中，舉例揭示數種特定的細節，以提供對於相關發明的通透瞭解。然而在本發明領域中具有通常知識者將顯然可知，實施本發明可無須此等細節。在其他實例中，以相對高的層級說明了熟知的方法、程序、部件及/或電路系統而未說明細節，以避免不必要地遮蔽本發明的態樣。
本文所揭示的各種方法與電路，相關於提升取樣電路(諸如形成類比數位轉換器之部分的取樣電路)的精確度，並減少取樣電路的雜訊敏感度。方法與電路提升取樣輸入訊號的等效速率，且藉由將電容器(或其他用於取樣的儲存裝置)上的電荷再結合，以對輸入訊號進行抗混疊濾除。對於類比數位轉換器，所取樣的訊號在轉換之前被降頻，以允許轉換電路系統操作於低於等效取樣速率的速率。
在一個範例中，方法與電路可作為電荷重分配類比數位轉換器(ADC)的部分。可由電荷重分配ADC藉由以高於轉換速率的速率(亦即等效取樣速率)對輸入訊號取樣，且每一取樣僅發生於電荷重分配電容器陣列的僅一部分中，來執行抗混疊。循序漸近式電荷重分配ADC(SA-ADC)隨後 在轉換階段期間內，將所取樣的資料轉換成數位字組。藉由在複數個縮短的取樣週期上於電容器陣列上取樣輸入訊號，來擷取高頻訊號與雜訊。使用電容器陣列來建置抗混疊濾波器特性，且隨著轉換器在轉換階段期間內以轉換速率轉換所取樣的訊號，而發生內在的降頻。
現在詳細參照圖示說明於附加圖式中，並於下文討論的範例。
第4A圖至第4C圖圖示說明性的循序漸近式ADC 400，循序漸近式ADC 400使用一組電容器403a-e以取樣輸入Vin處的訊號，循序漸近式ADC 400並使用比較器401(亦稱為單位元A/D轉換器或量化器)與處理電路系統405以轉換取樣訊號並產生數位輸出訊號Vout。處理電路系統405經配置以藉由產生用於打開與關閉切換器407與409a-e的控制訊號，來控制循序漸近式ADC的作業。一般而言，電容器403a-e具有二元權重式電容值，這些電容值被選擇而使得：C403a=2*C403b(在第4A圖的範例中等於8C)；C403b=2*C403c(在範例中等於4C)；C403c=2*C403d(在範例中等於2C)；且虛擬電容器403e的電容值被設為與最小的電容器相同C403e=C403d(在範例中等於C)。在一些具體實施例中，電容器不為二元權重式；例如，可使用次二元權重式(sub-binary weighting)電容器以減少遺失碼。SA-ADC 400被圖示為使用四個取樣電容器(403a-d)與一個虛擬電容器產生4位元輸出訊號Vout的4位元ADC；更一般而言，產生n位元輸出訊號Vout的n位元SA-ADC可使用n個取樣電容器(電容值為C,2C, 4C,...2n-1C)與一個虛擬電容器。在一些具體實施例中，不使用虛擬電容器。
第4A圖至第4C圖之每一者圖示在不同作業狀態中的循序漸近式ADC 400。在第4A圖中，ADC操作於取樣狀態中：切換器407被關閉以將電容器403a-e之每一者的一個節點連接至固定電壓位準(例如地)，同時切換器409a-e被關閉已將電容器403a-e之每一者的另一個節點連接至類比輸入電壓Vin。在取樣階段期間內，電容器403a-e之每一者被充電至等於Vin的電壓位準(詳言之，以儲存電荷，而使跨電容器上的電壓等於在取樣階段末端處Vin的瞬時值)。在取樣階段結束處，切換器407被打開，且切換器409a-e之每一者被設定為連接至固定電壓位準(例如地)。在節點411處的電壓因此等於-Vin。
接續取樣階段，ADC轉移至轉換階段，如第4B圖圖示。在轉換階段中，ADC被控制而使得：切換器407被打開，且切換器409a-e被控制而使電容器403a-d之每一者(亦即除了虛擬電容器403e以外的每一電容器)被相應連接至參考電壓位準Vref。回應於切換器409a-e連結的改變，電容器403a-d之間的電荷共享實現數位類比轉換(DAC)(SA-DAC)，將數位輸入字組轉換成類比輸出電壓(或電荷)。在一個範例中，Vref可被設定為上電力供應電壓VDD。在第4B圖中，切換器409a被圖示為將電容器403a的一個節點連接至參考電壓節點Vref，同時剩餘的切換器409b-e將電容器403b-e之每一者的一個節點連接至地。比較器401被操 作以執行第一比較作業，將節點411處的電壓與節點412處的比較電壓位準(例如地電壓)比較。基於由處理器405在比較器401輸出處所偵測到的第一比較結果，處理器決定數位輸出訊號的最高有效位元。處理器繼續進行以關閉切換器409b，以將電容器403b的一個節點連接至參考電壓節點Vref(如圖示於第4C圖)，同時剩餘的切換器409c-e將電容器403c-e之每一者的一個節點連接至地。切換器409a的狀態(打開/關閉)係基於第一比較結果來決定：若比較產生的結果為0，則切換器409a維持連接至Vref(如示例性圖示於第4C圖中)；若比較產生的結果為1，則切換器409a將電容器403a的一個節點連接至地。比較器401被操作以執行第二比較作業，並決定數位輸出訊號的次高有效位元。程序被循序重複進行，直到決定了數位輸出訊號的所有位元為止。
在轉換階段結束處，處理器405在節點Vout處輸出數位輸出訊號。循序漸近式ADC隨後藉由關閉切換器407並控制切換器409a-e，以將電容器403a-e之每一者的一節點連接至輸入電壓Vin，並返回取樣階段，而準備好接收輸入訊號Vin的另一個取樣。
第4D圖圖示在電路400作業期間內用於控制電路400的切換器407與409a-e之狀態的控制訊號的示例性時序圖。控制訊號一般而言係由處理器405輸出，作為取樣與轉換作業的部分。如時序圖圖示，控制切換器407的控制訊號可操作以在取樣階段期間內關閉切換器407(從而將電容器403a-e連接至地)，並在轉換階段期間內打開切換器。控 制訊號、、、、與之每一者控制切換器409a-e的各別一者，並可操作以在取樣階段期間內將切換器連接至Vin。在轉換階段期間內，控制訊號、、、、與連接至地節點，且循序地操作以在各別的轉換作業期間內將他們各別的電容器連接至參考電壓節點Vref。在一些具體實施例中，控制訊號在循序轉換作業之前不將電容器403a-e連接至地節點。
兩個取樣階段之間的時間區間TC決定了ADC 400的轉換速率fC=1/TC。此外，兩個轉換階段之間的時間區間決定了ADC 400的取樣速率fS。在第4A圖至第4C圖的範例中，兩個轉換階段之間的時間區間等於兩個取樣階段之間的時間區間，而使轉換速率等於取樣速率fC=fS。
為了提升循序漸近式ADC的抗混疊特性，可增加ADC的等效取樣速率fse。詳言之，可由電荷重分配ADC以高於轉換速率fC的等效取樣速率fse對輸入訊號取樣，並僅在電荷重分配電容器陣列的一部分上採取每一取樣，來執行抗混疊。因此，在每一取樣時間區間(亦即取樣階段)期間內採取多個取樣，且僅在電荷重分配陣列的一部分上採取每一取樣。此取樣方法係相對於在連同第4A圖至第4D圖圖示與說明之循序漸近式電荷重分配ADC 400中所執行的取樣，其中陣列中的所有電容器403a-e一起在同一時間對輸入訊號取樣。藉由在複數個取樣週期內在陣列中的不同電容器上對輸入訊號取樣，輸入訊號的高頻能量被截取，並可被取樣與轉換電路系統的抗混疊濾波器特性處理，且在轉換階段內發生 內在降頻。降頻比例為等效取樣速率fse對轉換速率fc的比值。可建置各種抗混疊濾波器特性，如更詳細說明於下文。
第5A圖圖示說明性取樣電路500，取樣電路500用於在複數個電容器Ca-d上，於不同時間個別對類比輸入訊號Vin取樣。在電路500中，每一電容器Ca-d被選擇性地由對應的切換器501a-d耦接至接收輸入電壓Vin的節點。藉由在第一時間區間內關閉切換器501a並在第一取樣時間處打開切換器501a，第一電容器Ca可因此在第一時間區間內被耦接至輸入電壓節點，以在第一取樣時間處對輸入電壓Vin取樣。類似的，藉由操作各別的切換器501b-d，電容器Cb-d之每一者可在各別的第二、第三、與第四時間區間內被耦接至輸入電壓節點，以在各別的第二、第三、與第四取樣時間處對輸入電壓Vin取樣。詳言之，每一切換器501b-d可各別在對應的第二、第三、或第四時間區間內被關閉，且在各別的第二、第三、與第四取樣時間處被打開。一旦輸入訊號取樣(與對應的電荷)已被儲存在電容器501a-d之每一者上，切換器503可被關閉，以再結合電容器之間的電荷，並將電容器耦接至輸入節點VComp以供進一步的處理。儘管電路500圖示了包含四個電容器的說明性電路，但可使用各種數量的電容器(例如兩個或三個電容器，或多於四個電容器)。一般而言，每一電容器Cn具有對應的切換器501n以將電容器耦接至輸入節點Vin，以及對應的時間區間，在時間區間內切換器501n被關閉以將輸入訊號取樣到電容器上。在一些具體實施例中，電容器Ca-Cd使用底板取樣。底板取樣(bottom plate sampling)是為在本發明領域中具有通常知識者所熟知的技術。
第5B圖圖示用於在取樣電路作業期間內，控制電路500的切換器501a-d與503之狀態的控制訊號的說明性時序圖。如時序圖所圖示，切換器501a-d之每一者在取樣階段510的四個時間區間的一個不同區間內被關閉，每一時間區間結束在對應的取樣時間t1-t4處。一般而言，取樣時間t1-t4可被平均分配於取樣階段內，使得分隔隨後取樣時間的時間區間彼此相同：[t1,t2]=[t2,t3]=[t3,t4]。一旦已採取了所有取樣，電路500轉移至估算階段520，在估算階段520內可對儲存在電容器Ca-d上的取樣執行作業。在第5A圖至第5B圖的範例中，估算階段開始於關閉將所有電容器Ca-d連接至取樣電路輸出節點Vcomp的切換器503。關閉切換器503，可造成在取樣階段內儲存在每一電容器上的電荷被再結合並平均於電容器之間，使得跨於每一電容器上的電壓相同。
圖示於第5A圖與第5B圖中的說明性取樣電路500與時序圖，說明實施濾波器的電路的具體實施例，濾波器具有係數[1 1 1 1]特徵的有限脈衝響應(FIR)。在範例中，具有相同尺寸與電容值C的四個電容器Ca-d，根據圖示於第5B圖中的時序圖循序對輸入訊號Vin取樣。在取樣週期510內，四個取樣電容器在取樣實例之間使用相同間隔來對輸入訊號Vin取樣(雖然其他具體實施例可使用不相同的區間間隔來取樣)。在輸入訊號已被四個電容器取樣之後，藉由關閉電容器503將電容器置為並聯，以結合電荷並執行降頻。在估算/ 降頻階段內，可基於在每一取樣時間處儲存在每一電容器上的電荷來計算節點Vcomp處的輸出訊號：QTOT=Cd*Vin+Cc*Vinz-1+Cb*Vinz-2+Ca*Vinz-3
在其中Ca=Cb=Cc=Cd=C的範例中：QTOT=C*Vin+C*Vinz-1+C*Vinz-2+C*Vinz-3
此在估算階段內提供了如下的輸出電壓VComp：VComp=QTOT/(4*C)=¼ Vin(1+z-1+z-2+z-3)
說明性取樣電路500因此等於具有單DC增益的4抽頭(4-tap)sincl濾波器。由於以低於¼等效取樣速率fse(等效取樣速率fse(fse=1/Tse)由取樣時間t1-t4的發生率決定)的轉換速率fC(fC=1/TC)執行，無縫地執行了降頻。在一些具體實施例中，訊號、、、與中的取樣區間長度被減少(例如減少至小於取樣階段週期Ts的1/4)，使得中的脈衝可被插入在取樣週期Ts內，從而致能取樣與降頻兩者被以等於轉換速率fC的固定取樣速率fs執行，如第5C圖圖示。在一些具體實施例中，ADC轉換發生在降頻時間區間內。
儘管已將第5A圖的示例性電路說明為具有相等尺寸的電容器Ca=Cb=Cc=Cd=C，但電路可更一般地包含具有不同電容值的電容器。在一個其中每一電容器Cn具有電容值n的範例中，取樣電路500根據以下提供輸出訊號：VComp=α * Vin(d+c*z-1+b*z-2+a*z-3)，其中α=1/(a+b+c+d)
取樣電路500的作業原理，可被應用至結合類比數 位轉換器(ADC)來使用的取樣電路系統。第6A圖圖示說明具有二元權重式電容器陣列4位元電荷重分配循序漸近式ADC 600，ADC 600包含比較器601(或量化器)與處理器605，分別用於將儲存在電容器603a-e之各種組合上的平均電荷值轉換至數位輸出訊號Vout，以及控制電容器603a-e、切換器607與609a-e、與量化器601的作業。二元權重式電容器陣列包含具有8C、4C、2C、1C比例之電容值的電容器603a-d，以及亦具有1C權重的虛擬電容器603e。如圖示，具有8C電容值的最大電容器603a係由兩個各別的子電容器603a1與603a2組成，電容器603a1與603a2之每一者具有4C比例的電容值。電容器603b、603c與603d由各別具有4C、2C、1C比例之電容值的電容器組成。注意到在各種具體實施例中，至少一些電容器是以子電容器(例如單位電容器)建置、使用二階(two-step)DAC、使用分割電容器陣列、或使用任何其他適當的一(些)電容器陣列。
第6B圖圖示用於在ADC 600作業期間內，控制電路600的切換器609a-e狀態的控制訊號的說明性時序圖。如時序圖圖示，切換器609a-e在取樣階段的不同取樣時間區間內被關閉，以在電容器603a-e上儲存輸入訊號Vin的不同取樣。切換器607在取樣階段整體內維持關閉。在範例中，切換器609a-e可操作以在每一取樣時間區間內，將一或更多個電容器連接至輸入節點Vin，使得在每一時間區間內所連接的電容器電容值總和是相同的。詳言之，在第一時間區間內，切換器609a1被關閉，以將具有4C電容值的第一電容器603a1 連接至輸入節點。在第二與第三時間區間內，切換器609a2與609b被各別關閉，以將具有與第一電容器相同之電容值4C的第二與第三電容器603a2與603b連接至輸入節點。在第四時間區間內，切換器609c、609d、609e被關閉，以將具有總和電容值4C的第四、第五、與第六電容器603c、603d、603e連接至輸入節點。因此，在取樣階段內在四個不同的時間實例t1-t4處對Vin處的輸入電壓訊號取樣，且在每一取樣階段內對輸入電壓節點施加了相同的電容性負載。
在取樣階段末端處，每一電容器603a-e儲存對於輸入訊號Vin的取樣。詳言之，每一電容器603a-e儲存基於輸入訊號Vin在對應取樣時間處的值來決定的電荷量。可選地，電容器可在取樣階段之後被並聯耦接，以使在取樣階段內儲存在電容器之每一者上的電荷被結合並平均於電容器之間，使得每一電容器儲存相同的電荷量。例如，可藉由打開切換器607，並將切換器609a-e之每一者耦接至地，來將電容器603a-e並聯耦接。然而，並不必須要將電容器並聯耦接，且電荷在轉換階段內被結合於各個電容器603a-e之間。
在轉換階段期間內，切換器609a-e的作業(如第6B圖圖示)類似於第4A圖至第4D圖的切換器409a-e作業來進行(切換器609a1與609a2兩者的行為類似於切換器409a)。因此，可參照對於第4A圖至第4D圖的說明以獲得更多細節。轉換階段與取樣階段不同，且一般而言，每一取樣階段係隨即接續於轉換階段之後。
在第6A圖的ADC 600中，電容器603a-e係根據具 有[1,1,1,1]係數之FIR濾波器響應被配置以用於抗混疊取樣。詳言之，FIR濾波器響應具有係數[1,1,1,1]，是因為在取樣時間t1-t4之每一者處使用相同的電容負載來對輸入訊號取樣。如詳述於上文，8C電容器(見(例如)電容器403a)被電氣地拆成兩個4C電容器(電容器603a1與603a2)。在取樣作業期間內，與各別使8C電容器的兩個4C子區段603a1與603a2，在個別的取樣時間區間內對輸入訊號Vin取樣。隨後，使4C電容器603b在4C電容器603b自身的取樣時間區間內對輸入訊號Vin取樣。最後，使用最後的取樣時間區間週期，在2C(603c)、1C(603d)、與虛擬電容器(603e)上對輸入電壓Vin取樣，2C(603c)、1C(603d)、與虛擬電容器(603e)的總和電容值為4C。
在一些具體實施例中，在已執行了取樣之後，在轉換階段之前，電容器首先被並聯連接，以結合並重分配在電容器上的電荷。電容器可被並聯連接，以允許在每一電容器上取樣的電荷結合並重分配，使得每一電容器603a-e儲存相同的跨於電容器上的電壓(或儲存相同的電荷量)，藉由將底板節點(不共享的電容器節點)連接在一起；藉由將底板節點一起連接至參考電壓；藉由將底板節點一起連接至地；或藉由將底板節點一起連接至任何其他適當的電壓。
隨後，對轉換階段調整電容器的連結，以產生適合用於循序漸近式(SA)ADC轉換的電容器組。詳言之，在轉換階段內，兩個4C電容器603a1與603a2被並聯配置，且2C(603c)與1C(603d)電容器被配置以獨立於彼此而切換。 對於電容器連結的調整，使得在電容器被並聯耦接在一起時，儲存在電容器上的取樣(例如，對於輸入電壓振幅的取樣，這些取樣作為跨於電容器上的電壓被儲存且作為電容器上的電荷被儲存)結合。隨後，可根據循序漸近式ADC轉換技術來執行ADC轉換，如連同第4A圖至第4D圖所說明。一般而言，在轉換階段內，電容器的連結被調整為提供二元權重式電容器組(亦即，提供電容器組，使得一個組Cset1的電容值等於下一電容器組Cset2電容值的兩倍：Cset1=2*Cset2；Cset2=2*Cset3；...)。如第6B圖圖示，在轉換階段內，電容器603a1與603a2形成具有8C總和電容值的第一組(如切換器609a1與609a2在轉換階段內具有相同的控制訊號與的事實所顯示)；電容器603b形成具有4C總和電容值的第二組；電容器603c形成具有2C總和電容值的第三組；且電容器603d形成具有1C總和電容值的第四組。
在SA-ADC中使用的電容器603a-e，可被可調整地連接以產生不同的電容器配置，以在取樣階段與轉換階段內使用。如連同第6A圖與第6B圖所說明，例如，電容器603a1與603a2在取樣階段內可為兩個個別的電容器，且在轉換階段內可被並聯連接以作為具有較高電容值的單一電容器。類似的，電容器603c-e在取樣階段內可被並聯連接，且在轉換階段內可做為個別的電容器。
電容器603a-e之每一者亦可由兩個或更多個子電容器來組成，或者，電容器603a-e可由電容器陣列中的多單位電容器的一個或組合者來組成。第7A圖與第7B圖詳細說明 一個範例，其中電容器603a-e係由電容器陣列700中的電容器組成。
第7A圖圖示說明在取樣階段中用於4位元SA-ADC的電容器佈局的具體實施例(例如包含單位電容器或子電容器)。在各種具體實施例中，電容器包含MIMCAP、MOMCAP、MOSCAP、PIP(poly-insulator-poly)電容器、或任何其他適當的電容器。使用由所圖示之配置連接單位電容器(或電容器組)的切換器，來配置四個均等尺寸的取樣電容器之每一者。電容器CA被電氣地並聯連接以形成電容器603a1，並在第一取樣時間區間內儲存第一輸入電壓取樣；電容器CB被電氣地並聯連接以形成電容器603a2，並在第二取樣時間區間內儲存第二輸入電壓取樣；電容器CC被電氣地並聯連接以形成電容器603b，並在第三取樣時間區間內儲存第三輸入電壓取樣；且電容器CD被電氣地並聯連接以形成電容器603c-e，並在第四取樣時間區間內儲存第四輸入電壓取樣。
在轉換階段內，陣列700中電容器的連結被調整為不同的配置，如第7B圖圖示。詳言之，如第7B圖圖示，電容器被以二元權重式的方式來重配置，以適合用於使用電荷重分配的循序漸近式作業。標註為C8的電容器代表並聯連接且形成SAR電容陣列中的8C電容器的第一單位電容器組；標註為C4的電容器代表並聯連接且形成SAR電容陣列中的4C電容器(電容器603b)的第二單位電容器組；標註為C2的電容器代表並聯連接且形成SAR電容陣列中的2C電容器(電容器603c)的第三單位電容器組；且標註為C1與CD的 電容器各別代表形成SAR電容陣列中的1C電容器(電容器603d)與虛擬電容器(電容器603e)的第四單位電容器組與虛擬單位電容器組。在取樣階段與轉換階段之間對於電容器連結的調整，使得在每一群組/配置中儲存於各種電容器上的取樣(以及儲存在電容器上的電荷)在相同群組/配置中的電容器之間結合並均等化。
儘管連同第7A圖與第7B圖討論的電容器陣列範例，顯示在取樣階段與轉換階段兩者中使用所有電容器，然而不必須在兩個階段中使用陣列中的所有電容器。在一些具體實施例中，僅使用電容器的一部分。例如，在包含256個單位電容器的8位元ADC中，8個取樣電容器組被用於濾波，每一取樣電容器包含16個單位電容器(即使用總和128個電容器來濾波)，而剩餘的128個電容器不用於取樣但用於轉換階段內。在取樣階段內，使用8個取樣區間(以及對應的8個取樣時間)，以在8個取樣電容器組之每一者上對輸入訊號Vin取樣。因此，在轉換階段內使用8個轉換電容器組，使得由128個單位電容器組成第一組；由64個單位電容器組成第二組；由32個單位電容器組成第三組；由16個單位電容器組成第四組；由8個單位電容器組成第五組；由4個單位電容器組成第六組；由2個單位電容器組成第七組；且由1個單位電容器組成第八組(且由1個單位電容器組成虛擬組)。藉由在轉換電容器的子組或超組上對輸入訊號取樣，可獲得大於或小於單一的尺度因數(與參考電壓相較)。例如，8位元ADC的全尺度在僅使用一半的電容值取樣時，將 為使用全部電容器來取樣的尺度的兩倍。在期望全尺度大於參考電壓的情況下此可為有用的。
在一些具體實施例中，被使用以對輸入訊號取樣的至少一些電容器，在轉換期間內不被用以數位化輸入訊號(例如，額外的取樣電容器被使用以取樣並濾波輸入訊號，但在週期的轉換部分期間內不被作為SA-DAC的部分來被控制)。雖然取樣電容器在轉換階段內不作為SA-DAC的部分，但在這些電容器的取樣期間內儲存的電荷被結合並平均化於各個取樣電容器上(包含在轉換階段內使用的取樣電容器)，並提供SA-DAC在週期的轉換部分內藉以操作的電荷。這種配置可使ADC的輸出全尺度減少。
取樣電路500可被施加至其他類型的取樣電路系統，諸如管線式(pipelined)ADC的取樣保持(sample-and-hold)電路。第6C圖圖示說明性管線式ADC 650，管線式ADC 650用於將類比輸入訊號Vin轉換成n位元數位輸出訊號Vout。管線式ADC電路650包含輸入取樣保持電路651，輸入取樣保持電路651用於採取輸入訊號Vin的循序取樣，並提供取樣至一或更多個轉換級653的串聯互連(在第6C圖中說明性地圖示為級1-4)以及ADC級655。級653與ADC級655之每一者提供數個位元資訊至處理電路系統657，處理電路系統657產生數位輸出訊號Vout。
管線式ADC 650包含作為取樣保持電路651之部分的抗混疊取樣電路，如圖示於第6C圖的中央部分。如圖示，取樣保持電路651包含複數個取樣電容器Ca-Cd，取樣電容器 Ca-Cd之每一者具有兩個相關聯的切換器。在取樣階段內，藉由循序地關閉切換器(同時切換器關閉)，將對於輸入訊號Vin的不同取樣儲存在取樣電容器之每一者上。每一切換器將對應取樣電容器的節點連接至輸入電壓節點Vin，同時切換器將電容器的另一節點連接至共用電壓(例如地電壓)。切換器在取樣階段內為打開。在取樣階段完成時，取樣保持電路651轉移至保持作業階段。在保持階段內，切換器與被打開，同時切換器被關閉，以將取樣電容器彼此並聯連接，並結合電容器之每一者所儲存的取樣。放大器659在保持階段內在取樣保持電路651的輸出處提供輸出訊號Vhold，放大器提供指示儲存在取樣電容器上的經結合取樣的輸出訊號電壓。在所圖示的範例中，使用四個取樣電容器，四個取樣電容器之每一者具有相同的電容值，雖然在其他範例中可使用不同的電容器數量及/或尺寸以獲得如本文所說明的不同抗混疊傳輸特性。
管線式ADC的級653的每一者，可具有如圖示於第6C圖下方的結構。如圖示，每一級653可包含每一級653自身的取樣保持電路661、ADC與DAC的串聯互連663、加法方塊665、以及增益方塊667。一般而言，取樣保持電路661為在輸出處提供等於在取樣時間處之輸入的訊號的標準取樣保持電路。然而在一些範例中，藉由(例如)包含類似於在上文連同取樣保持電路651所說明之電路的電路，取樣保持電路661可提供抗混疊濾波。ADC與DAC的串聯互連663在ADC輸出處提供數位輸出值，數位輸出值對應於ADC輸 入處訊號的轉換。ADC所產生的數位輸出值，被提供至處理電路657，以用於計算數位輸出訊號Vout。DAC將數位輸出值轉換回類比訊號值，類比訊號值被取樣保持電路651輸出處的訊號減去(藉由加法方塊665)。增益方塊667放大加法方塊665輸出處的訊號，並將經放大的訊號提供至下一級653(或ADC 655)。
到目前為止，討論聚焦在具有相等尺寸之取樣電容器的取樣電路上-詳言之，是聚焦在其中具有相同總和電容值之電容器在每一取樣時間區間內被連接至輸入電壓節點Vin的取樣電路上。例如，在連同第6A圖與第6B圖所討論的範例中，將具有4C總和電容值的一或更多個電容器說明為在每一取樣時間區間內連接至輸入電壓節點Vin。因此，採取了四個具有均等權重的輸入訊號取樣，而產生具有係數[1 1 1 1]以及sinc1濾波器特性的抗混疊濾波器：C*Vin+C*Vinz-1+C*Vinz-2+C*Vinz-3。
在一些具體實施例中，使用具有除了sinc1特性以外的濾波器。可藉由不均等地配置取樣電容器，來實現非均等抽頭權重。例如，具有下列係數[1 3 3 1]的濾波器可使用4位元SA-ADC藉由以下說明來實現：配置電容器以由2*C,6*C,6*C,2*C之總和電容值對輸入訊號取樣，以獲得2*C*Vin+6*C*Vinz-1+6*C*Vinz-2+2*C*Vinz-3之濾波器特性(電荷)，此係等於C*Vin+3*C*Vinz-1+3*C*Vinz-2+C*Vinz-3之濾波器特性(尺度因數為2)。詳言之，為了使用可調整式取樣電容器實施具有係數[1 3 3 1]的抗混疊濾波器，在第一取樣時間區 間內具有2C總和(加總)電容值的第一電容器組將被耦接至輸入節點Vin，而在第二與第三取樣時間區間內每一者具有6C總和(加總)電容值的第二與第三電容器組將被耦接至輸入節點Vin，且在第四取樣時間區間內具有2C總和(加總)電容值的第四電容器組將被耦接。隨後，將如連同第6A圖與第6B圖說明般以二元權重式電容器組來實施轉換階段。
在一些具體實施例中，使用差動式電容器陣列來實施負濾波器係數，其中藉由調整電容器的連結使得正輸入訊號終端連接至負電容器輸入終端且負輸入訊號終端連接至正電容器輸入終端，而反轉跨電容器上的電壓的極性，以提供負的係數抽頭。在一些具體實施例中，藉由將取樣電容器連接至輸入訊號的反相值(以放大器或切換電容技術來產生)來實現負的係數。在一些具體實施例中，藉由不對輸入訊號取樣、或對地或任何其他適當的電壓取樣，來實現等於零的係數。
在一些具體實施例中，可使用動態反應來實施更複雜的濾波器。例如在每一輸入取樣之後，中間階段配置所取樣的輸入而使電容器並聯，共用節點(連接至比較器)處的電壓被用於透過對輸入訊號的回饋產生隨後的輸入取樣。
在一些具體實施例中，使用相關於非整數的電容器比例。例如在一些具體實施例中，用於SA ADC的DAC電容器為非二元權重式(例如，以提升微分非線性度(DNL)特性)。在一些具體實施例中，使用專屬取樣電容器組(未使用於轉換程序中)來產生非相關整數的濾波器抽頭(例如電 容器比例)；電容器與轉換電容器共享共用節點，使得在取樣作業期間內所取樣的電荷被用於第二電容組在轉換階段內的操作，以產生數位字組。
在一些具體實施例中，在ADC中使用兩個或更多個電容器陣列。第8A圖圖示具有雙電容器陣列803a-e與813a-e的說明性4位元ADC。藉由使用兩個電容器陣列，提供了用於執行轉換的額外時間。第8B圖圖示第8A圖ADC作業的時序圖。如第8A圖與第8B圖圖示，在第一階段內(階段1)使用第一電容器組803a-e對輸入訊號Vin取樣，同時第二電容器組813a-e作為轉換作業的部分而被使用。在第二階段內(階段2)，儲存於第一電容器組803a-e上的取樣作為轉換作業的部分而被使用，同時第二電容器組813a-e被用於對輸入訊號Vin取樣。處理器805根據控制訊號、、、與來控制切換器807、809a-e、817、與819a-e的作業。在一些具體實施例中，兩個電容器陣列循序對輸入取樣(例如，第一陣列在第二陣列進行轉換時取樣，反之亦然)，如第8A圖與第8B圖圖示。在一些具體實施例中，兩個陣列的取樣作業的至少一部分時間重疊。此外，儘管ADC 800被圖示為具有兩個個別的比較器801與811，但單一比較器可作為雙電容器陣列ADC的部分而被共享。
在一些具體實施例中，使用電壓緩衝器以在取樣之前調節訊號。
在一些具體實施例中，對於所需抗混疊效能的較小轉換頻率，提供較低的電力消耗，因為對轉換器的輸入不需 要一次對大電容值充電。在一些具體實施例中，對於所需抗混疊效能的較小轉換頻率提供較低的電力消耗，因為對於固定的抗混疊效能，轉換器(包含比較器)可由較低的速率進行轉換。
在各種具體實施例中，使用者藉由在取樣階段與轉換階段內調整電容器連結，可能夠設定濾波器係數。例如，使用者可可控制地對於取樣階段中的每一取樣時間區間，選擇要被連接在一起並用以對輸入訊號取樣的不同電容器組。使用者可進一步可控制地選擇要在轉換階段內使用的，要被連接在一起並用於轉換出數位輸出訊號位元的不同電容器組。一般而言，在轉換階段內連接在一起的電容器組被選擇為二元權重式，使得在轉換時間區間中使用的第一電容器組(例如用於形成電容器603a1與603a2的電容器組)的總和電容值為在轉換時間區間中使用的第二電容器組(例如用於形成電容器603b的電容器組)的總和電容值的兩倍，而第二電容器組的電容值為第三電容器組(例如用於形成電容器603c的電容器組)的電容值的兩倍。使用者對於電容器連結的調整，可透過將所期望的係數移入管理電容器切換的數位邏輯方塊來達成；及/或使用者可從數位邏輯方塊所支援的濾波器與降頻比例列表選擇。在一些具體實施例中，可建置在所期望的位置中具有零點，以移除位於已知頻率處的訊號的抗混疊濾波器。
在一個範例中，可從具有係數[4 2 1 2 4]的5抽頭FIR濾波器與8抽頭sinc1濾波器的褶積來建置濾波器。褶積 濾波器的係數為：[4,6,7,9,13,13,13,13,9,7,6,4]。兩個濾波器的褶積，在對於FIR係數之選擇界定的頻率處提供了額外的零點。係數的總和為104，此允許上述陣列中的每一係數在具有雙電容器陣列的8位元ADC中，對應於兩個單位電容器乘上係數值。因此，256個電容器中的208個電容器被用於取樣並在轉換階段內使用，同時剩餘的48個電容器被用於轉換階段中但不用於取樣。注意到，為了在DC旁實現sinc1濾波器的最大抗混疊效能，必須以因數8來對ADC降頻(對應於在取樣階段內有八個個別的取樣時間區間)。然而，FIR具有12抽頭。因此，第一電容器陣列與第二電容器陣列的取樣時間重疊，對於一些取樣而言是對相同電壓取樣(儘管可能是以不同尺寸的取樣電容器)。取樣作業的重疊，減少了在使用兩個電容器陣列時指定給轉換的時間量。可使用第三電容器陣列，以進一步減輕對於比較器的要求。對於此具體實施例，尺度因數將與ADC不同，且可由調整參考電壓來補償，或對於已知的尺度因數進行數位補償。在一些具體實施例中，與前述範例一致的尺度因數改變，並非關鍵的效能指標。
第9圖至第11圖圖示如本文所說明的訊號取樣方法與轉換方法的效能益處的說明性範例。第9圖為用於模擬8抽頭sinc1抗混疊濾波器效能的電路，8抽頭sinc1抗混疊濾波器的等效取樣頻率為625MHz(對應於隨後取樣時間Tse=1/(625x106)s之間的區間)且「轉換」頻率為此值的八分之一：78.125MHz。在此電路中，由對轉換開始時間處的輸出電壓取 樣，來模擬ADC轉換步級。第10圖圖示說明在電容器陣列上使用超取樣與不使用超取樣的週期性交流響應。注意到，模擬器(SpectreRF)施加零階持定函數至輸出訊號，使得頻率響應看起來具有sinc函數，相對於真實離散時間取樣作業。如可見於圖示，在出規頻帶頻率響應中有17dB的衰減，從而減少了雜訊折疊與混疊的效應。第11圖圖示說明使用抗混疊對於輸出雜訊的改進：使用抗混疊的輸出雜訊底為10.6nV/rtHz，相對於不使用超取樣的26.1nV/rtHz，且所有其他事物保持固定(8個電容全部在相同時間取樣v.s.循序取樣)。2.5倍的改進，係與使用v.s.不使用抗混疊濾波器之降頻所期望者一致，因為在以因數8降頻時(不使用濾波器)，雜訊功率將以因數8提升，在RMS雜訊密度中產生sqrt(8)=2.8x的提升。不同的濾波器與降頻比例，可甚至產生更多的出規頻帶拒斥與雜訊效能改進。
頻率響應傳真度主要由電容器的匹配來設定；使用在ADC中的電容的匹配一般而言相當良好。再者，抗混疊濾波器的動態範圍可比ADC自身的動態範圍要大一只要切換器能夠對輸入訊號取樣(例如，允許不使用前向偏壓(forward-biasing)二極體而超越ADC限制來操作的推升切換器或互補切換器)，位於零點的訊號將在被ADC操作之前被移除。
在一些具體實施例中，抗混疊濾波器延伸入取樣頻寬(例如，若ADC以10MHz速率輸出數位字組，則根據奈奎斯特取樣理論，濾波器響應可延伸入由10MHz取樣速率覆 蓋的5MHz頻寬中)。
在一些具體實施例中，抗混疊ADC被併入無線電接收器，以數位化在所期望的感興趣頻寬(例如基頻)中接收到的訊號，同時拒斥出規頻帶雜訊與干擾訊號。在一些具體實施例中，抗混疊ADC作為獨立式ADC，以用於需要抗混疊濾波器及/或合規頻帶濾波的消費者應用。在一些具體實施例中，獨立式ADC使用輸入時脈合成較高頻率時脈，較高頻率時脈用於與本文教示內容一致地取樣輸入電容器。在一些具體實施例中，獨立式ADC允許使用者輸入或選擇濾波器係數、降頻比例、或尺度因數。在示例性具體實施例中，12位元SA-ADC接收1MHz取樣時脈，並以1MHz取樣速率輸出資料，1MHz取樣時脈被用以合成用於取樣ADC輸入電容器的64MHz時脈，ADC輸入電容器被配置為在取樣模式內以64MHz取樣速率取樣64個單位電容器，從而實施64抽頭sinc1濾波器。
第12A圖圖示說明細胞元選擇器與多工器(CSM)電路1200。CSM 1200可用以動態地調整與多工化SA-ADC內的單位電容器細胞元的連結。在示例性具體實施例中，4位元ADC具有4x4單位電容器陣列(如說明性圖示於第12B圖)，並以實施16抽頭sinc1濾波器的方式來對輸入取樣。第12A圖的電路位於每一單位電容器(或在一些具體實施例中為並聯連接的電容器叢集)的下方，並允許由位址(ROW與欄(COL)訊號線)連同共享於多個細胞元中的兩個控制訊號：DATA與CONVERT，來選擇電容器。
在取樣週期開始處，所有單位電容器被與V BUS 斷開，V BUS 在此時為連接至輸入終端Vin。此係由將所有4列與4行選擇位元設為高，並驅動共享訊號DATA為高(此藉由使反相器I1輸出邏輯低訊號至切換器M1，來將NMOS切換器M1與V BUS 斷開)來達成。同時，不論切換器M3的狀態，CONVERT被設為低以將NMOS切換器M2與地斷開。接著，開始取樣。第一個取樣點發生在左上方的電容器(在第12B圖中以粗體X識別)，且由驅動ROW,COL=0001,0001(此選擇左手邊上方的電容器，見第12B圖)同時施加0至DATA以維持DATA線為未經啟動來達成(注意到，可藉由驅動兩個列或兩個行訊號為高來選擇兩個電容器，諸如此類)。此時，M1被關閉並將施加至V BUS 的電壓取樣至電容器上。隨後DATA被設為高，完成取樣作業，且隨後ROW與COL訊號被切換以選擇下一個要取樣的電容器。在第16個電容器已被取樣之後，所有電容器陣列的底板為浮接，且陣列準備好進行轉換。
在轉換開始處，參考電壓被施加至V BUS ，且CONVERT成為高。此時，所有單位電容器不是被拉至參考電壓就是被拉至地，取決於由雙反相器I1與I2組成之閂鎖器的內部狀態。在一些具體實施例中，不使用閂鎖器，但使用電容器以在轉換期間內儲存所週期的狀態。在轉換期間內，ROW與COL選擇訊號被選定為對最高有效位元(MSB)轉換選擇8個單位電容器，且參考電壓被施加至V BUS 。藉由切換DATA線，所選電容器的連結可被切換於參考電壓與地之間；SA-A/D 轉換繼續根據先前對於第4A圖至第4D圖及第6A圖至第6B圖所提供的說明來進行。
在一些具體實施例中，使用複數個列與行位址線或額外的選擇訊號，以允許在轉換程序期間內以共圓心(common-centroid)的方式動態切換單位電容器。第12C圖圖示4x4陣列，4x4陣列包含經配置以在轉換程序期間內以共圓心方式選擇8個電容器的4對2x2 ROW x COLumn位址線。共圓心選擇電容器，一般而言提供了改進的匹配效能，且因此提供了較佳的微分非線性度(DNL)特性，相較於非共圓心選擇單位電容器。注意到，為了獨立控制10位元ADC的每一位元並允許共圓心選擇，僅需要4*(16+16)=128條列+行線，相對於第12B圖圖示之結構的32+32=64條。
在一些具體實施例中，被動地建置無限脈衝響應(IIR)抗混疊濾波器響應，如第13A圖與第13B圖圖示。在一些具體實施例中，藉由在取樣完成之後轉換起始之前，關閉切換器1311將SA-ADC 1300的IIR電容器1313連接至共用陣列節點(如圖示於第13B圖中的)，來建置IIR響應。在IIR電容器1313被連接至陣列節點的同時，所有取樣電容器被連接至地(或被連接至Vref)，且切換器1307被打開。IIR電容器1313共享IIR電容器1313的電荷(從上一週期取樣而來)，並在共用陣列節點處對所濾除的電壓取樣(對應於儲存在取樣電容器上的平均電壓)。接著，藉由打開切換器1311而將IIR電容器1313去連接，從而儲存來自上一取樣的電荷，以加入下一取樣(或從下一取樣減去)。IIR電容 器1313隨後儲存在先前取樣時間區間內儲存在取樣電容器上的取樣的平均值，平均值可在未來的轉換階段內被使用。詳言之，在未來的轉換階段內，電容器的連結被調整(藉由選擇性地關閉切換器1311以及相關聯於取樣電容器每一者的切換器)以結合儲存在電容器1313上以及取樣電容器上的電荷。電容器的重配置，被執行為使電容器之間的電容值比例，對應於所需IIR濾波器響應之抽頭係數之間的比例。
被動IIR電容器1313相對於其他電容器陣列電容值的尺寸，設定了此系統的離散時間極點。在一些具體實施例中，耦接至共用節點的緩衝器或放大器，被用於施加電荷至IIR電容器1313。在共用節點訊號被取樣時將共用節點訊號緩衝或放大(相對於直接連結)，可用以將IIR濾波器的動態反應調整為大於使用被動取樣所可能得到值的範圍。
在一些具體實施例中，以隨意方式放置極點及/或零點，以獲得所需的頻率響應特性。第14圖圖示說明性SA-ADC 1400，SA-ADC 1400包含具有轉換函數 的二階離散時間IIR濾波器。此轉換函數可實施諸如巴特沃斯(Butterworth)、謝比雪夫(Chebyshev)、橢圓形、或任何其他特性的濾波器特性。濾波器選擇與設計決定了係數a0、a1、a2、b0、b1、b2、b3的適當值。加法方塊1427從輸入訊號Vin減去放大器1425b與1425c輸出處的回饋值。回饋值係基於儲存在電容器1422b與1422c上的取樣值，取樣值各別對應於電路作業中前兩個儲存狀態。回饋值被作為在轉換階段末段對加法方塊1427的輸 入，藉由使用切換器1421b與1421c耦接電容器1422b與1422c至加法方塊，同時陣列切換器的配置為確保所加總的電荷被取樣(例如所有陣列電容器被連接至地)。三個電容器1422a-c被利用並被使用切換器1421a-c以循環方式電氣地「圍繞著迴路而傳遞」。在取樣之後，電容器1422b被連接至第一增益方塊1425b，第一增益方塊1425b以a1/a0電壓縮放。在下一轉換週期之後，儲存在電容器1422b上的值被傳至電容器1422c，電容器1422c自身可被連接至第二增益方塊1425c，第二增益方塊1425c以a2/a0縮放電壓。或者，電容器1422b可被直接耦接至第二增益方塊1425c，以緩解將儲存值傳遞於電容器1422a-c之間的步驟。增益方塊1425b與1425c的輸出在1427處被與輸入訊號相加、被數位化並施加至取樣電容器，如上文所述。基於在每一取樣時間區間內用於取樣之電容器電容值的比例，來決定係數b0-b3，如於電路500的範例中。
在一些具體實施例中，利用使用連續時間(CT)或離散時間(DT)技術的主動濾波器，來實施IIR或FIR濾波器。
在一些具體實施例中，調整ADC的全尺度範圍，以將ADC的動態範圍對輸入訊號置中，從而使ADC中的可用位元數最大化。在一個具體實施例中，比例計算ADC對複數個比例計算感測器取樣，每一感測器具有不同的尺度因數或全尺度輸出電壓。在另一具體實施例中，在使用對於ADC轉換器可不為最佳但卻為可得的參考電壓時，調整ADC全尺度 範圍以將輸入訊號的動態範圍最大化。在一些具體實施例中，藉由改變總和取樣電容值對用於轉換之電容器陣列電容值的比例，來有意地調整ADC的全尺度值。例如，若期望2x增益且SA-Cap陣列為5pF，則取樣電容值將包含5pF SA Cap陣列加上僅用於輸入訊號取樣中的額外5p電容器。若期望0.5x增益且SA-Cap陣列為5pF，則取樣電容值將僅包含5pF SA Cap陣列的一半。在一些具體實施例中，不施加濾波及/或降頻；僅單純使用增益調整。在一些具體實施例中，使用增益調整以調整差動ADC。
在一些具體實施例中，使用電容分割器以實施等效電容值及/或取樣電容器與SA Cap陣列之間的比例。例如，若期望8x增益，則吾人可使用35p取樣容器，連同於SA Cap陣列；然而，此種大電容值可為不實際的或不期望的。反之，可使用3.5p取樣電容器與5p SA-Cap陣列，且電容分割器串聯於SA陣列與取樣電容器之間，使得電容分割器造成SA陣列中電容值及/或電荷的改變，以呈現此尺寸之十分之一的電荷至與取樣電容器共同的節點。
在一些具體實施例中，使用CSM調整一或更多個單位電容器的分配，以提升二元權重式電容器陣列之間的匹配。在一些具體實施例中，執行自校準程序，其中使用電容器之間的比較，或電容器集合之間的比較，以分配單位細胞元至電容器集合，而使兩個電容器集合的總和電容值更為均等。在各種具體實施例中，對於電容器集合的單位細胞元分配，係基於隨機值或虛擬隨機值；對於電容器集合的單位細 胞元分配為確定性(deterministic)。
除非另外指明，否則所有揭示於本說明書中的(包含在下列申請專利範圍中的)測量、值、額定、位置、量值、尺寸及其他規格，皆為近似的，而不為精確的。這些規格意為具有與他們所相關之功能以及與他們所屬技術領域中通常知識一致的合理範圍。
保護範圍僅由下列申請專利範圍所限制。此範圍在參照本說明書與隨後之審查歷史來解譯時，在與申請專利範圍用語的通常意義一致之前提下意為(且應為)被解譯為盡量寬廣，並包含所有結構性與功能性均等特徵。儘管如此，申請專利範圍皆不意為包含未符合專利法第21條與第22條之規定的發明標的，而申請專利範圍亦不應被如此解譯。在此聲明本發明並無意包含此種發明標的。
除了前段所述之外，所說明或圖示說明的內容，皆不意為(且不應為)被解譯成使任何部件、步驟、特徵、物件、益處、優點或均等內容被貢獻至公眾，不論這些內容是否記載於申請專利範圍中。
將瞭解到，本文所使用的用詞與表達方式，具有符合與這些用詞與表達方式相關之各別諮詢與研究領域的通常意義，除非已在本文中另外揭示特定意義。可單獨使用諸如第一、第二等等的相對性用詞以分辨實體與動作，且此並非要求或隱含這些實體或動作之間的任何實際的此種關係或次序。用詞「包含」、「包括」或任何變化形式，意為覆蓋非唯一的包含，而使包含一列元件的程序、方法、物件或裝置， 不僅包含這些元件，而可包含其他未明確列出、或這些程序、方法、物件或裝置所固有的其他元件。以「一」、「一個」前綴的元件，在沒有進一步的限制時，不排除存在於包含元件之程序、方法、物件或裝置中的額外相同元件。
提供對於本說明書的摘要，以允許讀者快速地確定技術內容的本質。吾人謹說明，摘要將不被用於解譯或限制申請專利範圍的範圍或意義。此外，在前述實施方式中可以看到，為了流暢說明揭示內容，在各種具體實施例中將各種特徵一起分組。此揭示方法不應被解譯為反映了所請具體實施例需要比每一申請專利範圍明確記載的還要更多的特徵之意圖。反之，如下列申請專利範圍所反映，有創造性的發明標的，在於單一揭示具體實施例之全部特徵其中的一些特徵。因此，在此將下列申請專利範圍併入實施方式中，且每一請求項自身即為單一所請發明標的。
儘管上文已說明了被視為最佳模態及/或其他範例，應瞭解到可在其中進行各種修改，且本文所揭示的發明標的可被以各種形式與範例實施，且教示內容可被應用於多種應用中，本文僅說明了其中的一些應用。意為由下列申請專利範圍主張在本發明真實範圍內的任何及所有應用、修改與變化。

Claims (27)

  1. 一種用於類比數位轉換的取樣電路，包含：一第一電容器，該第一電容器由二或更多個子電容器形成，該第一電容器用於在一取樣時間區間內的一第一時間處對一類比輸入訊號取樣；一第二電容器，該第二電容器用於在該取樣時間區間內的一第二時間處對該類比輸入訊號取樣，其中該第二時間係不同於該第一時間；及電路系統，該電路系統可操作以結合儲存在該第一電容器的子電容器與該第二電容器上的取樣，且該電路系統可操作以在不同於該取樣時間區間的一轉換時間區間內，使用經結合的該等取樣來產生一數位輸出訊號，其中該電路系統可操作以將該等子電容器的連結，從在該取樣時間區間內的一第一配置，調整為在該轉換時間區間內的一第二配置，以使用儲存在該第一電容器的一第一子電容器上的一經結合取樣來產生該數位輸出訊號的一第一位元，並使用儲存在該第一電容器的一第二子電容器上的一經結合取樣來產生該數位輸出訊號的一第二位元。
  2. 如請求項1所述之電路，其中該電路系統可操作以藉由使電荷被該第一電容器的該等子電容器與該第二電容器共享的一方式來連接該第一電容器的該等子電容器與該第二電容器，以結合該等取樣。
  3. 如請求項1所述之電路，其中在該轉換時間區間內的電容器及/或子電容器的該第二配置，將該等電容器及/或子電容器連接成第一組電容器與子電容器以及第二組電容器與子電容器，其中該第一組電容器的電容值為該第二組電容器的電容值的兩倍。
  4. 如請求項1所述之電路，其中可操作以產生該數位輸出訊號的該第一電容器、該第二電容器與該電路系統形成一循序漸近式類比數位轉換器的部分，該循序漸近式類比數位轉換器經配置以至少部分基於儲存在該第一電容器與該第二電容器上的電荷的結合，來產生該數位輸出訊號的一第一位元。
  5. 如請求項1所述之電路，其中可操作以產生該數位輸出訊號的該第一電容器、該第二電容器與該電路系統形成一管線式類比數位轉換器的部分，該管線式類比數位轉換器經配置以至少部分基於儲存在該第一電容器與該第二電容器上的電荷的結合，來產生該數位輸出訊號的一第一位元。
  6. 如請求項1所述之電路，其中該電路系統可操作以執行一類比數位轉換作業，以藉由對在該取樣時間區間內經取樣並儲存於該第一電容器與該第二電容器上的電荷操作，來產生該數位輸出訊號。
  7. 如請求項6所述之電路，其中該電路系統可操作以至少 部分基於該第一電容器的該第一子電容器的該取樣來執行一第一類比數位轉換作業以產生該數位輸出訊號的該第一位元，且該電路系統可操作以至少部分基於該第一電容器的該第二子電容器與該第二電容器的該取樣來執行一第二類比數位轉換作業以產生該數位輸出訊號的該第二位元。
  8. 如請求項1所述之電路，該電路進一步包含：一第三電容器，該第三電容器用以在該取樣時間區間內的一第三時間處對該類比輸入訊號取樣，其中該第三時間不同於該第一時間與該第二時間，其中該電路系統可操作以結合該第一電容器、該第二電容器與該第三電容器上的該等取樣，且該電路系統可操作以在該轉換時間區間內使用經結合的該等取樣來產生該數位輸出訊號，且其中該第一時間、該第二時間與該第三時間在該取樣時間區間內在時間上被平均地間隔開。
  9. 如請求項1所述之電路，其中該電路系統可操作以執行對於類比輸入訊號的一有限脈衝響應(FIR)濾波作業，作為產生該數位輸出訊號的步驟的部分，且其中該FIR濾波作業的一濾波特性係至少部分由該第一電容器與該第二電容器的相對尺寸來決定。
  10. 一種用於類比數位轉換的取樣方法，包含以下步驟： 第一取樣步驟，由一第一電容器在一取樣時間區間內的一第一時間處對一類比輸入訊號取樣，該第一電容器由二或更多個子電容器形成；第二取樣步驟，由一第二電容器在該取樣時間區間內的一第二時間處對該類比輸入訊號取樣，其中該第二時間不同於該第一時間；結合步驟，藉由將該等電容器及/或子電容器的連結，從在該取樣時間區間內的一第一配置，調整為在該轉換時間區間內的一第二配置，來結合在該第一時間與該第二時間處採取的取樣；以及產生步驟，藉由使用儲存在該第一電容器的一第一子電容器上的一經結合取樣來產生該數位輸出訊號的一第一位元，並使用儲存在該第一電容器的一第二子電容器上的一經結合取樣來產生該數位輸出訊號的一第二位元，來在不同於該取樣時間區間的一轉換時間區間內，使用經結合的該等取樣產生一數位輸出訊號。
  11. 如請求項10所述之方法，其中在該轉換時間區間內的電容器及/或子電容器的該第二配置，將該等電容器及/或子電容器連接成第一組電容器與子電容器以及第二組電容器與子電容器，其中該第一組電容器的電容值為該第二組電容器的電容值的兩倍。
  12. 如請求項10所述之方法，其中該取樣步驟、該結合步驟 與該產生步驟係執行於一循序漸近式類比數位轉換器中，該循序漸近式類比數位轉換器經配置以至少部分基於儲存在該第一電容器與該第二電容器上的電荷的結合，來產生該數位輸出訊號的一第一位元。
  13. 如請求項10所述之方法，其中：該取樣步驟、該結合步驟與該產生步驟係執行於一管線式類比數位轉換器中，該管線式類比數位轉換器經配置以至少部分基於儲存在該第一電容器與該第二電容器上的電荷的結合，來產生該數位輸出訊號的一第一位元。
  14. 如請求項10所述之方法，其中產生該數位輸出訊號的該產生步驟包含以下步驟：對在該取樣時間區間內經取樣並儲存於該第一電容器與該第二電容器上的電荷執行一類比數位轉換作業。
  15. 如請求項14所述之方法，其中產生該數位輸出訊號的該產生步驟包含以下步驟：至少部分基於該第一電容器的該第一子電容器的該取樣來執行一第一類比數位轉換作業以產生該數位輸出訊號的該第一位元，且至少部分基於該第一電容器的該第二子電容器與該第二電容器的該經結合取樣來執行一第二類比數位轉換作業以產生該數位輸出訊號的該第二位元。
  16. 如請求項10所述之方法，該方法進一步包含以下步驟：第三取樣步驟，由一第三電容器在該取樣時間區間內的一第三時間處對該類比輸入訊號取樣，其中該第三時間不同於該第一時間與該第二時間，其中該結合步驟包含以下步驟：結合該第一電容器、該第二電容器與該第三電容器上的該等取樣，且其中該第一時間、該第二時間與該第三時間在該取樣時間區間內在時間上被平均地間隔開。
  17. 如請求項10所述之方法，其中對於該等取樣的該結合步驟以及對於該數位輸出訊號電路系統的該產生步驟，可操作以執行對於該類比輸入訊號的一有限脈衝響應(FIR)濾波作業，且其中該FIR濾波作業的一濾波特性係至少部分由該第一電容器與該第二電容器的相對尺寸來決定。
  18. 一種用於類比數位轉換的取樣方法，包含以下步驟：選擇步驟，在一電容器陣列中選擇第一組電容器與第二組電容器，其中該第一組電容器與該第二組電容器的一電容值比例對應於一所需抗混疊濾波器響應的抽頭係數之間的一比例；取樣步驟，在一取樣時間區間內之不同的第一時間與第二時間處，各別使用該第一組電容器與該第二組電容器對一類比輸入訊號取樣，以獲得該類比輸入訊號的第一取樣與第二取樣； 重新配置步驟，重新配置形成該第一組電容器與該第二組電容器的該等電容器，以形成不同於該第一組電容器與該第二組電容器的第三組電容器與第四組電容器，其中該第三組電容器包含來自該第一組電容器的至少一個電容器，且該第四組電容器包含來自該第一組電容器的至少另一個電容器；以及輸出步驟，基於儲存在該第三組電容器與該第四組電容器上的電荷，輸出一數位輸出訊號，其中該數位輸出訊號包含一第一位元與一第二位元，該第一位元係基於對該第三組電容器的該等電容器上儲存的電荷的轉換，該第三組電容器包含來自該第一組電容器的該一個電容器，該第二位元係基於對該第四組電容器的該等電容器上儲存的電荷的轉換，該第四組電容器包含來自該第一組電容器的該另一電容器。
  19. 如請求項18所述之方法，其中選擇該第一組電容器與該第二組電容器的該選擇步驟，以及對該類比輸入訊號取樣的該取樣步驟，包含以下步驟：對於該第一組電容器與該第二組電容器的每一經選擇組，循序執行以下步驟：對於該經選擇組電容器中的每一電容器，循序執行以下步驟：啟動步驟，啟動對應於該陣列中的該電容器的列與行的一列選擇線與一行選擇線，同時將一資料線維持於一第一狀態中；以及在對於該經選擇組中的每一電容器啟動該列選擇線 與該行選擇線的該啟動步驟之後，將該類比輸入訊號施加至一訊號線以將該類比輸入訊號取樣至該經選擇組的該等電容器上。
  20. 如請求項18所述之方法，其中該所需抗混疊濾波器響應為一FIR濾波器響應。
  21. 如請求項18所述之方法，該方法進一步包含以下步驟：在該電容器陣列中選擇一第五組電容器，其中該第五組電容器的電容器儲存在一先前取樣時間區間內儲存於該第一組電容器與該第二組電容器上的該等取樣的一平均值，其中重新配置該等電容器的該重新配置步驟包含以下步驟：結合形成該第一組電容器、該第二組電容器與該第五組電容器的該等電容器，以形成該第三組電容器與該第四組電容器，以及其中該等電容器經重新配置，而使該第一組電容器、該第二組電容器與該第五組電容器之間的電容值比例，對應於一所需IIR濾波器響應的抽頭係數之間的比例。
  22. 如請求項18所述之方法，進一步包含一儲存元件，該儲存元件用於儲存代表一輸入的一歷史值的一量值，其中該所需抗混疊濾波器響應為一IIR濾波器響應。
  23. 一種用於類比數位轉換的取樣電路，包含：一電容器陣列，該電容器陣列包含複數個電容器與選擇電路系統，該選擇電路系統用於選擇性地將陣列電容器耦接在一起以形成電容器組；一轉換器，該轉換器用於將儲存在一組電容器上的一平均電荷值轉換成一數位輸出訊號的一位元值；以及一控制器，該控制器用於控制該電容器陣列與該轉換器的作業，其中該控制器經配置以：在該電容器陣列中選擇第一組電容器與第二組電容器，其中該第一組電容器與該第二組電容器的一電容值比例對應於一所需抗混疊濾波器響應的抽頭係數之間的一比例；在一取樣時間區間內之不同的第一時間與第二時間處，各別使用該第一組電容器與該第二組電容器對一類比輸入訊號取樣，以獲得該類比輸入訊號的第一取樣與第二取樣；重新配置形成該第一組電容器與該第二組電容器的該等電容器，以形成不同於該第一組電容器與該第二組電容器的第三組電容器與第四組電容器，其中該第三組電容器包含來自該第一組電容器的至少一個電容器，且該第四組電容器包含來自該第一組電容器的至少另一個電容器；以及基於儲存在該第三組電容器與該第四組電容器上的電荷，輸出該數位輸出訊號，其中該數位輸出訊號包含一 第一位元與一第二位元，該第一位元係基於對該第三組電容器的該等電容器上儲存的電荷的轉換，該第三組電容器包含來自該第一組電容器的該一個電容器，該第二位元係基於對該第四組電容器的該等電容器上儲存的電荷的轉換，該第四組電容器包含來自該第一組電容器的該另一電容器。
  24. 如請求項23所述之電路，其中該控制器經配置以由以下步驟選擇該第一組電容器與該第二組電容器並對該類比輸入訊號取樣：對於該第一組電容器與該第二組電容器的每一經選擇組，循序執行以下步驟：對於該經選擇組電容器中的每一電容器，循序執行以下步驟：啟動步驟，啟動對應於該陣列中的該電容器的列與行的一列選擇線與一行選擇線，同時將一資料線維持於一第一狀態中；以及在對於該經選擇組中的每一電容器啟動該列選擇線與該行選擇線的該啟動步驟之後，將該類比輸入訊號施加至一訊號線以將該類比輸入訊號取樣至該經選擇組的該等電容器上。
  25. 如請求項23所述之電路，其中該所需抗混疊濾波器響應為一FIR濾波器響應。
  26. 如請求項23所述之電路，其中該控制器經進一步配置以：在該電容器陣列中選擇一第五組電容器，其中該第五組電容器的電容器儲存在一先前取樣時間區間內儲存於該第一組電容器與該第二組電容器上的該等取樣的一平均值，其中重新配置該等電容器的該步驟包含：結合形成該第一組電容器、該第二組電容器與該第五組電容器的該等電容器，以形成該第三組電容器與該第四組電容器，以及其中該等電容器經重新配置，而使該第一組電容器、該第二組電容器與該第五組電容器之間的電容值比例，對應於一所需IIR濾波器響應的抽頭係數之間的比例。
  27. 如請求項23所述之電路，該電路進一步包含一儲存元件，該儲存元件用於儲存代表一輸入的一歷史值的一量值，其中該所需抗混疊濾波器響應為一IIR濾波器響應。
TW102146694A 2012-12-17 2013-12-17 抗混疊取樣電路及類比數位轉換器 TWI621338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/717,377 US8823572B2 (en) 2012-12-17 2012-12-17 Anti-aliasing sampling circuits and analog-to-digital converter
US13/717,377 2012-12-17

Publications (2)

Publication Number Publication Date
TW201436471A TW201436471A (zh) 2014-09-16
TWI621338B true TWI621338B (zh) 2018-04-11

Family

ID=49943087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146694A TWI621338B (zh) 2012-12-17 2013-12-17 抗混疊取樣電路及類比數位轉換器

Country Status (4)

Country Link
US (1) US8823572B2 (zh)
EP (1) EP2744112B1 (zh)
CN (1) CN103873058B (zh)
TW (1) TWI621338B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678889B (zh) * 2018-07-10 2019-12-01 緯創資通股份有限公司 使用投票法的訊號處理方法及相關類比至數位轉換系統

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3576301B1 (en) * 2013-03-15 2024-02-28 Hae-Seung Lee Buffer amplifier circuit
US9473165B2 (en) * 2014-08-21 2016-10-18 Qualcomm Incorporated Reducing signal dependence for CDAC reference voltage
CN104320141B (zh) * 2014-10-21 2017-11-14 华南理工大学 一种低功耗12位流水线式逐次逼近模数转换器
CN105703739B (zh) * 2014-11-27 2020-06-09 中兴通讯股份有限公司 数模结合的抗混叠滤波方法及装置
US9496887B1 (en) * 2015-05-12 2016-11-15 Microchip Technology Incorporated Analog to digital converter with internal timer
US10156626B2 (en) 2015-08-19 2018-12-18 General Electric Company Systems and methods to sample current measurements in energy storage devices
KR102539407B1 (ko) * 2016-01-14 2023-06-01 프리스매틱 센서즈 에이비 x-선 검출기용 측정 회로, 및 해당 방법 및 x-선 영상 시스템(A MEASUREMENT CIRCUIT FOR AN X-RAY DETECTOR, AND A CORRESPONDING METHOD AND X-RAY IMAGING SYSTEM)
US9553599B1 (en) * 2016-02-08 2017-01-24 Analog Devices, Inc. Techniques for reducing offsets in an analog to digital converter
US10025423B2 (en) * 2016-04-25 2018-07-17 Atmel Corporation Driven shield control
CN105843315A (zh) * 2016-05-11 2016-08-10 国神光电科技（上海）有限公司 一种恒流源控制方法以及一种恒流源电路
US10236903B2 (en) * 2016-05-27 2019-03-19 Mediatek Inc. Charge compensation circuit and analog-to-digital converter with the same
CN106209106B (zh) * 2016-07-26 2019-08-13 电子科技大学 一种提高混合电阻电容型模数转换器动态性能的位循环方法
CN106230439B (zh) * 2016-07-26 2019-08-13 电子科技大学 一种提高流水线型逐次逼近模数转换器线性度的方法
WO2018041332A1 (en) * 2016-08-30 2018-03-08 Huawei Technologies Co., Ltd. Analogue to digital converter
US10123221B2 (en) * 2016-09-23 2018-11-06 Intel IP Corporation Power estimation system and method
US10461770B2 (en) * 2017-07-13 2019-10-29 Analog Devices Global Unlimited Company Techniques for configurable ADC front-end RC filter
US10181860B1 (en) * 2017-10-26 2019-01-15 Analog Devices Global Unlimited Company Reducing residue signals in analog-to-digital converters
US10439627B2 (en) * 2017-12-18 2019-10-08 Qualcomm Incorporated Alias rejection through charge sharing
CN108063608B (zh) * 2018-01-31 2021-04-09 上海贝岭股份有限公司 无源采样网络的高速比较器
US10276256B1 (en) * 2018-03-02 2019-04-30 Infineon Technologies Ag Data reduction using analog memory
US10187075B1 (en) 2018-05-08 2019-01-22 Analog Devices Global Unlimited Company Blocker tolerance in continuous-time residue generating analog-to-digital converters
US10348320B1 (en) 2018-06-26 2019-07-09 International Business Machines Corporation Charge-scaling adder circuit
US10367520B1 (en) 2018-06-26 2019-07-30 International Business Machines Corporation Charge-scaling subtractor circuit
US10447291B1 (en) 2018-09-14 2019-10-15 Linear Technology Holding, LLC High dynamic range analog-to-digital converter
US10623013B1 (en) * 2018-10-29 2020-04-14 Texas Instruments Incorporated Systems with pairs of voltage level shifter switches to couple voltage level shifters to anti-aliasing filters
US10732931B2 (en) 2018-11-28 2020-08-04 International Business Machines Corporation Negative operand compatible charge-scaling subtractor circuit
US10361711B1 (en) 2018-12-13 2019-07-23 Analog Devices Global Unlimited Company Stub filters to improve blocker tolerance in continuous-time residue generation analog-to-digital converters
DE102019102132B4 (de) * 2019-01-29 2020-08-06 Infineon Technologies Ag Schaltung mit Kondensatoren und entsprechendes Verfahren
CN110190850B (zh) * 2019-04-16 2021-04-20 西安电子科技大学 一种逐次逼近型模数转换器
CN110336565A (zh) * 2019-06-20 2019-10-15 深圳市德赛微电子技术有限公司 一种输入范围可调的低失调Sigma-delta调制器
US11301211B2 (en) * 2020-04-13 2022-04-12 International Business Machines Corporation Differential mixed signal multiplier with three capacitors
TWI745977B (zh) * 2020-05-22 2021-11-11 茂達電子股份有限公司 具有偏移及位元權重校正機制的類比數位轉換系統及方法
US11831328B2 (en) * 2022-02-07 2023-11-28 Pixart Imaging Inc. Electronic device and method capable of predicting and generating compensation charge amount(s) in response to switching of CDAC

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995036A (en) * 1998-03-17 1999-11-30 Sonic Innovations, Inc. Passive switched capacitor delta analog-to-digital converter with programmable gain control
US7479910B1 (en) * 2007-09-26 2009-01-20 Medtronic, Inc. Capacitive digital-to-analog converter reset in an implantable medical device analog-to-digital converter
US7595666B2 (en) * 2005-08-17 2009-09-29 Freescale Semiconductor, Inc. Amplifier circuit for double sampled architectures
US7889111B2 (en) * 2006-06-08 2011-02-15 National University Corporation Shizuoka University Analog digital converter, A/D conversion stage, method for generating digital signal corresponding to analog signal, and method for generating signal indicating conversion error in the A/D conversion stage
US20110148682A1 (en) * 2009-12-19 2011-06-23 General Electric Company Predictive analog-to-digital converter and methods thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753801B2 (en) * 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
US7462035B2 (en) * 2005-07-27 2008-12-09 Physical Optics Corporation Electrical connector configured as a fastening element
US8106987B1 (en) * 2007-06-28 2012-01-31 National Semiconductor Corporation Correlated double sampling ping-pong architecture
CN101640539B (zh) * 2009-06-19 2013-04-10 浙江大学 Sigma-Delta模数转换器
US7990209B2 (en) * 2009-06-19 2011-08-02 Allegro Microsystems, Inc. Switched capacitor notch filter
US8849886B2 (en) 2010-07-21 2014-09-30 Apple Inc. Passive discrete time analog filter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995036A (en) * 1998-03-17 1999-11-30 Sonic Innovations, Inc. Passive switched capacitor delta analog-to-digital converter with programmable gain control
US7595666B2 (en) * 2005-08-17 2009-09-29 Freescale Semiconductor, Inc. Amplifier circuit for double sampled architectures
US7889111B2 (en) * 2006-06-08 2011-02-15 National University Corporation Shizuoka University Analog digital converter, A/D conversion stage, method for generating digital signal corresponding to analog signal, and method for generating signal indicating conversion error in the A/D conversion stage
US7479910B1 (en) * 2007-09-26 2009-01-20 Medtronic, Inc. Capacitive digital-to-analog converter reset in an implantable medical device analog-to-digital converter
US20110148682A1 (en) * 2009-12-19 2011-06-23 General Electric Company Predictive analog-to-digital converter and methods thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2010年9月19日公開文件David T. Lin, "A flexible 500MHz to 3.6GHz wireless receiver with configurable DT FIR and IIR filter embedded in a 7b 21MS/s SAR ADC", Custom Integrated Circuits Conference, 2010
年9月19日公開文件David T. Lin, "A flexible 500MHz to 3.6GHz wireless receiver with configurable DT FIR and IIR filter embedded in a 7b 21MS/s SAR ADC", Custom Integrated Circuits Conference, 2010 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678889B (zh) * 2018-07-10 2019-12-01 緯創資通股份有限公司 使用投票法的訊號處理方法及相關類比至數位轉換系統

Also Published As

Publication number Publication date
CN103873058A (zh) 2014-06-18
EP2744112A3 (en) 2016-08-10
US8823572B2 (en) 2014-09-02
EP2744112B1 (en) 2019-04-03
TW201436471A (zh) 2014-09-16
US20140168000A1 (en) 2014-06-19
EP2744112A2 (en) 2014-06-18
CN103873058B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
TWI621338B (zh) 抗混疊取樣電路及類比數位轉換器
US20200412373A1 (en) Method and circuit for noise shaping sar analog-to-digital converter
JP7384925B2 (ja) ビットオーダバイナリ加重乗算器／積算器
US20160352351A1 (en) Ad converter including a capacitive dac
US9048860B1 (en) Successive approximation analog-to-digital conversion
EP4072020A1 (en) Analog-to-digital converter system and method
US8659459B2 (en) Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device
KR101698632B1 (ko) 전하 공유 디지털-아날로그 변환기 및 연속 근사 아날로그-디지털 변환기
CN107809245B (zh) 模拟至数字转换器
CN108988860B (zh) 一种基于sar adc的校准方法及sar adc系统
US20190280706A1 (en) Method of applying a dither, and analog to digital converter operating in accordance with the method
JP2017147712A (ja) Ａｄ変換器
KR101684748B1 (ko) 전하 공유 시간 영역 필터
CN117559999B (zh) 一种逐次逼近型模数转换器及模数转换处理方法
JP5695629B2 (ja) 逐次比較型ａ／ｄ変換器及びそれを用いたマルチビットデルタシグマ変調器
JP2009218964A (ja) アナログデジタル変換回路およびそれを搭載した撮像装置
CN101534115A (zh) 全二进制权电容的分段电容阵列
KR101012684B1 (ko) 1/2 승수 기준 전압을 누적하는 아날로그 디지털 변환기
JP4454498B2 (ja) スイッチトキャパシタシステム、方法、および使用
JP4171222B2 (ja) 多入力δς変調回路
CN216981896U (zh) 模数转换器、集成电路以及电子设备
CN110190850B (zh) 一种逐次逼近型模数转换器
KR101568228B1 (ko) 전하 공유와 전하 재분배를 기반으로 한 저전력 아날로그 디지털 변환기 및 그 방법
JP2014112818A (ja) 逐次比較型ａ／ｄ変換器
Gruget et al. Optimization of bandpass charge sampling filters in hybrid filter banks converters for cognitive radio applications