CN101019225A - 半导体器件及制作该种半导体器件的方法 - Google Patents

半导体器件及制作该种半导体器件的方法 Download PDF

Info

Publication number
CN101019225A
CN101019225A CNA2005800282011A CN200580028201A CN101019225A CN 101019225 A CN101019225 A CN 101019225A CN A2005800282011 A CNA2005800282011 A CN A2005800282011A CN 200580028201 A CN200580028201 A CN 200580028201A CN 101019225 A CN101019225 A CN 101019225A
Authority
CN
China
Prior art keywords
compound
electric conducting
conducting material
molybdenum
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800282011A
Other languages
English (en)
Other versions
CN101019225B (zh
Inventor
雅各布·C·胡克
罗伯特·兰德
罗伯图斯·A·M·沃尔特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imec Corp
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101019225A publication Critical patent/CN101019225A/zh
Application granted granted Critical
Publication of CN101019225B publication Critical patent/CN101019225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Abstract

本发明涉及一种具有NCMOST1和PCMOST2的CMOS器件(10)。所述NCMOST1和PCMOST2具有由含有金属和另一种元素的化合物组成的栅区(1D，2D)。按照本发明，第一和第二导电材料二者都由包含选自一组钼和钨的金属和选自一组碳、氧和硫属化物的另一种元素的化合物组成。所述第一和第二导电材料二者最好都由钼和碳，或者钼和氧的化合物组成。本发明还提供一种引人注目的制作这种器件的方法。

Description

半导体器件及制作该种半导体器件的方法
技术领域
本发明涉及一种具有衬底和半导体基体的半导体器件，所述基体包括第一场效应晶体管和第二场效应晶体管。所述第一场效应晶体管具有第一源区、漏区和第一导电类型的第一沟道，并由第一介电区(dielectricregion)使第一源区和漏区与第一沟道分开，还具有包含第一种导电材料的第一栅区。所述二场效应晶体管具有第二源区、漏区和与第一导电类型相反之第二导电类型的第二沟道，由第二介电区使所述第二源区、漏区与第二沟道分开，还具有包含与第一种导电材料不同之第二种导电材料的第二栅区，其中所述第一和第二种导电材料包括含有金属以及另一种元素的化合物。在先进的CMOS(互补型金属氧化物半导体)器件中，在低于0.1微米区域以下，因各种原因，由金属栅极或合金栅极代替多晶硅栅极都是需要的。本发明还涉及一种制作这样的半导体器件的方法。
从2000.10.10公开出版的美国专利US 6,130,123公知一种开头第一段所述的器件。其中，述及各种导电材料，它们适于用在CMOS器件的NMOST(N-型MOS晶体管)和PMOST中。适于形成它们的各种金属及金属合金的例子，其功函数约为4.2eV，这包括Ru，Zr，Nb，Ta，MoSi和TaSi.对于后者而言，其功函数约为5.2eV的Ni，RuO2，MoN和TaN都是适宜的材料。
这些公知导电材料的缺点在于，它们并非十分兼容于当前的IC技术。这包括要求这些材料应该与包含栅极介电体、帽盖层以及间隙的材料的栅极段兼容。
发明内容
于是，本发明的目的在于避免上述缺点，提供一种与IC技术十分兼容并容易制作的器件。
为实现上述目的，一种开头一段所述类型的器件，其特征在于，所述第一和第二导电材料二者都包括由从一组包含钼和钨的组中选择的金属，并包括由从一组包括碳、氧和硫属化物的组中选择的另一种元素组成的金属化合物；后者包括S，Se，Te。另一方面，所述材料包括目前IC技术中，比如传导磁迹所用，特别是不同等级处传导磁迹之间所用连接的非常通用的金属。另外，本发明器件中的所述另一种元素给出如下几个优点。首先，它们能够覆盖所需要的功函数范围，也即从大约4.1eV到大约5.2eV。此外，对于第一和第二晶体管二者可由共同的金属实现这一点，使制作简单化。对于后者还能贡献一个事实，即可以利用所述另一种元素的气态化合物，如CH4、O2、H2Se形成所述导电材料。
按照第一和第二种导电材料的优选实施例，它们包括钼和碳，或者钼和氧的化合物。这些化合物非常适宜于实现本发明的目的。按照第一实施例，第一导电类型为n-型，并且第一种导电材料包括钼和碳的化合物，而第二种导电材料包括钼和氧的化合物。在另一种改型中，第一导电类型为n-型，并且第一种导电材料包括钼和氧的化合物，并有较高的氧含量，而第二种导电材料包括钼和氧的化合物，并有较低的氧含量。由于这种情况下，N-金属和P-金属都可以只由两种元素被形成，所以制作过程就相对地要简单，特别是在使用下面所述的本发明制作方法的情况下。
一种制作半导体器件的方法，所述半导体器件具有衬底和半导体基体。所述基体包括第一场效应晶体管和第二场效应晶体管。所述第一场效应晶体管具有第一源区、漏区和第一导电类型的第一沟道，并由第一介电区使第一源区和漏区与第一沟道分开，还具有包含第一种导电材料的第一栅区。所述二场效应晶体管具有第二源区、漏区和与第一导电类型相反之第二导电类型的第二沟道，由第二介电区使所述第二源区、漏区与第二沟道分开，还具有包含与第一种导电材料不同之第二种导电材料的第二栅区，其中对于所述第一和第二种导电材料而言，被选择是一种化合物的材料，所述化合物包含金属以及另一种元素，所述金属选自一组钼和钨，而所述另一种元素选自一组碳、氧和硫属元素。按照这种方法，可以得到本发明的半导体器件。
按照本发明的优选实施例，第一以及第二导电材料都选择一种材料，所述材料包含钼和氧或碳的化合物。
第一实施例的特点是，在第一和第二介电区上形成一个金属层，使处在第一介电区位置处的金属层与另一种元素的气态化合物反应，而这时位于第二介电区位置的金属层由一掩膜相对于该气态化合物受到保护；并且，在去掉该掩膜之后，使位于第二介电区位置处的金属层与所述另一种元素的气态化合物反应，而这时在第一介电区位置处的金属层由另一掩膜相对于该气态化合物受到保护。按照这种方法，只需要沉积单独一个金属层，形成导电材料。另外，可将比如含氧的气态化合物用于部分转移化合物中具有所需功函数的金属，而与此同时由一个对于这样的气态化合物不能渗透的掩膜使另外的栅区受到保护。对于后者而言，适宜的材料为TiN或MoN。在优先是在层的阶段实现与所述气态化合物的反应的同时，如果已经通过蚀刻以层状结构形成所述栅区，则可以实现本方法。
另一种实施例的特点是，在第一和第二介电区上沉积一层第一导电材料层，使处于第二介电区位置的第一导电材料层与另一种元素的气态化合物反应，而这时由一掩膜使第一介电区位置的第一导电材料层相对于该气态化合物受到保护。按照这种方法，只需要一个掩膜遮蔽步骤，使制作过程简单化。可以通过比如在气态氛围中溅射之类的物理沉积工艺，如在含O2氛围中溅射Mo，或者通过另外的比如CVD(化学汽相沉积)技术，形成所述第一导电材料层。
最好通过沉积一层金属，并使该金属层与另一种元素的气态化合物反应，而形成第一导电材料层。特别是，如果所述金属层具有多孔的结构，或者被制成非常薄的膜(比如厚度＜10nm)，则它易于与CH4或O2等气体反应。
附图说明
通过以下参照附图阅读详细描述的实施例，将使本发明的这些以及其它方面愈见清晰，其中：
图1-4是本发明半导体器件第一示例在借助本发明第一实施例方法制作该器件的各个阶段的剖面图；
图5-7是本发明半导体器件第二示例在借助本发明第二实施例方法制作该器件的各个阶段的剖面图；
图8是本发明半导体器件第三示例在借助本发明第三实施例方法制作该器件一个相关阶段的剖面图。
具体实施方式
各附图均为概略示意图，并无标度，为清楚计，将沿厚度方向的尺寸特别地夸大。各图中相应的部分通常被赋予相同的参考标号和相同的阴影线。
图1-4是本发明半导体器件第一示例在借助本发明第一实施例方法制作该器件的各个阶段的剖面图。接近于制成的器件10(图4)包括由衬底11形成的p-型硅半导体基体12，在其中，将第一晶体管1形成为NMOST。在N-阱区33中将第二晶体管形成为PMOST。晶体管1和2分别包含具有n-型和p-型导电性的源区和漏区1A，1B，2A，2B；由氧化硅组成的介电区1C，2C；以及栅区1D，2D。半导体基体12中的表面中形成有成充满氧化硅(或其它栅极介电体，如金属氧化物)之沟槽形式的绝缘区25。
本例中NMOSTl的栅区1D包含由Mo和C组成的混合物，具有MoCx组分，这里的x≤1，比如Mo2C，它的功函数约为3.6-3.8eV，接近约4.2eV的最佳值。PMOST2的栅区2D包含由Mo和O组成的混合物，具有MoOx组分，这里的x≤2，如MoO2，它的功函数约为4.6-5.5eV，并可调至约5.2eV的最佳值。
以如下方式制作器件10。起始点(见图1)为p-型衬底11，其中形成有n-型阱33和STI(浅槽绝缘体)区25。继而形成介电层21，并通过汽相淀积在该层上淀积由多孔Mo组成的金属层22。
之后(见图2)，在PMOST2的位置处形成掩膜15，并使金属层22处于加热至T＞250℃的条件下被暴露于含C(这里为CH4)的气体混合物30中，最好还有等离子体帮助。在NMOST1的位置处，金属层22转换成所需化合物Mo2C，或者转换成具有在此前所指区域内的化合物，这种化合物后面会于栅区1D上。掩膜15包含TiN，并利用光刻和蚀刻技术，通过沉积绘制有图样的TiN层而形成掩膜15。
这之后，对PMOST2实行类似的过程(见图3)。这时，用掩膜16保护NMOST1，并在将其加热至T＞250℃的条件下，使Mo层22暴露于含O(这里为O2)的气体混合物中。这样的条件将使Mo层22局部转换成MoO2(或转换成具有此前所指区域内组分的化合物)，形成PMOST2的栅区2D。
然后以通用的方式，通过光刻和蚀刻形成叠置栅极而继续所述的制作过程。继而通过形成多个隔离柱44和多个深源注入和深漏注入，得以形成源区和漏区1A，1B，2A，2B的较浅部分。接下去的步骤同样是沉积预定的金属介电层，在其上绘制图样，图中没有示出接触的金属沉积和它说明的图样。
图5-7是本发明半导体器件第二示例在借助本发明第二实施例方法制作该器件的各个阶段的剖面图。本例中的器件10与前面的示例是同样的。第一步(见图5)与上面所说的一样。接着(见图6)使包含多孔Mo的金属层22完全暴露于由包含CH4气体混合物的处置中。按照这种方式，使金属层22以晶体管1，2的方式转换成Mo2C。然后(见图7)，在NMOST1的区域形成掩膜17，并用含氧的气体混合物40处理所述Mo2C层，使其转换成MoO2。在这一过程中，栅区2D中的碳原子转换成C和O的化合物，从栅区2D放出。
继续第一示例中所述的制作过程。
图8是本发明半导体器件第三示例在借助本发明第三实施例方法制作该器件时一个相关阶段的剖面图。本例中的栅区1D和2D都由Mo和O的化合物组成。NMOST1的栅区1D包含功函数为3.9-4.1eV的MoO3，对于该晶体管而言，这是接近最佳值的。PMOST2的栅区2D像前面的示例那样包含MoO2。有如图5所示并如上面所描述那样开始制作过程。随后再利用含氧的气体混合物40处理，将Mo层22转换成MoO2层23(见图6)。接下去(见图8)，用掩膜18保护PMOST2区域，并使MoO2层23在NMOST1的位置那里被进一步氧化成为MoO3，后面的这种材料的功函数约为3.9-4.1eV，对于后面的晶体管1而言，这接近最佳值。继续进行有如前面所述的制作过程。
另外，采用像PMOST的导电材料那样的Mo和氧的化合物，以及采用Mo和硫属化物类的化合物，比如，对于NMOST而言可为碲，也能得到良好的结果。通过局部氧化Mo层得到第一种所述的化合物，通过将碲离子注入Mo层得到第二种所述的化合物。
应能理解，本发明并不限于这里所举各例，本发明范围内的多种变化和改型对于熟悉本领域的人而言都是可能的。例如，要说明的是，还有各化合物，也即包含两种以上所述元素的化合物，比如应用包含Mo，C，O的化合物都可以大有益处的。

Claims (11)

1.一种半导体器件(10)，具有衬底(11)和半导体基体(12)，所述基体包括第一场效应晶体管(1)和第二场效应晶体管(2)；所述第一场效应晶体管(1)具有第一源区、漏区(1A，1B)和第一导电类型的第一沟道，由第一介电区(1C)使所述第一源区、漏区与第一沟道分开，还具有包含第一种导电材料的第一栅区(1D)；所述二场效应晶体管(2)具有第二源区、漏区(2A，2B)和与第一导电类型相反之第二导电类型的第二沟道，由第二介电区(2C)使所述第二源区、漏区与第二沟道分开，还具有包含与第一种导电材料不同之第二种导电材料的第二栅区(2D)，其中所述第一和第二种导电材料二者都包括含有金属以及其它元素的化合物；其特征在于，
所述第一和第二种导电材料包括由从一组包含钼和钨的组中选择的金属组成的金属化合物，以及包括由从一组包括碳、氧和硫属化物的组中选择的另一种元素组成的化合物。
2.如权利要求1所述的半导体器件(10)，其特征在于，所述第一和第二导电材料二者都包括钼和碳，或者钼和氧的化合物。
3.如权利要求1或2所述的半导体器件(10)，其特征在于，所述第一导电类型包括n-型，并且，其中所述第一种导电材料包括钼和碳的化合物，第二导电材料包括钼和氧的化合物。
4.如权利要求1或2所述的半导体器件(10)，其特征在于，所述第一导电类型包括n-型，并且，其中所述第一种导电材料包括钼和氧的化合物，并具有较高的氧含量；第二导电材料包括钼和氧的化合物，并具有较低的氧含量。
5.如权利要求1所述的半导体器件(10)，其特征在于，所述第一种导电材料包括硫属化物，作为另外一种元素；所述第二种导电材料包括氧，作为另外一种元素。
6.一种制作半导体器件(10)的方法，所述半导体器件具有衬底(11)和半导体基体(12)，所述基体包括第一场效应晶体管(1)和第二场效应晶体管(2)，所述第一场效应晶体管具有第一源区、漏区(1A、1B)和第一导电类型的第一沟道，并由第一介电区(1C)使第一源区和漏区与第一沟道分开，还具有包含第一种导电材料的第一栅区(1D)；所述二场效应晶体管具有第二源区、漏区(2A、2B)和与第一导电类型相反之第二导电类型的第二沟道，由第二介电区(2C)使所述第二源区、漏区与第二沟道分开，还具有包含与第一种导电材料不同之第二种导电材料的第二栅区(2D)，其中，对于所述第一和第二种导电材料而言，被选择是一种由化合物组成的材料，所述化合物包含金属以及另一种元素，其特征在于，所述第一和第二种导电材料二者都被选择一种由化合物组成的材料，所述化合物包含金属以及另一种元素，所述金属选自一组钼和钨，而所述另一种元素选自一组碳、氧和硫属元素。
7.如权利要求6所述的方法，其特征在于，对于第一以及第二导电材料而言，都选择一种材料，所述材料包含钼和氧，或者钼和碳的化合物。
8.如权利要求6或7所述的方法，其特征在于，所述第一和第二介电区(1C、2C、21)上形成金属层(22)；使处在第一介电区(1C)位置处的金属层(22)与另一种元素的气态化合物(30)反应，而这时位于第二介电区(2C)位置的金属层(22)由掩膜(15)相对于该气态化合物(30)受到保护；并且，在去掉掩膜(15)之后，使位于第二介电区(2C)位置处的金属层(22)与所述另一种元素的气态化合物(40)反应，而这时在第一介电区(1C)位置处的金属层(22)由另一掩膜(16)相对于该气态化合物(40)受到保护。
9.如权利要求6或7所述的方法，其特征在于，所述第一和第二介电区(1C、2C、21)上沉积第一导电材料层(23)；使处于第二介电区(2C)位置处的第一导电材料层(23)与另一种元素的气态化合物(40)反应，而这时位于第一介电区(1C)位置的第一导电材料层(23)由掩膜(17，18)相对于该气态化合物受到保护。
10.如权利要求9所述的方法，其特征在于，通过沉积金属层(22)并使该金属层(22)与另一种元素的气态化合物(30，40)反应而形成所述第一导电材料层(23)。
11.如权利要求9所述的方法，其特征在于，通过在包含气态化合物的氛围中沉积金属层(22)而形成所述第一导电材料层(23)。
CN2005800282011A 2004-08-24 2005-08-10 半导体器件及制作该种半导体器件的方法 Active CN101019225B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP04104056 2004-08-24
EP04104056.9 2004-08-24
EP04104489.2 2004-09-16
EP04104489 2004-09-16
PCT/IB2005/052646 WO2006021906A1 (en) 2004-08-24 2005-08-10 Semiconductor device and method of manufacturing such a semiconductor device

Publications (2)

Publication Number Publication Date
CN101019225A true CN101019225A (zh) 2007-08-15
CN101019225B CN101019225B (zh) 2011-01-26

Family

ID=35285280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800282011A Active CN101019225B (zh) 2004-08-24 2005-08-10 半导体器件及制作该种半导体器件的方法

Country Status (6)

Country Link
US (1) US7763944B2 (zh)
EP (1) EP1784857B1 (zh)
JP (1) JP2008515173A (zh)
CN (1) CN101019225B (zh)
TW (1) TW200620558A (zh)
WO (1) WO2006021906A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0625004D0 (en) 2006-12-15 2007-01-24 Nxp Bv Semiconductor device and method of manufacture
JP2008251955A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5414053B2 (ja) * 2007-12-07 2014-02-12 独立行政法人物質・材料研究機構 金属電極及びこれを用いた半導体素子
US8802522B2 (en) * 2010-09-10 2014-08-12 Applied Materials, Inc. Methods to adjust threshold voltage in semiconductor devices
US9099661B2 (en) 2011-04-07 2015-08-04 The Trustees Of Columbia University In The City Of New York OFET including PVDF-TRFE-CFE dielectric
FR3072687A1 (fr) * 2017-10-20 2019-04-26 Thales Procede de realisation d'au moins une monocouche d'un materiau bidimensionnel et dispositif associe

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0198229A (ja) * 1987-10-09 1989-04-17 Fujitsu Ltd 半導体装置の製造方法
US5789312A (en) * 1996-10-30 1998-08-04 International Business Machines Corporation Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6121094A (en) * 1998-07-21 2000-09-19 Advanced Micro Devices, Inc. Method of making a semiconductor device with a multi-level gate structure
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
US6187617B1 (en) * 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
US6458695B1 (en) * 2001-10-18 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
JP3651802B2 (ja) * 2002-09-12 2005-05-25 株式会社東芝 半導体装置の製造方法
JP2004207481A (ja) * 2002-12-25 2004-07-22 Renesas Technology Corp 半導体装置およびその製造方法
US6967131B2 (en) * 2003-10-29 2005-11-22 International Business Machines Corp. Field effect transistor with electroplated metal gate
US7067379B2 (en) * 2004-01-08 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide gate transistors and method of manufacture
US20060084217A1 (en) * 2004-10-20 2006-04-20 Freescale Semiconductor, Inc. Plasma impurification of a metal gate in a semiconductor fabrication process

Also Published As

Publication number Publication date
CN101019225B (zh) 2011-01-26
TW200620558A (en) 2006-06-16
US20080211032A1 (en) 2008-09-04
WO2006021906A1 (en) 2006-03-02
US7763944B2 (en) 2010-07-27
EP1784857A1 (en) 2007-05-16
EP1784857B1 (en) 2012-07-11
JP2008515173A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
US8178433B2 (en) Methods for the formation of fully silicided metal gates
CN1943027B (zh) Cmos硅化物金属栅集成
JP4144884B2 (ja) Ｃｍｏｓトランジスタの製造方法
TWI221019B (en) CMOS of semiconductor device and method for manufacturing the same
CN101019225B (zh) 半导体器件及制作该种半导体器件的方法
TW201015668A (en) Method for N/P patterning in a gate last process
CN102341894A (zh) 金属高k FET的双金属与双电介质集成
US20060038239A1 (en) Semiconductor device and method of manufacturing the same
US8269286B2 (en) Complementary semiconductor device with a metal oxide layer exclusive to one conductivity type
JP5020598B2 (ja) 半導体装置のデュアルゲート構造物及びその形成方法
JP2005203773A (ja) 金属コンタクト構造およびその製造方法
TW200826238A (en) Method of manufacturing a semiconductor device with dual fully silicided gate
JP2006108355A (ja) 半導体装置およびその製造方法
EP1784856A1 (en) Semiconductor device and method of manufacturing such a semiconductor device
KR20080109218A (ko) 듀얼 금속 게이트를 갖는 반도체 소자의 제조방법
KR100668507B1 (ko) 듀얼 메탈 게이트를 구비하는 반도체소자 및 그의 제조방법
JP2005294422A (ja) 半導体装置およびその製造方法
CN109545748B (zh) 半导体器件与其制作方法
CN101010796A (zh) 半导体器件及其制造方法
US20090159991A1 (en) Cmos devices with different metals in gate electrodes using spin on low-k material as hard mask
JP2009130214A (ja) 半導体装置およびその製造方法
JP2008041767A (ja) 半導体装置およびその製造方法
JP2005303170A (ja) 半導体装置の製造方法
KR20070006973A (ko) 이중 금속 게이트 트랜지스터의 제조 방법
KR20070091385A (ko) 듀얼 게이트를 갖는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080404

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IMEC CORP.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120326

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120326

Address after: Leuven

Patentee after: IMEC Corp.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV