JP2005203773A - 金属コンタクト構造およびその製造方法 - Google Patents

金属コンタクト構造およびその製造方法 Download PDF

Info

Publication number
JP2005203773A
JP2005203773A JP2005000626A JP2005000626A JP2005203773A JP 2005203773 A JP2005203773 A JP 2005203773A JP 2005000626 A JP2005000626 A JP 2005000626A JP 2005000626 A JP2005000626 A JP 2005000626A JP 2005203773 A JP2005203773 A JP 2005203773A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
layer
conductive layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005000626A
Other languages
English (en)
Inventor
Chun-Chieh Lin
俊杰 林
Chih-Hsin Ko
誌欣 柯
Wen-Chin Lee
文欽 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2005203773A publication Critical patent/JP2005203773A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 金属コンタクト構造およびその製造方法を提供する。
【解決手段】 金属コンタクトは、層間誘電体を貫通して、トランジスタの金属ゲート電極112などの金属構造と電性接続される。導電層140は、金属層150と金属ゲート112との間に提供される。導電層は、一層以上のバリヤ層、接着層またはエッチング停止層を提供する。導電層は、元素金属、金属合金、金属窒化物、金属酸化物またはそれらの組合せからなる。また、導電層はポリシリコンから形成してもよい。
【選択図】 図1E

Description

本発明は、半導体装置に関し、特に半導体装置に適用する金属コンタクト構造に関する。
相補型金属酸化膜半導体(complementary metal-oxide-semiconductor:CMOS)技術は、超LSI(ultra-large scale integrated:ULSI)回路の製造に使用されている今日主流の半導体技術である。現在のCMOSトランジスタは、一般にポリシリコンをNMOSトランジスタおよびPMOSトランジスタのゲート電極として使用し、ポリシリコンをn型ドーパントでドーピングしてNMOSトランジスタを形成し、p型ドーパントでドーピングしてPMOSトランジスタを形成する。
層間誘電体は、一般にCMOSトランジスタ上に形成され、コンタクトプラグを層間誘電体に貫通させてポリシリコンゲート電極まで形成する。コンタクトプラグは、銅、タングステンなどの金属で充填される。金属とポリシリコンとの接触を向上させるために、ポリシリコンの表面は往々にしてシリサイド化される。
しかしながら、ポリシリコンゲートはゲート空乏化を示し、閾値電圧を最適化することが困難であった。また、ポリシリコンゲートをドーピングする量には限界があったため、閾値電圧上のドーピングによる効果は制限された。そして、これはポリシリコンゲートなどのポリシリコン構造のフィーチャサイズ(feature size)を低減させる量を制限した。
これらの問題を解決するために、金属ゲートの利用が試みられてきた。金属ゲートは一般に、例えば異なる動作特性を有する金属を利用することにより、チャネルをより小さく設計して、閾値電圧を最適化することができる。
金属ゲートの動作特性、特に仕事関数は、層間金属コンタクトにより変化する。金属ゲートの仕事関数が変化する場合、周知されて予測可能な方法により回路設計を行うことは困難であった。そして、この問題は、仕事関数の変化が装置の動作に非常に大きな影響を与える65nm以下の小型設計などの場合に更に大きな問題となった。
従って、ゲート電極の仕事関数を実質的に維持することのできる金属コンタクト構造が必要であった。
本発明の目的は、上述の問題を解決するために半導体装置に適用するメタル−メタル接触(metal-to-metal contact)構造を提供することにある。
上述の目的を達成するために、本発明は金属コンタクト構造およびその製造方法を提供する。本発明の一実施形態において、コンタクト構造は基板上において層間誘電体を貫通して金属構造まで達するように形成される。金属構造は、例えばトランジスタの金属ゲート電極または中間金属層コンタクトパッドである。コンタクト構造は、金属コンタクトと金属構造との間に設けられる導電層を含むことが好ましい。一実施形態において、導電層は、例えば、元素金属、金属合金、金属シリサイド、金属窒化物、金属酸化物またはそれらの組合せからなる。もう一つの実施形態の導電層はポリシリコンからなる。
第1実施形態において、金属ゲート電極などの金属構造は、従来の工程技術により形成される。層間誘電体層は、金属構造上に形成され、コンタクトホールは、金属構造上において層間誘電体を貫通して形成される。導電層は、コンタクトホール中に形成され、そのコンタクトホールには導電材料が充填される。この実施形態において、導電層は、例えば、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなる。もう一つの実施形態の導電層はポリシリコンからなる。
第2実施形態において、金属ゲート電極などの金属構造は、従来の工程技術により形成される。導電層は、少なくとも一部の金属構造上に形成されてパターニングされる。層間誘電体層は、金属構造上に形成され、コンタクトホールは金属構造上において層間誘電体を貫通して形成される。また、そのコンタクトホールには導電材料が充填される。この実施形態において、導電層は、例えば、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなる。もう一つの実施形態の導電層はポリシリコンからなる。
本発明の金属コンタクト構造およびその製造方法は、半導体装置に適用するメタル−メタル接触(metal-to-metal contact)構造を提供して従来技術の問題を解決することができる。
以下、本発明の好適な実施形態の製造および使用方法を説明する。なお、本発明は、多様で適切な状況において実施することができ、多様な応用が可能な発明の主旨と理解されるべきである。特に、本発明の実施形態の方法においては、トランジスタの金属ゲート構造と金属コンタクトとの間にメタル−メタル接触が形成される状況で説明されているが、当該技術に習熟している者なら分かるように、ここで説明されているものは、メタル−メタル接触を使用する如何なる種類の装置または構造を形成するために使用されるものと理解されるべきである。従って、以下で述べる特定の実施形態は、本発明の製造および使用方法を特定方法によって説明しているだけのものであり、本発明を限定するものではない。
ここで述べる実施形態は、特に65nm以下に設計されるものに有用である。上述したように、金属ゲートは、閾値電圧を大幅に制御することができるため、チャネルをより小さくすることができる。この特長を最大限利用するために、コンタクトと良好な導電接続を行い、金属ゲートと一般に金属であるコンタクトとの間の相互拡散率を制限する必要がある。そのため、本実施形態は、金属ゲートと金属コンタクトとの間に導電層を提供する。導電層は、例えば、元素金属、金属合金、金属窒化物、金属酸化物、ポリシリコンまたはそれらの組合せなどからなる。好適な実施形態においては、導電層が選択され、導電層は、金属ゲートと金属コンタクトとの間に良好な接触を提供する接着層を提供し、金属ゲートと金属コンタクトとの間の相互拡散率を制限するバリヤ層が提供される。また、ある実施形態においては、製造する際にエッチング停止層を提供することができる材料を選択することが好ましい。
(第1実施形態)
図1Aから図1Eは、本発明の第1実施形態による各ステップを示す半導体ウェハー100の部分断面図である。ステップは図1Aから始まり、図1Aにおいて、半導体ウェハー100は、その上にトランジスタ104が設けられた基板102を備える。基板102はシリコン基板であることが好ましく、それは一般にアンドープであるか低濃度にドーピングされている。あるいは、替わりにゲルマニウム、シリコンゲルマニウム、傾斜シリコンゲルマニウム、半導体−絶縁体(semiconductor-on-insulator)、炭素、クォーツ、サファイヤ、ガラスまたは酸化物などのその他の材料を基板102に使用することもできる。
トランジスタ104は、金属ゲート電極112、ソース/ドレイン領域118および金属ゲート電極112と基板102との間に形成されるゲート誘電体層116を備える。スペーサ120は、金属ゲート電極112の一側に形成される。そして、第1の層間誘電体層122を素子間にある間隙に充填して実質的な平面とする。第1の層間誘電体層122の平面は、金属ゲート電極112を停止層とした化学的機械研磨(chemical mechanical polishing:CMP)により形成される。図1Aの構造は、NMOS構造、PMOS構造またはそれらの組合せを含む従来技術の標準的な工程により製造される。
ゲート誘電体層116は、高誘電体材料、ケイ素含有材料、酸素含有材料、窒素含有材料などであることが好ましい。また、ゲート誘電体層116は、約50以下の誘電率を有する遷移金属酸化物により形成されてもよい。ゲート誘電体層116は、等価酸化物の厚み(equivalent oxide thickness:EOT)が約50Å以下であることが好ましい。
金属ゲート電極112は、例えば、元素金属、金属合金、金属窒化物、金属酸化物またはそれらの組合せなどからなる二重金属層のゲート電極といった一つ以上の層により構成される。適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、銅、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。しかし、金属ゲート電極112は、ジルコニウム、エルビウム、アルミニウムまたはそれらの組合せなどを含んで厚さが約100Å以下であればなお好ましい。
第2の層間誘電体層124は、第1の層間誘電体層122および金属ゲート電極112上に堆積される。第1の層間誘電体層122および第2の層間誘電体層124は、一般に、例えば化学気相成長(chemical vapor deposition:CVD)などの成長法で酸化ケイ素により形成される。
図1Bは、コンタクトホール130が第2の層間誘電体層124中に形成された後の図1Aの半導体ウェハー100を示す部分断面図である。コンタクトホール130は、第2の層間誘電体層124および後続の層間誘電体(ILD)層(図示せず)上に形成される金属ライン(図示せず)間を接続する。第2の層間誘電体層124は、従来技術のフォトリソグラフィ技術によりパターニングされることが好ましい。一般のフォトリソグラフィ技術により、マスク、露光および現像を行って第2の層間誘電体層124の一部を露出させ、フォトレジスト材を堆積させる。残りのフォトレジスト材は、エッチングなどといった後続の工程ステップから下にある材料を保護する。好適な実施形態において、フォトレジスト材を利用してパターニングしたマスクを形成し、コンタクトホール130を定義する。エッチング工程は、異方性または等方性でもよいが、異方性ドライエッチングであればなお好ましい。
図1Cは、第1の導電層140が形成された後の図1Bの半導体ウェハー100を示す部分断面図である。第1の導電層140は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せなどからなることが好ましい。適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、銅、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。また、第1の導電層140は、金属ゲート電極112と同じタイプでないことが好ましい。この方式においては、第1の導電層140が選択されるため、第1の導電層140は金属ゲート電極112と第2の金属層150との間の接着層として働き、それは図1Dで以下において説明する。本実施形態の金属ゲート電極112は、ジルコニウム、エルビウム、アルミニウムまたはそれらの組合せなどにより形成され、第1の導電層140は、窒化チタン、窒化タンタルなどから形成される。
第1の導電層140は、例えば、スパッタリングまたは化学気相成長(CVD)により形成される。第1の金属層140は、50〜100Åであることが好ましく、約100Åであればなお好ましい。
もう一つの実施形態において、第1の導電層140は、ポリシリコン、アモルファスシリコンなどの半導体材料を含むが、それはポリシリコンであることが好ましい。ポリシリコンは、ドープされるかアンドープにより堆積される。例えば、第1の導電層140は、低圧化学気相成長(low-pressure chemical vapor deposition:LPCVD)によりアンドープポリシリコンが堆積されて形成される。ポリシリコンは、例えば、窒素、燐、砒素、アンチモンなどの他のn型ドーパントによりドーピングされるか、例えば、硼素、アルミニウム、ガリウム、インジウムなどの他のp型ドーパントによりドーピングされる。ポリシリコン層は、例えば、インサイチュドープト(in-situ doped)ポリシリコンの炉内堆積によって堆積される。
この実施形態において、第1の導電層140の厚さは、ポリシリコンの厚さと金属ゲート電極112の厚さとの比率が3以上であることが好ましい。そして、ポリシリコン層は300〜1800Åであることが好ましい。
図1Dは、第2の金属層150が第1の導電層140上に堆積された後の半導体ウェハー100を示す部分断面図である。第2の金属層150は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せなどからなることが好ましい。第2の金属層150は、銅であればなお好ましい。また、他の適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。
第2の金属層150は、例えばスパッタリングまたは化学気相成長(CVD)により形成される。第2の金属層150は、コンタクトホール130を完全に充填するのに十分な厚さにまで堆積することが好ましい。
図1Eは、平坦化工程が行われた後の図1Dの半導体ウェハー100を示す部分断面図である。半導体ウェハー100は、一般に化学的機械研磨(CMP)により平坦化を行う。その後、金属層の堆積およびパターニング、ビア形成などの標準的な工程技術により半導体装置を製造する。
(第2実施形態)
図2Aから図2Fは、本発明の第2実施形態による各ステップの半導体ウェハー200を示す部分断面図である。ステップは図2Aから始まり、その上にトランジスタを備えた半導体ウェハー200を準備する。図中の符号は、半導体ウェハー200上に形成されていた第2の層間誘電体層124以外、図1Aで示した構成要素を参照すること。半導体ウェハー200は、従来技術による標準的な工程により形成される。
図2Bは、第1の導電層230が形成されてパターニングされた後の図2Aの半導体ウェハー200を示す。第1の導電層230は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せなどからなることが好ましい。適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、銅、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。第1の導電層230は、窒化チタン、窒化タンタルなどからなればより好ましい。また、第1の導電層230は、金属ゲート電極112と同じタイプの金属でないことが好ましい。この方式においては、第1の導電層230が選択され、金属ゲート電極112と第2の金属層260との間の接着層およびバリヤ層として働くが、それは図2Dを参照しながら以下において説明する。
第1の導電層230は、例えば、スパッタリングまたはCVDにより形成される。第2の金属層260は、50〜100Åであることが好ましく、約100Åであればなお好ましい。
形成された後、第1の導電層230は標準的なフォトリソグラフィ技術によりパターニングされる。一般に、フォトレジスト材は、堆積、マスク、露光および現像が行われて第1の導電層230の不必要な材料の一部を露出させ、それは後続のエッチング工程により除去される。好適な実施形態において、第1の導電層230は窒化チタン、窒化タンタルなどからなり、エッチング工程は異方性ドライエッチングにより行われる。
もう一つの実施形態において、第1の導電層230は、ポリシリコン、アモルファスシリコンなどの半導体材料を含むが、それはポリシリコンであることが好ましい。ポリシリコンはドープされるかアンドープにより堆積される。例えば、第1の導電層230は、低圧化学気相成長(low-pressure chemical vapor deposition:LPCVD)によりアンドープポリシリコンが堆積されて形成される。ポリシリコンは、例えば、窒素、燐、砒素、アンチモンなどの他のn型ドーパントによりドーピングされるか、例えば、硼素、アルミニウム、ガリウム、インジウムなどの他のp型ドーパントによりドーピングされる。ポリシリコン層は、例えば、インサイチュドープト(in-situ doped)ポリシリコンの炉内堆積などによって堆積される。
このもう一つの実施形態において、第1の導電層の厚さは、ポリシリコンの厚さと金属ゲート電極112の厚さとの比率が3以下であることが好ましい。そして、ポリシリコン層は、300〜1800Åであることが好ましい。
図2Cは、第2の層間誘電体層240が形成された後の図2Bの半導体ウェハー200を示す部分断面図である。第2の層間誘電体層240は、例えば、化学気相成長(CVD)などの成長方法により形成される酸化ケイ素を含む。第2の層間誘電体層240の厚さは、約1000〜6000Åであることが好ましく、約4000Åであればなお好ましい。
図2Dは、第2の層間誘電体層240中にコンタクトホール250が形成された後の図2Cの半導体ウェハー200を示す部分断面図である。第2の層間誘電体層240は、公知のフォトリソグラフィ技術およびエッチングによりパターニングされることが好ましい。エッチング工程は、ウェットまたはドライ、異方性または等方性でもよいが、異方性ドライエッチング工程であることが好ましい。
本実施形態において、コンタクトホール250を形成するとき、第1の導電層230はエッチング停止層の働きをする。つまり、上述のエッチング工程は、好適には第2の層間誘電体層240と第1の導電層230との間に高いエッチング選択比を有するため、第2の層間誘電体層240は第1の導電層230よりも高い比率でエッチングされる。当該技術に習熟している者なら分かるように、エッチング停止層を利用することにより、エッチング工程は金属ゲート電極112にダメージを与えず、より予測可能で確実な動作特性を提供することができる。
図2Eは、第2の金属層260が第1の導電層230上に堆積された後の図2Dの半導体ウェハー200を示す部分断面図である。第2の金属層260は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せなどからなることが好ましい。第2の金属層260は、銅であればなお好ましい。また、他の適当な材料には、チタン、窒化チタン、モリブデン、タンタル、アルミニウム、窒化タンタル、ルテニウム、ニオブ、ジルコニウム、タングステン、ニッケル、窒化モリブデン、コバルト、酸化ルテニウム、マグネシウム、白金、エルビウム、銀、パラジウム、イリジウムまたはそれらの組合せが含まれる。
第2の金属層260は、例えばスパッタリングまたは化学気相成長(CVD)により形成される。第2の金属層260は、コンタクトホール250を完全に充填するのに十分な厚さにまで堆積することが好ましい。一実施形態において、コンタクトホール250は、厚さが約4000Å、幅が約90Åであり、第2の金属層260の厚さは約10〜600Åであることが好ましく、約300Åであればなお好ましい。
図2Fは、平坦化工程が行われた後の図2Eの半導体ウェハー200を示す部分断面図である。半導体ウェハー200は、一般に酸化スラリーを使用する化学的機械研磨(CMP)により平坦化を行う。従って、金属層の堆積およびパターニング、ビア形成などの標準的な工程技術により半導体装置は製造される。
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術に熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。例えば、本実施形態では一つのトランジスタの製造を説明したが、本発明は、金属部を金属コンタクト構造へ利用することに有利な複数のトランジスタまたはその他の半導体構造の製造へも応用することができる。また、例えば、様々な種類の材料や厚さなども本発明の範囲内に含まれると理解されるべきである。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
本発明の第1実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第1実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第1実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第1実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第1実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第2実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第2実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第2実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第2実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第2実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。 本発明の第2実施形態による金属コンタクト構造の製造工程を示すウェハーの断面図である。
符号の説明
100 半導体ウェハー、102 基板、104 トランジスタ、112 金属ゲート電極、116 ゲート誘電体層、118 ソース/ドレイン領域、120 スペーサ、
122 第1の層間誘電体層、124 第2の層間誘電体層、130 コンタクトホール、140 第1の導電層、150 第2の金属層、200 半導体ウェハー、230 第1の導電層、240 第2の層間誘電体層、250 コンタクトホール、260 第2の金属層

Claims (19)

  1. 金属ゲート電極を有するトランジスタが形成されている半導体基板と、
    前記金属ゲート電極上に設けられている層間誘電体層と、
    前記層間誘電体層を貫通して前記金属ゲート電極まで達するように形成されたコンタクトホールとを備える半導体装置であって、
    前記コンタクトホールは第1の金属層で充填されて、前記第1の金属層と前記金属ゲート電極との間に導電層が設けられることを特徴とする半導体装置。
  2. 最低フィーチャサイズは、65nm以下であることを特徴とする請求項1記載の半導体装置。
  3. 前記金属ゲート電極は、元素金属、金属合金、金属窒化物、金属酸化物およびそれらの組合せからなるグループから選択されることを特徴とする請求項1記載の半導体装置。
  4. 前記導電層は、ポリシリコン、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなることを特徴とする請求項1記載の半導体装置。
  5. 前記金属ゲート電極と前記半導体基板との間にゲート誘電体層が設けられていることを特徴とする請求項1記載の半導体装置。
  6. 前記ゲート誘電体層は、等価酸化物の厚みが50Å以下であることを特徴とする請求項5記載の半導体装置。
  7. 前記ゲート誘電体層は、ケイ素含有材料、酸素含有材料、窒素含有材料または50以下の誘電率を有する遷移金属酸化物であることを特徴とする請求項5記載の半導体装置。
  8. 前記導電層は、バリヤ層または接着層であることを特徴とする請求項1記載の半導体装置。
  9. 前記導電層は、厚さが5Å以上500Å以下であることを特徴とする請求項1記載の半導体装置。
  10. 前記第1の金属層は、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなることを特徴とする請求項1記載の半導体装置。
  11. 基板を準備するステップと、
    前記基板上にゲート誘電体を形成するステップと、
    前記ゲート誘電体上に金属ゲート電極を形成するステップと、
    前記金属ゲート電極に隣接する前記基板上にソース/ドレイン領域を形成するステップと、
    前記金属ゲート電極上に層間誘電体を形成するステップと、
    少なくとも一部が前記金属ゲート電極上に位置するように前記層間誘電体中にコンタクトホールを形成するステップと、
    前記金属ゲート電極と電性接続するように、前記コンタクトホール中に導電層を形成するステップと、
    前記コンタクトホール中の前記導電層上に金属コンタクトを形成するステップと、
    を含むことを特徴とする半導体装置の製造方法。
  12. 最低フィーチャサイズが、65nm以下であることを特徴とする請求項11記載の半導体装置の製造方法。
  13. 前記金属ゲート電極は、元素金属、金属合金、金属窒化物、金属酸化物およびそれらの組合せからなるグループから選択することを特徴とする請求項11記載の半導体装置の製造方法。
  14. 前記導電層は、ポリシリコン、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなることを特徴とする請求項11記載の半導体装置の製造方法。
  15. 前記ゲート誘電体層は、等価酸化物の厚みが50Å以下であることを特徴とする請求項11記載の半導体装置の製造方法。
  16. 前記ゲート誘電体層は、ケイ素含有材料、酸素含有材料、窒素含有材料または50以下の誘電率を有する遷移金属酸化物であることを特徴とする請求項11記載の半導体装置の製造方法。
  17. 前記導電層は、バリヤ層または接着層であることを特徴とする請求項11記載の半導体装置の製造方法。
  18. 前記導電層は、厚さが5Å以上500Å以下であることを特徴とする請求項11記載の半導体装置の製造方法。
  19. 前記金属コンタクトは、元素金属、金属合金、金属ケイ化物、金属窒化物、金属酸化物またはそれらの組合せからなることを特徴とする請求項11記載の半導体装置の製造方法。
JP2005000626A 2004-01-09 2005-01-05 金属コンタクト構造およびその製造方法 Pending JP2005203773A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53530304P 2004-01-09 2004-01-09
US10/835,100 US20050151166A1 (en) 2004-01-09 2004-04-29 Metal contact structure and method of manufacture

Publications (1)

Publication Number Publication Date
JP2005203773A true JP2005203773A (ja) 2005-07-28

Family

ID=34743066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000626A Pending JP2005203773A (ja) 2004-01-09 2005-01-05 金属コンタクト構造およびその製造方法

Country Status (5)

Country Link
US (1) US20050151166A1 (ja)
JP (1) JP2005203773A (ja)
CN (1) CN100376036C (ja)
SG (1) SG113555A1 (ja)
TW (1) TW200524070A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519724A (ja) * 2007-01-04 2010-06-03 フリースケール セミコンダクター インコーポレイテッド 金属電極を有する半導体素子の形成、及び半導体素子の構造

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592645B2 (en) * 2004-12-08 2009-09-22 Canon Kabushiki Kaisha Photoelectric conversion device and method for producing photoelectric conversion device
US7968394B2 (en) 2005-12-16 2011-06-28 Freescale Semiconductor, Inc. Transistor with immersed contacts and methods of forming thereof
KR100770012B1 (ko) * 2006-11-29 2007-10-25 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
US20090045458A1 (en) * 2007-08-15 2009-02-19 Advanced Micro Devices, Inc. Mos transistors for thin soi integration and methods for fabricating the same
US9337047B2 (en) * 2007-09-17 2016-05-10 Infineon Technologies Ag Semiconductor device and method of making semiconductor device
US8193081B2 (en) * 2009-10-20 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for metal gate formation with wider metal gate fill margin
US8895327B1 (en) * 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
CN103681291B (zh) * 2012-09-12 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种金属硅化物的形成方法
US10199230B2 (en) * 2015-05-01 2019-02-05 Applied Materials, Inc. Methods for selective deposition of metal silicides via atomic layer deposition cycles
CN105182625A (zh) * 2015-09-28 2015-12-23 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
US9911821B2 (en) * 2015-11-13 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10096550B2 (en) * 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US11424185B2 (en) 2019-12-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087706A (en) * 1998-04-07 2000-07-11 Advanced Micro Devices, Inc. Compact transistor structure with adjacent trench isolation and source/drain regions implanted vertically into trench walls
US6049114A (en) * 1998-07-20 2000-04-11 Motorola, Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
TW439102B (en) * 1998-12-02 2001-06-07 Nippon Electric Co Field effect transistor and method of manufacturing the same
JP2001298192A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置およびその製造方法
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
US6586809B2 (en) * 2001-03-15 2003-07-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6573134B2 (en) * 2001-03-27 2003-06-03 Sharp Laboratories Of America, Inc. Dual metal gate CMOS devices and method for making the same
US6624043B2 (en) * 2001-09-24 2003-09-23 Sharp Laboratories Of America, Inc. Metal gate CMOS and method of manufacturing the same
US6534824B1 (en) * 2002-02-20 2003-03-18 International Business Machines Corporation Self-aligned punch through stop for 6F2 rotated hybrid DRAM cell
US20030211682A1 (en) * 2002-05-10 2003-11-13 Jenq Jason Jyh-Shyang Method for fabricating a gate electrode
US6656764B1 (en) * 2002-05-15 2003-12-02 Taiwan Semiconductor Manufacturing Company Process for integration of a high dielectric constant gate insulator layer in a CMOS device
US6794281B2 (en) * 2002-05-20 2004-09-21 Freescale Semiconductor, Inc. Dual metal gate transistors for CMOS process
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010519724A (ja) * 2007-01-04 2010-06-03 フリースケール セミコンダクター インコーポレイテッド 金属電極を有する半導体素子の形成、及び半導体素子の構造

Also Published As

Publication number Publication date
CN1649170A (zh) 2005-08-03
SG113555A1 (en) 2005-08-29
TW200524070A (en) 2005-07-16
CN100376036C (zh) 2008-03-19
US20050151166A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
KR101510032B1 (ko) 자가 정렬된 콘택
KR100945785B1 (ko) 완전 실리사이드화 금속 게이트의 형성 방법
EP2257977B1 (en) Method for manufacturing an integrated circuit having long and short channel metal gate devices
US7838366B2 (en) Method for fabricating a metal gate structure
JP3790237B2 (ja) 半導体装置の製造方法
US20180308949A1 (en) Semiconductor device and manufacturing method thereof
JP2001068563A (ja) 半導体装置の形成方法
JP2005093856A (ja) 半導体装置の製造方法
TW200812079A (en) Recessed workfunction metal in CMOS transistor gates
JP2010537425A (ja) 低コンタクト抵抗を示すmos構造およびその形成方法
JP2007165558A (ja) 半導体装置およびその製造方法
JP2005203773A (ja) 金属コンタクト構造およびその製造方法
US6949455B2 (en) Method for forming a semiconductor device structure a semiconductor layer
CN114068528A (zh) 半导体器件的接触件及其形成方法
US20220285516A1 (en) Semiconductor device and manufacturing method thereof
KR100469913B1 (ko) 반도체소자의 제조방법
TWI515800B (zh) 具有金屬閘極之半導體元件及其製作方法
CN115274657A (zh) 半导体器件及其形成方法
JP2009130214A (ja) 半導体装置およびその製造方法
JP2007150244A (ja) 半導体装置及びその製造方法
JPH10303422A (ja) 半導体装置の製造方法
JP2006066757A (ja) 半導体装置
JPH11177081A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090325