JP2010537425A - 低コンタクト抵抗を示すｍｏｓ構造およびその形成方法 - Google Patents

低コンタクト抵抗を示すｍｏｓ構造およびその形成方法 Download PDF

Info

Publication number
JP2010537425A
JP2010537425A JP2010521843A JP2010521843A JP2010537425A JP 2010537425 A JP2010537425 A JP 2010537425A JP 2010521843 A JP2010521843 A JP 2010521843A JP 2010521843 A JP2010521843 A JP 2010521843A JP 2010537425 A JP2010537425 A JP 2010537425A
Authority
JP
Japan
Prior art keywords
contact
forming
layer
trench
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010521843A
Other languages
English (en)
Inventor
バラスブラマニアン スリラム
Original Assignee
グローバルファウンドリーズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グローバルファウンドリーズ・インコーポレイテッド filed Critical グローバルファウンドリーズ・インコーポレイテッド
Publication of JP2010537425A publication Critical patent/JP2010537425A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

低コンタクト抵抗を示すＭＯＳ構造（１００，２００）と、このようなＭＯＳ構造の形成方法が提供される。一方法では、半導体基板（１０６）が提供され、前記半導体基板上にゲートスタック（１４６）が形成される。前記半導体基板内に、前記ゲートスタックと整合された不純物ドープ領域（１１６）が形成される。前記不純物ドープ領域から延びる隣接するコンタクトフィン（１８６）が形成され、前記コンタクトフィン上に金属シリサイド層（１２６）が形成される。前記コンタクトフィンの少なくとも１つに存在する前記金属シリサイド層の少なくとも一部に対するコンタクト（１２２）が形成される。

Description

本発明は、一般に、ＭＯＳ構造およびＭＯＳ構造の形成方法に関し、より詳細には、低コンタクト抵抗を示すＭＯＳ構造およびこのようなＭＯＳ構造の形成方法に関する。
今日の集積回路（ＩＣ）の大半は、複数の相互接続された電界効果トランジスタ（ＦＥＴ）（金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴまたはＭＯＳトランジスタ）とも呼ばれる）を使用して実装されている。ＭＯＳトランジスタは、半導体基板の上を覆って形成された制御電極としてのゲート電極と、半導体基板内に形成され、この間を電流が流れることができる、離れて設けられたソース領域およびドレイン領域とを有する。ゲート電極に印加される制御電圧が、ソース領域とドレイン領域間にゲート電極の下に存在する、半導体内のチャネルを流れる電流を制御する。
ＭＯＳトランジスタへのアクセスは、通常、２つのＭＯＳトランジスタのゲート電極間のソース／ドレイン領域上に形成される導電性コンタクトによって行われる。導電性コンタクトは、通常、ソース／ドレイン領域の上に絶縁層を堆積し、絶縁層をエッチングしてコンタクト開口を形成することにより形成される。コンタクト開口に、薄いバリア層（一般に、窒化チタンおよび／または他の金属や合金）が堆積され、次に、開口に、化学気相成長法によって形成したタングステンの層が埋め込まれる。
１つのＩＣチップに集積される回路数がますます増大する傾向が続いている。集積する回路数を増やすには、回路内の個々のデバイスのサイズとデバイス素子のサイズと間隔を微細化しなければならない。しかし、集積半導体デバイスの不断の微細化を制限する要因の１つが、ＭＯＳトランジスタのソース領域およびドレイン領域などのドープ領域に対するコンタクトの抵抗である。デバイスの微細化に伴い、コンタクトの幅も短縮され、コンタクトの幅の短縮に伴い、コンタクト抵抗がますます増大している。コンタクトの抵抗の増大の結果、デバイスの駆動電流が低下し、デバイス性能に悪影響を及ぼしている。
したがって、低コンタクト抵抗を示すＭＯＳ構造を提供することが望まれている。また、低コンタクト抵抗を示すＭＯＳ構造の形成方法を提供することも望まれている。更に、本発明のほかの望ましい特徴および性質は、添付の図面と本発明の背景技術を併せて読めば、下記の本発明の詳細な説明と添付の特許請求の範囲から明らかとなるであろう。
本発明の例示的な実施形態に係るＭＯＳ構造の形成方法が提供される。前記方法は、半導体基板を提供するステップと、前記半導体基板上にゲートスタックを形成するステップとを有する。前記半導体基板内に、前記ゲートスタックと整合された不純物ドープ領域が形成される。前記不純物ドープ領域から延びる隣接するコンタクトフィンが形成され、前記コンタクトフィン上に金属シリサイド層が形成される。前記コンタクトフィンの少なくとも１つに存在する前記金属シリサイド層の少なくとも一部に対するコンタクトが形成される。
本発明の例示的な別の実施形態に係るＭＯＳ構造の形成方法が提供される。前記方法は、半導体基板を提供するステップと、前記半導体基板上にゲートスタックを形成するステップとを有する。前記ゲートスタックをマスクとして使用して、前記ゲートスタックの近くに設けた半導体材料に不純物ドーパントが注入される。前記半導体材料は第１の表面を有する。前記半導体材料が前記トレンチ内にトレンチ表面を有するように、前記半導体材料にトレンチがエッチングされる。前記半導体材料の前記第１の表面上と前記トレンチ表面上とに金属シリサイド層が形成される。前記第１の表面上の前記金属シリサイド層の少なくとも一部と、前記トレンチ表面上の前記金属シリサイド層の少なくとも一部とに対するコンタクトが形成される。
本発明の例示的な実施形態に係るＭＯＳ構造が提供される。前記ＭＯＳ構造は、半導体基板と、前記半導体基板上に形成されたゲートスタックと、前記半導体基板内に設けられ、前記ゲートスタックと自己整合された不純物ドープ領域と、を有する。前記不純物ドープ領域上に２つの隣接するコンタクトフィンが設けられ、前記２つの隣接するコンタクトフィンの上を金属シリサイド層が覆っている。前記２つの隣接するコンタクトフィンの少なくとも１つの少なくとも１つの側壁に存在する前記金属シリサイド層の少なくとも一部への導電性コンタクトが延びている。前記導電性コンタクトは、前記２つの隣接するコンタクトフィンの少なくとも１つを介して、前記ゲートスタックと電気的に連通している。
本発明の例示的な別の実施形態に係るＭＯＳ構造が提供される。前記ＭＯＳ構造は、半導体基板と、前記半導体基板上に形成されたゲートスタックと、前記ゲートスタックの近くに設けられた不純物ドープ半導体材料と、を有する。前記不純物ドープ半導体材料は第１の表面を有する。前記不純物ドープ半導体材料内の少なくとも一部にトレンチが設けられている。前記不純物ドープ半導体材料は、前記トレンチ内にトレンチ表面を有する。前記第１の表面および前記トレンチ表面上に金属シリサイド層が設けられており、前記第１の表面上の前記金属シリサイド層の少なくとも一部と、前記トレンチ表面上の前記金属シリサイド層の少なくとも一部とに導電性コンタクトが延びている。
本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の別の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の別の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の別の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の別の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の別の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図で。 本発明の更に別の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 本発明の別の例示的な実施形態に係るＭＯＳ構造の形成方法を示す断面図。 ２つのＭＯＳトランジスタと、これらと電気的に連通している導電性コンタクトとを有する従来のＭＯＳ構造の断面図。
以下、図面を参照して本発明を記載する。図面において同じ参照符号は類似する要素を参照している。
以下の発明の詳細な説明は、性質上、単に例示に過ぎず、本発明または本発明の用途および使用を制限することを意図するものではない。更に、上に記載した発明の背景または以下の発明の詳細な説明に記載する任意の理論によって制限されることを意図するものでもない。
図１６は、本発明の例示的な実施形態に係るＭＯＳ構造１００の断面図である。ＭＯＳ構造１００は、第１のＭＯＳトランジスタ１０２と第２のＭＯＳトランジスタ１０４とを備えて図示されている。「ＭＯＳトランジスタ」という用語は、適切には、金属のゲート電極と酸化物のゲート絶縁物を有するデバイスを指すが、この用語は、半導体基板の上に設けられたゲート絶縁物（酸化物または他の絶縁体）の上に設けられた導電性のゲート電極（金属または他の導電材料）を備える任意の半導体デバイスを指すものとして全体にわたって使用される。ＭＯＳトランジスタ１０２，１０４は、ＰＭＯＳトランジスタでもＮＭＯＳトランジスタでもよい。半導体デバイス１００は、２つのＭＯＳトランジスタのみを備えるように図示されているが、いうまでもなく、半導体デバイス１００は、任意の個数のＮＭＯＳトランジスタおよび／またはＰＭＯＳトランジスタを有してもよい。デバイス１００が、所望の回路機能を実装するのに必要な、このようなトランジスタを多数備えてもよいということを、当業者は認めるであろう。
ＭＯＳトランジスタ１０２，１０４は、半導体基板１０６上に形成され、半導体基板１０６は、図に示すようなバルクシリコンウェハでも、絶縁基板上に設けた薄いシリコン層（ＳＯＩ）であってもよい。半導体基板１０６の少なくとも一部１０８が、ＮＭＯＳトランジスタを形成するためにＰ導電型決定不純物でドープされ、ＰＭＯＳトランジスタを形成するためにＮ導電型決定不純物でドープされている。部分１０８には、例えば、ドーパントイオン（ボロンまたはヒ素など）を注入し、その後熱アニールを実施して不純物ドープされうる。
ＭＯＳトランジスタ１０２，１０４は、それぞれ、半導体基板１０６の表面１１２にゲート絶縁物１１０が形成されている。ゲート絶縁物１００の上をゲート電極１１４が覆っている。ゲート電極１１４は、多結晶シリコンまたは金属などのほかの導電材料から形成されうる。ソースおよびドレイン拡張部１１６と深部ソースおよびドレイン領域１１８とが、シリコン基板１０６内に設けられており、シリコン基板１０６内のゲート電極１１４の下に設けたチャネル領域１２０によって分離されている。
また、ＭＯＳ構造１００は、ＭＯＳトランジスタ１０２，１０４の上を覆っている誘電層１２４内に形成された導電性コンタクト１２２も有する。導電性コンタクト１２２は、金属シリサイド層１２６上に設けられ、金属シリサイド層１２６と電気的に連通しており、金属シリサイド層１２６は、金属シリサイド層１２６とコンタクト１２２間の界面を広げる特徴の上に少なくとも部分的に設けられている。本実施形態では、この特徴は、２つの隣接する独立した（stand-alone）コンタクトフィン１８６を備える。コンタクトフィン１８６は、基板１０６の表面１１２上に設けられ、表面１１２から、両方向の矢印１３６で示す高さに延在または突出している。図２８は、半導体基板１０６の表面１１２に金属シリサイド層１２６が形成されている従来のＭＯＳ構造の断面図である。図１６と図２８を手短に参照すると、図１６では、両方向の矢印１３４で示すコンタクト１２２の幅が短いものの、コンタクトフィン１８６と、その上に設けた金属シリサイド層１２６とが与えるコンタクト１２２との界面１３０が、図２８の基板１０６の表面１１２の、コンタクトフィン１８６を設けなかった場合に金属シリサイド層１２６が存在する部分の界面１３２よりも広くなっている。具体的には、界面１３２の面積は、コンタクトの幅Ｗ（１３４）と直交する長さＬ（図示せず）の積、すなわち、Ｌ×Ｗ（１３４）となる。これに対して、本発明の一実施形態では、界面１３０の面積は、幅Ｗ（１３４）とフィン１８６の高さＨ（１３６）×４との和に長さＬを掛けた値、すなわち、Ｌ×（Ｗ（１３４）＋４Ｈ（１３６））となる。界面の表面積を広げると、導電性コンタクト１２２とソース／ドレイン領域１１８間のコンタクト抵抗を低下させ、このため、デバイス性能を向上させることができる。
図１〜１６は、図１６のＭＯＳ構造１００などの、本発明の例示的な実施形態係るＭＯＳ構造の形成方法を断面図で示す。ＭＯＳの構成要素の製造におけるさまざまな工程が公知であるため、簡潔を期するために、従来のステップの多くは、本明細書で簡潔に触れるにとどめるか、あるいは、公知のプロセスについては詳しく記載せずに完全に省略する。
図１を参照すると、本方法では最初に、半導体基板１０６の上を覆ってゲート絶縁材料１４０が形成される。半導体基板は、好ましくはシリコン基板であり、「シリコン基板」との用語は、本明細書では、半導体産業において一般に使用される比較的純度の高いシリコン材料のほか、シリコンと、他の元素（ゲルマニウム、炭素など）との混合物を含むように用いられる。別の実施形態では、半導体基板は、ゲルマニウム、ガリウムヒ素またはほかの半導体材料でもよい。以降、半導体基板を、便宜のために「シリコン基板」と呼ぶが、これに限定するものではない。シリコン基板は、バルクのシリコンウェハであっても、キャリヤウェハによって支持されている絶縁層上のシリコンの薄膜層（一般に、シリコンオンインシュレータまたはＳＯＩと呼ばれる）であってもよい。シリコン基板の少なくとも表面１０８が、例えば、Ｐチャネル（ＰＭＯＳ）トランジスタの場合はＮ型ウェル領域、Ｎチャネル（ＮＭＯＳ）トランジスタトランジスタの場合はＰ型ウェル領域をそれぞれ形成することにより、不純物ドープされる。
従来の処理においては、ゲート絶縁材料の層１４０は、熱成長させた二酸化シリコンの層であっても、（図に示すような）酸化シリコン、窒化シリコンなどの堆積させた絶縁物であってもよい。堆積させた絶縁物は、例えば、化学気相成長法（ＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、またはプラズマ化学気相成長法（ＰＥＣＶＤ）によって堆積することができる。ゲート絶縁層１４０の膜厚は、好ましくは約１〜１０ｎｍであるが、実際の膜厚は、実装する回路におけるトランジスタのアプリケーションに基づいて決定することができる。
ゲート絶縁材料１４０の上を覆って、ゲート電極材料の層１４２が形成される。本発明の一実施形態によれば、ゲート電極材料は多結晶シリコンである。多結晶シリコンの層は、好ましくは非ドープの多結晶シリコンとして堆積され、その後、イオン注入によって不純物がドープされる。多結晶シリコンは、シランの水素還元反応によるＬＰＣＶＤによって堆積することができる。多結晶シリコンの表面に、窒化シリコンまたは酸窒化シリコンなどのハードマスク材料の層１４４が堆積されうる。ハードマスク材料も、ＬＰＣＶＤによって約５０ｎｍの膜厚に堆積されうる。いうまでもなく、別の実施形態として、多結晶シリコンの表面に、ハードマスク材料に代えてフォトレジストを堆積してもよい。
ハードマスク層１４４が、フォトリソグラフィによってパターニングされて、その下のゲート電極材料層１４２とゲート絶縁材料層１４０がエッチングされ、図２に示すように、ゲート絶縁物１１０とゲート電極１１４をそれぞれ有するゲートスタック１４６が形成される。多結晶シリコンは、例えば、Ｃｌ−またはＨＢｒ／Ｏ２の化学物質を使用する反応性イオンエッチング（ＲＩＥ）によって所望のパターンにエッチングでき、ハードマスクとゲート絶縁材料は、例えば、ＣＨＦ３、ＣＦ４またはＳＦ６の化学物質によってエッチングすることができる。ゲート電極１１４を、酸化雰囲気中で高温に曝すことにより、ゲートスタック１４６の側壁１５０の周囲に再酸化側壁スペーサ１４８が形成される。例えば、再酸化側壁スペーサ１４８の膜厚は、約３〜４ｎｍなどである。再酸化スペーサ１４８の形成時に、基板１０６の表面１１２の露出部分１３８も酸化される。
再酸化側壁スペーサ１４８の形成後に、図３に示すように、ＭＯＳ構造１００の上を覆って、誘電材料のブランケット層１５２が堆積される。誘電材料層は、例えば、二酸化シリコンを含んでもよい。誘電材料層１５２が、上で説明したように異方的にエッチングされ、図４に示すように、再酸化側壁スペーサ１４８に隣接して、第２のスペーサ１５４（「オフセットスペーサ」と呼ばれることが多い）が形成される。基板１０６の酸化部分１３８も、この時点で除去されてもよい。例えば、オフセットスペーサの膜厚は、約１０〜２０ｎｍなどである。再酸化スペーサ１４８とオフセットスペーサ１５４は、ゲートスタック１４６と共に、ソースおよびドレイン拡張部１１６を形成するためのイオン注入マスクとして使用される。ゲートスタック１４６とスペーサ１４８，１５４とをイオン注入マスクとして使用することにより、ソースおよびドレイン拡張部が、ゲートスタックおよびスペーサと自己整合される。ソースおよびドレイン拡張部は、公知の方法によってシリコン基板１０６に不純物をドープする（例えば、矢印１５６で示すようにドーパントイオンをイオン注入し、その後熱アニールを実施するなど）ことで、適宜形成される。ＮチャネルＭＯＳトランジスタの場合、ソースおよびドレイン拡張部１１６は、好ましくはヒ素イオンを注入することにより形成されるが、リンイオンを使用してもよい。ＰチャネルＭＯＳトランジスタの場合、ソースおよびドレイン拡張部は、好ましくはボロンイオンを注入することにより形成される。
図５を参照すると、ＭＯＳ構造１００の上を覆って、例えば、窒化シリコンまたは酸窒化シリコンなどの誘電材料のブランケット層１５８が堆積される。その後、誘電材料の層１５８が、例えば、ＣＨＦ３、ＣＦ４またはＳＦ６などの化学物質を使用するＲＩＥによって異方的にエッチングされ、図６に示すように、オフセットスペーサ１５４に隣接して設けられた追加のスペーサ１６０が形成される。ゲートスタック１４６が、再酸化側壁スペーサ１４８、オフセットスペーサ１５４および追加のスペーサ１６０を有して図示されているが、いうまでもなく、ゲートスタック１４６は、所望の回路のアプリケーションまたは設計に適した任意の組成を有するスペーサを、何層有してもよい。
図７を参照すると、ＭＯＳ構造１００の上を覆って、ブランケット誘電材料層１６４、好ましくは二酸化シリコン層が堆積される。例えば、誘電材料層１６４は、約２０〜５０ｎｍの膜厚に堆積される。フォトレジスト１６６の層が塗布され、ゲートスタック１４６をマスクするためにパターニングされて、半導体基板１０６の表面１１２上に設けられ、ソースおよびドレイン拡張部１１６の上を覆っている誘電材料層１６４の部分１６８が露出される。その後、誘電材料層１６４の露出部分１６８が、図８に示すように、例えば、ＣＨＦ３、ＣＦ４またはＳＦ６の化学物質中のＲＩＥ等のエッチングなどによって除去され、半導体基板１０６の表面１１２が露出される。その後、従来の方法によってフォトレジストが除去されうる。
本発明の例示的な実施形態に係る方法では、続いて、図９に示すように、露出されたシリコン表面１１２上にシリコン層１７０がエピタキシャル成長される。エピタキシャルシリコン層１７０は、ＨＣｌの存在下でシラン（ＳｉＨ４）または二塩化シラン（ＳｉＨ２Ｃｌ２）を還元させることで成長させることができる。塩素の供給源が存在することで、成長の選択的な性質が促進される、すなわち、エピタキシャルシリコンは、二酸化シリコン１６４よりも、露出されたシリコン表面１１２上に優先的に成長する。エピタキシャルシリコン層１７０には、比較的純度の高いシリコン材料が含まれても、ゲルマニウム、炭素などの他の元素が混合されたシリコンが含まれてもよい。エピタキシャルシリコン層１７０は、特定のデバイス設計またはアプリケーションのために望ましい任意の膜厚に成長されうる。例示的な実施形態では、エピタキシャルシリコン層１７０は、約１０ｎｍ〜約５０ｎｍの範囲の膜厚に成長される。
図１０を参照すると、例示的な一実施形態では、シリコン層１７０のエピタキシャル成長後に、ゲートスタック１４６、再酸化側壁スペーサ１４８、オフセットスペーサ１５４、追加のスペーサ１６０および誘電材料層１６４を、イオン注入マスクとして使用し、シリコン基板１０６内にソースおよびドレイン領域１１８が形成され、このため、ＭＯＳトランジスタ１０２，１０４が形成される。ソース領域およびドレイン領域は、公知の方法によってシリコン基板１０６に不純物をドープする（例えば、矢印１６２で示すようにドーパントイオンをイオン注入し、その後熱アニールを実施するなど）ことで、適宜形成される。ＮチャネルＭＯＳトランジスタの場合、ソースおよびドレイン領域１１８は、好ましくはヒ素イオンを注入することにより形成されるが、リンイオンを使用してもよい。ＰチャネルＭＯＳトランジスタの場合、ソースおよびドレイン領域１１８は、好ましくはボロンイオンを注入することにより形成される。ソースおよびドレイン領域１１８の形成時に、エピタキシャルシリコン層１７０も、ドーパントイオン１６２の注入によって不純物ドープされる。
上記の方法を、エピタキシャルシリコン層１７０を成長させる前にソースおよびドレイン拡張部１１６を形成し、エピタキシャルシリコン層１７０の成長後にソースおよびドレイン領域１１８を形成して説明した。しかし、サーマルバジェットが十分に低い場合など、図１７〜２０に示すように、エピタキシャルシリコン層の成長後に、ソースおよびドレイン拡張部とソースおよびドレイン領域の両方を形成してもよいことが理解されよう。本発明の例示的な実施形態によれば、図２に示した再酸化側壁スペーサ１４８の形成後に、ＭＯＳ構造１００の上を覆って、例えば二酸化シリコンなどの誘電材料のブランケット層（図示なし）が堆積される。上で説明したように、誘電材料層の上を覆ってフォトレジスト（図示せず）が形成され、パターニングされて、誘電材料層がエッチングされ、図１７に示すように、再酸化側壁スペーサ１４８に隣接してディスポーザブルスペーサ層１９０が形成されると共に、ゲートスタック１４６間の基板１０６が露出される。ディスポーザブルスペーサ層１９０の膜厚は、オフセットスペーサ１５４の膜厚と隣接する追加のスペーサ１６０の膜厚を合計した値に実質的に等しい。次に、露出された半導体基板１０６が、例えば、ＨＢｒ／Ｏ２およびＣｌの化学物質中のＲＩＥによってエッチングされ、トレンチ１９２が形成される。例示的な一実施形態では、トレンチの深さは、約３０〜約５０ｎｍである。
トレンチ１９２の形成後に、図１８に示すように、トレンチ１９２内にシリコン層１９４がエピタキシャル成長される。エピタキシャルシリコン層１９４は、例えば、エピタキシャルシリコン層１７０の成長に関して上で説明したプロセスを使用して成長させることができる。エピタキシャルシリコン層１９４には、比較的純度の高いシリコン材料が含まれても、例えば、半導体基板１０６に応力を与えるための、ゲルマニウム、炭素などの他の元素が混合されたシリコンが含まれてもよい。エピタキシャルシリコン層１９４は、特定のデバイス設計またはアプリケーションのために望ましい任意の膜厚に成長されうる。例示的な実施形態では、エピタキシャルシリコン層１９４は、例えば、約４０ｎｍ〜約７０ｎｍの膜厚に成長されうる。ディスポーザブルスペーサ層１９０は、例えば、ＣＨＦ３、ＣＦ４またはＳＦ６の化学物質中のＲＩＥエッチングによって、あるいは希釈ＨＦなどのウェットエッチャントなどによって除去され、基板１０６の一部が露出される。図１９を参照すると、次に、上で説明したようにオフセットスペーサ１５４が形成されうる。オフセットスペーサ１５４の形成後に、再酸化スペーサ１４８およびオフセットスペーサ１５４を、ゲートスタック１４６と共にイオン注入マスクとして使用して、エピタキシャルシリコン層１９４と基板１０６の露出部分内にソースおよびドレイン拡張部１１６が形成される。ゲートスタック１４６とスペーサ１４８，１５４とをイオン注入マスクとして使用することにより、ソースおよびドレイン拡張部が、ゲートスタックおよびスペーサと自己整合される。ソースおよびドレイン拡張部は、ドーパントイオン１５６のイオン注入によってなど、上で説明したプロセスを使用して形成されうる。
図２０を参照すると、ソースおよびドレイン拡張部１１６の形成後に、スペーサ１９０を除去したためにできた空隙を埋めるために、追加のスペーサ１６０が上で説明したように形成されうる。留意されるように、ディスポーザブルスペーサ層１９０を使用して、ゲート電極１１４上へのエピタキシャルシリコンの成長を阻止したため、この実施形態では誘電層１６４が不要である。ゲートスタック１４６、再酸化側壁スペーサ１４８、オフセットスペーサ１５４および追加のスペーサ１６０を、イオン注入マスクとして使用して、エピタキシャルシリコン層１９４およびシリコン基板１０６内に、深部ソースおよびドレイン領域１１８が形成され、このため、ＭＯＳトランジスタ１０２，１０４が形成される。ソースおよびドレイン領域は、ドーパント１６２のイオン注入などにより、上で説明したように形成することができる。いうまでもなく、ソースおよびドレイン拡張部とソースおよびドレイン領域とは、本方法のほかのさまざまなステップの前か後に形成することができる。例えば、ソースおよびドレイン拡張部とソースおよびドレイン領域の両方が、エピタキシャルシリコン層の成長前に形成されてもよいが、エピタキシャルシリコン層の形成後に、エピタキシャルシリコン層にドーパントイオンを注入することが望ましいことがある。
ソースおよびドレイン領域とソースおよびドレイン拡張部を形成する時点がいつであっても、本発明の例示的な実施形態に係る方法では、次に、図１１に示すように、ＭＯＳ構造１００の上を覆って、誘電材料層１７２、好ましくは二酸化シリコン層が堆積される。例えば、誘電材料層１７２は、約２０〜約５０ｎｍの膜厚に堆積される。フォトレジスト（図示せず）の層が塗布されパターニングされて、誘電材料層１７２の露出されている部分が、例えば、ＣＨＦ３、ＣＦ４またはＳＦ６の化学物質中のＲＩＥ等のエッチングなどによって除去され、図１２に示すように、エピタキシャルシリコン層１７０上にピラー１７４が形成される。その後、従来の方法によってフォトレジストが除去されうる。ＭＯＳ構造１００の上を覆って、ピラー１７４とはエッチング特性が異なる別の誘電材料の層１７６が堆積される。例えば、ピラー１７４が酸化シリコンから形成される場合、層１７６は窒化シリコンを含んでもよい。例えば、誘電材料層１７６は、約４０ｎｍ〜約８０ｎｍの膜厚に堆積される。
その後、誘電材料の層１７６が、例えば、ＣＨＦ３、ＣＦ４またはＳＦ６の化学物質を使用するＲＩＥによって異方的にエッチングされ、図１３に示すように、ピラー１７４の周囲とゲートスタック１４６の周囲とに設けられたスペーサ１７８が形成される。次に、ピラー１７４がエッチングされて、図１４に示すように、エピタキシャルシリコン層１７０上に独立した（free-standing）スペーサ１７８が残される。露出された誘電層１６４の少なくとも一部も、ピラー１７４のエッチング中にエッチングされうる。
図１５を参照すると、スペーサ１７８をエッチングマスクとして使用して、エピタキシャルシリコン層１７０の露出部分がエッチングされ、基板１０６の表面１１２上に設けされたフィン１２８が形成される。フィン１２８は、それぞれが、ゲートスタック１４６間に設けられた独立したフィンである２つのコンタクトフィン１８６を有する。エピタキシャルシリコン層１７０は、例えば、ＨＢｒ／Ｏ２およびＣｌの化学物質を使用する反応性イオンエッチングによってエッチングされる。ソースおよびドレイン領域１１８を、図１０を参照して上で説明したように形成しない場合には、その後、上で説明したように、シリコン基板１０６に適宜不純物をドープすることによって、ソースおよびドレイン領域１１８が形成されうる。ソースおよびドレイン領域１１８の形成中に、フィン１２８もドープされる。ＭＯＳ構造１００の上を覆って、シリサイド形成金属のブランケット層１８０が堆積される。シリサイド形成金属層１８０が、例えば、ＲＴＡによって加熱され、図１６に示すように、フィン１２８上と基板１０６の表面１１２上とに金属シリサイド層１２６が形成される。シリサイド形成金属は、例えば、コバルト、ニッケル、レニウム、ルテニウムまたはパラジウム、あるいはこれらの合金などである。シリサイド形成金属は、例えば、スパッタリングによって、約５〜５０ｎｍの膜厚、好ましくは約１０ｎｍの膜厚に堆積されうる。露出されたシリコンに接してないシリサイド形成金属（例えば、誘電層１６４上に堆積されたシリサイド形成金属）は、ＲＴＡ中に反応せずシリサイドが形成されず、後からＨ２Ｏ２／Ｈ２ＳＯ４またはＨＮＯ３／ＨＣｌ溶液中のウェットエッチングによって除去することができる。金属シリサイド層の形成後に、ＭＯＳトランジスタ１０２，１０４とフィン１２８の上を覆って、誘電材料の層１２４が堆積される。
本発明の例示的な実施形態に係る方法では、続いて、誘電材料層１２４がパターニングおよびエッチングされて、誘電材料層１２４を貫通するコンタクト開口１８２が形成されると共に、コンタクトフィン１８６上と基板１０６の表面１１２上の金属シリサイド層１２６の少なくとも一部が露出される。パターニング前に、誘電材料層がＣＭＰプロセスによって平坦化されてもよい。例示的な一実施形態では、１つのフィン１８６の１つの側壁１８４に存在する金属シリサイド層１２６部分が少なくとも露出される。本発明の別の例示的な実施形態では、２つのコンタクトフィン１８６の２つの側壁１８４に存在する金属シリサイド層１２６部分が少なくとも露出される。所望の回路機能を実装するために、ソースおよびドレイン領域を、集積回路内の他のデバイスと適宜電気的に接続可能とするために、コンタクト開口１８２内に導電性コンタクト１２２が形成される。本発明の例示的な実施形態では、コンタクト開口１８０内に、例えばＴｉＮ（図示せず）などの薄い第１のバリア層と、例えばチタンなどの薄い第２のバリア層（図示せず）とを堆積し、続いて、例えばＷなどの導電性プラグ（図示せず）を堆積することで、導電性コンタクト１２２が形成される。バリア層は、導電性プラグの形成時に使用される六フッ化タングステンＷＦ６が、誘電材料層１２４中に拡散するのを防ぐと共に、コンタクト開口の壁に対する、導電性プラグの密着性を改善するために使用される。導電性コンタクト１２２を形成するために、ほかの層を使用してもよいことはいうまでもない。例えば、バリア層の形成前に、タンタルの層を堆積してもよい。本発明の例示的な実施形態では、コンタクト１２２の幅１３４が十分に広く、コンタクト１２２が、コンタクトフィン１８６の少なくとも１つの側壁１８４の少なくとも１つに存在する金属シリサイド層１２６と物理的に接触するように、コンタクト１２２がコンタクトフィン１８６に対して設けられる。したがって、界面１３０が、幅１３４よりも広くなっている、すなわち、（図２８の）コンタクト１２２と、基板１０６の表面１１２の、コンタクトフィン１８６を設けずに金属シリサイド層１２６を設けた部分との間の界面１３２よりも広くなっている。この点において、上で説明したように、コンタクト１２２と金属シリサイド１２６間の界面を広けることで、コンタ
クト抵抗を低下させ、このため、デバイス性能を向上させることができる。
図２１〜２５は、本発明の別の例示的な実施形態に係るＭＯＳ構造２００の形成方法を断面図で示す。図２１〜２５に示す方法は、コンタクトとソースおよびドレイン領域との間の界面の表面積を広げる特徴を形成するという点で、図１〜１６に示した方法と似ている。しかし、図２１〜２５に示す方法で形成される特徴は、フィンではなくトレンチである。
この点において、本方法は、図１〜１０に示したステップから始まり、エピタキシャルシリコン層１７０のドープ後に、図２１に示すように、ＭＯＳ構造２００の上を覆って、誘電材料（酸化シリコンなど、好ましくは窒化シリコン）のコンフォーマルな層２０２が堆積される。例えば、誘電材料層２０２は、約１５〜約５０ｎｍの膜厚に堆積されうる。層２０２が、上で説明したように異方的にエッチングされ、図２２に示すように、ゲートスタック１４６の周囲にディスポーザブルスペーサ２０４が形成される。
図２３を参照すると、ディスポーザブルスペーサ２０４およびゲートスタック１４６をエッチングマスクとして使用して、エピタキシャルシリコン層１７０がエッチングされ、トレンチ２０６が形成される。本発明の例示的な一実施形態では、トレンチ２０６が、エピタキシャルシリコン層１７０内で止まっている（terminates）。次にディスポーザブルスペーサ２０４が、例えば、ウェットクリーンステップ、またはエピタキシャルシリコン層１７０とシリコン基板１０６に対して高い選択性を有する異方性エッチングを使用して除去されうる。図２４に示すように、ＭＯＳ構造２００の上を覆って、シリサイド形成金属のブランケット層１８０が堆積される。シリサイド形成金属層１８０が、例えば、ＲＴＡによって加熱され、図２５に示すように、エピタキシャルシリコン層１７０上とトレンチ２０６内に金属シリサイド層１２６が形成される。
金属シリサイド層の形成後に、ＭＯＳ構造２００の上を覆って、誘電材料層１２４が堆積される。誘電材料層１２４をパターニングおよびエッチングして、誘電材料層１２４を貫通するコンタクト開口１８２が形成されると共に、エピタキシャルシリコン層１７０上の金属シリサイド層１２６が露出される。次に、上で説明したように、コンタクト開口１８２内に導電性コンタクト１２２が形成される。本発明の例示的な実施形態では、コンタクト１２２が、十分に広く、コンタクト１２２の少なくとも１つの側壁２１２が、トレンチ２０６内のトレンチ表面２１０ではなく、金属シリサイド化エピタキシャルシリコン層１７０の上面２０８で止まる（terminates）ように、ＭＯＳトランジスタ１０２，１０４に対して設けられている。この点において、導電性コンタクト１２２と金属シリサイド層１２６間の界面１３０が、少なくとも、両方向の矢印２１４で示す側壁２１２の高さだけ、図２８の界面１３２よりも広くなる。したがって、界面を広けることで、コンタクト抵抗を低下させ、このため、デバイス性能を向上させることができる。本発明の好ましい実施形態では、コンタクト１２２が、十分に広く、コンタクト１２２の２つの側壁２１２が、トレンチ２０６内のトレンチ表面２１０ではなく、金属シリサイド化エピタキシャルシリコン層１７０の上面２０８で止まるように、ＭＯＳトランジスタ１０２，１０４に対して設けられている。
本発明の別の例示的な実施形態では、図２６に示すように、トレンチ２０６が、エピタキシャルシリコン層１７０を貫通し、ソース／ドレイン領域１１８内で止まっている。この点において、コンタクト１２２と金属シリサイド１２６間の界面が、トレンチの深さにより一層広くなる。本発明の更に別の例示的な実施形態では、図２７に示すように、エピタキシャルシリコン層１７０がなく、トレンチ２０６が、基板１０６の表面１１２から延び、ソース／ドレイン領域１１８内で止まっている。この点において、シリコン層１７０のエピタキシャル成長のステップを省略でき、デバイスの製造を迅速に行うことができる。
上記のように、低コンタクト抵抗を示すＭＯＳ構造を提示した。このＭＯＳ構造は、導電性コンタクトと、ＭＯＳデバイスのソースおよびドレイン領域に電気的に結合された金属シリサイド層との間の界面の表面積を広げることができる特徴を有する。コンタクト抵抗のほとんどが、コンタクトと金属シリサイド層の界面にあるバリア層材料に起因するため（例えば、ＴｉＮ／Ｔｉバリア層の組み合わせの抵抗率は、タングステンコンタクトの抵抗率よりも極めて高いため）、界面の面積を広げることで、コンタクト抵抗を有効に低下させることができる。
上に記載した発明の詳細な説明では少なくとも例示的な一実施形態を提示したが、膨大な数の変形例が存在することが理解されるべきである。少なくとも１つの例示的な実施形態は例に過ぎず、本発明の範囲、利用可能性または構成をいかなる形であれ制限することを意図するものではないことが理解されるべきである。上記の詳細な説明は、当業者にとって、本発明の例示的な実施形態を実装するうえで有用な道標となり、添付の特許請求の範囲とその法的な均等物に記載の本発明の範囲から逸脱することなく、例示的な実施形態に記載した要素の機能および構成をさまざまに変更することができることが理解されよう。

Claims (10)

  1. ＭＯＳ構造（１００）の形成方法であって、
    半導体基板（１０６）を提供するステップと、
    前記半導体基板上にゲートスタック（１４６）を形成するステップと、
    前記半導体基板内に、前記ゲートスタックと整合された不純物ドープ領域（１１６）を形成するステップと、
    前記不純物ドープ領域から延びる隣接するコンタクトフィン（１８６）を形成するステップと、
    前記コンタクトフィン上に金属シリサイド層（１２６）を形成するステップと、
    前記コンタクトフィンの少なくとも１つに存在する前記金属シリサイド層の少なくとも一部に対するコンタクト（１２２）を形成するステップと、を含む方法。
  2. 隣接するコンタクトフィン（１８６）を形成する前記ステップは、
    前記半導体基板（１０６）の上を覆ってシリコン含有材料（１７０）をエピタキシャル成長させるステップと、
    前記エピタキシャル成長シリコン含有材料をエッチングして、前記半導体基板上に２つの隣接するコンタクトフィン（１８６）を形成するステップと、を有する請求項１に記載の方法。
  3. 前記エピタキシャル成長シリコン含有材料（１７０）をエッチングする前記ステップは、
    前記エピタキシャル成長シリコン含有材料上に第１の誘電材料層（１７２）を堆積させるステップと、
    前記第１の誘電材料層（１７４）をエッチングして、前記エピタキシャル成長シリコン含有材料上にピラー（１７４）を形成するステップと、
    前記エピタキシャル成長シリコン含有材料および前記ピラーの上を覆って、第２の誘電材料層（１７６）を堆積させるステップと、
    前記第２の誘電材料層をエッチングして、前記ピラーの周囲にスペーサ（１７８）を形成するステップと、
    前記ピラーを除去するステップと、
    前記スペーサをエッチングマスクとして使用して、前記エピタキシャル成長シリコン含有材料をエッチングするステップとを含む、請求項２に記載の方法。
  4. コンタクト（１２２）を形成する前記ステップは、前記コンタクトの幅（１３４）が十分に広く、前記コンタクトが、前記コンタクトフィンの少なくとも１つの少なくとも１つの側壁に存在する前記金属シリサイド層（１２６）と物理的に接触するように、前記コンタクトが、前記隣接するコンタクトフィン（１８６）に対して設けられるように、前記コンタクトを形成するステップを有する請求項１に記載の方法。
  5. コンタクト（１２２）を形成する前記ステップは、前記コンタクトと前記金属シリサイド層（１２６）間の界面（１３０）が、前記コンタクトと、前記不純物ドープ領域（１１６）の、前記コンタクトフィンを設けなかった場合に前記金属シリサイド層が存在する部分との間の界面（１３２）よりも広くなるように、前記コンタクトの幅（１３４）が十分に広く、前記コンタクトが、前記隣接するコンタクトフィン（１８６）に対して設けられるように、前記コンタクトを形成するステップを有する請求項１に記載の方法。
  6. ＭＯＳ構造（２００）の形成方法であって、
    半導体基板（１０６）を提供するステップと、
    前記半導体基板上にゲートスタック（１４６）を形成するステップと、
    前記ゲートスタックをマスクとして使用して、前記ゲートスタックの近くに設けた、第１の表面（２０８）を有する半導体材料（１７０，１０６）に不純物ドーパントを注入するステップと、
    前記半導体材料が前記トレンチ内にトレンチ表面（２１０）を有するように、前記半導体材料にトレンチ（２０６）をエッチングするステップと、
    前記半導体材料の前記第１の表面上と前記トレンチ表面上とに金属シリサイド層（１２６）を形成するステップと、
    前記第１の表面上の前記金属シリサイド層の少なくとも一部と、前記トレンチ表面上の前記金属シリサイド層の少なくとも一部とに対するコンタクト（１２２）を形成するステップとを含む方法。
  7. 不純物ドーパントを注入する前記ステップの前に、前記半導体基板（１０６）上にシリコン含有材料（１７０）をエピタキシャル成長させるステップを更に有し、前記半導体材料（１７０）は、前記エピタキシャル成長シリコン含有材料（１７０）を含み、前記半導体材料に不純物ドーパントを注入する前記ステップは、前記エピタキシャル成長シリコン含有材料に前記不純物ドーパントを注入するステップを含む、請求項６に記載の方法。
  8. 前記半導体材料（１７０，１０６）にトレンチ（２０６）をエッチングする前記ステップは、前記トレンチが、前記エピタキシャル成長シリコン含有材料内で止まるように、前記エピタキシャル成長シリコン含有材料（１７０）に前記トレンチをエッチングするステップを含む、請求項７に記載の方法。
  9. 前記半導体材料（１７０，１０６）にトレンチ（２０６）をエッチングする前記ステップは、前記エピタキシャル成長シリコン含有材料（１７０）および前記半導体基板（１０６）に前記トレンチをエッチングするステップを有する請求項７に記載の方法。
  10. コンタクト（１２２）を形成する前記ステップは、前記コンタクトの側壁（２１２）が、前記トレンチ表面（２１０）ではなく、前記第１の表面（２０８）上の前記金属シリサイド層（１２６）で止まるように前記コンタクトを形成するステップを含む、請求項６に記載の方法
JP2010521843A 2007-08-20 2008-07-18 低コンタクト抵抗を示すｍｏｓ構造およびその形成方法 Pending JP2010537425A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/841,161 US7981749B2 (en) 2007-08-20 2007-08-20 MOS structures that exhibit lower contact resistance and methods for fabricating the same
PCT/US2008/008801 WO2009025706A1 (en) 2007-08-20 2008-07-18 Mos structures that exhibit lower contact resistance and methods for fabricating the same

Publications (1)

Publication Number Publication Date
JP2010537425A true JP2010537425A (ja) 2010-12-02

Family

ID=39760932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010521843A Pending JP2010537425A (ja) 2007-08-20 2008-07-18 低コンタクト抵抗を示すｍｏｓ構造およびその形成方法

Country Status (8)

Country Link
US (2) US7981749B2 (ja)
JP (1) JP2010537425A (ja)
KR (1) KR101443890B1 (ja)
CN (1) CN101836282B (ja)
DE (1) DE112008002270B4 (ja)
GB (1) GB2465127A (ja)
TW (1) TWI460794B (ja)
WO (1) WO2009025706A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144176A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404597B2 (en) * 2007-11-09 2013-03-26 Infineon Technologies Ag Device and method for stopping an etching process
KR101815527B1 (ko) 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9220535B2 (en) 2010-10-26 2015-12-29 Christian Röbling Process for introducing a stabilizing element into a vertebral column
DE102010063772B4 (de) * 2010-12-21 2016-02-04 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zum Einbetten einer sigma-förmigen Halbleiterlegierung in Transistoren durch Anwenden einer gleichmäßigen Oxidschicht vor dem Ätzen der Aussparungen
US9343318B2 (en) 2012-02-07 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Salicide formation using a cap layer
US8697511B2 (en) * 2012-05-18 2014-04-15 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8877578B2 (en) 2012-05-18 2014-11-04 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
CN106463533B (zh) * 2014-06-20 2021-09-28 英特尔公司 高电压晶体管和低电压非平面晶体管的单片集成
US9379027B2 (en) * 2014-10-15 2016-06-28 Globalfoundries Inc. Method of utilizing trench silicide in a gate cross-couple construct
US9330983B1 (en) 2015-02-16 2016-05-03 International Business Machines Corporation CMOS NFET and PFET comparable spacer width
US11049939B2 (en) * 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US10256301B1 (en) * 2018-01-17 2019-04-09 International Business Machines Corporation Nanosheet isolated source/drain epitaxy by surface treatment and incubation delay
CN112397531A (zh) 2019-08-13 2021-02-23 联华电子股份有限公司 半导体元件及其制造方法
CN112951715B (zh) * 2019-12-10 2022-11-22 芯恩（青岛）集成电路有限公司 沟槽栅结构及沟槽型场效应晶体管结构的制备方法
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram
CN114121667B (zh) * 2021-11-10 2024-04-30 上海华力集成电路制造有限公司 半导体器件的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315613A (ja) 1992-05-13 1993-11-26 Oki Electric Ind Co Ltd 半導体装置およびシリサイド層の形成方法
JPH07183486A (ja) 1993-12-24 1995-07-21 Toshiba Corp 半導体装置及びその製造方法
US6136698A (en) 1999-06-04 2000-10-24 United Integrated Circuits Corp Method of increasing contact area of a contact window
US20020048884A1 (en) 2000-02-22 2002-04-25 Quek Shyue Fong Vertical source/drain contact semiconductor
TW497120B (en) 2000-03-06 2002-08-01 Toshiba Corp Transistor, semiconductor device and manufacturing method of semiconductor device
KR100363097B1 (ko) 2001-01-06 2002-12-05 삼성전자 주식회사 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법
US6689688B2 (en) * 2002-06-25 2004-02-10 Advanced Micro Devices, Inc. Method and device using silicide contacts for semiconductor processing
KR100558037B1 (ko) 2003-01-13 2006-03-07 주식회사 하이닉스반도체 실리콘나노와이어를 이용한 반도체 소자의 콘택 형성 방법
JP2004260003A (ja) 2003-02-26 2004-09-16 Fujitsu Ltd 半導体装置及びその製造方法
DE102004005506B4 (de) * 2004-01-30 2009-11-19 Atmel Automotive Gmbh Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
KR100640657B1 (ko) * 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7265059B2 (en) * 2005-09-30 2007-09-04 Freescale Semiconductor, Inc. Multiple fin formation
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8217497B2 (en) * 2007-01-17 2012-07-10 International Business Machines Corporation FIN differential MOS varactor diode
US7811889B2 (en) * 2007-08-08 2010-10-12 Freescale Semiconductor, Inc. FinFET memory cell having a floating gate and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144176A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

Also Published As

Publication number Publication date
TW201009955A (en) 2010-03-01
US7981749B2 (en) 2011-07-19
CN101836282A (zh) 2010-09-15
DE112008002270T5 (de) 2010-07-22
WO2009025706A1 (en) 2009-02-26
GB2465127A (en) 2010-05-12
US8283233B2 (en) 2012-10-09
US20110233627A1 (en) 2011-09-29
DE112008002270B4 (de) 2016-11-03
KR20100059882A (ko) 2010-06-04
CN101836282B (zh) 2012-03-21
GB201003881D0 (en) 2010-04-21
US20090050984A1 (en) 2009-02-26
TWI460794B (zh) 2014-11-11
KR101443890B1 (ko) 2014-09-24

Similar Documents

Publication Publication Date Title
KR101443890B1 (ko) 낮은 콘택 저항을 나타내는 ｍｏｓ 구조 및 이를 제조하는 방법
US6780694B2 (en) MOS transistor
KR102115127B1 (ko) 반도체 장치
TWI485848B (zh) 半導體裝置及其製造方法
US7915130B2 (en) Method of manufacturing a semiconductor device
JP2004152790A (ja) 半導体装置、及び、半導体装置の製造方法
US7670932B2 (en) MOS structures with contact projections for lower contact resistance and methods for fabricating the same
US11935754B2 (en) Transistor gate structure and method of forming
TWI801923B (zh) 半導體元件及其製造方法
US11916124B2 (en) Transistor gates and methods of forming
US20220319930A1 (en) Ion Implantation For Nano-FET
TWI821740B (zh) 奈米片的氟摻入方法
TW202335062A (zh) 金屬閘極鰭片電極結構及其形成方法
JP2006066757A (ja) 半導体装置