CN101010791A - 静电卡盘 - Google Patents

静电卡盘 Download PDF

Info

Publication number
CN101010791A
CN101010791A CNA2005800290751A CN200580029075A CN101010791A CN 101010791 A CN101010791 A CN 101010791A CN A2005800290751 A CNA2005800290751 A CN A2005800290751A CN 200580029075 A CN200580029075 A CN 200580029075A CN 101010791 A CN101010791 A CN 101010791A
Authority
CN
China
Prior art keywords
electrostatic chuck
wafer
mounting surface
dielectric layer
chuck according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800290751A
Other languages
English (en)
Other versions
CN100470756C (zh
Inventor
神谷哲
横山清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004190461A external-priority patent/JP4540407B2/ja
Priority claimed from JP2004190462A external-priority patent/JP4666960B2/ja
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN101010791A publication Critical patent/CN101010791A/zh
Application granted granted Critical
Publication of CN100470756C publication Critical patent/CN100470756C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

本发明的目的在于提供一种均热性良好，晶片到达饱和温度的时间短，并且对于施加电压循环的耐久性良好的静电卡盘。为达到所述目的，本发明的静电卡盘(1)，由具有一对主面并将其中一方的主面作为载置晶片(W)的载置面(8a)的板状体(8)以及设置在该板状体的另一主面或内部的吸附用电极(6)所构成，其特征在于，包含：至少1个气体导入用的贯通孔(5)，其以在所述板状体中贯通的方式而形成；气体流路(8d)，其借助于相互分离的多个凸部(8b)而形成于所述载置面上，并以与所述贯通孔相连通的方式形成；以及环状壁部(8c)，其形成于所述板状体的外周，所述凸部的平面形状由四个边和连接该四个边的弧形部构成，所述凸部以同样的方式配置在所述载置面上。

Description

静电卡盘
技术领域
本发明涉及一种在半导体制造工艺中静电吸附半导体晶片，或在平面显示器制造工艺中吸附液晶基板的静电卡盘。
背景技术
以往，在半导体制造工艺中，在旨在对半导体晶片(以下称晶片)进行微细加工的蚀刻工艺或旨在形成薄膜的成膜工艺中，使用以静电吸附力固定晶片的静电卡盘。
静电卡盘以电介质层的上面作为载置作为被吸附物的晶片的载置面，并且在所述电介质层的下面具有静电吸附用电极。通过对所述晶片与静电吸附用电极之间施加电压，产生静电吸附力，由此将晶片固定于载置面上。
然而，在现今的半导体制造中，在对晶片进行蚀刻或成膜加工时，要求晶片整个面的蚀刻率相等，以及均匀地成膜。因此需要将晶片的温度保持为固定，并且需要缩小晶片表面的温度差。另外，由于近年半导体产业急速扩张，需要提高每单位时间的晶片处理个数，要求缩短晶片到达饱和温度为止的时间。
在专利文献1中提出一种静电卡盘，其为了增大晶片与加热晶片的气体的接触面积而使晶片的温度均匀，从而在晶片载置面上设置有多个前端部形状比底端小的微小凸部，以所述凸部的前端部点接触晶片而保持。
此外，在专利文献2中，提出了一种静电卡盘，通过缩小晶片与静电卡盘表面的接触面积，并缩小凸部的高度，可得到接触部分以外的吸附力，即使接触面积小也能够以相当大的力对晶片进行保持，并能够以使晶片的温度均匀。
然而，在专利文献1、2所公开的静电卡盘中，由于晶片与静电卡盘的接触面积小，在产生吸附力大的约翰逊-拉贝克(Johnson-Rahbek：ジヨンソンラ一ベツク)力的情况下静电卡盘无问题，在产生吸附力小的库仑力的静电卡盘的情况下，如果在使气体流入静电卡盘的气体流路时，晶片会因静电卡盘的气体压力而从静电卡盘上脱落。若降低气体压力以避免晶片从静电卡盘上脱落，则晶片到达饱和温度的时间会增长，每单位时间的晶片处理个数将会减少。
为了使晶片不从静电卡盘上脱落而增大晶片与载置面的接触面积，专利文献3提出一种静电卡盘，包含：多个放射状槽，其中静电卡盘的气体槽等间隔配置；多个环状槽，其配置于同心圆上，且连通该放射状槽；以及分隔槽，其从中心起算第1个环状槽以后的区域，朝至少一放射方向延伸，并将相邻的2个环状槽及相邻的2个放射状槽所围成的各设置面分隔成2个以上。通过使相邻2个环状槽和相邻2个放射状槽所围成的设置面，与相邻的2个环状槽、放射状槽及分隔槽所围成的设置面，及相邻的2个环状槽和相邻的2个分隔槽所围成的设置面具有大致相等的面积，以缩短晶片到达饱和温度为止的时间，并且在饱和温度的均热性优异。
此外，如专利文献4所记载那样，公开了一种形状为圆形的凸部呈格子状排列在晶片载置面上的静电卡盘。
【专利文献1】特开平9-172055号公报
【专利文献2】特开2002-222851号公报
【专利文献3】特开2002-170868号公报
【专利文献4】特开平7-153825号公报
但是，由专利文献3公开的静电卡盘，与晶片的接触面积大并且即使在气体流路中流入气体晶片也不会从静电卡盘上脱落，但是气体在槽的分歧点不能顺利地流动，无法得到近年来所要求的均热性，也有无法缩短晶片到达饱和温度为止的时间的问题。另外，专利文献4如图5所示，从上面来看凸部的形状为圆形，图5的b、c方向的气体流动虽良好，但是由于a方向的流动会变差，有外周的温度达饱和温度为止的时间长的问题。
此外，如此的静电卡盘，如果为提高均热性而增大气体流路，则会因扩大气体流路而降低与晶片的接触面积，减少静电卡盘吸附晶片的吸附力。为了在不缩小气体流路下增加该吸附力，需要对埋设在静电卡盘中的电极施加高电压，然而若反复如此施加高电压与解除施加高电压的循环，则会存在静电卡盘的电介质层绝缘破坏的问题。
发明内容
因此，本发明的目的在于提供一种均热性良好，晶片到达饱和温度为止的时间短，并且对于施加电压循环的耐久性良好的静电卡盘。
本发明人针对所述问题进行专心研究的结果，发现：对于备有多个凸部以格子状排列而构成的气体流路的静电卡盘，如果该凸部的形状为矩形，则从所述贯通孔导入的气体，相对于其前进方向而难于向横方向扩散，相反如果使凸部的形状大致为圆形，则从所述贯通孔导入的气体虽然相对于其前进方向在横方向的扩散较为良好，但不易往前进方向扩散，虽然在所述的任一情况中，都无法实现均匀地加热，但如果使所述凸部的矩形的角部形成为圆弧形，则可均匀地扩散气体，能够缩短达到饱和温度的时间，并且可以提高均热性，从而完成了本发明。
因此，本发明的第1发明为一种静电卡盘，由具有一对主面并将其中一方的主面作为载置晶片的载置面的板状体以及设置在该板状体的另一主面或内部的吸附用电极所构成，其特征在于，包含：至少1个气体导入用贯通孔，其以在所述板状体上贯通的方式形成；气体流路，其借助于相互分离的多个凸部而形成于所述载置面上，并以与所述贯通孔相连通的方式形成；以及环状壁部，其形成于所述板状体的外周，所述凸部的平面形状由4个边和连接该4个边的弧形部构成，所述凸部以同样的方式配置在所述载置面上，使从导入气体用贯通孔导入的气体均匀地扩散。
在本发明的静电卡盘中，优选为，所述凸部以格子状排列。通过使所述凸部以格子状排列，可以使从贯通孔导入的气体均匀地扩散，均匀地加热晶片。
此外，优选所述气体流路的底面与所述凸部或所述环状壁部相连的部位为圆弧状。通过这样的构成，可以使从贯通孔导入的气体，相对于基板容易地向左右方向扩散，进行与所述同样的均匀加热。
此外，本发明的静电卡盘，其特征在于，所述气体流路底面的算术平均粗糙度Ra为2μm以下。若使算术平均粗糙度Ra为2μm以下，则气体流路的底面会变得光滑，可以使低压的气体顺利地在气体流路内扩散，缩短晶片W的表面温度到达规定温度为止的饱和时间，缩小表面的温度差。
另外，本发明的静电卡盘，其特征在于，所述环状壁部的宽度为0.5～10mm，并且所述凸部相对边的间隔为1.5～10mm，且所述凸部及所述环状壁部的顶面的总面积占所述载置面的面积的50～80％，并且所述气体流路的底面至所述凸部的顶面的距离为10～100μm。通过使接触面积为50～80％，可以防止晶片从静电卡盘上脱落，并且能够防止因缩小气体流动的区域而引起的晶片表面的温度差的扩大。此外，若使所述气体流路的底面至所述凸部的顶面的距离为10～100μm，则可以使气体顺利而全面地充满，并且可以防止因在晶片与电极间施加电压而引起的绝缘破坏。
所述贯通孔，优选为，在所述载置面的中心设置有1个，在以该中心为圆心的同心圆上设置有多个。通过所述的构成，可以在短时间内对整个载置面供应气体，缩短晶片W的表面温度到达一定为止的饱和时间。
此外，本发明的静电卡盘的特征为，将所述环状壁部备置在所述载置面的最外周及内侧，在最外周的环状壁部与内侧的环状壁部之间备有多个贯通孔，并在所述内侧的环状壁部的内侧备有贯通孔。通过对最外周的环状壁部与内侧的环状壁部之间的贯通孔，以及内侧的环状壁部内侧的贯通孔，分别改变气体流量地供应气体，可以分别在载置面的内侧及外侧调整载置面与晶片间的热传导率，缩小晶片表面的温度差。
在此，优选所述板状体的最大直径为180～500mm，所述贯通孔的直径为0.1～5mm，并具有4～100个。可以使气体均匀地在气体流路扩散，缩短晶片达饱和温度的时间，提高均热性。
此外，优选在所述板状体的另一主面上设置热交换构件。借助于所述热交换构件，可以效率良好地从所述板状体吸收载置面的热量，抑制晶片温度的上升。
特别是，优选所述热交换构件由金属板构成。通过使用金属板作为热交换构件，可以最有效地吸收载置面的热量。
在本发明的静电卡盘中，优选所述板状体由以氧化铝或氮化铝为主成分的烧结体构成。所述材料由于耐等离子体性卓越而优选。
此外，本发明者针对若对埋设在静电卡盘内的电极施加解除高电压并重复这种循环时，会使静电卡盘的电介质层遭到绝缘破坏的问题进行专心研究，结果发现：电介质层的开气孔率会影响对反复电压施加解除循环的耐久性，如果使所述电介质层的开气孔率为1％以下，即使长时间重复电压的施加与解除，也不会引起介于载置面与电极之间的电介质层的绝缘破坏，可以提高对所述循环的耐久性；此外，如果使所述电极至所述晶片载置面为止的平均距离为0.015cm以上，通过使所述电极与所述载置面之间的电介质层的体积固有电阻值与所述平均距离的积为1×107～5×1016Ω·cm2，并且使形成所述电介质层的氮化铝的平均粒径为1～20μm，则可以发现与所述同样，可以提高对电压施加解除循环的耐久性，从而完成了本发明。
因此，本发明的第2发明为一种静电卡盘，其特征在于，所述板状体由以氮化铝为主成分的电介质构成，若从所述电极到所述载置面的平均距离为0.015cm以上，所述电极与所述载置面之间的电介质层的体积固有电阻值与所述平均距离的积为1×107～5×1016Ω·cm2，且形成所述电介质层的氮化铝的平均粒径为1～20μm，并且所述电介质层的开气孔率为1％以下。
本发明的静电卡盘的特征为所述电介质层中存在有粒内气孔及粒界气孔，粒界气孔的平均外径比氮化铝的平均结晶粒径小。如此，通过使粒界气孔的平均直径比氮化铝的平均结晶粒径小，可以抑制开气孔率，因此即使重复电压施加解除循环，也可以成为电介质层不产生绝缘破坏的静电卡盘。
本发明的静电卡盘的特征为所述电介质层的粒界气孔的比率Sg与粒内气孔的比率Sc的比Sg/Sc为1.0以下。如果使所述比Sg/Sc为1.0以上时，粒界气孔的存在比率增加，由机械加工而造成氮化铝粒子的脱粒增加，使开气孔率增加，故而不优选。
优选所述电介质层含有氮化铝作为主成分，含有0.2～15质量％的由3a族金属氧化物组构成的副成分。通过含有0.2～15质量％的所述副成分，可以将体积固有电阻值控制为任意的所望的值。
优选所述3a族金属为铈。铈对重复电压施加解除循环的耐久性最为良好。
本发明的静电卡盘的特征为，所述氮化铝构成的板状陶瓷体是在0.2～200MPa的非氧化性气氛中以1800～1900℃以下的温度保持0.5～20小时以内烧结而成。通过在这样的条件下烧结，可以使静电卡盘的电介质层具有所需的平均粒径和开气孔率。
如上所述，本发明的静电卡盘，其由板状体及吸附用电极所构成，所述板状体具有一对主面且将其中一主面作为载置晶片的载置面，所述吸附用电极备置在所述板状体的另外一主面上或内部，通过在所述板状体的一主面上具有贯通孔、多个凸部、设置在外周的环状壁部、及设置在所述凸部之间的气体流路，并且使所述凸部的平面形状由4个边及连接该4个边的圆弧形部所构成，所述凸部均匀地配置在所述载置面上，可以使从所述贯通孔导入的气体，在其前进方向，以及相对于该前进方向的横方向上以适当的比例均匀地扩散，因此可以缩短到达饱和温度的时间，并可提高均热性。
附图说明
图1(a)是表示本发明的静电卡盘的概略俯视图，图1(b)是图1(a)的X-X线的剖面图。
图2(a)是表示本发明所涉及的静电卡盘的概略俯视图，图2(b)是表示图2(a)中X-X线的剖面图。
图3(a)是表示本发明的静电卡盘的另一例的概略俯视图，图3(b)是表示图3(a)中X-X线的剖面图。
图4是表示本发明的静电卡盘的概略图。
图5是表示以往的静电卡盘的概略图。
图6是表示本发明的晶片支撑构件的剖面图。
图7是表示以往的晶片支撑构件的剖面图。
具体实施方式
以下，说明本发明的静电卡盘。
图1是表示本发明的静电卡盘的一例的概略图。该静电卡盘1，在板状体8的内部具有吸附用电极6，所述板状体8的一主面作为载置晶片W的载置面8a，在板状体8的另一主面侧具有连接所述电极6的供电端子7。另外，根据需要在板状体8的另一主面上接合有热交换构件9。
而在板状体8的一主面具有贯通孔5，从贯通孔5供应氦等气体，流入气体流路8d，可以使气体充填晶片W与载置面8a所形成的空间。
静电卡盘1设置在未图示的减压容器内，可以把晶片W置于载置面8a上而对静电吸附用电极6施加电压而吸附晶片W。而在所述减压容器中导入氩气等，在晶片W的上方产生等离子体，可以对晶片W进行蚀刻处理或成膜处理。
此时，通过等离子体而加热晶片W，载置面8a的温度上升。而使气体从贯通孔5流入静电卡盘1的气体流路8d，提高载置面8a与晶片W之间的热传导率，而使热量逃逸，从而可以使晶片W的表面温度更加均匀。
另外，从贯通孔5向由位于板状体8的周边的环状壁部8c、气体流路8d、及晶片W所形成的空间供应气体，在环状壁部8c与晶片W之间会有微量的气体漏出至容器中。但是，该构造中所述气体外漏至静电卡盘1之外，是在不会对晶片W的成膜处理有影响的真空度的范围之内。该气体的压力，是设定为比静电卡盘1的吸附力小的一定的压力，晶片W不会因该气体的压力而从静电卡盘1脱落。
本发明的静电卡盘1，其特征在于：从静电卡盘1向载置面8a的投影面来看，凸部8b的平面形状是由4个边以及连接它们的弧形部所构成，凸部8b均匀地配置在载置面8a上。更优选凸部8b的形状为大致正四边形。
另外，所谓均匀地配置，是指除贯通孔或环状壁部的周边外，以大致相等的间隔配置。此外，弧形部具有可由圆、椭圆、双曲线或样条曲线(Spline curve)等的一部分形成的形状。
因此，在例如图1中，从贯通孔5供应的气体，在直线状的气体流路上顺利地沿着a方向流往外周。此外，通过优选使凸部8b的形状由4个边及连接它们的圆弧形部构成，b、c方向上的气体流动也顺利。因此，能够将从贯通孔5供应的气体在短时间内经由流路8d，全面地供应晶片的背面。其结果，短时间内晶片W的表面内的温度差变小、且达到温度变化变小的饱和时间会缩短，故而优选。此外，因上述理由，凸部8b的形状，优选为，由将围绕凸部8b的4个边左右延伸后的4条直线所围住的形状为正四边形。但也可为图3所示的扇形状。如图3所示，如果优选凸部8b的形状相对于载置面8a的中心为中心对称，则气体会从中心均匀地往周边扩散，晶片W表面内的温度差会缩小。此外，同样地，凸部8b的形状也可以配合半导体元件的形状而呈长方形状或菱形状。
此外，如果像本发明的凸部那样以4个边及连接这些弧形部所构成，则发现近年所采用的大型晶片的晶片内的膜厚及特性会变得均匀而优异。其原因可考虑为，对于晶片W，要求中心对称的温度分布及吸附等，但对于大型晶片，除了该等特性之外，四边形的晶片每个中的均匀性也变得重要。通过如此使晶片内的膜厚及膜特性均匀，可以在一张晶片W中，得到较多电气特性优异的元件，提高成品率。
此外，优选所述弧形部为圆弧形的R形状。而优选该R形的尺寸为0.1mm～2mm。当在该范围内时，气体在a、b、c方向上的流动会均匀，晶片W的温度饱和的时间缩短，且晶片W表面的温度差小，均热性提高。如果弧形部的R形状的尺寸小于0.1mm，虽然图1的a方向上的流动良好，但b、c方向上的流动会恶化，晶片温度饱和的时间变长。即，虽然从贯通孔5往a方向的气体流路4在往外周的直线部分的晶片的温度差会较小而优异，但b、c方向上的晶片的温度差会大幅恶化。此外，达到饱和温度的时间，也与a方向相比b、c方向上达到饱和温度的时间也会增长而不优选。这是由于弧形部的R形状的尺寸小，从贯通孔5供应的气体大多会流往直线部分的a方向，使a方向上的温度首先饱和。相反，如果所述R形状的尺寸超过2mm，气体在b、c方向上的流动会变好，但外周达到饱和的时间有可能增长。即，会发现贯通孔5附近的温度已达规定的温度，而外周的温度达到规定温度需要花费一定的时间。这是由于弧形部的R形状大，在图1的b、c方向上流动的气体量会增大，使供应气体的贯通孔5的周围首先达到规定温度。因此，可知应优选R的尺寸为0.1mm～2mm。
此外，优选为，连接气体流路8d的底面与凸部8b的曲面的R形状的尺寸为0.01～0.1mm，通过使R形状为0.01～0.1mm，晶片温度达到规定温度的时间短并且均热性提高。如果不足0.01mm，则气体会滞留于连接气体流路8d的底面与凸部8b的曲面部分，因为气体的流动不良，因此晶片W的表面温度差有可能增大。如果R形状超过于0.1mm，则必须使槽深为超过0.1mm的尺寸，由于电极与到达槽底面的距离会变小，因此如果在晶片W与电极之间施加所需的电压，则可能会破坏从槽4的底面到电极间的绝缘。由此可知，应该优选连接气体流路8d的底面与凸部8b的曲面的R形状的尺寸为0.01～0.1mm。
另外，所述曲面的R形状的尺寸，能够由凸部8b的边和与凸部8b的顶面垂直的面内所测定的半径尺寸表示。
此外，优选气体流路8d底面的算数平均粗糙度为2μm以下，更优选为1μm以下。通过使其为2μm以下，气体流路8d的底面会变得光滑，低压气体会顺利地流过槽。然而，如果超过2μm，气体与槽底面的摩擦阻力会增大，气体有可能无法顺利地流过气体流路8d。因此，晶片W的表面温度均匀地到达规定温度的时间会增长，表面温度差也有可能增大。
另外，优选凸部8b及环状壁部8c的顶面的总面积，为晶片载置面8a面积的50～80％，且从气体流路8d的底面到凸部8b的顶面的距离为10～100μm。由于发挥库仑力的静电卡盘的吸附力小，故需要尽可能增加与晶片W的接触面积，增大吸附力。如果接触面积达50％以上，即使对气体流路8d供应气体，晶片W也不可能会从静电卡盘脱落，故而优选。此外，凸部8b及外周的环状壁部8c的顶面的总面积，如果超过晶片载置面面积的80％，则气体流路8d的面积会变得过小，使气体流经的区域缩小，晶片W的表面温度差有可能变大。如此可知，优选为，与晶片的接触面积即凸部与外周环状壁部的顶面的总面积，为载置面的50～80％。
此外，优选为，气体流路8d的底面到凸部8b的顶面的距离，为10～100μm。虽然在专利文献1中该距离以5～10μm为佳，但由于该状况下静电卡盘与晶片的接触面积小，为5～10％，因此即使槽深浅气体也会顺利而全面地充满，但本发明的静电卡盘中，静电卡盘与晶片的接触面积大至50～80％，因此为使气体顺利而全面地充满，至少需要10μm以上的槽深。
另一方面，优选为，从气体流路8d的底面到凸部8b顶面的距离为100μm以下。从发挥库仑力的静电卡盘的电极到载置面的距离越小则吸附力越大，需要200～400μm左右。如果槽4的深度大于100μm，则从槽底到电极的距离会低于100～300μm，在晶片与电极间施加规定的电压，则可能会在从槽4的底到电极之间破坏绝缘。因此可知，优选为，从气体流路到凸部8b前端的距离为10～100μm。另外，从气体流路8d的底面到凸部8b的顶面的距离，可以作为5个位置的从气体流路8d的除去R形状的底面到凸部8b为止的平均值算出。
此外，为形成凸部8b、环状壁部8c、气体流路8d，可使用喷砂加工、机器加工、超声波加工等加工方法，不过从加工精度、形状自由度及加工成本等方面上来看，优选采用喷砂加工。
在此，优选凸部8d的尺寸为较小的尺寸。这是由于减少与晶片W的接触面积，气体的传热效果会增大，晶片W的面内温度差会缩小。但是，如前所述，与晶片W的接触面积需要占50～80％，因此可知凸部8b的尺寸有一适当的范围。此外，槽的宽度如果低于0.5mm则气体流动的流路会变得过小，晶片W的表面温度差有可能增大。因此可知，关于接触面积不低于50％的凸部的最小的尺寸，只要凸部的对边的间隔为大约1.5mm以上即可。此外，如果凸部的对边的间隔超过10mm，与凸部中心部的相对应的晶片温度会降低，而不优选。更优选为对边的间隔为2～8mm，更最优选为3～7mm。
另外，如图2所示，优选在载置面的中心设置1个所述贯通孔5，在从中心延伸的同心圆上设置多个贯通孔5。通过在中心设置贯通孔5，使气体从中心的贯通孔5流入，可以使气体从中心到外周均匀地流动。此外，通过在同心圆上设置多个贯通孔5，并使气体从该处流入，可以在短时间内对载置面8a的全体供应气体，缩短晶片W的表面温度达到一定为止的饱和状态的时间故优选。
此外，如图4所示，优选在载置面的最外周及其内侧具有环状壁部8c，在最外周的环状壁部8c与内侧的环状壁部8c之间设置有多个贯通孔15，在内侧的环状壁部8c的内侧设置有贯通孔16，则可缩小当晶片W为直径为300mm以上的大型晶片W时的面内温度差。其原因为，通过对最外周的环状壁部8c与内侧的环状壁部8c之间的贯通孔15，及内侧的环状壁部8c的内侧的贯通孔16，以不同的系统供应气体，可以各自改变气体流量，因此可在载置面8a的内侧与外侧调整载置面8a与晶片W之间的热传导率，可控制晶片W内侧与外侧的差，晶片W表面的温度差缩小，均热性提高。
此外，当板状体8的外径为180～500mm，更优选为180～350mm的情况下，优选所述贯通孔5、15、16的直径为0.1～5mm，设置4～100个贯通孔5、15、16。通过使贯通孔5、15、16的直径为0.1～5mm，且使贯通孔的个数为4～100个，可以使气体在气体流路8d中均匀地流动，晶片达到饱和温度的时间短，晶片W表面的温度差小，均热性提高。如果贯通孔5、15、16的直径不足0.1mm，由于贯通孔的直径小，不能充分供应气体，有可能增加晶片W的温度达到保和为止的时间。此外，如果贯通孔5、15、16的直径超过5mm，气体集中于贯通孔附近，会有贯通孔附近的温度高，载置面的其他部分温度降低，晶片W的均热性恶化的可能。此外，贯通孔5、15、16的数量如果为0个则无法对气体流路供应气体，晶片的均热性会恶化。如果超过100个则从1个贯通孔流入的气体会与从其他贯通孔流入的气体相干涉，气体的流动恶化，晶片W的均热性会因而恶化。因此，优选所述贯通孔5、15、16的直径为0.1～5mm，设置4～100个。
此外，优选在所述板状体8的另外一主面上安装热交换构件9。虽然由等离子体对晶片W进行加热，会有大量的热流往载置面8a，但通过在板状体8的另外一主面上安装热交换构件9，能够高效率地使载置面8a的热从板状体8流往热交换构件9，由此可以抑制载置面8a的温度上升，抑制晶片W的温度上升。优选热交换构件9为热传导率大的金属，特别优选铝。此外，优选热交换构件9与板状体8使用铟接合、硅粘合剂等方法接合。另外优选热交换构件9在其内部设置用于水冷或气冷的流路9a，以将热排出至外部。通过使冷却用的水或气体流入流路9a，热交换变得容易，可以更加高效率地冷却载置面8a。
在此，作为构成静电卡盘1的板状体8的材质，可以使用以氧化铝、氮化铝、氮化硅为主成分的烧结体，在这其中优选使用耐等离子体性优异的以氧化铝、氮化铝为主成分的烧结体。
此外，作为埋设在所述板状体8中的吸附用电极6的材质，优选为，与形成板状体8的烧结体的热膨胀差小的材质，优选使用钼、钨、碳化钨等。
以上，在本实施方式中以具有图1所示构造的静电卡盘1为例进行了说明，但是本发明的静电卡盘1并不限于图1所示的构造，例如，也可以在电介质2中埋设加热器用的电极，此时，由于可通过加热用电极使静电卡盘直接发热，因此与使用间接加热方式相比，热损失较少。
另外，除静电吸附用电极4之外，也可具有等离子体发生用电极，此时，当然可以在不脱离本发明要旨的范围内改良或改变，以使的成膜装置或蚀刻装置的构造简略化。
此外，本发明的静电卡盘1，其特征在于：以氮化铝构成的板状陶瓷体2一侧的主面作为晶片的载置面2a，在所述板状陶瓷体2的另一主面上或内部设置有电极3，从电极3至载置面2a为止的电介质层的平均距离t为0.015cm以上，且从电极3至载置面2a之间的电介质层2b的体积固有电阻值R与所述平均距离的积(＝t×R)为1×107～5×1016Ωcm2，形成电介质层2b的氮化铝的平均粒径为1～20μm，并且电介质层2b的开气孔率为1％以下。
另外，关于从电极3到载置面2a为止的电介质层2b的平均距离t，如果载置面2a为均匀的平面时，是指从载置面2a到电极3为止的平均距离t。此外，在载置面8a上形成有气体流路的情况下，是从载置面8a的气体流路的底面8d到吸附用电极6为止距离的平均值为t。更具体而言，可以在10个位置测定从载置面8a的气体流路的底面8d到吸附用电极6为止的距离，并将其平均值作为平均距离t。另外，在无法用超声波等直接测定气体流路的底面8d到吸附用电极6为止的距离时，可以测定从凸部8b到吸附用电极6为止的距离，再减去该测定点附近的气体流路的底面8d的最大深度，从而作为从底面8d到吸附用电极6为止的距离。并且可以作为10个位置的测定值的平均值求出平均距离t。例如，从电极到载置面为止的平均距离，可以通过超声波法而测定。求出用超声波法从已知的试料求出的电极和载置面的距离，与由超声波的反射求出的距离的相关性，可以求出实际的距离。作为这些实测值的10点平均可以求出平均距离t。更具体而言，从由相同的电介质层2b所构成的静电卡盘的电极3至载置面2a为止的距离，可用超声波法(SONOSCAN公司制C-SAMD-9000)测定。并且对该测定位置，以垂直于载置面的剖面切断，测定从电极到载置面为止的实际的距离。用超声波法测定的值与实际剖面切断出的值的差，作为修正值输入超声波测定机，可以求出测定误差小的平均距离t。
至于把由氮化铝所构成的板状陶瓷体2一侧的主面作为晶片的载置面2a，在所述板状陶瓷体2的另一主面上或内部备有电极3的静电卡盘1，且从电极3至载置面2a为止的电介质层的平均距离t为0.015cm以上，是由于电介质层2b的厚度越厚，电介质层2b的体积固有电阻越大，对于电压反复施加解除的循环的耐久性会提高，但是毕竟如果电介质层2的厚度不足0.015cm，电介质层2的厚度会太薄而无法得到作为本发明目的、对于电压反复施加解除的循环的足够耐久性。因此，电介质层2的厚度平均在0.015cm以上是重要的。
另外，至于优选为从电极3至载置面2a为止的平均距离t与从电极3至晶片载置面2a之间的电介质层2b的体积固有电阻值R的积t×R为1×107～5×1015Ω·cm2，是由于如前所述，电介质层2b的厚度t越厚，电介质层2b的体积固有电阻R越大，对于反复电压施加解除的循环的耐久性就会提高，因此可以认为其积t×R是代表关于反复电压施加解除的循环的耐久性的指数。
如果积t×R低于1×107Ωcm2，则会因电介质层2b的厚度太薄、或电介质层2b的体积固有电阻太小的其中一方或双方的原因，无法得到作为本发明目的的对于反复电压施加解除的循环的足够耐久性。
此外，在作为半导体制造工艺的CVD、PVD、溅射、SOD、SOG等成膜装置或蚀刻装置中，作为支撑半导体晶片的晶片支撑构件的静电卡盘，在成膜装置或蚀刻装置的真空中，以约翰逊-拉贝克力或库仑力支撑晶片，如果积t×R超过1×1015Ω·cm2，在支撑晶片W后解除电压，使吸附的晶片W脱离进入下个工艺会变得困难。为使吸附的晶片W脱离，虽然需对电极3施加电压，以平衡出现的介电极化，但如果是积t×R的值大于1×1015Ωcm2，会因电介质层2b的厚度太厚、或电介质层2b的体积固有电阻太大，使介电极化的电荷达到平衡的时间增长，而使晶片W达到可脱离的时间变得过长，因此虽然可以得到作为本发明目的的对于电压反复施加解除的循环的足够耐久性，但是作为静电卡盘并完全是理想的。
因此，将电极3至载置面2a为止的平均距离t与从电极3至晶片载置面2a之间的电介质层2b的体积固有电阻值R的积设为1×107～5×1015Ω·cm2是重要的。
进而，将形成电介质层2b的氮化铝的平均粒径设为1～20μm，是由于发现氮化铝的平均粒径，对作为本发明目的的对于电压反复施加解除的循环的耐久性有相当大的影响。
无论氮化铝的平均粒径是不足1μm还是超过20μm的值，所述平均粒径对于作为本发明目的的对反复电压施加解除的循环的耐久性都不理想。在氮化铝的平均粒径小于1μm的情况下对于电压反复施加解除的循环的耐久性会恶化的原因是，氮化铝的平均粒径如果不足1μm则氮化铝的平均粒径会变得过细，使各粒子缺乏耐电压性，因此在施加1分钟单极1kV的电压后解除的循环中，虽然在初期不会产生绝缘破坏，但如果反复进行则会使一个一个的氮化铝粒状遭到破坏，在达到1万次循环前就有绝缘破坏的可能。
若氮化铝的平均粒径超过20μm则对于电压反复施加解除的循环的耐久性会恶化的原因是，若氮化铝的平均粒径大于20μm则氮化铝的平均粒径会过大，粒界相会产生成为绝缘破坏的原因的大量的晶格缺陷。如果晶格缺陷较多则该晶格缺陷会逐步进行绝缘破坏，在施加1分钟单极1kV的电压后解除的循环中，虽然在初期不会产生绝缘破坏，但如果反复进行则绝缘破坏的晶格缺陷连串出现，在达到1万循环前就有绝缘破坏的可能。
因此，形成该电介质层2b的氮化铝的平均粒径为1～20μm是重要的。
另外，为求得氮化铝的平均结晶粒径，镜面研磨形成载置面2a的电介质层后，进行蚀刻。再以SEM(扫描电子显微镜)拍摄蚀刻面2000倍的照片，在照片上划3条7cm的线，以线的总长度除以横越该线的氮化铝结晶数，求出平均粒径。
进而，至于使该电介质层2b的开气孔率为1％以下，是因为本发明人专心研究的结果为发现电介质层2b的开气孔率会影响对电压反复施加解除的循环的耐久性的缘故。
在专利文献1中虽然有开气孔率在3％以下的叙述，但是用热压法烧结氮化铝而成的产物中烧结体的表面层附近的开气孔率会大至1.3％，而无法将静电卡盘的电介质层在所述烧结体的表面层附近的开气孔率抑制于1％以下。而成为对于电压反复施加接触循环完全缺乏耐久性的发明。对于这点，本发明很明显地是与专利文献1完全不同的发明。
电介质层2b的开气孔率会影响对电压反复施加解除的循环的耐久性的理由，是由于如果该电介质层2b有开气孔，则晶片W的吸附面与开气孔部的底面之间会存在非常薄的空间，因此会产生放电，绝缘破坏会从开气孔部开始逐步发展，最后会发展为电介质层2b绝缘破坏。即，虽然作为静电卡盘使用在开始的初期可以没问题地作为静电卡盘使用，但在反复使用中电介质层2的绝缘破坏会逐步地进展，最后仍会绝缘破坏。因此，该电介质层2的开气孔率为1％以下是重要的。
依据本发明，如上所述，对于以由氮化铝烧结体所构成板状陶瓷体一侧的主面作为晶片的载置面1，在所述板状陶瓷体另一侧的主面上或内部具有电极3的静电卡盘，通过使从电极至晶片载置面的平均距离为0.015cm以上，而且使从电极至晶片载置面的平均距离与形成从电极至晶片载置面的部分的电介质层2的体积固有电阻值的积为1×107～5×1015Ω·cm2，且使形成电介质层2b的氮化铝的平均粒径为1～20μm，使该电介质层2b的开气孔率为1％以下，由此可以提供一种即使反复进行1000次施加5kV的电压1分钟后而解除电压的电压施加解除循环，电介质层2b仍不会绝缘破坏的静电卡盘1。
若利用SEM在1万倍～6万倍下观察电介质层的剖面，则可知气孔中存在位于结晶粒内的晶内气孔及位于结晶粒界的晶界气孔。在利用SEM得到的1万倍～6万倍的照片的5cm见方中，求出晶界气孔的最大直径，以10张照片的最大直径的平均值为晶界气孔的平均直径，该晶界气孔的平均直径比氮化铝的平均结晶粒径小是重要的。这是因为使开气孔率为0.8％以下的缘故。如果晶界气孔的平均直径与氮化铝的平均结晶粒径为同等或较大，容易造成构成氮化铝材质的烧结体的氮化铝粒子的脱粒，因此无论烧结多精密，在之后的机械加工中产生脱粒，会增加开气孔率。如上所述，本发明人专心研究的结果发现，为了使开气孔率为0.8％以下，使晶界气孔的平均直径比氮化铝的平均结晶粒径小是重要的。
此外，利用SEM在1万倍～6万倍下观察电介质层的剖面时，气孔中存在晶内气孔，通过SEM拍摄10张1万倍～6万倍的照片，在这些照片的各5cm见方的范围中求出晶内气孔的最大直径，将与这些最大直径相同直径的圆的面积除以评价范围250cm2的实际面积后的值，作为晶内气孔的比率Sc而进行计算。此外，同样地算出晶界气孔的比率Sg值。再求出Sg与Sc的比Sg/Sc。比率Sg/Sc为1.0以下是重要的。这是为了使开气孔率为0.6％以下的缘故。如果Sg/Sc超过1.0，晶界气孔的存在比例增加，会因机械加工增加氮化铝粒子的脱粒，而增加开气孔率。本发明人专心研究的结果发现，为使开气孔率为0.6％以下，Sg/Sc为1.0以下是重要的。
此外，优选为，电介质层以氮化铝为主成分，含有0.2～15质量％的由3a族金属氧化物构成的副成分。这是因为可以将体积固有电阻值控制为任意的所需的值的缘故。
此外，优选为，形成3a族氧化物的3a族金属为铈。这是因为3a族金属中铈最具有耐受电压反复施加循环这一性能的缘故。其理由是氧化铈会在氮化铝烧结体的粒界中形成由CeAlO3所表示的化合物，由于该CeAlO3是覆盖氮化铝的粒子表面的极薄Al2O3层与三价的Ce的氧化物Ce2O3反应而形成，因此可以使氮化铝与晶界相之间的缺陷即所谓粒界缺陷几乎消失。
此外，本发明的静电卡盘1中，有关由该氮化铝构成的板状陶瓷体2在0.2～200MPa的非氧化性气氛中在1800～1900℃的温度下保持0.5到20小时烧结，是为了控制该电介质2b的平均粒径与开气孔率。氮化铝的板状陶瓷体2的制造方法，有热压法、气氛气加压烧结法、HIP法等，但是使用热压法时由于碳模会直接接触制品，因此在碳模上涂布氮化硼等再烧结。因氮化硼与氮化铝质烧结体会反应，因此容易产生开气孔。因此为降低由热压法得到的氮化铝所构成的板状陶瓷体2的开气孔率，需要至少从热压面研磨除去0.5mm以上，量产性全面地不佳，故而不优选。使用气氛加压烧结法或HIP法时，通过使烧结气氛气为非氧化性的气氛气并使压力为0.2～200MPa，可以使开气孔率为0.5％以下。进而通过使烧结温度为1800℃～1900℃，烧结保持时间为0.5～20小时，可以使氮化铝的平均粒径为5～15μm，可得到如下那样的静电卡盘1，其在单极1kV、施加时间1分钟的电压施加解除循环试验中，即使重复1000循环以上的电压施加解除循环试验，电介质层2b也不会绝缘破坏。
接着，说明本发明的静电卡盘1的其他制造方法。
作为构成静电卡盘的板状陶瓷体2，可以使用氮化铝烧结体。制造氮化铝烧结体时，在氮化铝粉末中添加重量换算为10质量％以下左右的第3a族氧化物，使用IPA(isopropyl alcohol)与尿烷球(urethane ball)，在球磨机中混合48小时，使得到的氮化铝浆(slurry)通过200目(mesh)的网眼，除去尿烷球及球磨机的壁屑后，在防爆干燥机中于120℃下干燥24小时，得到均质的氮化铝混合粉末。在该混合粉末中混合丙烯系的粘结剂及溶剂，制成氮化铝泥釉(slip)，利用医用刮刀(doctor blade)法进行带成形。将得到的氮化铝带材(tape)数层层叠起来，用丝网(Screen)印刷法在其上形成用作静电吸附用电极3的钨(tungsten)，在光带材上涂布所需的结合液，再将数片带材重叠后进行加压(press)成形。
将所得到的成形体在非氧化性气体气流中500℃下进行5小时左右的脱脂，进而在非氧化性气氛中在0.2～200MPa的压力下以1800℃～1900℃的温度保持0.5～20小时进行烧结。如此，将得到埋设有电极3的氮化铝烧结体。
对所得到的氮化铝烧结体进行机械加工以得到成所望的形状。进而利用金属化法(metalize)等方法接合旨在对电极3施加电压的金属端子4。如此，可得到如图6所示的静电卡盘1。
(实施例1)
以下采用静电卡盘作为例子而对本发明的具体例进行说明。
首先，以由氧化铝Al2O3构成的板状体作为例子而进行说明。在平均粒径1.0μm的纯度99.9质量％的Al2O3粉末中加入CaO及SiO2共0.2质量％而作为烧结助剂，加入粘结剂及溶剂，并制成浆料，再利用刮刀法成形为多张的氧化铝生薄板(green sheet)。
在其中一张氧化铝生薄板上，利用丝网印刷法将作为吸附用电极的钼的金属糊印刷成规定的电极图案。再在与所述金属糊涂布面相反的面，层叠剩余的氧化铝生片。另一方面，层叠多张未印刷所述金属糊的氧化铝生片，在规定的位置开出直径5mm的供电孔。另外，供电孔作为将供电端子连接到所述电极的孔。
接着，对各层叠体以50℃、1.5×107Pa的压力进行热压。再重叠所述印刷面与开有所述供电孔的层叠体，以使得覆盖作为电极的印刷面，并以50℃、1.5×107Pa的压力进行热压。如此制成陶瓷层叠体之后，对该陶瓷层叠体进行切削加工而成为圆板状。
接着，以氮与氢的混合气氛炉加热脱脂所述陶瓷层叠体，再使用氮与氢的混合气氛炉，以常压及1600℃的温度烧制约3小时。如此，可得到埋设有吸附用电极的板状体。
之后，对板状体加工，在板状体中央设置直径1mm的贯通孔。并研磨至厚度达3mm为止，使一侧的主面(最宽广的面)的最大高度(Rmax)为1μm以下，形成载置面，连接与静电吸附用电极导通的供电端子。
之后，通过喷砂加工，设置凸部、环状壁部、与沟槽，制成直径200mm厚度3mm的静电卡盘。之后，以硅粘合剂将铝的热交换构件接合到所述板状体。
制作：凸部的形状为对边距离6mm的大致正四边形、连接边与边的R形状的尺寸分别为0.05mm、0.1mm、0.5mm、2mm、2.5mm的静电卡盘，以及没有R形状的静电卡盘。此外，凸部的间隔均设为1mm。在载置面的中心设置有直径3mm的气体供应用贯通孔。
另外，从沟槽到凸部表面的距离为50μm，沟槽的表面粗糙度为Ra0.5μm。
接着，将所制成的6种静电卡盘设置于真空腔室内，把在17个位置上设置附有热电偶的测温用硅晶片载置在静电卡盘载置面上，在该状态下将真空腔室内减压至10-1Pa。再对静电卡盘的吸附用电极与晶片W之间施加1000V的电压以产生库仑力，从而将晶片W吸附固定在载置面上，并且启动设置于真空腔室内的卤素加热器，将晶片加热至100℃为止。再通过贯通孔流入1300Pa的氦气，并实施对晶片温度达到饱和温度为止的时间以及饱和温度下晶片的温度分布进行研究的实验。
另外，所谓饱和温度，是指晶片的平均温度的温度变化率达0.1℃/秒以下时的平均温度，所谓达到饱和温度的时间，是指从供应氦气时开始至达到饱和温度为止的时间。
此外，关于晶片的平均温度，是利用设置在晶片的17个位置的热电偶进行温度测定，并采用其平均值。此外，饱和温度下晶片的温度分布，是指利用设置在测定晶片17个位置的热电偶进行温度测定，以其最大值与最小值差作为温度分布。
分别得到的结果如表1所示。
(表1)
试料No. 突出角部R尺寸(mm) 晶片的温度分布(℃) 达到饱和温度为止的时间(秒)
1 0.05 1.2 3.2
2 0.1 1.0 3.0
3 0.5 0.8 2.5
4 2 0.9 2.6
5 2.5 1.1 3.2
*6 R不存在 3.0 5.0
*号表示为本发明的范围之外。
可知，利用R形状连接凸部的边的试料No.1～5较为优异，其晶片的温度分布为较小的0.8～1.2℃，到达饱和温度为止的时间也为较小的2.5～3.2秒。
另一方面，试料No.6因未形成有R形状而特性不良，其晶片的温度分布为较大的3.0℃，到达饱和温度为止的时间也为较大的5.0秒。可知其原因是从贯通孔沿直线方向延伸的沟槽周围的温度较高，与该沟槽垂直的方向的周围温度较低，晶片W表面的温度差较大。此外，可知从贯通孔沿直线方向延伸的沟槽的周边温度上升较快，与该沟槽垂直的方向的周围温度上升较慢，达到饱和温度为止的时间也较长。
另外，可知试料No.2～4更为优选，其R形状的尺寸为0.1～2mm，晶片的温度分布为较小的0.8～1℃，到达饱和温度为止的时间也低至3.0秒以下。
(实施例2)
与实施例1同样地制作静电卡盘。利用加工中心(Machining Center)加工沟槽，使连接沟槽与凸部的曲面的R形状的尺寸分别为0.005、0.01、0.05、0.1mm，连接凸部各边的R形状的尺寸为0.5mm。从而，制作与实施例1的No.3同样地制作静电卡盘。但是，在使连接沟槽与凸部的曲面的R形状的尺寸为0.1mm的过程中，使沟槽深度为0.1mm。与实施例1同样地对此进行评价。其结果如表2所示。
(表2)
试料No. R形状的尺寸(mm) 晶片的温度分布(℃) 达到饱和温度为止的时间(秒)
7 0.005 0.8 2.4
8 0.01 0.7 2.2
9 0.05 0.6 2.2
10 0.1 0.5 2.1
连接沟槽的底面与凸部的曲面的R形状为0.01～0.1mm的试料No.8～10较为优异，晶片的温度分布小至0.5～0.7℃较小，到达饱和温度为止的时间也小至2.1～2.2秒。
另一方面，试料No.7的晶片的温度分布为稍大的0.8℃，到达饱和温度为止的时间也为稍长的2.4秒。可以认为是因为R形状小，气体容易滞留于该部分，使气体的流动恶化的缘故。
(实施例3)
与实施例1同样地制作静电卡盘。使凸部2的角部的R为0.5mm，并改变喷砂的磨粒，使沟槽4的算术平均粗糙度Ra为0.3、0.5、1.0、2.0、2.5，其他均与实施例1同样地制作静电卡盘。并与实施例1同样地进行评价。其结果如表2所示。
(表3)
    试料No.     沟槽的算术平均粗糙度Ra(μm)     晶片的温度分布(℃) 达到饱和温度为止的时间(秒)
    12     0.3     0.4 2.0
    13     0.5     0.5 2.1
    14     1.0     0.6 2.3
    15     2.0     0.7 2.4
    16     2.5     1.2 3.2
作为沟槽的底面的算术平均粗糙度Ra为2以下的试料No.12～15的晶片的温度分布小至0.4～0.7℃，到达饱和温度为止的时间也小至2.0～2.4秒，更为优异。另外，算术平均表面粗糙度是以JIS标准的B0651为标准所测定的值。
另一方面，沟槽的底面的算术平均粗糙度Ra较大的2.5的试料No.16，晶片的温度分布为稍大的1.2℃，到达饱和温度为止的时间也为稍大的3.2秒。可知其理由是温度从供应气体的贯通孔周围开始上升，温度分布是外周部分的温度便高。原因可能是因沟槽的表面粗糙度较粗糙，使气体与沟槽的阻力变大，使气体不能顺利地流动的缘故。
(实施例4)
制作如下那样的静电卡盘：使连接凸部各边的圆弧形部的R形状的尺寸为0.5mm，并改变凸部的对边距离使凸部的顶面与外周的环状壁部的总面积为晶片载置面面积的40～90％，且让沟槽的底面到凸部顶面为止的距离为5～100μm，其他部分都与实施例1的试料No.3同样。
并进行与实施例1同样的评价，其结果如表4所示。
(表4)
  试料No. 凸出部及环状凸出部相对于晶片载置面的面积比例 从沟槽到凸出部前端为止的距离 晶片的温度分布(℃)   达到饱和温度为止的时间(秒)
  22 50％ 50 0.4   2.0
  23 60％ 50 0.5   2.1
  24 80％ 50 0.7   2.4
  25 90％ 50 1.0   3.0
  26 50％ 5 0.7   3.2
  27 50％ 10 0.7   2.3
  28 50％ 100 0.4   2.0
可知，凸部与环状壁部顶面的总面积，为载置面面积的50～80％，从沟槽的底面到凸部顶面为止的距离为10～100μm的试料No.22～24、27、28较为优异，其晶片温度分布小至0.4～0.7℃，到达饱和温度为止的时间也小至2.0～2.4秒。
此外，关于试料No.25，可知其晶片温度分布稍大为1.0℃，到达饱和温度为止的时间也稍大为3.0秒。可以认为是由于气体流路的面积小，因此无法供应足够的气体，温度分布也较大，到达饱和温度的时间也增长的缘故。
此外，试料No.26到达饱和温度为止的时间大至3.2秒。可以认为是由于沟槽的深度小，全面供应气体耗时的缘故。
(实施例5)
制作如下那样的静电卡盘：将供给气体的贯通孔作为载置面的中心，在离开中心等距离的圆上使其直径为0.08、0.1、2、5、6mm，贯通孔的数量为1、10、50、100、200个，其他与实施例1的试料No.3同样。
此外，制作在载置面的中心设置1个贯通孔的静电卡盘以及没有贯通孔的静电卡盘。
对其进行与实施例1同样的评价，其结果如表5所示。
(表5)
  试料No.     贯通孔的直径(mm)   贯通孔的数量(个)     晶片的温度分布(℃) 达到饱和温度为止的时间(秒)
  31     0.08   1     1.2 3.2
  32     0.1   1     1.2 3.0
  33     1   1     1.1 2.8
  34     2   1     0.9 2.7
  35     5   1     0.8 2.5
  36     6   1     1.0 2.8
  *37     0.1   0     5.0 10
  39     0.1   10     0.5 2.4
  40     0.1   50     0.4 2.2
  41     0.1   100     0.6 2.0
  42     0.1   200     1.2 2.0
  43     5   10     0.6 2.4
  44     5   50     0.4 2.2
  45     5   100     0.7 2.0
  46     5   200     1.2 2.0
*号表示本发明的范围外。
在载置面的中心设置有1个贯通孔的试料No.31～36的温度分布为0.8～1.2℃，到达饱和温度为止的时间均稍大为2.5～3.2秒。
此外可知，在载置面的中心备有有1个贯通孔而在其周围备有多个的贯通孔的试料No.39～46较为优选，其温度分布小至0.4～1.2℃，到达饱和温度为止的时间小至2.0～3.2秒。
进而可知，贯通孔的直径为0.1～5mm且具有4～100个贯通孔的试料No.39～41、43～45较为优选，其温度分布更小，为0.4～0.7℃，到达饱和温度为止的时间小至2.0～2.4秒。
试料No.37到达饱和时间为止的时间为10秒，晶片的温度分布大至5℃。可以认为是由于无法对沟槽供应气体，使达到饱和温度的时间及晶片的温度分布都较大。
(实施例6)
在氮化铝粉末中添加重量换算为10质量％以下的第3a族氧化物，使用IPA及尿烷球在球磨机中混合48小时，将所得到的氮化铝浆通过200目的网眼，解除尿烷球及球磨机的壁屑后，用防爆干燥机在120℃下干燥24小时，得到均质的氮化铝混合粉末。在所得到的氮化铝混合粉末中混合丙烯系的粘结剂及溶剂，制成氮化铝泥釉，利用刮刀法进行带成形。
将得到的氮化铝带材(tape)数层层叠起来，利用印刷法在其上形成用作电极的钨，在光带材上涂布所需的密合(密着)液，再将数片带材重叠后进行加压成形。
将得到的氮化铝与钨电极的混合成形体，在非氧化性气体的气流中、500℃下进行5小时左右的脱脂，进而在非氧化性气氛中0.1MPa的压力下以1900℃～2500℃的温度进行0.1～20小时的烧结，得到氮化铝烧结体。
对如此得到的氮化铝烧结体进行机械加工，以得到所望的形状。测定实施了机械加工的氮化铝烧结体的干燥重量、水中重量、及水合物重量，利用阿基米德法求出开气孔率。进而利用喷砂法等方法在晶片载置面上形成所需的气体沟槽(未图示)。进而借助于使用银焊料的金属化法，接合用以对电极施加电压的金属端子。
并以超音波法测定从电极到载置面为止的平均距离。再求出中心部1个位置及周边部4个位置这5个位置的平均值。
对所得到的静电卡盘预先进行超声波检查，确定没有裂纹或剥离的产生后，在大气中25℃的环境中，经由金属端子4，利用对电极3施加1分钟单极1kV的电压再解除的方法，反复进行耐电压循环试验，直到绝缘破坏为止。此时，在晶片载置面1上进行吸附晶片(未图示)而进行试验。在耐电压循环试验结束后切断制品，并利用SEM对在电介质层的电极附近的1处、载置面附近的1处、电极与载置面的中间附近的1处，拍摄1000倍的组织，测定各照片中任意20个氮化铝粒子的粒径，算出全体的平均，作为平均粒径。
结果如表6所示。
(表6)
试料No. 电极至载置面的平均距离(cm) 平均距离t与电介质层的体积固有电阻R之积(Ω·cm2)   电介质层的平均粒径(μm)   电介质层的开气孔率(％) 绝缘破坏后的电压施加解除循环数
111 0.015 1.00E+12   1   1 1711
112 0.015 1.00E+12   20   1 1499
113 0.015 1.00E+07   1   1 1002
114 0.1 1.00E+08   20   1 1400
115 0.014 1.00E+12   1   1 521
116 0.015 9.00E+06   1   1 800
117 0.015 1.00E+12   0.9   1 720
118 0.015 1.00E+12   21   1 825
119 0.015 1.00E+12   1   1.1 771
表6的试料No.115的从电极至载置面的平均距离，小至0.014mm，并在实施521次电压施加解除循环后发生绝缘破坏。
此外，从电极至载置面的平均距离t与电介质层的体积固有电阻的积低于1×107Ω·cm2的试料No.116，在实施800次电压施加解除循环后发生绝缘破坏。
此外，所述平均距离t与体积固有电阻的积大于5×1015Ω·cm2的试料(未记录于表1)，即使进行1000次的电压施加解除循环，也不会产生绝缘破坏，但由于电介质极化的电荷达到平衡的时间会变长，因此晶片W达到可脱离的时间会过长，而没有作为静电卡盘发挥功能。
因此，可知应优选从电极至载置面的距离t，与电介质层的体积固有电阻R的积的值为1×107Ω·cm2～5×1015Ω·cm2。
此外，氮化铝的平均粒径小至0.9μm而低于1μm的试料No.117，在实施720次电压施加解除循环后绝缘破坏。
另外，所述平均粒径超过20μm的试料No.118在825次电压施加解除循环后产生绝缘破坏。
因此可知，优选为，构成电介质层的氮化铝的平粒径为1～20μm。
另外，电介质层的开气孔率大至1.1％而超过1％的试料No.119，在实施771次电压施加解除循环后产生绝缘破坏。
从以上的结果可知，平均距离为0.015cm以上且积(t×R)为1×107～5×1015Ω·cm2、平均粒径为1～20μm、开气孔率为1％以下的试料No.111～114表现出优异的特性，其电压施加解除循环在1000次以上，不易产生绝缘破坏。
(实施例7)
在氮化铝粉末中添加重量换算为0.1～20质量％的第3a族氧化物，使用IPA与尿烷球，通过球磨机混合48小时，让所得到的氮化铝浆液经200目的网眼(mesh)，解除尿烷球及球磨机的壁屑后，利用防爆干燥机在120℃下干燥24小时，得到匀质的氮化铝混合粉末。在所得到的氧化铝质混合粉末中混合丙烯系的粘结剂及溶剂，制成氮化铝泥釉(スリツプ)，利用刮刀法进行带成形。
将得到的氮化铝带材数层层叠起来，在其上利用印刷法形成用作静电吸附用电极的钨，在光带材上涂布所需的密合液，再将数片带材重叠后进行加压成形。
将得到的氮化铝与钨电极的混合成形体，在非氧化性气体气流中、500℃下进行5小时左右的脱脂，进而在非氧化性气氛中在0.1MPa的压力下以1900℃～2050℃的温度保持0.1～20小时而进行烧结，得到氮化铝烧结体。与实施例6同样地制作静电卡盘，并进行评价。其结果如表7所示。
(表7)
试料NO. 从电极至载置面的平均距离(cm) 平均距离t与电介质层的体积固有电阻R的积(Ω·cm2) 成为副成分氧化物之金属元素 副成分的含有量(％) 晶界气孔的平均直径(μm) 氮化铝的平均结晶粒径(μm) 粒界气孔率/粒内气孔率 开气孔率(％) 绝缘破坏的电压施加解除循环数
121 0.015 1.00E+10 Yb 5 1 10 0.1 0.2 4800
122 0.015 1.00E+10 Yb 5 5 10 0.8 0.5 4750
123 0.015 1.00E+10 Yb 5 12 10 1.1 0.8 2700
124 0.03 1.20E+12 Y 5 1 10 0.1 0.2 4950
125 0.03 1.20E+12 Y 5 5 10 0.8 0.5 4600
126 0.03 1.20E+12 Y 5 9 10 1.0 0.8 4200
127 0.1 5.00E+09 Ce 0.1 9 10 1.2 0.9 3800
128 0.1 3.00E+09 Ce 0.2 10 15 0.9 0.5 5050
129 0.1 2.00E+09 Ce 2 9 15 0.8 0.1 7090
130 0.1 1.00E+09 Ce 10 8 10 0.7 0.7 7999
131 0.1 1.00E+09 Ce 10 7 10 0.5 0.6 8200
132 0.1 5.00E+08 Ce 15 6 8 0.6 0.5 8900
133 0.1 5.00E+08 Ce 15 5 8 0.4 0.5 9800
134 0.1 5.00E+08 Ce 15 4 8 0.2 0.5 10000以上
135 1.1 1.00E+07 Ce 20 4 8 0.2 0.5 4200
可知，如试料No.121～122、124～135所示，晶界气孔的平均粒径小于氮化铝的平均结晶粒径的静电卡盘较为优选，其绝缘破坏的电压施加解除循环数较佳，在3800次以上。
另一方面，如试料No.123那样，晶界气孔的平均粒径比氮化铝的平均结晶粒径大，而绝缘破坏的电压施加解除循环数为2700次，比所述试料小。
此外可知，电介质层的粒界气孔的比率Sg与粒内气孔的比率Sc的比Sg/Sc为1.0以下的试料No.121～122、124～126、128～135更为优选，其绝缘破坏后的电压施加解除循环数大至4200次以上。
此外可知，如试料No.121～135所示，如果电介质层的副成分为Yb、Y、Ce之类的3a族金属氧化物，则达到绝缘破坏的电压施加解除循环数高达2700次以上，而较为优选。
另外可知，如试料No.128～134所示，电介质层的副成分的3a族金属氧化物的含有量为0.2～15质量％，达到绝缘破坏的电压施加解除循环数达5050次以上，而更为优选。
另外可知，如试料No.127～135所示，若副成分金属为Ce元素，则达到绝缘破坏的电压施加解除循环数为3800次以上，而较为优选。
(实施例8)
氮化铝烧结体的烧结在非氧化性气氛0.1MPa～300MPa的压力下，以1700℃～2000℃的温度进行0.1～20小时的烧结，电介质层的平均粒径与开气孔率与实施例6同样地测定与评价。
其结果如表8所示。
(表8)
试料NO. 烧结气氛气压力 烧结温度(℃) 保持温度(时间) 电极至载置面的平均距离(cm)  平均距离t与电介质层的体积固有电阻R的积(Ω·cm2) 电介质层的平均粒径(μm)(μm) 电介质层的开气孔率(％)  绝缘破坏的电压施加解除循环数
141 0.2 1800 0.5 0.015  7.50E+07 5 0.5  2800
142 1 1800 10 0.015  7.50E+07 10 0.4  3200
143 10 1800 20 0.015  7.50E+07 15 0.3  4080
144 100 1850 10 0.015  7.50E+07 10 0.2  5000
145 200 1900 1 0.015  7.50E+07 5 0.1  6000
146 0.2 1800 0.5 0.03  1.50E+08 5 0.5  2900
147 1 1800 10 0.03  1.50E+08 10 0.4  3000
148 10 1800 20 0.03  1.50E+08 15 0.3  4200
149 100 1850 10 0.03  1.50E+08 10 0.2  5200
150 200 1900 1 0.03  1.50E+08 5 0.1  6100
151 0.2 1800 0.5 0.10  5.00E+08 5 0.5  2700
152 1 1800 10 0.10  5.00E+08 10 0.4  3300
153 10 1800 20 0.10  5.00E+08 15 0.3  4500
154 100 1850 10 0.10  5.00E+08 10 0.2  5500
155 200 1900 1 0.10  5.00E+08 5 0.1  6500
如试料No.141～155所示可知，通过氮化铝烧结体的烧结在非氧化性气氛0.2MPa～200MPa的压力下，以1800℃～1900℃以下的温度进行0.2～20小时的烧结，由此可以使氮化铝烧结体的平均粒径在5～15μm以下，进而可以使开气孔率在0.5％以下，因此电压施加解除循环为2700次以上而较为优选。
产业上的利用可能性
依据本发明，可提供一种即使反复使用也不会产生绝缘破坏的静电卡盘，并可在CVD、PVD、溅射、SOD、SOG等成膜装置或蚀刻装置等半导体制造装置的领域中提供一种划时代的静电卡盘。

Claims (17)

1.一种静电卡盘，由具有一对主面并将其中一方的主面作为载置晶片的载置面的板状体以及设置在该板状体的另一主面或内部的吸附用电极所构成，其特征在于，
包含：
至少1个气体导入用的贯通孔，其以在所述板状体中贯通的方式而形成；
气体流路，其借助于相互分离的多个凸部而形成于所述载置面上，并以与所述贯通孔相连通的方式形成；以及
环状壁部，其形成于所述板状体的外周；
所述凸部的平面形状由4个边和连接该四个边的弧形部构成，所述凸部以同样的方式配置在所述载置面上。
2.根据权利要求1所述的静电卡盘，其特征在于，
所述凸部以格子状排列。
3.根据权利要求1所述的静电卡盘，其特征在于，
所述气体流路的底面与所述凸部或所述环状壁部相连的部位，是圆弧状。
4.根据权利要求1所述的静电卡盘，其特征在于，
所述气体流路的底面的算术平均粗糙度Ra为2μm以下。
5.根据权利要求1所述的静电卡盘，其特征在于，
所述环状壁部的宽度为0.5～10mm，所述凸部的相对边的间隔为1.5～10mm，且所述凸部及所述环状壁部的顶面的总面积占所述载置面的面积的50～80％，并且所述气体流路的底面至所述凸部的顶面的距离为10～100μm。
6.根据权利要求1所述的静电卡盘，其特征在于，
所述贯通孔在所述载置面的中心设置有1个，在相对于该中心的同心圆上设置有多个。
7.根据权利要求1所述的静电卡盘，其特征在于，
将所述环状壁部备置在载置面的最外周及内侧，在最外周的环状壁部与内侧的环状壁部之间设置有多个贯通孔，且在内侧的环状壁部的内侧设置有所述贯通孔。
8.根据权利要求1所述的静电卡盘，其特征在于，
所述板状体的最大直径为180～500mm，所述贯通孔的直径为0.1～5mm，且具有4～100个。
9.根据权利要求1所述的静电卡盘，其特征在于，
在所述板状体的另一方的主面上设置有热交换构件。
10.根据权利要求9所述的静电卡盘，其特征在于，
所述热交换构件由金属板构成。
11.根据权利要求1所述的静电卡盘，其特征在于，
所述板状体由以氧化铝或氮化铝为主成分的烧结体构成。
12.根据权利要求1所述的静电卡盘，其特征在于，
所述板状体由以氮化铝为主成分的电介质构成，所述电极至所述载置面的平均距离为0.015cm以上，所述电极与所述载置面之间的电介质层的体积固有电阻值和所述平均距离的积为1×107～5×1016Ω·cm2，且形成所述电介质层的氮化铝的平均粒径为1～20μm，并且所述电介质层的开气孔率为1％以下。
13.根据权利要求12所述的静电卡盘，其特征在于，
所述电介质层中存在有粒内气孔及粒界气孔，所述粒界气孔的平均直径比氮化铝的平均结晶粒径小。
14.根据权利要求12所述的静电卡盘，其特征在于，
所述电介质层的粒界气孔的比率Sg与粒内气孔的比率Sc的比Sg/Sc为1.0以下。
15.根据权利要求12所述的静电卡盘，其特征在于，
所述电介质层作为主成分含有氮化铝，且含有0.2～15质量％的3a族金属氧化物作为副成分。
16.根据权利要求15所述的静电卡盘，其特征在于，
所述3a族金属为铈。
17.根据权利要求12所述的静电卡盘，其特征在于，
所述氮化铝构成的板状陶瓷体是在0.2～200MPa的非氧化性气氛中以1800～1900℃以下的温度保持0.5～20小时以内烧结而成。
CNB2005800290751A 2004-06-28 2005-06-27 静电卡盘 Expired - Fee Related CN100470756C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004190461A JP4540407B2 (ja) 2004-06-28 2004-06-28 静電チャック
JP190462/2004 2004-06-28
JP2004190462A JP4666960B2 (ja) 2004-06-28 2004-06-28 静電チャック
JP190461/2004 2004-06-28

Publications (2)

Publication Number Publication Date
CN101010791A true CN101010791A (zh) 2007-08-01
CN100470756C CN100470756C (zh) 2009-03-18

Family

ID=35781860

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800290751A Expired - Fee Related CN100470756C (zh) 2004-06-28 2005-06-27 静电卡盘

Country Status (5)

Country Link
US (1) US7586734B2 (zh)
KR (1) KR101142000B1 (zh)
CN (1) CN100470756C (zh)
TW (1) TWI267940B (zh)
WO (1) WO2006001425A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782831A (zh) * 2010-03-26 2012-11-14 Toto株式会社 静电吸盘
CN103201826A (zh) * 2010-11-10 2013-07-10 朗姆研究公司 用于半导体处理的具有平面加热器区域的加热板
CN104134624A (zh) * 2013-05-02 2014-11-05 北京北方微电子基地设备工艺研究中心有限责任公司 托盘及等离子体加工设备
CN104904005A (zh) * 2012-12-04 2015-09-09 应用材料公司 具有抗等离子体保护层的基板支撑组件
CN106575634A (zh) * 2014-08-15 2017-04-19 应用材料公司 在等离子体增强化学气相沉积系统中于高温下使用压缩应力或拉伸应力处理晶片的方法和装置
CN108780773A (zh) * 2016-02-10 2018-11-09 恩特格里斯公司 具有改善粒子性能的晶片接触表面突部轮廓
CN111052343A (zh) * 2018-07-04 2020-04-21 日本碍子株式会社 晶圆支撑台
CN111653514A (zh) * 2019-03-04 2020-09-11 日本碍子株式会社 晶圆载置装置
CN111725127A (zh) * 2019-03-19 2020-09-29 日本碍子株式会社 晶片载置装置及其制法
CN112640082A (zh) * 2018-12-05 2021-04-09 株式会社爱发科 静电吸盘、真空处理装置及基板处理方法
CN114695047A (zh) * 2020-12-29 2022-07-01 中微半导体设备(上海)股份有限公司 静电吸盘、下电极组件及等离子体处理装置
CN115142050A (zh) * 2022-09-05 2022-10-04 拓荆科技(北京)有限公司 真空吸附加热盘及装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631123A (en) * 2005-02-03 2006-09-01 Shinetsu Polymer Co Fixation carrier, production method of fixation carrier, use method of fixation carrier, and substrate reception container
US8226769B2 (en) * 2006-04-27 2012-07-24 Applied Materials, Inc. Substrate support with electrostatic chuck having dual temperature zones
JP4937724B2 (ja) * 2006-12-15 2012-05-23 東京エレクトロン株式会社 基板載置台、基板載置台の製造方法、基板処理装置、流体供給機構
KR101007534B1 (ko) * 2008-11-05 2011-01-14 주식회사 테스 반도체 제조장치 및 이를 이용한 실리콘 산화막 건식 식각 방법
CN102308378A (zh) * 2008-11-25 2012-01-04 M丘比德技术公司 静电吸盘
DE112009003808T5 (de) * 2008-12-25 2012-06-06 Ulvac, Inc. Verfahren zur Herstellung einer Halteplatte zur Verwendung in einer elektrostatischen Haltevorrichtung
JP5470601B2 (ja) * 2009-03-02 2014-04-16 新光電気工業株式会社 静電チャック
EP2664427A4 (en) * 2011-01-10 2014-12-17 Scivax Corp TEMPERATURE ADJUSTMENT METHOD AND EMBOSSING DEVICE THEREWITH
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
KR101310775B1 (ko) * 2011-09-28 2013-09-25 주식회사 티씨케이 엘이디용 서셉터의 포켓 가공방법
US9685356B2 (en) * 2012-12-11 2017-06-20 Applied Materials, Inc. Substrate support assembly having metal bonded protective layer
WO2015171226A1 (en) * 2014-05-09 2015-11-12 Applied Materials, Inc. Substrate carrier system with protective covering
KR20160015510A (ko) * 2014-07-30 2016-02-15 삼성전자주식회사 정전척 어셈블리, 이를 구비하는 반도체 제조장치, 및 이를 이용한 플라즈마 처리방법
JP1549880S (zh) * 2015-08-06 2016-05-23
JP1550115S (zh) * 2015-08-18 2016-05-23
JP1549882S (zh) * 2015-08-18 2016-05-23
US10020218B2 (en) 2015-11-17 2018-07-10 Applied Materials, Inc. Substrate support assembly with deposited surface features
KR102441734B1 (ko) * 2016-01-19 2022-09-07 인테벡, 인코포레이티드 기판 처리를 위한 패턴 척
US10340171B2 (en) 2016-05-18 2019-07-02 Lam Research Corporation Permanent secondary erosion containment for electrostatic chuck bonds
US11069553B2 (en) * 2016-07-07 2021-07-20 Lam Research Corporation Electrostatic chuck with features for preventing electrical arcing and light-up and improving process uniformity
JP6612985B2 (ja) 2016-07-25 2019-11-27 京セラ株式会社 試料保持具
US10910195B2 (en) 2017-01-05 2021-02-02 Lam Research Corporation Substrate support with improved process uniformity
WO2019187785A1 (ja) * 2018-03-26 2019-10-03 日本碍子株式会社 静電チャックヒータ
WO2020106521A1 (en) * 2018-11-19 2020-05-28 Entegris, Inc. Electrostatic chuck with charge dissipation coating
US11031273B2 (en) * 2018-12-07 2021-06-08 Applied Materials, Inc. Physical vapor deposition (PVD) electrostatic chuck with improved thermal coupling for temperature sensitive processes
US11205978B2 (en) * 2018-12-14 2021-12-21 Applied Materials, Inc. Handling and processing double-sided devices on fragile substrates
KR20240005185A (ko) * 2019-01-24 2024-01-11 교세라 가부시키가이샤 정전 척
WO2020170514A1 (ja) * 2019-02-20 2020-08-27 住友大阪セメント株式会社 静電チャック装置
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
TWD223375S (zh) * 2021-03-29 2023-02-01 大陸商北京北方華創微電子裝備有限公司 靜電卡盤
KR20230008343A (ko) 2021-07-07 2023-01-16 주식회사 시에스언리밋 정전척 캐리어
KR20230008342A (ko) 2021-07-07 2023-01-16 주식회사 시에스언리밋 반도체 웨이퍼 지지장치의 정전척용 전원회로
KR20230172837A (ko) 2022-06-16 2023-12-26 주식회사 시에스언리밋 쌍극형 정전척 캐리어
KR20230172838A (ko) 2022-06-16 2023-12-26 주식회사 시에스언리밋 쌍극형 정전척 캐리어의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153825A (ja) 1993-11-29 1995-06-16 Toto Ltd 静電チャック及びこの静電チャックを用いた被吸着体の処理方法
US5886863A (en) 1995-05-09 1999-03-23 Kyocera Corporation Wafer support member
JP3370489B2 (ja) * 1995-08-31 2003-01-27 京セラ株式会社 静電チャック
JPH09172055A (ja) 1995-12-19 1997-06-30 Fujitsu Ltd 静電チャック及びウエハの吸着方法
JPH09213777A (ja) * 1996-01-31 1997-08-15 Kyocera Corp 静電チャック
US5986874A (en) 1997-06-03 1999-11-16 Watkins-Johnson Company Electrostatic support assembly having an integral ion focus ring
JP2002170868A (ja) 2000-11-30 2002-06-14 Kyocera Corp 静電チャック
US6960743B2 (en) * 2000-12-05 2005-11-01 Ibiden Co., Ltd. Ceramic substrate for semiconductor manufacturing, and method of manufacturing the ceramic substrate
JP4312394B2 (ja) 2001-01-29 2009-08-12 日本碍子株式会社 静電チャックおよび基板処理装置
JP4094262B2 (ja) 2001-09-13 2008-06-04 住友大阪セメント株式会社 吸着固定装置及びその製造方法
US20040055709A1 (en) * 2002-09-19 2004-03-25 Applied Materials, Inc. Electrostatic chuck having a low level of particle generation and method of fabricating same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782831B (zh) * 2010-03-26 2015-02-18 Toto株式会社 静电吸盘
CN102782831A (zh) * 2010-03-26 2012-11-14 Toto株式会社 静电吸盘
CN103201826A (zh) * 2010-11-10 2013-07-10 朗姆研究公司 用于半导体处理的具有平面加热器区域的加热板
CN103201826B (zh) * 2010-11-10 2016-06-08 朗姆研究公司 用于半导体处理的具有平面加热器区域的加热板
CN104904005A (zh) * 2012-12-04 2015-09-09 应用材料公司 具有抗等离子体保护层的基板支撑组件
CN104134624A (zh) * 2013-05-02 2014-11-05 北京北方微电子基地设备工艺研究中心有限责任公司 托盘及等离子体加工设备
CN106575634A (zh) * 2014-08-15 2017-04-19 应用材料公司 在等离子体增强化学气相沉积系统中于高温下使用压缩应力或拉伸应力处理晶片的方法和装置
CN108780773B (zh) * 2016-02-10 2022-10-21 恩特格里斯公司 具有改善粒子性能的晶片接触表面突部轮廓
CN108780773A (zh) * 2016-02-10 2018-11-09 恩特格里斯公司 具有改善粒子性能的晶片接触表面突部轮廓
CN111052343A (zh) * 2018-07-04 2020-04-21 日本碍子株式会社 晶圆支撑台
CN111052343B (zh) * 2018-07-04 2023-10-03 日本碍子株式会社 晶圆支撑台
CN112640082A (zh) * 2018-12-05 2021-04-09 株式会社爱发科 静电吸盘、真空处理装置及基板处理方法
CN112640082B (zh) * 2018-12-05 2023-12-26 株式会社爱发科 静电吸盘、真空处理装置及基板处理方法
CN111653514A (zh) * 2019-03-04 2020-09-11 日本碍子株式会社 晶圆载置装置
CN111653514B (zh) * 2019-03-04 2023-10-31 日本碍子株式会社 晶圆载置装置
CN111725127A (zh) * 2019-03-19 2020-09-29 日本碍子株式会社 晶片载置装置及其制法
CN114695047A (zh) * 2020-12-29 2022-07-01 中微半导体设备(上海)股份有限公司 静电吸盘、下电极组件及等离子体处理装置
CN115142050A (zh) * 2022-09-05 2022-10-04 拓荆科技(北京)有限公司 真空吸附加热盘及装置
CN115142050B (zh) * 2022-09-05 2022-11-25 拓荆科技(北京)有限公司 真空吸附加热盘及装置

Also Published As

Publication number Publication date
US20080037194A1 (en) 2008-02-14
CN100470756C (zh) 2009-03-18
TWI267940B (en) 2006-12-01
US7586734B2 (en) 2009-09-08
KR20070032966A (ko) 2007-03-23
WO2006001425A1 (ja) 2006-01-05
TW200625501A (en) 2006-07-16
KR101142000B1 (ko) 2012-05-17

Similar Documents

Publication Publication Date Title
CN100470756C (zh) 静电卡盘
CN100492609C (zh) 静电吸盘
JP4744855B2 (ja) 静電チャック
JP3567855B2 (ja) 半導体製造装置用ウェハ保持体
KR100256995B1 (ko) 정전 척
JP3582518B2 (ja) 抵抗発熱体回路パターンとそれを用いた基板処理装置
US8361271B2 (en) Ceramic-metal bonded body and method of producing the same
US6080970A (en) Wafer heating apparatus
JP5957812B2 (ja) 静電チャック装置
JP4590364B2 (ja) 処理装置
JP2007317772A (ja) 静電チャック装置
JP2009158829A (ja) 静電チャック及び基板温調固定装置
JP2004260039A (ja) 半導体あるいは液晶製造装置用保持体およびそれを搭載した半導体あるいは液晶製造装置
JP2007067037A (ja) 真空処理装置
US20040097359A1 (en) Aluminum nitride sintered body, method for producing aluminum nitride sintered body, ceramic substrate and method for producing ceramic substrate
JP3817414B2 (ja) 試料台ユニットおよびプラズマ処理装置
JP5504924B2 (ja) 静電チャック装置
JP2004282047A (ja) 静電チャック
JP2006013256A (ja) 静電チャック
JP2002025912A (ja) 半導体製造装置用サセプタとそれを用いた半導体製造装置
JP2005175508A (ja) 半導体製造装置用ガスシャワー体
JP4529690B2 (ja) 半導体製造装置用ウェハ保持体およびその製造方法ならびに半導体製造装置
WO2018017183A1 (en) Laminated top plate of a workpiece carrier in micromechanical and semiconductor processing
JP6629624B2 (ja) セラミックスヒータの製造方法
US20090159007A1 (en) Substrate support

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20210627