CN101000907A - 半导体器件、半导体器件的制造方法、以及rfid标签 - Google Patents

半导体器件、半导体器件的制造方法、以及rfid标签 Download PDF

Info

Publication number
CN101000907A
CN101000907A CNA2007100038988A CN200710003898A CN101000907A CN 101000907 A CN101000907 A CN 101000907A CN A2007100038988 A CNA2007100038988 A CN A2007100038988A CN 200710003898 A CN200710003898 A CN 200710003898A CN 101000907 A CN101000907 A CN 101000907A
Authority
CN
China
Prior art keywords
chip
recess
semiconductor device
matrix
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100038988A
Other languages
English (en)
Other versions
CN101000907B (zh
Inventor
细谷邦雄
藤川最史
冈本知广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101000907A publication Critical patent/CN101000907A/zh
Application granted granted Critical
Publication of CN101000907B publication Critical patent/CN101000907B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种低成本且高通用性的半导体器件及其制造方法，以及提高了成品率的半导体器件及其制造方法。本发明的半导体器件具有如下结构，即包括具有多个不同形状或不同大小的凹部的基体、以及配置在凹部中且适合于凹部的多个IC芯片。可以通过使用具有多个凹部的基体和适合于凹部的IC芯片，以低成本制造选择性地装上适合用途的功能的半导体器件。

Description

半导体器件、半导体器件的制造方法、以及RFID标签
技术领域
本发明涉及半导体器件、半导体器件的制造方法、以及RFID标签。
背景技术
近年来，对以无线方式收发数据的无线芯片的开发在积极地展开。收发数据的无线芯片被称作RFID(无线射频识别)标签、RF标签、RF芯片、无线标签、无线处理器、无线存储器、IC(集成电路)标签、IC标记、电子标签、电子芯片等，在现在已经被实用化了的无线芯片之中，主流是使用硅衬底的无线芯片。
在实际应用以无线方式收发数据的无线芯片(在本说明书中，以下称作RFID标签)的阶段中，成为问题的是其制造成本。制造成本实质上分为两种，即材料成本及加工成本。
材料成本可以通过使制造规则微细化或采用低成本材料等来解决。另一方面，关于加工成本，不能像材料成本那样容易解决。这是因为，当制造RFID标签用的核心标签(inlet)(将IC芯片接合在天线上且密封的东西)时，在很多情况下使用倒装法的缘故。这里，所谓的倒装法是指夹起每一个IC芯片，并且将它安装在薄膜衬底上的方法。在本说明书中，IC芯片就是在硅衬底或玻璃衬底等上形成集成电路的包装。在采用倒装法的情况下由于制造规则的微细化、即IC芯片的微细化，而出现配置IC时的成品率降低，加工成本增大的问题。
作为降低该加工成本的方法之一，提案专利文献1及专利文献2所示的FSA(流体自装配)技术。FSA技术是使用具有凹部的基体和适合于凹部的形状及大小的IC芯片，在液体中将IC芯片以自对准的方式配置于基体来制造核心标签(inlet)的技术。
[专利文献1]美国专利6417025B1
[专利文献2]国际公开小册子WO2004/086289A2
在包含上述FSA技术的现有技术中，由于使用一个IC芯片制造一个RFID标签，所以存在IC芯片的通用性低的问题。例如，当在某个用途中需要其他用途所要求的存储器或更大的大容量存储器的情况下，即使已经有满足于其他条件的IC芯片，也必须仅为了改变存储器容量而重新制造IC芯片。也就是说，由于根据每个RFID标签专用设计IC芯片，所以，当需要具有其他功能的RFID标签时，必须按照其功能重新设计IC芯片。因此，从成本方面来看，不容易生产多品种且少量的RFID标签。此外，因为专用设计IC芯片，所以不容易迅速提供具备所要求的功能的RFID标签。
此外，当由布线不良等导致不良时，没有能容易修复RFID标签的方法。因此，当RFID标签中产生不良时，该不良标签被废弃，所以存在有成品率降低的问题。
发明内容
鉴于上述问题，本发明的目的在于提供低成本且具有高通用性的半导体器件及其制造方法、以及提高了成品率的半导体器件及其制造方法。
本发明的结构之一，包括具有多个不同形状或不同大小的凹部的基体、以及配置在凹部中且适合于凹部的多个IC芯片。
本发明的其他结构，包括具有多个不同形状或不同大小的凹部的基体、配置在凹部中且适合于凹部的多个IC芯片、覆盖基体及IC芯片的薄膜、以及形成在薄膜上且与IC芯片电连接的布线。
此外，在上述结构中，通过液滴喷射法或丝网印刷法来形成布线，基体由树脂构成，多个凹部的一部分具有突起部，并且具有天线。
此外，在上述结构中，使用硅衬底、镓砷衬底、硅锗衬底、SOI衬底、石英衬底或玻璃衬底来形成IC芯片。
可以通过使用上述结构的半导体器件来制造RFID标签。
本发明的其他结构，包括具有形状或大小彼此不同的第一凹部和第二凹部的基体、配置在第一凹部内且适合于第一凹部的第一IC芯片、以及配置在第二凹部内且适合于第二凹部的第二IC芯片，其中第一IC芯片和第二IC芯片的形状或大小彼此不同。
本发明的其他结构，包括具有形状或大小彼此不同的第一凹部和第二凹部的基体；配置在第一凹部内且适合于第一凹部的第一IC芯片；配置在第二凹部内且适合于第二凹部的第二IC芯片；覆盖基体、第一IC芯片、以及第二IC芯片的薄膜；以及形成在薄膜上且与第一IC芯片或第二IC芯片电连接的布线，其中第一IC芯片和第二IC芯片的形状或大小彼此不同。
此外，在上述结构中，通过液滴喷射法或丝网印刷法来形成布线，基体由树脂构成，并且具有天线。
此外，在上述结构中，基体具有第三凹部，第三凹部在该凹部内具有突起部。
此外，在上述结构中，使用硅衬底、镓砷衬底、硅锗衬底、SOI衬底、石英衬底或玻璃衬底来形成IC芯片。
可以通过使用上述结构的半导体器件来制造RFID标签。
本发明的其他结构为：在基体中形成多个不同形状或不同大小的凹部，并且在液体中配置适合于凹部的IC芯片。
此外，本发明的其他结构为：在基体中形成多个不同形状或不同大小的凹部，在液体中配置适合于凹部的IC芯片，覆盖基体及IC芯片地形成薄膜、并且在薄膜上形成与IC芯片电连接的布线。
此外，本发明的其他结构为：在基体中形成形状或大小彼此不同的第一凹部和第二凹部，在液体中配置适合于第一凹部的第一IC芯片和适合于第二凹部的第二IC芯片，并且第一IC芯片和第二IC芯片的形状或大小彼此不同。
此外，在上述结构中，通过液滴喷射法或丝网印刷法来形成布线，并且具有天线。
本发明的其他结构为：在基体中形成具有突起部的第一凹部和第二凹部，在液体中将适合于第二凹部的IC芯片配置在第二凹部中。此外，第二凹部的形状及大小，等于去除了突起部的第一凹部。
此外，本发明的其他结构为：在基体中形成具有突起部的第一凹部和第二凹部，在液体中将适合于第二凹部的第一IC芯片配置在第二凹部中，去除第一凹部的突起部，并且将适合于去除了突起部的第一凹部的第二IC芯片配置在去除了突起部的第一凹部中。此外，第二凹部的形状及大小等于去除了突起部的第一凹部。此外，第一IC芯片和第二IC芯片的形状及大小彼此相等。
根据本发明，可以通过使用具有多个凹部的基体和适合于各个凹部的IC芯片，制造一种选择性地装上适合用途的功能的半导体器件。此外，当实现高功能化或高性能化时，仅重新制造具有附加值功能的IC芯片即可。由于可以使用已有的设备来制造半导体器件，所以与从头设计高功能的IC芯片的情况相比，可以以低成本进行制造。
再者，可以通过将IC芯片配置在基体上的通常的凹部之外，还形成预备的凹部，当产生不良时容易进行其修复。此外，当形成与IC芯片电连接的布线时，通过使用以喷墨法等为典型的液滴喷射法，更容易进行修复。
附图说明
图1A至E为示出本发明的半导体器件的制造工序的图；
图2A至2C为示出本发明的半导体器件的图；
图3A至3C为示出本发明的半导体器件的形状的图；
图4A至4E为示出本发明的半导体器件的制造工序的图；
图5为示出用于本发明的液滴喷射单元的图；
图6A和6B为示出本发明的半导体器件的修复工序的图；
图7A至7G为示出本发明的半导体器件的制造工序的图；
图8A至8F为示出本发明的半导体器件的修复工序的图；
图9A至9E为示出本发明的半导体器件的制造工序的图；
图10A和10B为示出本发明的半导体器件的图；
图11A至11C为示出本发明的半导体器件的制造工序的图；
图12A至12E为示出本发明的半导体器件的制造工序的图；
图13A和13B为示出本发明的半导体器件的图；
图14为示出本发明的半导体器件的电路结构的图；
图15为示出本发明的半导体器件的电路结构的图；
图16A至16F为示出本发明的半导体器件的使用例子的图；
图17A和17B为示出本发明的半导体器件的制造工序的图。
具体实施方式
下面，关于本发明的实施方式参照附图给予说明。但是，本发明不局限于以下说明，所属技术领域的普通人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。此外，在以下所说明的本发明的结构中，在不同附图中共同使用表示相同单元的标号。
此外，在任何频率模式下都可以使用本发明，例如，本发明可以适用于使用任何频率模式的半导体器件，诸如长波带(135kHz等)、短波带(6.78MHz、13.56MHz、27.125MHz、40.68MHz等)、超短波带(433.92MHz、869.0MHz、915.0MHz等)、微波带(2.45GHz、5.8GHz、24.125GHz等)等。在本发明中，将以无线方式收发数据的半导体器件称作RFID标签。在本说明书中，IC芯片是指形成在硅衬底上的集成电路或形成在玻璃衬底等上的集成电路。
实施方式1
在本实施方式中，以下参照图1A至3C说明使用多个IC芯片的半导体器件的制造方法，尤其说明RFID标签的制造方法。
首先，在基体100上形成任意形状的凹部101及102(参照图1A)。作为基体100的材料，可以使用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为典型的塑料或丙烯等具有柔性的合成树脂。凹部101及102可以使用波纹机、冲孔机等来形成，并且还可以使用激光烧蚀或FIB(会聚离子束)来形成。
此时，将凹部101和102优选形成为彼此不同的形状及大小。这是因为当之后配置IC芯片时，将IC芯片按照其功能选择性地配置的缘故。当然，若可以选择性地配置，则不局限于这两个凹部的形状及大小不同，还可以形成仅形状不同的凹部或仅大小不同的凹部。在这里，形状主要是指凹部的开口或底面的形状，大小主要是指凹部的开口或底面的大小(面积等)，然而它们不局限于此。亦即，只要可以选择性地配置，也可以将凹部形成为其上面或底面以外的形状或大小(例如侧面的形状或大小)不同。此外，在本实施方式中，仅仅示出凹部101及102的两个，然而凹部的数量不局限于此，形成为了制造具有所希望的功能的半导体器件所需要的数量的凹部即可。
接着，将形成了凹部101及102的基体100浸在将IC芯片分散在液体中的悬浮液(也称作泥浆)中，并且在凹部101及102中分别配置IC芯片103及104(参照图1B)。这里，IC芯片103及104分别具有适合于形成在基体100上的凹部101及102的形状及大小。此外，IC芯片103及104的高度h(参照图1B)和凹部101及102的深度d(参照图1A)成为实质上相同地形成IC芯片及凹部。此外，作为IC芯片，可以使用一边长度为0.5mm至5mm左右的IC芯片。
对于IC芯片103及104的制造方法，没有特别的限制。作为材料，优选使用硅(Si)衬底、硅锗(SiGe)衬底或镓砷(GaAs)衬底等。还可以使用SOI(绝缘体上硅片)衬底。此外，还可以使用石英衬底或玻璃衬底。对于使用玻璃衬底的半导体器件，在实施方式5进行详细说明。作为用于悬浮液的液体，只要是IC芯片不会劣化的材料，就没有特别的限制，例如可以使用水、醇或油脂等。当选择液体时，更优选考虑比重或粘性等来选择。
此外，在凹部的形状及大小互相排斥的情况下，可以使用其中分散有多种IC芯片的悬浮液。在此情况下，进行一次浸在悬浮液中的工序即可。
另一方面，在凹部的形状及大小不互相排斥的情况下，不能同时配置多种IC芯片。这是因为小型IC芯片有可能配置在大型IC芯片用的凹部中的缘故。在此情况下，适当地选择浸在悬浮液中的工序，使得浸在分散有大型IC芯片的悬浮液中之后再浸在分散有小型IC芯片的悬浮液中。从抑制工序数量的增加的观点来看，凹部的形状及大小优选互相排斥。
IC芯片的配置是利用施加到IC芯片的重力来进行的，然而也可以施加一些外力，以便促进配置。例如，还可以对悬浮液或基体施加超声波等的振动。通过上述工序，实质上所有的凹部中配置IC芯片的阶段，悬浮液被去除。这里所说的实质上所有的凹部是指例如全体的70至100％左右的凹部，然而，这是可以按照要求的处理量等任意设定的，所以不局限于此。此外，通过适当的检测单元(例如CCD摄像机)等检测没配置有IC芯片的凹部，并且使用倒装法等机械配置IC芯片。此外，去除了的悬浮液被收回并再利用。
图17A和17B模式示出在基体1700的凹部1701中配置IC芯片1703的情况。通过将具有凹部的基体1700浸在将IC芯片1703分散在液体中的悬浮液1704中(参照图17A)，利用重力在凹部1701中配置IC芯片1703(参照图17B)。在图17A和17B中，在凹部1702中没有配置IC芯片，但不局限于此，还可以同时配置与IC芯片1703不同的IC。此外，除了重力以外，还可以施加一些外力。
此外，作为IC芯片所具有的功能，可以举出存储器、CPU、RF电路或控制器电路等，但不局限于这些。此外，一个IC芯片可以具有一种功能，也可以具有多种功能。
接着，设置保护薄膜105，使其覆盖基体100、IC芯片103、以及IC芯片104。具体而言，使用加热压合等的方法贴合保护薄膜。这里，也可以形成平坦化膜而代替保护薄膜105。平坦化膜可以使用光聚合体(光致抗蚀剂)等的材料，通过旋转涂敷法等来形成。
接着，在保护薄膜105中通过辐射激光束或FIB(会聚离子束)、或者进行机械冲孔加工等来形成开口(参照图1C)。该开口被形成在对应于IC芯片的电极的部分上。在形成平坦化膜而代替保护薄膜105的情况下，以去除对应于IC芯片的电极的部分地形成掩模，并且进行蚀刻。
在保护薄膜105中形成开口，然后与IC芯片的电极电连接地形成布线106(参照图1D)。也可以在开口部中形成以金(Au)等为材料的连接部分，以便良好地进行IC芯片的电极和布线106的连接。作为布线的材料优选使用银(Ag)，但不局限于此，可以使用具有导电性的元素，诸如金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)等、以上述元素为主要成分的合金材料或化合物材料等。作为形成方法，可以使用蒸发沉积法、溅射法、CVD法、印刷法或液滴喷射法等。对于使用液滴喷射法来形成布线时的半导体器件的制造方法，在实施方式2中详细地说明。
接着，使用各向异性导电材料112，将形成了用作天线的导电层111的基体110压合在基体100上(参照图1E)。作为各向异性导电材料112，可以使用热固化的各向异性导电膏(ACP)或热固化的各向异性导电膜(ACF)。各向异性导电膏被称作粘合剂层，并且具有在其主要成分为粘接剂的层中分散有包括导电表面的粒子(以下称为导电粒子)的结构。各向异性导电膜具有在热固化或热可塑性树脂薄膜中分散有导电粒子的结构。此外，作为导电粒子，使用对球状树脂镀上镍(Ni)或金(Au)等的粒子。还可以混入由二氧化硅等构成的绝缘粒子，以便防止在不需要导通的地点导致导电粒子之间的电短路。在本实施方式中，作为各向异性导电材料112使用各向异性导电膏。
可以通过等离子体CVD法、溅射法、印刷法、液滴喷射法等来形成在基体110上的导电层111。优选使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)中的元素、以上述元素为主要成分的合金材料或化合物材料，以单层或叠层形成。具体而言，导电层111通过丝网印刷法使用含有银的膏来形成，然后进行50至350℃的加热处理。或者，通过溅射法形成铝层，并且对该铝层进行图形加工来形成导电层111。对于铝层的图形加工优选使用湿式蚀刻加工来进行，并且在湿式蚀刻加工结束后优选进行150至300℃的加热处理。
可以根据上述工序来制造具备多个IC芯片的半导体器件。
接着，用图2A至2C对根据本实施方式的工序而做出的半导体器件进行说明。
图2A示出在基体200上配置有IC芯片201及202的半导体器件。IC芯片201及202通过布线203彼此电连接。此外，线状天线205通过布线204连接到IC芯片201。在图2A中，IC芯片201及202由虚线表示，天线205由点划线表示，具有天线205的基体206由双点划线表示。
图2B示出在基体210上配置有IC芯片211、212、213、以及214的四个IC芯片的半导体器件。IC芯片通过布线215彼此电连接。此外，旋涡形状的天线216通过布线215连接到IC芯片212。在图2B中，IC芯片211、212、213、以及214由虚线表示，天线216由点划线表示，具有天线216的基体217由双点划线表示。这里，将构成图2B的半导体器件的四个IC芯片的大小关系示出于图2C。如图2C所示，由于使用纵方向及横方向的大小不同的IC芯片，从而可以通过上述方法同时配置这些四个IC芯片。
图3A至3C示出可以用于本实施方式的IC芯片的形状的例子。图3A的左边的图为IC芯片的立体图，而图3A的右边的图为从箭头方向看图3A的左边的图时的俯视图。图3A所示的IC芯片具有俯视图为正方形的形状，但不局限于此，也可以为长方形。可以通过采用如图3A那样的形状，增加从一个晶片获取的IC芯片的数量。此外，该形状不容易受半导体结晶的面方向的影响，所以适合使用于IC芯片。此外，如图3A所示，可以通过将上面的面积形成得比下面的面积大，来控制配置时的上下方向。具体而言，可以使具有电极的面向上面地配置IC芯片。此外，在本实施方式中，使图3A所示的IC芯片的上面位于凹部的底面一侧地配置IC芯片。
图3B及图3C与图3A同样，左边的图为IC芯片的立体图，而右边的图为将各个左边的图从箭头方向来看时的俯视图。在图3B中，俯视图的形状为平行四边形。此外，在图3B中，俯视图的形状也可以为菱形、梯形或其他任意的四角形。即使在采用这种形状的情况下，也可以增加从晶片获取的IC数量。此外，由于可以与图3A所示的形状等组合来配置在基体的凹部中，所以可以不增加工序数量地配置IC芯片。在图3C中，俯视图的形状为等边三角形，然而其形状不局限于等边三角形，也可以为等腰三角形、直角三角形或任意的三角形。此外，其形状不局限于三角形，也可以为多角形或圆形等。在此情况下，优选考虑获取数量及结晶的面方向来决定其形状。
如本实施方式所示，通过使用按照其功能而分类的多个IC芯片，不需要再一次设计具有所希望的功能的IC芯片，从而可以制造减少了成本的半导体器件。此外，很容易改变IC芯片的组合，所以可以迅速提供具有所要求的功能的半导体器件。例如，即使在起始规格上装上32位(bit)的存储器，然而跟着用途的改变而被要求128位的存储器的情况下，也可以只改变存储器，从而可以迅速且低成本地提供半导体器件。
实施方式2
在本实施方式中，以下参照图4A至6B来说明在使用多个IC芯片的半导体器件的制造方法，尤其在RFID标签的制造方法中，通过当形成布线时使用液滴喷射法来可以修复的情况。此外，在本实施方式中也可以使用到实施方式1中的图1B所示的状态为止的工序，所以省略其详细说明。
在成为实施方式1的图1B所示的状态之后，覆盖基体400、IC芯片403、以及IC芯片404地提供具有绝缘性的保护薄膜405。此外，基体400、IC芯片403、IC芯片404、以及保护薄膜405分别对应于图1中的基体100、IC芯片103、IC芯片104、以及保护薄膜105。这里，还可以形成具有绝缘性的平坦化膜，而代替保护薄膜405。此外，可以在保护薄膜上形成平坦化膜，也可以在平坦化膜上形成保护薄膜。本实施方式示出使用一层保护薄膜405的结构，但不局限于此，也可以具有多层保护薄膜或平坦化膜。平坦化膜可以使用光聚合体(光致抗蚀剂)等的材料通过旋转涂敷法等来形成。
接着，在保护薄膜405中通过辐射激光束或FIB、或者进行机械冲孔加工等，形成开口(参照图4A)。该开口被形成在对应于IC芯片的电极的部分上。在形成平坦化膜而代替保护薄膜405的情况下，形成掩模以便去除对应于IC芯片的电极的部分，并且进行蚀刻。
在保护薄膜405中形成开口之后，形成可湿性低的膜406(参照图4B)，其中将湿于液体的性质(以下称为亲液性)和排斥液体的性质(以下称为憎液性)统称为可湿性。通过形成可湿性低的膜，即具有憎液性的膜，并且通过之后示出的工序来形成亲液区域和憎液区域，可以使用液滴喷射法将布线形成为所希望的形状。
此外，作为保护薄膜405，优选使用具有多孔表面的材料。这是因为，由于之后成为亲液区域的保护薄膜的表面为多孔，所以使用于液滴喷射法的组成物和保护薄膜表面的接触面积增大，而可以提高密接力的缘故。
作为可湿性低的物质，即具有憎液性的物质，可以使用包含氟碳基(氟碳链)的物质或包含硅烷耦合剂的物质。可以通过使用硅烷耦合剂，形成单分子膜且高效率地进行分解和改质，从而可以短时间内改变可湿性。此外，作为硅烷耦合剂，除了具有氟碳基(氟碳链)的物质之外，还可以使用具有烷基的物质。硅烷耦合剂的降低可湿性的效果取决于被包含的官能团是氟碳基还是烷基，所以可以通过选择能够获得所需要的可湿性的材料，适当地设定可湿性。
该硅烷耦合剂的化学式为：Rn-Si-X(4-n)(n＝1，2，3)。这里，R为包含相对惰性的基团例如烷基等的物质。此外，X由可以与在基质表面上的羟基或吸附水缩合而可以结合的水解基构成，诸如卤素、甲氧基、乙氧基或乙酰氧基等。
可以将作为具有烷基的物质的烷氧基硅烷用于硅烷耦合剂的R，使其成为可湿性低的物质，例如作为有机硅烷，可以使用十八烷基三甲氧基硅烷等。作为烷氧基硅烷，优选使用碳数为2至30的烷氧基硅烷。典型地，可以举出癸基三甲氧基硅烷、乙基三乙氧基硅烷、丙基三乙氧基硅烷、辛基三乙氧基硅烷、癸基三乙氧基硅烷、十二烷基三乙氧基硅烷、十八烷基三乙氧基硅烷(ODS)、二十烷基三乙氧基硅烷、以及三十烷基三乙氧基硅烷。此外，优选使用具有长链烷基的硅烷化合物，因为该硅烷化合物能够特别降低可湿性。此外，还可以使用癸基三氯硅烷、十四烷基三氯硅烷、十八烷基三氯硅烷、二十烷基三氯硅烷、二十二烷基三氯硅烷等。
作为可以用于降低可湿性的硅烷耦合剂的其他例子，可以举出R具有氟代烷基的氟化硅烷耦合剂(氟代烷基硅烷(FAS))。FAS的R具有以(CF3)(CF2)x(CH2)y(x：0或更大至10或更小的整数，y：0或更大至4或更小的整数)表示的结构，当多个R或X与Si结合时，R或X可以互相相同或不同。作为典型的FAS，可以举出氟代烷基硅烷(以下也称作FAS)，诸如十七烷氟代四氢癸基三乙氧基硅烷、十七烷氟代四氢癸基三氯硅烷、十三烷氟代四氢辛基三氯硅烷、三氟代丙基三甲氧基硅烷、十三烷氟代辛基三氯硅烷等。此外，还可以使用十三烷氟代辛基三氯硅烷等的水解基为卤素的耦合剂。
此外，作为可湿性低的物质，还可以使用钛酸盐耦合剂或铝酸盐耦合剂。例如，可以举出异丙基三异辛醇钛酸盐、异丙基(二辛基焦磷酸盐)钛酸盐、异丙基三十八烷酰钛酸盐、异丙基三(二辛基磷酸盐)钛酸盐、异丙基二甲基丙烯正十八烷酰钛酸盐或乙酰烷氧基二异丙酸铝等。此外，这里所示的化合物只是一个实例，所以不局限于这些。
为了在被形成区域中形成如上所述的可湿性低的物质作为膜，可以使用通过蒸发液状物质来形成膜的气相沉积法等。此外，可湿性低的物质也可以通过旋转涂敷法、浸渍法、液滴喷射法、印刷法(丝网印刷或平版印刷等)等来形成，还可以使用将可湿性低的物质溶化在溶剂中的溶液来形成。
作为包含可湿性低的物质的溶液的溶剂，可以使用水、醇、酮、烃类溶剂(脂肪族烃、芳香族烃、卤化烃等)、醚类化合物、以及这些的混合物。例如，使用甲醇、乙醇、丙醇、丙酮、丁酮、n-戊烷、n-己烷、n-庚烷、n-辛烷、n-癸烷、二环戊烷、苯、甲苯、二甲苯、杜烯、茚、四氢化萘、十氢化萘、异三十烷、四氯化碳、氯仿、二氯甲烷、三氯乙烷、二乙醚、二氧六环、乙二醇二甲醚或四氢化呋喃等。对于上述溶液的浓度没有特别的限定，然而优选在0.001至20wt％的范围内。
此外，还可以在上述可湿性低的物质中混合吡啶、三乙胺、二甲苯胺等的胺。再者，可以添加蚁酸、醋酸等的羧酸作为催化剂。
作为控制成降低可湿性的组成物的一例，可以使用包括氟化碳(碳氟化合物)基(氟碳链)的材料(氟基树脂)。作为氟基树脂，可以使用下述材料：聚四氟乙烯(PTFE；四氟乙烯树脂)、全氟烷氧基树脂(PFA；四氟乙烯全氟烷基醚共聚物树脂)、全氟乙烯丙烯共聚物(PFEP；四氟乙烯-六氟丙烯共聚物树脂)、乙烯-四氟乙烯共聚物(ETFE；四氟乙烯-乙烯共聚物树脂)、聚偏氟乙烯(PVDF；聚偏二氟乙烯树脂)、聚氯三氟乙烯(PCTFE；聚三氟氯乙烯树脂)、乙烯-氯三氟乙烯共聚物(ECTFE；聚三氟氯乙烯-乙烯共聚物树脂)、聚四氟乙烯-全氟二氧杂环戊烯共聚物(TFE/PDD)、聚氟乙烯(PVF；氟乙烯树脂)等。
此外，当对无机材料、有机材料进行使用CF4等离子体等的处理时，可以降低可湿性。例如，作为有机材料可以使用将聚乙烯醇(PVA)之类的可溶性树脂混合在H2O等的溶剂中的材料。此外，还可以组合PVA和其他可溶性树脂来使用。
如上所述，使用将可湿性低的物质以液体状态附上被形成区域的旋转涂敷法等形成可湿性低的膜406。此时，将处理温度设定为室温(大约25℃)至150℃左右，并且将处理时间设定为几分钟至12个小时左右，即可。处理条件可以根据可湿性低的物质的性质、溶液的浓度、处理温度、处理时间适当地设定。此外，若使用可以用于制造包含上述可湿性低的物质的溶液的溶剂来洗涤要形成的薄膜，则可以去除未反应的可湿性低的物质。在此情况下，还可以使用超声波洗涤器。
作为本发明的可湿性低的膜406，可以形成膜厚度为0.3nm或更厚至10nm或更薄的膜。此外，可以通过使用旋转涂敷法等，形成膜厚度在0.3nm或更厚至10nm或更薄的范围内的可湿性低的膜406。
在本实施方式中，使用FAS作为可湿性低的膜406的材料。
接着，利用对应于之后要形成的布线的图形的光掩模407，辐射光，以分解可湿性低的膜406的一部分(参照图4C)。其结果，OH基或COOH基等的具有极性的官能基被导入在保护薄膜405的表面上，而对应于布线的图形的区域的表面成为亲液区域。由此，具有不同可湿性的表面(亲液区域408、憎液区域409)与布线的图形对应地存在于同一衬底的表面上。
光只要是具有分解可湿性低的膜406的能量的光即可，可以适当地使用从灯或激光器发出的光。这里，对可湿性低的膜406辐射真空紫外光(VUV光)，分解一部分FAS，以形成亲液区域408及憎液区域409。
在去除光掩模407之后，使用液滴喷射单元喷射组成物。瞄准预先基于布线图形而形成的亲液区域408的表面上，而喷射组成物。液滴喷射单元是具有具有组成物的喷射出口的喷嘴，以及配备一个或多个喷嘴的喷头等用于喷射液滴的单元的总称。液滴喷射单元所具有的喷嘴的直径优选设定为0.02至100mm(优选为0.05至30mm)，从该喷嘴被喷射的组成物的喷射量设定为0.001pl至100pl(优选为0.01至10pl)。喷射量与喷嘴的直径成比例增加。处理对象和喷嘴的喷射出口之间的距离优选尽量小，以便在所需的位置滴落组成物，设定为0.05至3mm(优选为0.1至1mm)左右。
图5中示出了用于液滴喷射的装置的一例。液滴喷射单元503的各个喷头505连接到控制单元507，由计算机510控制该控制单元507，从而可以描画预先被编程序的图形。例如，基于形成于衬底500上的标记511而确定描画的时序即可。或者，也可以基于衬底500的边缘来确定标准点。由CCD等的成像单元504检测该标准点，并由图像处理单元509将其转换成数字信号。接着，计算机510识别该数字信号并产生控制信号，该控制信号被发送到控制单元507。该形成于衬底500上的图形的信息被储存在存储介质508中，基于该信息而将控制信号发送到控制单元507，使得可以分别控制液滴喷射单元503的每个喷头505。被喷射的材料通过导管，分别从材料供应源513及514提供给喷头505及512。
喷头505具有如下内部结构，即包括如虚线506所示那样填充液状材料的空间以及作为喷射开口的喷嘴。尽管未图示，喷头512也具有和喷头505相同的内部结构。可以从一个喷头分别喷射导电材料、有机材料、无机材料等来描画。在像层间膜的大范围内进行描画时，可以从多个喷嘴同时喷射一种材料来进行描画，以便提高处理量。当使用大尺寸衬底时，喷头505可以自由地扫描在衬底上，并可以自由地设定描画区域。因此，可以在一个衬底上描画多个相同图形。
作为从液滴喷射单元喷射的组成物，使用将导电粒子溶解或分散在溶剂中的液状物质。导电粒子相当于金属的微粒子或分散性纳米粒子，如银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铱(Ir)、铹(Rh)、钨(W)或铝(Al)等。并且，可以喷射包含铟锡氧化物(ITO)、含有氧化硅的铟锡氧化物或氧化锌等的组成物，它们具有透光性。然而，作为从喷射出口喷射的组成物，优选考虑比电阻值而使用其中熔解或分散有金、银和铜中任何一个材料的溶剂。更优选地，使用低电阻的银或铜。但是，如果使用银或铜，则优选提供具有阻挡性质的膜作为对抗杂质的措施。作为溶剂，使用水、醋酸丁酯或醋酸乙酯等的酯类、异丙醇或乙醇等的醇类、甲基乙基酮或丙酮等的有机溶剂等。
这里，作为组成物，使用在溶剂中分散有Ag纳米粒子的液状物质(在下文中称作Ag膏)。所述组成物需要在憎液区域409中被充分排斥，并且充分浸润亲液区域408。为了将组成物填充在具有高宽高比的接触孔中，亲液区域表面上的接触角优选更小。因此，优选选择溶剂以及溶质量，使得组成物的憎液区域表面上的液状物质的接触角成为60至160度(优选为90至160度)，并且亲液区域表面上的液状物质的接触角为0至20度(优选为0至10度)。
在喷射组成物之后，进行干燥和烘焙中的一方或双方工序，以形成布线410(参照图4D)。尽管干燥和烘焙的工序都是热处理工序，但其目的、温度以及时间彼此不同，例如，干燥在80至100℃进行2至4分钟左右，而烘焙在150至300℃进行15至30分钟左右。干燥工序和烘焙工序通过激光束的辐射、快速热退火(RTA)或加热炉等，在常压或减压下进行。此外，进行该热处理的时序不特别限定。为了良好地进行干燥和烘焙工序，可以将衬底预先加热，其加热温度尽管取决于衬底等的材料性质，然而一般设定为100至300℃(优选为150至250℃)。通过本工序，使组成物中的溶剂挥发或者化学地去除分散剂，同时，通过周围的树脂固化并收缩，使得纳米粒子彼此接触，并加速纳米粒子的融合及结合。此外，为了良好地进行IC芯片的电极和布线410之间的连接，可以在形成开口部之后形成以金(Au)等为材料的连接部分。此外，还可以在将IC芯片配置于基底之后且在提供保护薄膜405之前形成相同的连接部分。当然，还可以当制作IC芯片时预先形成以金(Au)等为材料的连接部分。
进而，所述组成物可以被多次喷射到同一位置，直到膜厚度达到所希望的数值。即使在这种情形下，也作为布线图形预先形成憎液区域，所以布线410仅仅形成在亲液区域408上，而不会扩展至超过设计线宽。因此，通过烘焙组成物来形成的布线410具有微细的线宽。
此外，被喷射的组成物在滴落在衬底上之后保持液状一直到溶剂变干。在具有高宽高比的开口的接触孔中导入组成物的情况下，也通过使接触孔的侧表面的亲液性高，可以在接触孔中充分地填充组成物。
在通过上述工序形成布线之后，优选检查布线的不良。通过选择所希望的端子或布线而观察电特性，来检查不良。例如，确认所希望的布线的端部和端部之间的导通就可以检查布线。此外，例如，选择构成所希望的连接部分的至少两个布线而确认其布线之间的导通就可以检查布线之间的导通状态。在通过检查发现不良时，经过之后说明的修复工序进入下一个工序，由此可以提高成品率。此外，在没有发现不良时，继续进入下一个工序即可。
接着，使用UV臭氧清洗器等去除存在于憎液区域409的可湿性低的膜406。也可以不去除可湿性低的膜406，然而，从要提高保护膜与形成在保护膜或导电膜上部的层等的密接性的观点来看，优选去除可湿性低的膜406。在本实施方式中虽然示出了仅仅具有一层布线的结构，但不局限于此，也可以具有多层布线的结构。在此情况下，还形成绝缘膜(优选为多孔)，通过相同的工序在该绝缘膜上形成布线即可。
接着，将形成有用作天线的导电层421的基体420，使用各向异性导电材料422压合在基体400上(参照图4E)。作为各向异性导电材料422，可以使用热固化的各向异性导电膏(ACP)或热固化的各向异性导电膜(ACF)。各向异性导电膏被称为粘合剂层，并且具有在主要成分为粘接剂的层中分散有导电粒子的结构。各向异性导电膜具有在热固化或热可塑性的树脂薄膜中分散有导电粒子的结构。此外，作为导电粒子使用对球状树脂镀上镍(Ni)或金(Au)等的粒子。还可以混入由二氧化硅等组成的绝缘粒子，以便防止在不需要导通的地点导致导电粒子之间的电短路。在本实施方式中，作为各向异性导电材料422，使用各向异性导电膏。
在基体420上的导电层421可以通过等离子体CVD法、溅射法、印刷法或液滴喷射法等来形成。优选地，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)中的元素、以这些元素为主要成分的合金材料或化合物材料，以单层或叠层形成导电层421。具体而言，导电层421通过丝网印刷法使用含银的膏来形成，然后进行50至350℃的加热处理。或者，通过溅射法形成铝层，并且对该铝层进行图形加工来形成导电层421。对于铝层的图形加工优选使用湿式蚀刻加工进行，并且在湿式蚀刻加工结束之后进行150至300℃的加热处理。
根据上述工序，可以使用多个IC芯片制造半导体器件，该半导体器件的布线是通过液滴喷射法来形成的。
接着，参照图6A和6B说明根据本实施方式的工序而做出的半导体器件及半导体器件的修复方法。
图6A示出具有在基体600上配置有IC芯片601及602的结构的半导体器件。通过布线603，IC芯片601及602彼此电连接。此外，在IC芯片601和形成线状天线的区域604之间形成有用于电连接IC芯片601和线状天线的布线605。此外，由图6A中的虚线表示的区域606示出假想重新配置布线的情况而预先形成的亲液区域。此外，IC芯片601及602由虚线表示，形成有天线的区域604由点划线表示，以及形成有天线的基体607由双点划线表示。
接着，将考虑例如形成在IC芯片601和形成有天线的区域604之间的布线605产生不良608的情况。此时，在通过将新的布线重新形成在相同的区域来解决不良608的情况下，在相同的区域再形成布线即可。另一方面，在因为基体或保护膜等产生不良，所以通过将布线形成在相同的区域也不能解决不良的情况或不能在相同的区域形成布线的情况等下，在预先形成的另外亲液区域606重新形成布线609(参照图6B)。像这样，可以通过预先形成预备的布线区域，使用液滴喷射法容易进行由布线导致的不良的修复。
如本实施方式所示，可以通过使用液滴喷射法，容易进行由布线导致的不良的修复。此时，通过预先形成预备的布线区域(亲液区域)，更容易进行布线不良的修复。此外，若使用按照其功能分类的多个IC芯片，不需要再一次设计具有所希望的功能的IC芯片，从而可以制造降低了成本的半导体器件。此外，由于容易改变IC芯片的组合，所以可以迅速提供具有所要求的功能的半导体器件。
此外，本实施方式可以与实施方式1适当地组合来实施。
实施方式3
在本实施方式中，参照图7A至8F说明在使用多个IC芯片的半导体器件的制造方法，尤其在RFID标签的制造方法中，将突起部形成在基体的凹部中，以便能够进行修复的情况。
首先，在基体700中形成凹部701及具有突起部703的凹部702(参照图7A)。本实施方式的关键在于是否有突起部703，所以凹部701及702的除了突起部703以外的形状及大小是相同的。作为基体700的材料，可以使用以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚醚砜(PES)为典型的塑料、丙烯等具有柔性的合成树脂。凹部701及702可以使用波纹机、冲孔机等来形成，并且还可以使用激光烧蚀或FIB(会聚离子束)来形成。
以相同的形状及相同的大小形成凹部701及702，但不局限于此，也可以另外提供不同形状的凹部。之所以提供具有突起物的凹部，是因为当最初配置IC芯片时不使IC芯片配置在特定的凹部中。此外，在本实施方式中，虽然仅仅示出凹部701及702的两个，然而对凹部的数量没有特别的限定，形成为了制造具有所希望的功能的半导体器件而需要的数量的凹部即可。此时，优选分别对应于不同的凹部，而形成具有突起物的凹部。
接着，将形成有凹部701及702的基体700浸在将IC芯片分散在液体中的悬浮液中，并且在凹部701中配置IC芯片704(参照图7B)。在凹部702中由于存在有突起部703，所以IC芯片不被配置。这里，IC芯片704具有适合于形成在基体700中的凹部701的形状及大小。此外，以IC芯片704的高度h(参照图7B)和凹部701的深度d(参照图7A)成为实质上相同地形成IC芯片及凹部。此外，可以使用一边长度为0.5mm至5mm左右的IC芯片。
对于IC芯片704的制造方法，没有特别的限制。作为材料，优选使用硅(Si)衬底、硅锗(SiGe)衬底或镓砷(GaAs)衬底等。还可以使用SOI(绝缘体上硅片)衬底。此外，还可以使用石英衬底或玻璃衬底。作为用于悬浮液的液体，只要是IC芯片不会劣化的材料，就没有特别的限制，例如可以使用水、醇、油脂等。当选择液体时，更优选考虑比重或粘性等来选择。
IC芯片的配置是利用施加到IC芯片的重力来进行的，然而可以施加一些外力，以便促进配置。例如，也可以对悬浮液或基体施加超声波等的振动。在通过上述工序，实质上所有的凹部中配置IC芯片的阶段，悬浮液被去除。这里所说的“实质上所有的凹部”是指例如全体的70至100％左右的凹部，然而，这是可以按照要求的处理量等任意设定的，所以不局限于此。此外，通过使用适当的检测单元(例如CCD摄像机)等检测没配置有IC芯片的凹部，并且使用倒装法等机械配置IC芯片。此外，去除了的悬浮液被收回并再利用。
此外，作为IC芯片所具有的功能，可以举出存储器、CPU、RF电路或控制器电路等，但不局限于这些。此外，一个IC芯片可以具有一种功能，也可以具有多种功能。
接着，设置保护薄膜705，以便覆盖基体700及IC芯片704(参照图7C)。这里，对于保护薄膜705优选使用其光学带隙与基体700不同的材料。这是因为当修复半导体器件时需要去除一部分保护薄膜的缘故。可以通过使保护薄膜的光学带隙比基体700所具有的光学带隙小，使用激光束等只去除保护薄膜，而不给基体冲撞。亦即，通过使用保护薄膜的光吸收大于基体的光吸收的波长的光，可以只去除保护薄膜。作为保护薄膜的去除工序，可以采用机械冲孔加工或使用FIB(会聚离子束)的工序等，所以不局限于使用光学带隙小的保护薄膜。此外，也可以形成平坦化膜而代替保护薄膜。平坦化膜由于使用光聚合物(光致抗蚀剂)等的材料而形成，所以容易选择性地去除。此外，可以通过旋转涂敷法等形成平坦化膜。对于半导体器件的修复工序，在下文中添加详细说明。
接着，通过激光束或FIB的辐射、或者机械冲孔加工等将开口形成在保护薄膜705中。该开口形成在对应于IC芯片的电极的部分上。在形成平坦化膜而代替保护薄膜705的情况下，去除对应于IC芯片的电极的部分地形成掩模，并且进行蚀刻。
在保护薄膜705中形成开口之后，使用与实施方式2相同的材料及方法，形成可湿性低的膜706(参照图7D)。通过形成可湿性低的膜，即具有憎液性的膜，并且通过之后所示的工序形成亲液区域和憎液区域，从而可以使用液滴喷射法将布线形成为所希望的形状。
此外，作为保护薄膜705，优选使用具有多孔表面的材料。这是因为，由于之后成为亲液区域的保护薄膜的表面为多孔，用于液滴喷射法的组成物和保护薄膜表面的接触面积增大，而可以提高密接力的缘故。
接着，利用对应于之后要形成的布线的图形的光掩模707，并且辐射光，以分解可湿性低的膜706的一部分(参照图7E)。其结果，OH基或COOH基等的具有极性的官能基被导入在保护薄膜705的表面上，对应于布线的图形的区域的表面成为亲液区域。由此，具有不同可湿性的表面(亲液区域708、憎液区域709)与布线的图形对应地存在于同一衬底的表面上。此时，优选在当之后修复时形成布线的区域，可湿性低的膜706也被去除。
光只要是具有分解可湿性低的膜706的能量的光即可，可以适当地使用从灯或激光器发出的光。这里，对可湿性低的膜706辐射真空紫外光(VUV光)，分解其一部分，以形成亲液区域708及憎液区域709。
在去除光掩模707之后，与实施方式2相同地使用液滴喷射单元喷射组成物(Ag膏)，以形成布线710(参照图7F)。为了良好地进行IC芯片的电极和布线710的连接，可以在形成开口部之后形成以金(Au)等为材料的连接部分。此外，还可以在将IC芯片配置于衬底上之后且在提供保护薄膜705之前形成相同的连接部分。当然，还可以当制作IC芯片时预先形成以金(Au)等为材料的连接部分。
在通过上述工序形成布线之后，优选检查布线及IC芯片的不良。通过选择所希望的端子或布线而观察电特性，来检查不良。例如，确认所希望的布线的端部和端部之间的导通就可以检查布线。例如，选择构成所希望的连接部分的至少两个布线而确认其布线之间的导通就可以检查布线之间的导通状态。在通过检查发现不良时，经过之后说明的修复工序进入下一个工序，就可以提高成品率。此外，在没有发现不良时，继续进入下一个工序即可。
接着，使用UV臭氧清洗器等去除存在于憎液区域709的可湿性低的膜706。也可以不去除可湿性低的膜706，然而从要提高保护膜与形成在保护膜或导电膜上部的层等的密接性的观点来看，优选去除可湿性低的膜706。在本实施方式中虽然示出了仅仅具有一层布线的结构，但不局限于此，也可以具有多层布线的结构。在此情况下，还形成绝缘膜(优选为多孔)，通过相同的工序在该绝缘膜上形成布线即可。
接着，将形成有用作天线的导电层721的基体720使用各向异性导电材料722压合在基体700上(参照图7G)。作为各向异性导电材料722，可以使用热固化的各向异性导电膏(ACP)或热固化的各向异性导电膜(ACF)。各向异性导电膏被称为粘合剂层，其中具有在主要成分为粘接剂的层中分散有导电粒子的结构。各向异性导电膜具有在热固化或热可塑性的树脂薄膜中分散有导电粒子的结构。此外，作为导电粒子使用对球状树脂镀上镍(Ni)或金(Au)等的粒子。还可以混入由二氧化硅等组成的绝缘粒子，以便防止在不需要导通的地方导致导电粒子之间的电短路。在本实施方式中，作为各向异性导电材料722，使用各向异性导电膏。
在基体720上的导电层721可以通过等离子体CVD法、溅射法、印刷法、液滴喷射法等来形成。优选地，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)中的元素、以这些元素为主要成分的合金材料或化合物材料，以单层或叠层形成导电层721。具体而言，导电层721通过丝网印刷法使用含银的膏来形成，然后进行50至350℃的加热处理。或者，通过溅射法形成铝层，并且对该铝层进行图形加工来形成导电层721。对铝层的图形加工优选使用湿式蚀刻加工来进行，并且在湿式蚀刻加工结束后进行150至300℃的加热处理。
根据上述工序，可以使用多个IC芯片制造半导体器件，该半导体器件的布线是通过液滴喷射法来形成的。
接着，参照图8A至8F说明根据本实施方式的工序而做出的半导体器件及半导体器件的修复方法。
图8A示出具有在基体800上配置有IC芯片801的结构的半导体器件。在IC芯片801和形成线状天线的区域803之间，形成用于电连接IC芯片801和线状天线的布线802。此外，图8A中的由虚线所示的区域804示出预先形成的亲液区域，而区域805示出具有突起部的凹部。此外，形成有天线的区域803由点划线表示，以及形成有天线的基体806由双点划线表示。图8B示出图8A的截面。
在IC芯片或布线产生不良时，为了重新提供IC芯片，去除存在于具有突起部的凹部上的保护薄膜(参照图8C)。此时，优选切断连接到IC芯片801的布线802。作为保护薄膜的去除方法，可以采用激光束或FIB(会聚离子束)等的辐射、机械冲孔加工等。在本实施方式中，利用基体和保护薄膜之间的光学带隙的差别，使用激光束来去除保护薄膜。亦即，通过使用保护薄膜的光吸收大于基体的光吸收的波长的光，可以只去除保护薄膜。此外，图中的区域807表示保护薄膜被去除的区域。
图8D为图8C的剖视图，并示出保护薄膜被去除的情况。在如图所示那样去除保护薄膜之后，去除突起部808。作为突起部的去除方法，可以使用激光束或FIB等的辐射、机械去除工序等。在本实施方式中，通过使用与当去除保护薄膜时使用的激光束的波长不同的激光束来去除突起部808，但不局限于此。
接着，将与IC芯片801相同的IC芯片809配置在去除了突起部808的凹部中。作为配置IC芯片809的方法，可以使用当配置IC芯片801时使用的方法(FSA或倒装法)等。在配置IC芯片809之后，覆盖IC芯片809地形成保护薄膜或平坦化膜(参照图8E和8F)。在本实施方式中虽然形成平坦化膜，但不局限于此。此外，在形成平坦化膜的情况下，通过使用液滴喷射法等可以仅仅形成在去除了保护薄膜的部分上，所以很优选。
接着，在IC芯片809上的平坦化膜中形成开口，以形成布线810。在本实施方式中，在平坦化膜上没有形成可湿性低的膜，但不局限于此，也可以形成可湿性低的膜。通过上述方法，可以修复半导体器件。
本实施方式示出了配置新的IC芯片809的方法，然而修复的方法不局限于此。在IC芯片801不是不良的原因时，还可以像实施方式2所示那样在IC芯片801上形成新的布线来修复。
通过如本实施方式所示那样形成具有突起部的凹部，当IC芯片或布线产生不良时容易进行其修复。由此，可以提高成品率。此外，通过形成预备的布线区域(亲液区域)，可以使用液滴喷射法容易修复由布线导致的不良，以提高成品率。此外，通过使用按照其功能分类的多个IC芯片，而不需要再一次设计具有所希望的功能的IC芯片，所以可以制造降低了成本的半导体器件。此外，容易改变IC芯片的组合，所以能够迅速提供具有所要求的功能的半导体器件。
此外，本实施方式可以与实施方式1及2适当地组合来实施。
实施方式4
在本实施方式中，参照图9A至10B说明在使用多个IC芯片的半导体器件的制造方法，尤其在RFID标签的制造方法中，将天线形成在配置有IC芯片的基体上的情况。此外，将到实施方式1的图1B所示的状态的工序可以相同地用于本实施方式，所以省略其详细说明。此外，也可以如实施方式3所示那样形成具有突起部的凹部。
在达到实施方式1的图1B所示的状态之后，在基体900上形成用作天线的导电层905(参照图9A)。此外，图9A中的基体900、IC芯片903、以及IC芯片904分别对应于图1中的基体100、IC芯片103、以及IC芯片104。
可以通过等离子体CVD法、溅射法、印刷法、液滴喷射法等，形成导电层905。优选地，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)中的元素、以这些元素为主要成分的合金材料或化合物材料，以单层或叠层形成导电层905。具体而言，导电层905通过丝网印刷法使用含银的膏来形成，然后进行50至350℃的加热处理。或者，通过溅射法形成铝层，并且对该铝层进行图形加工来形成导电层905。对于铝层的图形加工优选使用湿式蚀刻加工来进行，并且在湿式蚀刻加工结束之后进行150至300℃的加热处理。
接着，贴合保护薄膜906，以便覆盖基体900、IC芯片903及904、导电层905(参照图9B)。这里，也可以形成平坦化膜而代替保护薄膜906。可以使用光聚合物(光致抗蚀剂)等的材料通过旋转涂敷法等形成平坦化膜。
接着，通过激光束或FIB(会聚离子束)的辐射、机械冲孔加工等将开口形成在保护薄膜906中(参照图9C)。该开口形成在对应于IC芯片的电极的部分。在形成平坦化膜而代替保护薄膜906的情况下，去除对应于IC芯片的电极的部分地形成掩模，并且进行蚀刻。
在保护薄膜906中形成开口之后，与IC芯片的电极及天线电连接地形成布线907(参照图9D)。作为布线的材料，优选采用银(Ag)，但不局限于此，也可以使用具有导电性的元素，诸如金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)等、以上述元素为主要成分的合金材料或化合物材料等。作为形成方法，可以采用蒸发沉积法、溅射法、CVD法或印刷法或液滴喷射法等。在本实施方式中，使用实施方式2及3所示的液滴喷射法来形成，所以省略其详细说明。
接着，覆盖导电层905、保护薄膜906等地粘接具有粘接层908的薄膜909(参照图9E)。作为薄膜909，可以使用由聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯或聚酰胺等组成的薄膜、由纤维材料组成的纸类、其他基材薄膜(无机蒸发沉积薄膜等)等。此外，作为粘接层908，可以使用粘接性合成树脂薄膜(丙烯合成树脂、环氧合成树脂等)等。通过热压合来粘接薄膜909。
根据上述工序，可以制造在基体900上具有天线的半导体器件。
接着，参照图10A和10B说明根据本实施方式的工序而做出的半导体器件。
图10A示出在基体1000上配置了IC芯片1001及1002的半导体器件。通过布线1003，IC芯片1001及1002彼此电连接。此外，线状天线1005通过布线1004连接到IC芯片1001。此外，天线1005、IC芯片1001及1002存在于薄膜的下部，然而为方便起见，这里省略薄膜。
图10B示出具有在基体1010上配置有IC芯片1011、1012、1013、以及1014的四个IC芯片的结构的半导体器件。通过布线1015，每个IC芯片彼此电连接。此外，旋涡形状的天线1016通过布线1015连接到IC芯片1012。此外，天线1016、IC芯片1011、1012、1013、以及1014存在于薄膜的下部，为方便起见，这里省略薄膜。
如本实施方式所示，通过在配置有IC芯片的基体上形成天线，不使用各向异性导电材料地连接天线和布线，所以可以降低接触不良并抑制电阻的增加。此外，通过将天线和布线形成在同一衬底上，可以防止取决于粘接天线时的对准的成品率的降低。再者，通过如实施方式2或3所示那样形成预备的布线区域(亲液区域)，可以使用液滴喷射法容易修复由布线导致的不良，以提高成品率。此外，通过使用按照其功能分类的多个IC芯片，不需要再设计具有所希望的功能的IC芯片，所以可以制造降低了成本的半导体器件。此外，由于容易改变IC芯片的组合，所以可以迅速提供具有所要求的功能的半导体器件。
此外，本实施方式可以与实施方式1至3适当地组合来实施。
实施方式5
在本实施方式中，参照图11A至11C说明在使用多个IC芯片的半导体器件的制造方法，尤其在RFID标签的制造方法中，将天线形成在配置有IC芯片的基体上的情况，尤其以相同的工序形成布线和天线的情况。此外，可以将得到实施方式1的图1C所示的状态的工序同样地用于本实施方式，所以省略其详细说明。此外，可以如实施方式3所示那样形成具有突起部的凹部。
在保护薄膜1105中形成开口之后(参照图11A)，形成与IC的电极电连接的布线1106(参照图11B)。此时，以相同的工序形成与布线电连接的天线1107。此外，当在保护薄膜1105中形成开口时，也可以同时去除形成有天线1107的区域的保护薄膜。图11A的基体1100、IC芯片1103、IC芯片1104、以及保护薄膜1105分别对应于图1中的基体100、IC芯片103、IC芯片104、以及保护薄膜105。
作为布线的材料优选使用银(Ag)，但不局限于此，可以使用具有导电性的元素，诸如金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)等、以上述元素为主要成分的合金材料或化合物材料等。作为形成方法，可以采用蒸发沉积法、溅射法、CVD法、印刷法或液滴喷射法等。
接着，粘接具有粘接层1108的薄膜1109，以便覆盖保护薄膜1105、布线1106和天线1107等(参照图11C)。作为薄膜1109，可以使用由聚丙烯、聚酯、乙烯、聚氟乙烯或氯乙烯等组成的薄膜、由纤维材料组成的纸类、其他基材薄膜(无机蒸发沉积薄膜等)等。此外，作为粘接层1108，可以使用粘接合成树脂薄膜(丙烯合成树脂、环氧合成树脂等)等。通过热压合来粘接薄膜1109。
如本实施方式所示，通过在配置有IC芯片的基体上形成天线，由于不使用各向异性导电材料地连接天线和布线，因此可以降低接触不良并抑制电阻的增加。此外，通过将天线和布线形成在同一衬底上，可以防止取决于粘接天线时的对准的成品率的降低。此外，由于同时形成天线和布线，所以可以减少工序数量且以低成本地制造半导体器件。再者，通过如实施方式2或实施方式3所示那样形成预备的布线区域(亲液区域)，可以使用液滴喷射法容易修复由布线导致的不良，以提高成品率。此外，通过使用按照其功能分类的多个IC芯片，不需要再一次设计具有所希望的功能的IC芯片，所以可以制造降低了成本的半导体器件。此外，由于容易改变IC芯片的组合，所以可以迅速提供具有所要求的功能的半导体器件。
此外，本实施方式可以与实施方式1至3适当地组合来实施。
实施方式6
在本实施方式中，参照图12A至12E说明在使用多个IC芯片的半导体器件的制造方法，尤其在RFID标签的制造方法中，使用形成在玻璃衬底上的IC芯片的情况。
最初，将示出使用玻璃衬底来形成IC芯片的工序。
首先，在衬底1200上形成基底膜1201。作为衬底1200，可以使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等构成的玻璃衬底、硅衬底、具有耐热性的塑料衬底或树脂衬底等。作为塑料衬底或树脂衬底，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯或聚酰亚胺等。通过CVD法、等离子体CVD法、溅射法或旋转涂敷法等，使用包含硅的氧化物材料或氮化物材料，以单层或叠层形成基底膜1201。可以通过形成基底膜1201，防止因来自衬底1200的污染物质而导致的半导体膜的劣化。
接着，在基底膜1201上形成半导体膜1202(参照图12A)。通过溅射法、LPCVD法、或等离子体CVD法等以25至200nm(优选为50至150nm)的膜厚度形成半导体膜1202，即可。在本实施方式中，形成非晶半导体膜并进行晶化。作为半导体膜1202的材料，可以使用硅或锗，但不局限于此。
作为晶化的方法，使用激光晶化法、热晶化法、或使用镍等促进晶化的元素的热晶化法等，即可。在没有导入促进晶化的元素的情况下，当将激光束辐射到非晶硅膜之前，通过在氮气气氛下以500℃加热一个小时，可以使非晶硅膜所含有的氢浓度放出到1′1020atoms/cm3或更低。这是因为，当将激光束辐射到大量包含氢的非晶硅膜时膜被损坏的缘故。
作为将成为催化剂的元素导入到非晶半导体膜中的导入方法，只要能够使所述催化剂元素存在于非晶半导体膜的表面或内部的方法，就没有特别的限定，例如可以使用溅射法、CVD法、等离子体处理法(也包括等离子体CVD法)、吸附法或涂敷金属盐溶液的方法等。其中使用溶液的方法简单，并且容易调整金属元素的浓度，所以很有用。此时，优选通过在氧气气氛中的UV光的辐照、热氧化法、使用含有羟基的臭氧水或过氧化氢溶液的处理等形成氧化膜，以便将溶液普及到非晶半导体膜的整体表面。
此外，非晶半导体膜的晶化可以通过组合热处理和使用激光辐照的晶化来进行，还可以单独进行多次热处理或激光辐照。也可以组合激光晶化或使用金属元素的晶化。
接着，使用光刻工序在使非晶半导体膜晶化了的具有结晶性的半导体膜1202上制作由抗蚀剂构成的掩模，使用该掩模蚀刻，以形成半导体区域1203。作为掩模，可以使用包含光敏剂的市场上销售的抗蚀剂材料，例如可以使用正型抗蚀剂或负型抗蚀剂。在使用任何材料的情况下，通过调整溶剂的浓度或加上表面活性剂等可以适当地调整其表面张力和粘度。
此外，在本实施方式的光刻工序中，在涂敷抗蚀剂之前，也可以在半导体膜表面上形成膜厚度为几nm左右的绝缘膜。通过该工序，可以避免半导体膜和抗蚀剂直接接触，从而可以防止杂质侵入到半导体膜中。
接着，在半导体区域1203上形成栅极绝缘膜1204。此外，在本实施方式中虽然采用了单层结构的栅极绝缘膜，然而还可以采用两层或更多的叠层结构。在采用叠层结构的情况下，优选在相同的室内保持真空且相同温度下切换反应气体来连续形成绝缘膜。若在保持真空的状态下连续地形成，就可以避免层叠的膜之间的界面受到污染。
作为栅极绝缘膜1204的材料，可以适当地使用氧化硅(SiOx：x＞0)、氮化硅(SiNx：x＞0)、氧氮化硅(SiOxNy：x＞y＞0)或氮氧化硅(SiNxOy：x＞y＞0)等。此外，为了以低成膜温度形成栅极漏电流少的细致绝缘膜，优选使氩等稀有气体元素包含到反应气体中并使它混入到被形成的绝缘膜中。在本实施方式中，作为栅极绝缘膜1204，以SiH4及N2O为反应气体，以10至100nm(优选为20至80nm)，例如60nm的厚度形成氧化硅膜。此外，栅极绝缘膜1204的膜厚度不局限于该范围。
接着，在栅极绝缘膜1204上形成栅电极1205(参照图12B)。栅电极1205的厚度优选为10至200nm。此外，在本实施方式中虽然示出单栅结构的TFT的制造方法，然而还可以采用提供两个或更多的栅电极的多栅结构。可以通过采用多栅结构，制造降低了截断(OFF)时的漏电流的TFT。作为栅电极1205的材料，根据其用途可以使用具有导电性的元素，诸如银(Ag)、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)等、以上述元素为主要成分的合金材料或化合物材料等。此外，还可以使用将氧化锡混合到氧化铟中的铟锡氧化物(ITO)、将氧化硅混合到铟锡氧化物(ITO)中的铟锡硅氧化物(ITSO)、将氧化锌混合到氧化铟中的铟锌氧化物(IZO)、氧化锌(ZnO)或氧化锡(SnO2)等。此外，铟锌氧化物(IZO)就是通过溅射法使用将2至20wt％的氧化锌(ZnO)混合到氧化铟中的靶来形成的透明导电材料。
接着，使用栅电极1205作为掩模，将杂质元素添加到半导体区域1203中。这里，例如，可以通过以5×1019至5×1020/cm3左右的浓度添加磷(P)作为杂质元素，而形成呈现n型的半导体区域。此外，也可以添加呈现p型的杂质元素来形成呈现p型的半导体区域。作为呈现n型的杂质元素，可以使用磷(P)或砷(As)等。作为呈现p型的杂质元素，可以使用硼(B)、铝(Al)或镓(Ga)等。此外，也可以形成以低浓度添加杂质元素而成的LDD(Lightly Doped Drain：轻掺杂漏)区域。可以通过形成LDD区域，制造降低了截断时的漏电流的TFT。
接着，形成绝缘膜1206，以便覆盖栅极绝缘膜1204及栅电极1205(参照图12C)。作为绝缘膜1206的材料，可以适当地使用氧化硅(SiOx：x＞0)、氮化硅(SiNx：x＞0)、氧氮化硅(SiOxNy：x＞y＞0)或氮氧化硅(SiNxOy：x＞y＞0)等。此外，在本实施方式中，绝缘膜1206为单层结构，然而还可以为两层或更多层的叠层结构。此外，也可以为在绝缘膜1206上设置一层或两层或更多层层间绝缘膜的结构。
接着，使用光刻工序制作由抗蚀剂构成的掩模，然后蚀刻栅极绝缘膜1204及绝缘膜1206，来使半导体区域1203的掺杂杂质元素的区域露出地形成开口部。然后，电连接到半导体区域1203地形成用作电极的导电膜1207(参照图12D)。作为导电膜的材料，可以使用与栅电极1205相同的材料。
接着，通过使用光刻工序形成由抗蚀剂构成的掩膜(未图示)，使用该掩膜将导电膜1207加工成所希望的形状，以形成源电极及漏电极1208、1209(参照图12E)
此外，在本实施方式中，作为蚀刻加工，可以采用等离子体蚀刻(干式蚀刻)和湿式蚀刻中的任一种，然而等离子体蚀刻适合于处理大面积衬底。作为蚀刻气体，可以使用含由如下气体中的任何一种的气体：氟气体如CF4、NF3、SF6、CHF3等；以Cl2、BCl3、SiCl4或CCl4等为典型的氯气体；以及O2气体，也可以适当地加上惰性气体如He、Ar等。
根据以上工序，可以制造由结晶半导体构成的顶栅型薄膜晶体管。
通过上述方法等，当将所希望的电路形成在玻璃衬底上之后，通过使用划线器在玻璃衬底中形成槽，并且使用轧碎机施加压力，来将由薄膜晶体管构成的电路衬底分成所希望的IC芯片的大小及形状。此外，还可以通过激光加工或切割工具等来分割，而不使用划线器或轧碎机。
在本实施方式中虽然使用结晶半导体来制造IC芯片，但不局限于此，也可以使用非晶半导体。若电路部分不要求高速工作，还可以使用非晶半导体形成IC芯片。
此外，在本实施方式中，由于使用玻璃衬底来制造IC芯片，所以可以相对自由地决定IC芯片的形状。这是因为，在使用硅衬底等的单晶衬底的情况下，IC芯片的形状依靠结晶的面方向被限制，与此相比，当使用玻璃衬底时可以不考虑到结晶的面方向的缘故。此外，与使用硅衬底等时相比，使用玻璃衬底时可以以低成本制造IC芯片，所以很优选。
使用根据上述工序等而制造的IC芯片来制造半导体器件。作为制造工序，可以使用实施方式1至5所示的方法，但不局限于此。在本实施方式中所制造的IC芯片可以相对自由地决定其形状，所以对应于其形状的凹部的形状也有多种。像这样，IC芯片及凹部的形状有多种，可以同时配置具有各种各样的功能的IC芯片，从而以低成本来制造。此外，也可以将使用本实施方式所示的玻璃衬底的IC芯片与使用硅衬底的IC芯片组合来使用。在此情况下，要高速工作的电路部分中优选使用硅衬底形成IC芯片，而在不需要高速工作的电路中优选使用玻璃衬底形成IC芯片。
如本实施方式所示，通过由使用玻璃衬底的IC芯片制造半导体器件，可以自由地决定IC芯片的形状，从而即使IC芯片的种类增加也可以选择性地配置在基体上。此外，通过使用玻璃衬底，与使用硅衬底等相比可以以低成本制造，所以很优选。再者，如实施方式4所示，通过在基体上形成天线，可以减少接触不良且抑制电阻的增加，此外，可以防止取决于粘接天线时的对准的成品率的降低。如实施方式2或3所示，可以通过形成预备的布线区域(亲液区域)，可以使用液滴喷射法容易修复由布线导致的不良，而提高成品率。此外，通过使用按照其功能而分类的多个IC芯片，由于不需要再一次设计具有所希望的功能的IC芯片，所以可以制造降低了成本的半导体器件。此外，容易改变IC芯片的组合，所以可以迅速提供具有所要求的功能的半导体器件。
此外，本实施方式可以与实施方式1至5适当地组合来实施。
实施方式7
在本实施方式中，参照图13A至14说明具有显示单元且使用多个IC芯片的半导体器件。图13A为示出半导体器件1300的主体的图，其中设置有显示单元1303、电源单元1304、集成电路单元1305、以及连接到集成电路的天线1306。此外，还可以在半导体器件的表面上提供纸板等的纸类或合成纸、或者由聚乙烯、聚丙烯、聚酯、聚氯乙烯、纤维素树脂之类的一般的塑料形成的基材，将印刷物印刷在其表面上，以显示具有特殊图案或条形码。然而，在这些基材没有透光性的情况下，在显示单元及电源单元上提供开口部以使从显示单元及电源单元的上面可见。再者，可以由薄膜保护半导体器件整体。只要是具有耐湿性或耐溶剂性的材料就可以用于薄膜，可以典型地使用聚乙烯、聚丙烯、聚对苯二甲酸乙二醇酯、氯乙烯、聚酰胺纤维等。
图13B示出图13A的半导体器件的A-A’部分的剖视图。本实施方式所示的半导体器件1300具有在第一基体1301及第二基体1311之间夹有包括半导体元件及显示元件的层1312的结构，该层1312包括显示单元1303、电源单元1304、集成电路单元1305、以及天线1306。此外，第一基体1301及第二基体1311由粘接剂1313贴合在一起。粘接剂可以提供在第一基体和第二基体的一部分，也可以提供在这些基体的整个表面来粘接它们。此外，显示单元1303、集成电路单元1305、以及电源单元1304之间由绝缘材料绝缘。
在显示单元1303中，由液晶元件、发光元件或电泳元件等的显示元件形成像素。作为这些显示元件的驱动方法，都可以使用有源矩阵型或无源矩阵型。此外，在显示单元由有源矩阵型的显示元件、液晶元件或电泳元件形成的情况下，在第二基体1311上形成有像素电极。
电源单元1304是为了供给驱动显示单元1303所必要的电力而设置的，并且优选为太阳能电池、锂电池等的超薄型电池。在将太阳能电池用作电源单元的情况下，可以使用由硅或锗等形成的肖特基二极管、雪崩二极管、PIN二极管或PN二极管；使用CdS、GaAs等的化合物半导体的二极管；或者具有由有机物构成的光电转换层的元件等，具体为使用透明铟锡氧化物(ITO)电极、真空蒸发沉积在其上的有机颜料(二萘嵌苯颜料：Me-PTC)、以及形成在其上的金电极的太阳能电池元件等。PIN型的光二极管由p型半导体层、n型半导体层、以及夹在p型半导体层和n型半导体层之间的i型(真性)半导体层构成。此外，在通过无线方式来确保所必要的电力的情况下，也可以不提供电源单元1304。此外，集成电路单元1305是使用薄膜晶体管、电容元件、二极管、电阻元件、电感器等的薄膜半导体元件来形成的。
这里，可以使用本发明的其他实施方式所示的方法来制造集成电路单元1305。具体而言，其形状及大小成为排斥地形成IC芯片，并且将它们配置在合适的凹部中，该IC芯片具有构成集成电路单元1305的多个电路中的任何一个或多个。对于构成集成电路单元的多个电路，之后要进行说明。其他详细结构可以参照其他实施方式，所以这里省略其说明。如实施方式3所示，可以将具有突起部的凹部形成在基体中。使用晶体管、电容元件、二极管、电阻元件、电感器等的薄膜半导体元件来形成用于电源单元1304及集成电路单元1305的IC芯片。
对于天线1306，可以使用金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)等的具有导电性的元素、以上述元素为主要成分的合金材料或化合物材料等。
作为形成方法，可以使用如下形成布线的技术：将细线作为膜线安装在基体上的绕法；将线圈导线粘合在集成电路上并使用超声波将它嵌入在基体中的嵌入法；通过绢网印花使用导电膏将细线形成在基体上的印刷法；蚀刻形成在基体上的导电膜以形成线圈状的细线的蚀刻法；施加电场将线圈状的细线形成在任意区域中的电解电镀法；以及喷射液滴的同时形成细线的液滴喷射法等。
本实施方式的天线，包围显示单元1303、电源单元1304、以及集成电路单元1305而形成线圈。因此，可以少卷数形成长天线。此外，该天线被形成为具有根据使用的电波的频率可以检测该频率的电波的长度。
作为粘接剂1313，可以使用环氧系、丙烯酸盐系、硅系等任何粘接剂。
对于第一基体1301及第二基体1311使用柔性的塑料薄膜。作为塑料薄膜，使用聚碳酸酯(PC)、由具有极性基的降冰片烯树脂构成的ARTON:JSR制造、聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚酰胺纤维、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳酯(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、聚丙烯、硫化聚丙烯、聚苯硫醚、聚苯醚、聚砜或聚邻苯二甲酰胺等，即可。此外，还可以使用Tg为400℃或更高的HT衬底(新日铁化学株式会社制造)。此外，第二基体1311的厚度优选为几百mm左右。
接着，参照图14的方块图说明本实施方式所示的半导体器件的结构。半导体器件由天线1401、集成电路单元1402、显示单元1403、以及电源单元1404构成。集成电路单元1402由无线频率电路(RF电路)1411、调制电路1412、解调电路1413、电源电路1414、CPU 1416、以及存储器1417构成。电源电路1414安装有电容器，该电容器与天线1401一起形成共振电路。此外，每个IC芯片可以为由构成集成电路单元1402的一个电路构成的结构，也可以为具有多个电路的结构。
存储器1417包括ROM(只读存储器)、RAM(随机存取存储器)或EEPROM(电可擦除只读存储器)等。
显示单元1403由CPU1421、存储器1422、以及像素单元1423构成。像素单元1423中的像素由液晶元件、发光元件、电泳元件等的显示元件形成。此外，也可以将CPU1421及存储器1422形成在IC芯片中。
显示单元1403中的CPU1421基于从集成电路单元1402的CPU1416发送来的信息读出存储在集成电路单元1402的存储器1417中的信息，将该信息暂且贮藏在显示单元1403的存储器1422中，并且控制成将一部分或所有信息显示在像素部。
电源单元1404连接到显示单元1403的CPU1421，并且生成及供给为了在显示单元1403进行显示所需要的电力。作为电源单元1404，如上述那样可以使用太阳能电池或锂电池等。
此外，在图14中，可以将显示单元1403的CPU1421及存储器1422分别组合在集成电路单元1402的CPU1416及存储器1417中。在此情况下，可以由集成电路单元1402的CPU1416控制显示单元1403的显示。
接着，将说明半导体器件的工作方法。物品的管理者使用读出写入器检查物品。具体而言，将半导体器件接近到读出写入器的收发天线的附近，天线1401接收提供在读出写入器的天线所发出的高频率。在电源电路的电容器中，当天线接收特定频率的电波时充电因其互感应作用产生的电力。电源电路1414整流该电力使它稳定化，并且将它供给给各个电路、CPU、以及存储器，以使集成电路单元激活。
接着，由天线1401和电源电路1414的电容器构成的共振电路的振幅变大，充分量的电力被充电在电容器中。电源电路1414整流该电力使它稳定化，并且将它供给给各个电路、CPU、以及存储器，以使集成电路单元激活。进而，经由RF电路1411在解调电路1413中再现本来的数字信号的询问信号。CPU1416基于该询问信号发送写在存储器1417中的关于物品的信息。通过在集成电路单元的调制电路1412，调制被二值化了的数据信号，并且将它在RF电路1411增幅并从天线1401发送，来进行信息的发送。读出写入器接收被发送了的数据，并且经过处理单元将物品的信息记录在管理计算机的存储器，同时将它显示在管理计算机的显示单元。
此外，将数据信号从集成电路单元1402的CPU1416发送到显示单元1403的CPU1421。显示单元1403的CPU1421使用来自电源单元1404的电力，基于所述数据信号的信息记录在显示单元的存储器1422中，并且在像素单元1423显示所述所需要的信息。
通过上述工作，能够将存储在半导体器件的集成电路单元的信息显示在显示单元，并且对读出写入器发送信息。
本实施方式的半导体器件具有显示单元、电源单元、以及集成电路单元，所以可以将存储在集成电路单元的存储器中的信息的一部分显示在显示单元。由此，可以通过当需要时看无线标签，而获得所需要的信息。因此，可以减少成本，而不需要用于记录信息的印刷纸。
此外，显示单元使用产生在电源单元的电力来驱动，所以能够进行清楚的显示。
再者，通过使用按照其功能分类的多个IC芯片，由于不需要再一次设计具有所希望的功能的IC芯片，所以可以制造减少了成本的半导体器件。此外，由于容易改变IC芯片的组合，所以可以迅速提供具有所要求的功能的半导体器件。此外，通过形成具有突起部的凹部，可以当在IC芯片或布线产生不良时容易进行其修复。由此，可以提高成品率。此外，通过形成预备的布线区域(亲液区域)，可以使用液滴喷射法容易修复由布线导致的不良，以提高成本率。再者，可以通过在基体上形成天线，降低接触不良并抑制电阻的增加，还可以防止取决于当粘接天线时的对准的成品率的降低。通过由使用玻璃衬底的IC芯片制造半导体器件，可以自由地决定IC芯片的形状，所以即使在IC芯片的种类增多时，也可以选择性地配置在基体上。此外，可以通过使用玻璃衬底，与使用硅衬底等的情况相比，以低成本而制造。
此外，本实施方式所示的使用例子仅是一个实施方式，其结构及使用方法等不局限于本实施方式。此外，本实施方式可以与实施方式1至6适当地组合来实施。
实施方式8
参照图15说明根据本发明来制造的半导体器件的其他例子。如图15所示，根据本发明的半导体器件1500具有非接触地通信数据的功能，并且包括电源电路1501、时钟产生电路1502、数据解调/调制电路1503、用于控制其它电路的控制电路1504、接口电路1505、存储器电路1506、数据总线1507、天线(天线线圈)1508、传感器1510、以及传感器电路1511等。
电源电路1501基于从天线1508输入的交流信号，产生要供给到半导体器件1500内部的各个电路的各种电压。时钟产生电路1502基于从天线1508输入的交流信号，产生要供给到半导体器件1500内部的各个电路的各种时钟信号。数据解调/调制电路1503具有将与读出写入器1509进行通信的数据解调/调制的功能。控制电路1504具有控制存储器电路1506的功能。天线1508具有收发电磁波的功能。读出写入器1509与半导体器件进行数字的通信、以及控制与该数据有关的处理。此外，半导体器件不限于上述结构，例如，可以为加上其他要素诸如电源电压的限制器电路或专门用于解码处理的硬件的结构，也可以为省略其一部功能的结构。
存储器电路1506具有包括存储器元件的结构，其中在一对导电层之间夹有有机化合物层或相变层。此外，存储器电路1506可以只包括在一对导电层之间夹有有机化合物层或相变层的存储器元件，或者可以包括具有其它结构的存储器电路。具有其它结构的存储器电路例如相当于，选自DRAM、SRAM、FeRAM、掩模ROM、PROM、EPROM、EEPROM、以及闪存存储器等中的一种或多种。
传感器1510由电阻元件、电容耦合元件、电感耦合元件、光电动势元件、光电转换元件、热电动势元件、晶体管、热敏电阻或二极管等的元件形成。传感器电路1511检测阻抗、电抗、电感、电压或电流的变化，并且执行模拟/数字转换(A/D转换)以将信号输出给控制电路1504。此外，可以具有包括传感器电路1511的结构，也可以具有不包括传感器电路的结构。通过采用本发明，容易添加及省略功能，从而可以迅速提供满足所要求的功能的半导体器件。
此外，本实施方式可以与实施方式1至7适当地组合来实施。
实施方式9
根据本发明，可以形成用作RFID标签的半导体器件。RFID标签可以被广泛使用，例如，可以通过安装在纸币、硬币、有价证券、无记名债券、证书(诸如驾驶证或居留证等，参照图16A)、用于包装的容器(包装纸、瓶等，参照图16C)、记录介质(DVD软件、录像带等，参照图16B)、交通工具(自行车等，参照图16D)、个人物品(包、眼镜等)、食物、植物、衣物、生活用品、诸如电子设备等商品或行李的行李标签(参照图16E和16F)等中来使用它。此外，在图16A至16F中，标号1600表示RFID标签。
此外，电子设备是指，例如液晶显示器件、EL显示器件、电视机(也简称为电视、电视接收机或电视接收装置)、以及携带电话等。此外，还可以将上述半导体器件用于动物、人体等。
将RFID标签通过附着在物品的表面上或嵌入在物品中来固定在物品上。例如，将RFID标签嵌入在书的纸中，或者嵌入在由有机树脂构成的用于包装的容器的所述有机树脂中，以固定在各个物品上。通过在纸币、硬币、有价证券、无记名债券、证书等上提供RFID标签，可以防止伪造。此外，通过在用于包装的容器、记录介质、个人物品、食物、衣物、生活用品、电子设备等上提供RFID标签，可以改善商品检查系统、租赁店中的系统等的效率。根据本发明可以制造的RFID标签容易装上各种各样的功能，并且可以廉价地制造。
此外，通过将根据本发明可以制造的RFID标签应用于物品管理或流通系统，可以实现系统的高功能化。例如，通过将在提供于行李标记的RFID标签中被记录的信息，由提供在传送带旁边的读出写入器读出，流通过程及目的地等的信息被读出，以可以容易进行商品的检测或行李的分配。
此外，本实施方式可以与实施方式1至8适当地组合来实施。
本说明书根据2006年1月10日在日本专利局受理的日本专利申请号2006-002130而制作，所述申请内容包括在本说明书中。

Claims (33)

1.一种半导体器件，包括：
包括多个具有不同形状或不同大小的凹部的基体；以及
配置在所述凹部中且适合于所述凹部的多个IC芯片。
2.一种半导体器件，包括：
包括多个具有不同形状或不同大小的凹部的基体；
配置在所述凹部中且适合于所述凹部的多个IC芯片；
覆盖所述基体以及所述IC芯片的薄膜；以及
形成于所述薄膜上且电连接到选自所述多个IC芯片中的至少一个IC芯片的布线。
3.根据权利要求2所述的半导体器件，其特征在于，
所述布线通过液滴喷射法或丝网印刷法形成。
4.根据权利要求1所述的的半导体器件，其特征在于，所述基体包括树脂。
5.根据权利要求2所述的半导体器件，其特征在于，所述基体包括树脂。
6.根据权利要求1所述的半导体器件，其特征在于，所述多个凹部的一部分包括突起部。
7.根据权利要求2所述的半导体器件，其特征在于，所述多个凹部的一部分包括突起部。
8.根据权利要求1所述的半导体器件，其特征在于，
所述IC芯片是通过使用硅衬底、镓砷衬底、硅锗衬底、SOI衬底、石英衬底或玻璃衬底来形成的。
9.根据权利要求2所述的半导体器件，其特征在于，
所述IC芯片是通过使用硅衬底、镓砷衬底、硅锗衬底、SOI衬底、石英衬底或玻璃衬底来形成的。
10.根据权利要求1所述的半导体器件，其特征在于，还包括电连接到所述IC芯片的天线。
11.根据权利要求2所述的半导体器件，其特征在于，还包括电连接到所述布线的天线。
12.根据权利要求10所述的半导体器件，其特征在于，所述半导体器件为RFID标签。
13.根据权利要求11所述的半导体器件，其特征在于，所述半导体器件为RFID标签。
14.一种半导体器件，包括：
包括具有不同形状或不同大小的第一凹部和第二凹部的基体；
配置在所述第一凹部内且适合于所述第一凹部的第一IC芯片；以及
配置在所述第二凹部内且适合于所述第二凹部的第二IC芯片，
其中，所述第一IC芯片和所述第二IC芯片的形状或大小彼此不同。
15.一种半导体器件，包括：
包括具有不同形状或不同大小的第一凹部和第二凹部的基体；
配置在所述第一凹部内且适合于所述第一凹部的第一IC芯片；
配置在所述第二凹部内且适合于所述第二凹部的第二IC芯片；
覆盖所述基体、所述第一IC芯片、以及所述第二IC芯片的薄膜；以及
形成于所述薄膜上且电连接到所述第一IC芯片和所述第二IC芯片中的至少一个的布线，
其中，所述第一IC芯片和所述第二IC芯片的形状或大小彼此不同。
16.根据权利要求15所述的半导体器件，其特征在于，
所述布线通过液滴喷射法或丝网印刷法形成。
17.根据权利要求15所述的半导体器件，其特征在于，
所述第一IC芯片通过所述布线电连接到所述第二IC芯片。
18.根据权利要求14所述的半导体器件，其特征在于，
所述基体包括树脂。
19.根据权利要求15所述的半导体器件，其特征在于，
所述基体包括树脂。
20.根据权利要求14所述的半导体器件，其特征在于，
所述基体包括第三凹部，并且所述第三凹部在所述第三凹部内包括突起部。
21.根据权利要求15所述的半导体器件，其特征在于，
所述基体包括第三凹部，并且
所述第三凹部在所述第三凹部内包括突起部。
22.根据权利要求14所述的半导体器件，其特征在于，
所述第一IC芯片及所述第二IC芯片都是通过使用硅衬底、镓砷衬底、硅锗衬底、SOI衬底、石英衬底或玻璃衬底来形成的。
23.根据权利要求15所述的半导体器件，其特征在于，
所述第一IC芯片及所述第二IC芯片都是通过使用硅衬底、镓砷衬底、硅锗衬底、SOI衬底、石英衬底或玻璃衬底来形成的。
24.一种半导体器件的制造方法，包括：
在基体中形成多个具有不同形状或不同大小的凹部；以及
在所述凹部中配置适合于所述多个凹部的IC芯片，
其中，所述IC芯片在液体中配置。
25.根据权利要求24所述的半导体器件的制造方法，其特征在于，还包括：
形成电连接到选自所述多个IC芯片中的至少一个IC芯片的天线。
26.一种半导体器件的制造方法，包括：
在基体中形成具有不同形状或不同大小的第一凹部和第二凹部；以及
在所述第一凹部中配置适合于所述第一凹部的第一IC芯片，并且在所述第二凹部中配置适合于所述第二凹部的第二IC芯片，并且
其中，所述第一IC芯片和所述第二IC芯片的形状或大小彼此不同，
所述第一IC芯片和所述第二IC芯片在液体中配置。
27.一种半导体器件的制造方法，包括：
在基体中形成多个具有不同形状或不同大小的凹部；
在所述凹部中配置适合于所述多个凹部的IC芯片；
形成覆盖所述基体及所述IC芯片的薄膜；以及
在所述薄膜上形成布线，所述布线电连接到选自所述多个IC芯片中的至少一个IC芯片，
其中，所述IC芯片在液体中配置。
28.根据权利要求27所述的半导体器件的制造方法，其特征在于，还包括：形成电连接到所述布线的天线。
29.一种半导体器件的制造方法，包括：
在基体中形成具有不同形状或不同大小的第一凹部和第二凹部；
在液体中配置适合于所述第一凹部的第一IC芯片和适合于所述第二凹部的第二IC芯片；
形成覆盖所述基体、所述第一IC芯片、以及所述第二IC芯片的薄膜；以及在所述薄膜上形成电连接到所述第一IC芯片或所述第二IC芯片的布线，
其中，所述第一IC芯片和所述第二IC芯片的形状或大小彼此不同。
30.根据权利要求27所述的半导体器件的制造方法，其特征在于，所述布线通过液滴喷射法或丝网印刷法形成。
31.根据权利要求29所述的半导体器件的制造方法，其特征在于，所述布线通过液滴喷射法或丝网印刷法形成。
32.一种半导体器件的制造方法，包括：
在基体中形成第一凹部和第二凹部，所述第一凹部具有突起部；以及在所述第二凹部中配置适合于所述第二凹部的IC芯片，
其中，所述IC芯片在液体中配置。
33.一种半导体器件的制造方法，包括：
在基体中形成第一凹部和第二凹部，所述第一凹部具有突起部；
在所述第二凹部中配置适合于所述第二凹部的第一IC芯片，所述第一IC芯片在液体中配置；
去除所述第一凹部的突起部；以及
在去除了所述突起部的第一凹部中配置适合于去除了所述突起部的所述第一凹部的第二IC芯片。
CN2007100038988A 2006-01-10 2007-01-10 半导体器件及半导体器件的制造方法 Expired - Fee Related CN101000907B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-002130 2006-01-10
JP2006002130 2006-01-10
JP2006002130 2006-01-10

Publications (2)

Publication Number Publication Date
CN101000907A true CN101000907A (zh) 2007-07-18
CN101000907B CN101000907B (zh) 2012-05-30

Family

ID=38232021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100038988A Expired - Fee Related CN101000907B (zh) 2006-01-10 2007-01-10 半导体器件及半导体器件的制造方法

Country Status (2)

Country Link
US (2) US20070158804A1 (zh)
CN (1) CN101000907B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103636112A (zh) * 2011-09-26 2014-03-12 三菱电机株式会社 车用交流发电机的整流装置
CN107564807A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种金属栅极结构及其形成方法
CN108028169A (zh) * 2015-06-24 2018-05-11 夏普株式会社 发光装置及其流体制造
CN110943077A (zh) * 2019-11-08 2020-03-31 关键禾芯科技股份有限公司 毫米波应用的多颗晶片封装结构
CN112964944A (zh) * 2021-01-29 2021-06-15 上海交通大学 集成信号处理电路的传感器及其制备方法
US20220093480A1 (en) * 2020-09-24 2022-03-24 Intel Corporation Mold-in-mold structure to improve solder joint reliability

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490830B (zh) * 2006-07-10 2012-07-04 Nxp股份有限公司 发射机应答器以及制造发射机应答器的方法
CN101490839B (zh) * 2006-07-10 2011-02-23 Nxp股份有限公司 集成电路、发射机应答器、制造集成电路的方法和制造发射机应答器的方法
GB2446622A (en) * 2007-02-14 2008-08-20 Sharp Kk Wireless interface
JPWO2009041119A1 (ja) * 2007-09-27 2011-01-20 シャープ株式会社 アンテナ装置、表示装置基板、液晶表示ユニット、表示システム、アンテナ装置の製造方法、ならびに表示装置基板の製造方法
WO2009044677A1 (ja) * 2007-10-02 2009-04-09 Sharp Kabushiki Kaisha 半導体記憶装置および記憶システム
JP4561870B2 (ja) 2008-05-14 2010-10-13 株式会社デンソー 電子装置およびその製造方法
CN102047402B (zh) * 2008-06-02 2017-11-03 Nxp股份有限公司 一种电子器件制造方法
US20110073357A1 (en) * 2008-06-02 2011-03-31 Nxp B.V. Electronic device and method of manufacturing an electronic device
US8425716B2 (en) * 2009-06-23 2013-04-23 Global Oled Technology Llc Applying chiplets to substrates
CN102782580B (zh) * 2010-02-26 2015-04-22 株式会社尼康 图案形成方法
US8187912B2 (en) * 2010-08-27 2012-05-29 Primestar Solar, Inc. Methods of forming an anisotropic conductive layer as a back contact in thin film photovoltaic devices
US8338698B2 (en) 2010-08-27 2012-12-25 Primestar Solar, Inc. Anisotropic conductive layer as a back contact in thin film photovoltaic devices
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
DE102013104132A1 (de) * 2013-04-24 2014-10-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
US20190035621A1 (en) * 2017-07-25 2019-01-31 Qualcomm Incorporated Shaped circuit wafers
CN111133574A (zh) * 2017-12-29 2020-05-08 英特尔公司 微电子组件
WO2019132965A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11049822B1 (en) * 2019-12-20 2021-06-29 Capital One Services, Llc Systems and methods for the use of fraud prevention fluid to prevent chip fraud
US11342218B1 (en) * 2020-11-02 2022-05-24 Micron Technology, Inc. Single crystalline silicon stack formation and bonding to a CMOS wafer

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4217871A1 (de) * 1992-05-29 1993-12-02 Thomas Magnete Gmbh Elektromagnet mit mit einer Stange versehenem Anker
JPH06334113A (ja) 1993-05-21 1994-12-02 Sony Corp マルチチップモジュール
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JP3196434B2 (ja) 1993-06-23 2001-08-06 オムロン株式会社 マルチチップｉｃの製造方法
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US7767627B1 (en) * 1994-10-18 2010-08-03 Symyx Solutions, Inc. Combinatorial synthesis of inorganic or composite materials
JPH09260581A (ja) 1996-03-19 1997-10-03 Hitachi Ltd 複合半導体装置の製造方法
US6908770B1 (en) * 1998-07-16 2005-06-21 Board Of Regents, The University Of Texas System Fluid based analysis of multiple analytes by a sensor array
JP2002536695A (ja) * 1999-02-05 2002-10-29 エイリアン・テクノロジイ・コーポレーション アセンブリを形成するための装置および方法
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6420266B1 (en) * 1999-11-02 2002-07-16 Alien Technology Corporation Methods for creating elements of predetermined shape and apparatuses using these elements
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
US20040053322A1 (en) * 2000-01-31 2004-03-18 Mcdevitt John T. System and method for the analysis of bodily fluids
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
JP2002100726A (ja) 2000-09-25 2002-04-05 Hitachi Maxell Ltd 半導体装置及びその製造方法
US6611237B2 (en) * 2000-11-30 2003-08-26 The Regents Of The University Of California Fluidic self-assembly of active antenna
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
JP2002366051A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 集積回路チップ及びこれを用いた表示装置
US6657289B1 (en) * 2001-07-13 2003-12-02 Alien Technology Corporation Apparatus relating to block configurations and fluidic self-assembly processes
JP3908549B2 (ja) 2002-01-31 2007-04-25 大日本印刷株式会社 Ｒｆｉｄタグの製造方法
US7080444B1 (en) * 2002-02-28 2006-07-25 Alien Technology Corporation Apparatus for forming an electronic assembly
EP2866258B1 (en) 2002-05-31 2019-04-17 Socionext Inc. Semiconductor device and manufacturing method thereof
JP3938759B2 (ja) 2002-05-31 2007-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法
TWI234253B (en) 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7244326B2 (en) * 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
JP2005019817A (ja) 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
WO2005045919A1 (ja) 2003-11-11 2005-05-19 Toray Engineering Co.,Ltd. 非接触ｉｄカード及びその製造方法
JP3978189B2 (ja) * 2004-01-23 2007-09-19 松下電器産業株式会社 半導体装置の製造方法及びその製造装置
US7217592B2 (en) * 2004-03-12 2007-05-15 New Jersey Institute Of Technology Method of magnetic field assisted self-assembly
JP2005268705A (ja) 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体素子の実装方法及び半導体素子実装体
JP4225237B2 (ja) * 2004-04-21 2009-02-18 セイコーエプソン株式会社 有機ｅｌ装置及び有機ｅｌ装置の製造方法並びに電子機器
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103636112A (zh) * 2011-09-26 2014-03-12 三菱电机株式会社 车用交流发电机的整流装置
CN108028169A (zh) * 2015-06-24 2018-05-11 夏普株式会社 发光装置及其流体制造
CN108028169B (zh) * 2015-06-24 2021-11-30 伊乐视有限公司 发光装置及其流体制造
CN107564807A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种金属栅极结构及其形成方法
CN110943077A (zh) * 2019-11-08 2020-03-31 关键禾芯科技股份有限公司 毫米波应用的多颗晶片封装结构
US20220093480A1 (en) * 2020-09-24 2022-03-24 Intel Corporation Mold-in-mold structure to improve solder joint reliability
CN112964944A (zh) * 2021-01-29 2021-06-15 上海交通大学 集成信号处理电路的传感器及其制备方法
CN112964944B (zh) * 2021-01-29 2022-06-14 上海交通大学 集成信号处理电路的传感器及其制备方法

Also Published As

Publication number Publication date
US8404525B2 (en) 2013-03-26
US20070158804A1 (en) 2007-07-12
CN101000907B (zh) 2012-05-30
US20110230015A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
CN101000907B (zh) 半导体器件及半导体器件的制造方法
JP5057767B2 (ja) 半導体装置の作製方法
US7915058B2 (en) Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
KR101467973B1 (ko) 반도체 장치 및 표시 장치
US9356152B2 (en) Semiconductor device, electronic device, and method of manufacturing semiconductor device
US8900970B2 (en) Method for manufacturing a semiconductor device using a flexible substrate
KR101442522B1 (ko) 반도체 장치, 및 그 제작 방법
KR101141034B1 (ko) 표시 장치 및 발광 장치
KR101021051B1 (ko) 반도체 장치의 제조 방법
US9559129B2 (en) Semiconductor device having antenna and method for manufacturing thereof
US8361909B2 (en) Method for manufacturing memory element
CN1790741B (zh) 半导体器件及制造该器件的方法
CN1894803B (zh) 半导体器件及其制造方法
JP5364242B2 (ja) 半導体装置の作製方法
JP4761981B2 (ja) 半導体装置の作製方法
US20080096366A1 (en) Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
JP4785447B2 (ja) 半導体装置の作製方法
JP2007005782A (ja) 半導体装置及び半導体装置の作製方法
JP5153058B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20210110