JP2005268705A - 半導体素子の実装方法及び半導体素子実装体 - Google Patents

Abstract

【課題】 流体中において自己整合的に実装を行う半導体素子の実装方法において、実装用基板上の複数の機能チップの配置位置に、機能チップを高効率に配置できるようにする。
【解決手段】
主面上に行列状に形成され、複数の機能チップ１０４、１０５を配置する複数のリセス部を有するウェハ２００Ｂと、主面上に形成され、複数のリセス部のうち行方向に配列されたリセス部と一致する方向に延びると共にリセス部の２つ分の幅を持つ複数のガイド用溝３００ａを有するＵ字状溝付き基板ベース３００Ｂとを用意する。続いて、複数の機能チップ１０４、１０５を基板ベース３００Ｂの各ガイド用溝３００ａに整列した後、各ガイド用溝３００ａの一方の端部を、ウェハ２００Ｂにおける１列分のリセス部を露出する側の端面に揃えることにより、各ガイド用溝３００ａに整列した１列分の機能チップ１０４、１０５をウェハ２００Ｂの１列分のリセス部に流体の流れにより嵌め込む。
【選択図】 図６

Description

本発明は、半導体レーザのような微細な機能チップを実装用基板上に実装する実装方法に関し、特に、光ディスクの読み出し及び書き込みに使用する光ピックアップに搭載される半導体素子の実装方法及びその実装方法に用いる半導体素子実装体に関する。

近年、情報技術に対する需要の急激な増大により、半導体素子がますます微細化されてきている。

従って、例えばIII-Ｖ族化合物半導体からなる複数の半導体レーザや赤外線フィルタ、受光素子などの機能チップを、例えばプリント回路基板（ＰＣＢ）等の実装用基板上に実装して集積化することが、以前よりも増して重要となってきている。そこで、機能チップを実装用基板上に実装する自動化の手法が盛んに研究されてきている。これらの機能チップは、通常はそのサイズが小さいため人手では扱えず、また、組立ロボットを用いた場合には、該組立ロボットが機能チップを保持して所定の位置に置くまでにかなりの時間を要してしまう。その上、半導体レーザ、赤外線フィルタ及び受光素子等はその表面が傷つきやすく、従ってロボットアームとの接触部分にダメージを受けるおそれがある。

そこで、近年、実装時に機能チップに対する物理的な接触を避けるために、機能チップを液体中に分散した状態で実装用基板上に配置して実装する、いわゆる流体自己実装（Fluidic Self Assembly:ＦＳＡ）法が提案されている。

以下、従来のＦＳＡ法について図１４及び図１５を参照しながら説明する。

図１４は第１の従来例に係る実験的なＦＳＡ法を用いた半導体素子実装体７００Ａを模式的に示している。図１４に示すように、ウェハ又はＰＣＢからなり、その表面に実装位置を規制する複数のリセス部６１０ａが設けられた実装用基板６１０は、液体中にその表面を液面から傾けて保持される。続いて、多数の機能チップ６００が分散されたスラリ状の液体７１１をピペット７１０を通して実装用基板６１０の表面に注ぐ。ここで、機能チップ６００の形状は、通常、正方形状、円盤状又は球形状である。実装用基板６１０の表面に注がれた液体７１１に含まれる多数の機能チップ６００は該実装用基板６１０の表面を滑りながら、形状が一致する空のリセス部６１０ａに重力及び流体の流れにより偶然に且つ自然に嵌まり込む。

図１５は第２の従来例に係るバブルポンプ付き半導体素子実装体７００Ｂを模式的に示している。図１５に示すように、バブルポンプ付き半導体素子実装体７００Ｂは、液体７１１及び実装用基板６１０を収納する容器７１２と、機能チップ６００を循環するブロック循環部７１３とから構成されている。

ブロック循環部７１３は、実装用基板６１０のリセス部６１０ａに嵌まらなかった機能チップ６００ａを実装用基板６１０よりも高い位置にまで泡７１１ａの浮力によって搬送する。搬送された機能チップ６００ａは、再度、実装用基板６１０の表面に注がれる。泡７１１ａは、ブロック循環部７１３に供給される窒素ガス７１４から、ブロック循環部７１３の下部に設けられた機能チップ停止具を兼ねるノズル７１３ａによって生成される。
米国特許第５９０４５４５号明細書 米国特許第５９９４１５９号明細書 米国特許第６４１７０２５号明細書 米国特許第６４７９３９５号明細書 A.K. Verma, M.A. Hadley, H.J. Yeh, J.S. Smith, "Fluidic self assembly of silicon microstructures" Las Vegas, NV, May 21-24, 1995, pp 1263-8. I. Soga, Y. Ohno, S. Kishimoto, K. Maezawa, T. Mizutani, "Fluidic assembly of thin GaAs blocks on Si Substrates", JJAP Vol. 42, Part 1, 4B, April 2003, pp 2226-9. A. Terfort, N. Bowden, G.M. Whitesides, "Three dimensional self assembly of millimeter-scale components", Nature, 386, 162-164 (1997). H. J. Yeh, J.S Smith, "Fluidic self assembly for the integration of GaAs light emitting diodes on Si substrates", IEEE PTL, Vol. 6, No. 6, June 1994. U. Srinivasan, M.A.Helmbrecht, C.Rambe, R.S. Muller, R.T. Howe, "Fluidic self assembly of micromirrors onto microactuators using capillary forces", IEEE Journal of selected topics in Quantum Electronics, Vol. 8, No.1, (2002), pp 4-11.

しかしながら、前記従来の半導体素子実装体は、図１４に示すように、各機能チップ６００は、実装用基板６１０の表面に設けた複数のリセス部６１０ａに対して重力及び流体の流れにより偶然に嵌まり込む。従って、機能チップ６００を実装用基板６１０のすべてのリセス部に効率良く配置するには、実装用基板６１０に設けたリセス部６１０ａの個数の数十倍も用意しなければならないという第１の問題がある。

さらに、機能チップ６００の外形状が正方形状、円盤状及び球形状のように、対称軸を多く持つ形状でないと高効率に実装できないという第２の問題がある。すなわち、従来のＦＳＡ法においては、機能チップ６００には、その外形状に円形状や立方体形状、さらにはそれ以上に多くの対称軸を持たせている。従って、機能チップ６００の外形状が、真円状の円盤から楕円状の円盤、正方形、三角形、らせん又は長方形のように対称軸が少ない程、ＦＳＡ法による自己整合的な実装効率が低下する。

一方、現状のマイクロエレクトロメカニカルシステム(Micro electromechanical systems：ＭＥＭＳ）のような機能チップは、たいていの場合、複雑で且つ高度に束縛された設計が要求されるため、望むような（対称軸が多い）外形状とすることができない。これらの機能チップは、通常、機械的、電子的及び光学的な構成要素を含み、各構成要素はその方向、位置及びサイズによっては傷付きやすい。従って、これらの機能チップは、ＦＳＡ法のように多数の機能チップを一度に混合して実装用基板上に注入することは避けられている。また、経験上、指向性を有する平面長方形状の光学機能チップを従来のＦＳＡ法により実装を行なったところ、その実装効率は極めて低いことを確認している。確かに、ＦＳＡ手法は、実装用基板上に設けたリセス部に最も近接した機能チップが直ちにリセス部に嵌まる点では有効ではあるが、あいにく、これら機能チップ自体は、配置位置（リセス部）からの距離の遠近に拘わらず、該リセス部に近接する術（すべ）がない。

さらに、現在、ＭＥＭＳ、半導体レーザ、誘電体フィルタ又は受光素子等からなる多数の機能チップを実装用基板上に正確且つ高効率で自己整合的に実装できる手法はない。一方、例えば、ＣＤ（Compact Disc）及びＤＶＤ（Digital Versatile Disc）のような光ディスク装置市場においては、光ピックアップの中核部品であるレーザ素子の生産性を高めるよう要求されている。特に近年、互いに異なる２つの波長のレーザ光を出力するレーザ素子の生産性を高めるために、例えば異なる波長のレーザ光を出力する２つの半導体レーザ素子を自己整合的に、迅速且つ正確に実装できる実装方法が望まれている。

本発明は、前記従来の問題を解決し、ＦＳＡ法のように、物理的な接触により傷つきやすい機能チップを実装用基板に配置可能な実装方法において、実装用基板に設けた複数の機能チップの配置位置（リセス部）に機能チップを高効率に配置できるようにする。さらには、複数の機能チップをミクロンオーダー又はサブミクロンオーダーの正確さで自動的に且つ迅速にウェハ上のリセス部にまで搬送できるようにする。また、機能チップの形状が、正方形状、円盤状、立方体形状又は球形状のように多くの対称軸を持たない形状であっても実装可能にすることを目的とする。

前記の目的を達成するため、本発明は、複数の機能チップを分散した液体を、多数のリセス部が設けられた実装用基板上にでたらめに注ぐのではなく、複数のガイド用溝が形成された基板ベースの該ガイド用溝を用いて、複数の機能チップを実装用基板上のリセス部に高効率に配置できる半導体素子の実装方法を提案する。

具体的に、本発明に係る第１の半導体素子の実装方法は、主面上に行列状に形成され、それぞれが機能チップを配置する複数のリセス部を有する実装用基板と、主面上に形成され、それぞれが複数のリセス部のうち行方向に配列されたリセス部と一致する方向に延びると共にリセス部の少なくとも１つ分の幅を持つ複数のガイド用溝を有するガイド用溝付き基板ベースとを用意する工程と、複数の機能チップをガイド用溝付き基板ベースの各ガイド用溝に整列した後、ガイド用溝付き基板ベースにおける各ガイド用溝の一方の端部を、実装用基板における１列分のリセス部を露出する側の端面に揃えることにより、各ガイド用溝に整列した１列分の機能チップを実装用基板の１列分のリセス部に流体中において自己整合的に嵌め込む工程とを備えていることを特徴とする。

第１の半導体素子の実装方法によると、実装用基板に形成された複数のリセス部のうち、例えば行方向に配列されたリセス部と一致する方向に延びると共にリセス部の少なくとも１つ分の幅を持つ複数のガイド用溝が主面上に形成されたガイド用溝付き基板ベースを用意しておき、機能チップをリセス部に嵌め込む工程において、複数の機能チップをガイド用溝付き基板ベースの各ガイド用溝に整列した後、ガイド用溝付き基板ベースにおける各ガイド用溝の一方の端部を、実装用基板における１列分のリセス部を露出する側の端面に揃えることにより、各ガイド用溝に整列した１列分の機能チップを実装用基板の１列分のリセス部に流体中において自己整合的に嵌め込むため、複数の機能チップを、実装用基板の複数のリセス部の近傍にまで確実に且つ迅速に搬送できるようになる。従って、液体中に分散した機能チップを液体ごと実装用基板の上にでたらめに注いで確率的に実装する従来の方法と比べて、複数の機能チップの実装用基板への実装効率が格段に向上する。

第１の半導体素子の実装方法において、機能チップをリセス部に嵌め込む工程は、１列分のリセス部に機能チップが嵌め込まれた後に、ガイド用溝付き基板ベースを実装用基板における次の１列分のリセス部を露出する側の端面に揃え、その後、各ガイド用溝に整列した次の１列分の機能チップを実装用基板の次の１列分のリセス部に嵌め込む工程を含むことが好ましい。このようにすると、実装用基板の主面上に行列状に形成された複数のリセス部のすべてに機能チップを確実に配置することができる。

第１の半導体素子の実装方法において、ガイド用溝付き基板ベースにおける各ガイド用溝の一方の端部の底面には、機能チップの少なくとも１つ分の平面形状と一致する開口部がそれぞれ形成されている好ましい。このようにすると、機能チップの平面形状に拘わらず、各機能チップを高精度に実装することが可能となる。

第１の半導体素子の実装方法において、機能チップをリセス部に嵌め込む工程は、実装用基板における複数のリセス部と同一の開口パターンを有する板状のマスク部材を実装用基板の上に載置した状態で行なうことが好ましい。このようにすると、機能チップの平面形状及びサイズに拘わらず、各機能チップを高精度に実装することが可能となる。

本発明に係る第２の半導体素子の実装方法は、主面上に１列に形成され、それぞれが機能チップを配置する複数のリセス部を有する実装用基板と、主面上に形成され、それぞれが１列分のリセス部と直交する方向に延びると共にリセス部の少なくとも１つ分の幅を持つ複数のガイド用溝が形成されたガイド用溝付き基板ベースとを用意する工程と、複数の機能チップをガイド用溝付き基板ベースの各ガイド用溝に整列した後、ガイド用溝付き基板ベースにおける各ガイド用溝の一方の端部を、実装用基板における１列分のリセス部を露出する側の端面に揃えることにより、各ガイド用溝に整列した１列分の機能チップを実装用基板の１列分のリセス部に流体中において自己整合的に嵌め込む工程とを備え、機能チップをリセス部に自己整合的に嵌め込む工程は、ガイド用溝付き基板ベースにおける各リセス部及び各ガイド用溝との対向部分が除去されてなる複数の切り欠き部を有する櫛形状マスク部材をガイド用溝付き基板ベースの上に保持した状態で行なうことを特徴とする。

第２の半導体素子の実装方法によると、主面上に１列分のリセス部が形成された実装用基板を用いる場合に、機能チップをリセス部に嵌め込む工程において、ガイド用溝付き基板ベースにおける各リセス部及び各ガイド用溝との対向部分が除去されてなる複数の切り欠き部を有する櫛形状マスク部材をガイド用溝付き基板ベースの上に保持した状態で行なうため、実装精度を向上することができる。

第２の半導体素子の実装方法は、機能チップをリセス部に嵌め込む工程において、ガイド用溝付き基板ベースにおける各ガイド用溝と擦動可能に嵌合する複数の歯を持つ板状のツールであって、該ツールの複数の歯により、各ガイド用溝に整列した各機能チップを各ガイド用溝の他方の端部側から一方の端部側に押しながら搬送することが好ましい。このように、ガイド用溝付き基板ベースにおける各ガイド用溝と擦動可能に嵌合する複数の歯を持つ板状のツールを用意し、該ツールの複数の歯により、各ガイド用溝に整列した各機能チップを各ガイド用溝の他方の端部側から一方の端部側に押しながら搬送すると、流体の流れにのみ頼ることなく、各ガイド用溝に整列された機能チップを実装用基板状のリセス部の近傍に搬送することが可能となるので、実装効率がさらに向上する。

第１又は第２の半導体素子の実装方法において、ガイド用溝付き基板ベースにおける各ガイド用溝の底面上には、複数の凹部、貫通孔、凸部又は溝部が形成されていることが好ましい。このようにすると、ガイド用溝の底面と機能チップとの間に働く粘性のファンデアワールス力（摩擦力）を低減することができるため、ガイド用溝の底面上に整列した機能チップが速やかに移動するようになる。

本発明に係る第３の半導体素子の実装方法は、主面上にストライプ状に形成された複数の第１のガイド用溝と、各第１のガイド用溝の底面上に互いに間隔をおいて形成され、それぞれが機能チップを配置する複数のリセス部を有するガイド用溝付き実装用基板と、ガイド用溝付き実装用基板に形成された各第１のガイド用溝及び各リセス部と一致する位置に複数の第２のガイド用溝及び開口部を有するガイド用溝付きマスク部材とを用意する工程と、複数の機能チップをガイド用溝付きマスク部材の各第２のガイド用溝に整列した後、ガイド用溝付きマスク部材の各開口部から、ガイド用溝付き実装用基板の各リセス部が露出するように揃えることにより、各第２のガイド用溝に整列した機能チップをガイド用溝付き実装用基板のリセス部に流体中において自己整合的に嵌め込む工程とを備えていることを特徴とする。

第３の半導体素子の実装方法によると、ガイド用溝付き実装用基板には第１のガイド用溝を設け、該ガイド用溝付き実装用基板の上には、第２のガイド用溝及び開口部を有するガイド用溝付きマスク部材を載置して、第２のガイド用溝に整列した機能チップをガイド用溝付き実装用基板のリセス部に流体により自己整合的に嵌め込むため、従来の方法と比べて実装効率が格段に向上する。

第３の半導体素子の実装方法において、ガイド用溝付き基板は、主面上における複数のリセス部を除く領域に複数の凹部、貫通孔、凸部又は溝部が形成されており、ガイド用溝付きマスク部材は、各第２のガイド用溝の底面上における開口部を除く領域に複数の凹部、貫通孔、凸部又は溝部が形成されていることが好ましい。

第１〜第３の半導体素子の実装方法において、各凹部、貫通孔若しくは凸部の径又は溝部の幅は、機能チップの０．２倍以下であることが好ましい。

第３の半導体素子の実装方法は、機能チップをリセス部に嵌め込む工程において、ガイド用溝付きマスク部材における各第２のガイド用溝と擦動可能に嵌合する複数の歯を持つ板状のツールであって、該ツールの複数の歯により、各第２のガイド用溝に整列した各機能チップを押しながら搬送することが好ましい。

第１〜第３の半導体素子の実装方法において、機能チップをリセス部に嵌め込む工程は液体中で行なうことが好ましい。このようにすると、実装工程において、機能チップ同士が互いに接触したり、また機能チップが実装用基板やガイド用溝付き基板ベースと接触したりしたとしても、機能チップに与える衝撃を緩和することができる。

本発明に係る第１の半導体素子実装体は、主面上に行列状に形成された複数のリセス部を有する実装用基板における複数のリセス部にそれぞれ機能チップを自己整合的に配置するための半導体素子実装体を対象とし、板状部材からなり、その主面に、それぞれが複数のリセス部のうち行方向に配列されたリセス部と一致する方向に延びると共に、リセス部の少なくとも１つ分の幅を持つ複数のガイド用溝が形成されていることを特徴とする。

本発明に係る第２の半導体素子実装体は、主面上に１列に形成された複数のリセス部を有する実装用基板における複数のリセス部にそれぞれ機能チップを自己整合的に配置するための半導体素子実装体を対象とし、主面に、それぞれが１列分のリセス部と直交する方向に延びると共に、リセス部の少なくとも１つ分の幅を持つ複数のガイド用溝が形成されたガイド用溝付き基板ベースと、ガイド用溝付き基板ベースにおける各ガイド用溝と擦動可能に嵌合する複数の歯を持つ板状のツールと、実装用基板上に保持され、該実装用基板の各リセス部を露出すると共に、それぞれがガイド用溝付き基板ベースにおける各ガイド用溝との対向部分が除去されてなる複数の切り欠き部を有する櫛形状マスク部材とを備えていることを特徴とする。

第１又は第２の半導体素子実装体において、各ガイド用溝の底面上には、複数の凹部、貫通孔、凸部又は溝部が形成されていることが好ましい。

本発明に係る第３の半導体素子実装体は、主面上に行列状に形成された複数のリセス部を有する実装用基板における複数のリセス部に光素子又は電子素子を含む複数の機能チップを自己整合的に配置するための半導体素子実装体を対象とし、主面上にストライプ状に形成された複数の第１のガイド用溝と、各第１のガイド用溝の底面上に互いに間隔をおいて形成され、それぞれ機能チップを配置する複数のリセス部を有するガイド用溝付き実装用基板の上に載置されて使用され、板状のガイド用溝付きマスク部材であり、ガイド用溝付き実装用基板に形成された各第１のガイド用溝及び各リセス部と一致する位置に複数の第２のガイド用溝及び開口部を有することを特徴とする。

第３の半導体素子実装体において、ガイド用溝付き基板は、主面上における複数のリセス部を除く領域に複数の凹部、貫通孔、凸部又は溝部が形成されており、ガイド用溝付きマスク部材は、各第２のガイド用溝の底面上における開口部を除く領域に複数の凹部、貫通孔、凸部又は溝部が形成されていることが好ましい。

第１〜第３の半導体素子実装体において、各凹部、貫通孔若しくは凸部の径又は溝部の幅は、機能チップの０．２倍以下であることが好ましい。

本発明に係る半導体素子の実装方法及び半導体素子実装体によると、傷つきやすい機能チップを含む機能チップを実装用基板状に実装する際に、機能チップを傷つけることなく、複数の機能チップを高精度で且つ高効率に実装することが可能となる。

（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。

図１（ａ）〜図１（ｄ）は本発明の第１の実施形態に係る半導体素子の実装方法により作製された半導体素子であって、（ａ）は正面構成を示し、（ｂ）は左側面構成を示し、（ｃ）は例えばリセス付きサブマウントである実装用基板の平面構成を示し、（ｄ）は互いの発振波長が異なる２つの半導体レーザである機能チップの正面構成を示している。

図１（ａ）及び（ｂ）に示すように、第１の実施形態に係る半導体素子は、例えばシリコン（Ｓｉ）からなる実装用基板１０１と、その主面上にレーザ光の出射方向が揃うように配置され、発振波長が互いに異なる第１の機能チップ１０４及び第２の機能チップ１０５とから構成されている。第１の機能チップ１０４及び第２の機能チップ１０５におけるレーザ光の出射方向（長手方向）の寸法は、自己整合的に実装可能となるように互いに変えられており、ここでは、第１の機能チップ１０４と比べて第２の機能チップ１０５の方を長くしている。

図１（ａ）及び（ｄ）に示すように、第１の機能チップ１０４及び第２の機能チップ１０５の出射端面には、各レーザ光の出力部（活性領域）１０４ａ及び１０５ａがそれぞれ設けられている。また、図１（ａ）〜（ｃ）に示すように、実装用基板１０１の上部には、各機能チップ１０４及び１０５の出力部１０４ａ及び１０５ａが覆われない程度の深さを有する第１のリセス部１０２及び第２のリセス部１０３が形成されている。また、第１のリセス部１０２及び第２のリセス部１０３における各機能チップ１０４及び１０５の出射端面とそれぞれ対向する対向面１０２ａ及び１０３ａは、実装用基板１０１における各機能チップ１０４及び１０５の出射端面側の端部と揃えられ且つ該端部に近接するように設けられている。これにより、図１（ｂ）に示すように、各機能チップ１０４及び１０５から出力される各レーザ光１０６が実装用基板１０１の上端部によって遮られるという不具合を防止することができる。このことから、図１（ｃ）に示すように、互いの長辺方向の寸法が異なる第１の機能チップ１０４及び第２の機能チップ１０５が嵌まるように、実装用基板１０１における各機能チップ１０４及び１０５の出力制御面との対向面１０２ｂ及び１０３ｂは不揃いに配置されている。ここで、各機能チップ１０４及び１０５の出力制御面とは、各機能チップ１０４及び１０５における出射端面との対向面から微弱に出力される光を検出して、各機能チップ１０４及び１０５の出力状態が制御可能であることから付された名称である。

また、図１（ａ）及び（ｄ）に示すように、第１の機能チップ１０４及び第２の機能チップ１０５は、実装用基板１０１の各リセス部１０２及び１０３の底面上に配された半田材１０４ｂ及び１０５ｂによりそれぞれ固着されている。

以下、図１（ａ）に示した半導体素子の実装方法について図面を参照しながら説明する。

図２（ａ）及び図２（ｂ）は、本発明の第１の実施形態に係る実装用基板１０１を個片に分割する前のウェハであって、（ａ）は互いの発振波長が異なる１対の機能チップ用のウェハ２００Ａの平面構成を示し、（ｂ）は互いの発振波長が異なる２対の機能チップ用のウェハ２００Ｂの平面構成を示している。

図２（ａ）に示すウェハ２００Ａの主面には、それぞれが互いに対をなす第１のリセス部１０２及び第２のリセス部１０３が形成された複数の実装用基板１０１Ａが行列状に配置されている。

図２（ｂ）に示すウェハ２００Ｂの主面には、それぞれが互いに対をなす第１のリセス部１０２及び第２のリセス部１０３の２対分を含み、各リセス部１０２及び１０３における出射端面との対向面１０２ａと１０３ａとを互いに対向させた複数の実装用基板１０１Ｂが行列状に配置されている。

図３（ａ）は本発明に係る半導体素子の実装方法に用いる断面Ｕ字状のＵ字状溝付き基板ベースの部分的な斜視構成を示し、図３（ｂ）は一変形例に係るＵ字状溝付き基板ベースの部分的な斜視構成を示している。図３（ａ）に示すように、例えばシリコン（Ｓｉ）からなるＵ字状溝付き基板ベース３００Ａは、その主面上に互いに平行に延びる複数のＵ字状溝３００ａが形成されている。また、図３（ｂ）に示すＵ字状溝付き基板ベース３００Ｂには、各Ｕ字状溝の一方の端部に実装対象である機能チップの平面サイズと一致する開口部３００ｂがそれぞれ形成されている。

図４（ａ）は本発明の第１の実施形態に係る半導体素子の実装方法に用いる、端面に櫛形状の歯３１０ａを持つ歯付きツール３１０の部分的な斜視構成を示し、図４（ｂ）はＵ字状溝付き基板ベース３００Ａの各Ｕ字状溝３００ａに歯３１０ａを擦動（スライド）可能に嵌め合わせた状態を表わしている。

ここで、図５に示すように、各Ｕ字状溝３００ａの底面上に、径が複数の微小孔又微小粒３００ｃを設けると良い。このようにすると、Ｕ字状溝３００ａの底面とその上をスライドする機能チップ１０４及び１０５の下面との間の接触面積が小さくなって、接触面同士の間に働く摩擦力が低減されるため、機能チップ１０４及び１０５がＵ字状溝３００ａの底面上を搬送される際の粘性抵抗が低減される。また、図示はしていないが、各Ｕ字状溝３００ａの底面上には、微小孔又は微小粒３００ａに代えて該微小孔の開口径と同等の幅を持つ複数の微小溝を設けてもよい。

なお、Ｕ字状溝３００ａの断面形状は、断面Ｕ字状に限られず、断面Ｖ字状でもよく、他の形状でもよい。すなわち、Ｕ字状溝３００ａは実装対象である機能チップのサイズと形状とに合致するガイド用レールとして機能すればよい。

以下、前記のような構成を持つ半導体素子の実装方法において、Ｕ字状溝付き基板ベース及びツールを用いた機能チップの実装方法を図面に基づいて説明する。

図６は本発明の第１の実施形態に係る半導体素子の実装方法を示している。

図６に示すように、複数の機能チップ１０４及び１０５はそれぞれの動作確認を行なった後、各Ｕ字状溝３００ａに交互に整列させる。

続いて、Ｕ字状溝３００ａに機能チップ１０４及び１０５を配列した状態のＵ字状溝付き基板ベース３００Ａを、ウェハ２００Ｂにおける１対のリセス部１０２及び１０３と、１本のＵ字状溝３００ａとの互いの位置合わせを行なう。その後、ウェハ２００Ｂ、Ｕ字状溝付き基板ベース３００Ａ及び歯付きツール３１０を液体中に投入する。Ｕ字状溝３００ａに整列された各機能チップ１０４及び１０５は、流体の流れにより又は歯付きツール３１０をＵ字状溝付き基板ベース３００Ａの各Ｕ字状溝３００ａに嵌めた状態で前方（図中の左下）に押し出すことにより、ウェハ２００Ｂに設けたリセス部１０２及び１０３にまで容易に且つ確実に搬送することができる。

Ｕ字状溝付き基板ベース３００Ａの端部に１対ずつの機能チップ１０４及び１０５が到達すると、到達した１対ずつの機能チップ１０４及び１０５は、その下側に位置するウェハ２００Ａに設けられた１対ずつのリセス部１０２及び１０３に押し出されて嵌まり込む。なお、歯付きツール３１０は必ずしも必要ではなく、該歯付きツール３１０を用いない場合には、ウェハ２００Ｂの主面を水平面から９０°以内で傾けると良い。

その後は、各リセス部１０２及び１０３の底面にあらかじめ配置しておいた半田材等を加熱により溶着し、さらに、複数の機能チップ１０４及び１０５がそれぞれリセス部１０２及び１０３に嵌め込まれたウェハ２００Ｂを個片状の複数の実装用基板１０１に分割して、図１（ａ）に示す半導体素子を得る。

ここで、Ｕ字状溝付き基板ベース３００Ａに代えて、図３（ｂ）に示すような、各Ｕ字状溝３００ａの端部に開口部３００ｂを設けたＵ字状溝付き基板ベース３００Ｂを用いてもよい。

このように、第１の実施形態に係る半導体素子の実装方法によると、従来のように、実装用基板（ウェハ）の上に、機能チップを分散した液体を直接に、すなわちでたらめに注ぐのではなく、機能チップの搬送時のガイドであって、実装用基板のリセス部に機能チップを導くための互いに平行に延びる複数のＵ字状溝３００ａが形成されたＵ字状付き基板ベース３００Ａ、３００Ｂを実装用基板の主面上に載置して実装を行なっている。これにより、機能チップのサイズがナノメータ、マイクロメータ又はミリメータサイズであっても、また任意の形状であっても、Ｕ字状溝３００ａの幅又は深さを調整することにより、実装用基板の所定の位置に高精度及び高効率で且つ確実に機能チップを実装することができる。

第１の実施形態においては、発振波長が互いに異なる第１の機能チップ１０４及び第２の機能チップ１０５を１対として、同時に複数対の機能チップ１０４及び１０５を実装することが可能である。

ここで、前述したように、機能チップ１０４、１０５は半導体レーザに限られない。すなわち、機能チップには、導体、半導体、絶縁性ガラス、絶縁性樹脂又は誘電体材料からなる機能素子を用いることができる。

（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。

図７（ａ）及び図７（ｂ）は、ウェハの主面上に保持され、機能チップの実装位置（リセス部）と対応する位置にそれぞれ開口部を設けた板状の金属マスクであって、（ａ）は互いの発振波長が異なる１対の機能チップ用の金属マスク４００Ａの平面構成を示し、（ｂ）は発振波長が異なる２対の機能チップ用の金属マスク４００Ｂの平面構成を示している。

図７（ａ）に示すように、例えば、ニッケル（Ｎｉ）又はニッケル合金等からなる金属マスク４００Ａには、機能チップを実装するウェハに形成された複数の第１のリセス部１０２及び第２のリセス部１０３を露出する複数の開口部４００ａが行列状に配置されている。

また、図７（ｂ）に示す金属マスク４００Ｂには、それぞれが互いに対をなし、且つ２対の第１のリセス部１０２及び第２のリセス部１０３を露出する複数の開口部４００ｂが行列状に配置されている。ここで、金属マスク４００Ｂの各開口部４００ｂは、各機能チップ１０４及び１０５における出射端面同士が対向して実装される配置となるように形成されている。

図８に示す金属マスク４００Ｃは、他の変形例であって、平面長方形の複数の開口部４００ｃが行列状に配置されている。ここで、各開口部４００ｃは、任意の平面形状を持つ機能チップと一致する開口形状とされている。

以下、前記のような構成を持つ半導体素子の実装方法におけるＵ字状溝付き基板ベース及びツールを用いた機能チップの実装方法を図面に基づいて説明する。

図９は本発明の第２の実施形態に係る半導体素子の実装方法であって、１対の機能チップの実装方法を示している。

まず、例えば図２（ｂ）に示すように、機能チップ１０４及び１０５の実装用基板であるウェハ２００Ｂの所定の位置にあらかじめ複数のリセス部１０２及び１０３を設けておき、設けた複数のリセス部１０２及び１０３と一致するように複数の開口部４００ｂが形成された金属マスク４００Ｂを用意する。続いて、用意した金属マスク４００Ｂをウェハ２００Ｂの上に、金属マスク４００Ｂの各開口部４００ｂがウェハ２００Ｂにおける１対のリセス部１０２及び１０３とそれぞれ一致するように保持する。

次に、図９に示すように、Ｕ字状溝付き基板ベース３００Ａの各溝部３００ａの内側に、機能チップ等からなる機能チップ１０４及び１０５を整列させる。続いて、金属メタル４００Ｂの上に、各Ｕ字状溝３００ａに機能チップ１０４及び１０５があらかじめ整列されたＵ字状溝付き基板ベース３００Ａの一端面を、金属マスク４００Ｂの各開口部４００により形成される一の列と一致させるように載置する。

次に、ウェハ（図示せず）、金属マスク４００Ｂ、Ｕ字状溝付き基板ベース３００Ａ及び歯付きツール３１０を液体中に投入する。Ｕ字状溝３００ａの内側に整列された各機能チップ１０４及び１０５は、液体の流れに加え、歯付きツール３１０をＵ字状溝付き基板ベース３００Ｂの各Ｕ字状溝３００ａに嵌めた状態で前方（図中の左下）に押し出すことにより、金属マスク４００Ｂに設けた開口部４００ｂにまで容易に且つ確実に搬送することができる。金属マスク４００Ｂの各開口部４００ｂに到達した機能チップ１０４及び１０５は、各開口部４００ｂを通してウェハの１対のリセス部に確実に実装される。ここで、Ｕ字状溝付き基板ベース３００Ａにおける前端面は、金属マスク４００Ｂの１列分の開口部４００ｂの後端面に合わせる。ここで、１列分の開口部４００ｂとは、Ｕ字状溝３００ａが延びる方向と直交する方向に並ぶ開口部４００ｂをいい、ここでは例えば２０個とする。従って、第２の実施形態においては、歯付きツール３１０を１列分だけ押すと一度に２０対の機能チップ１０４及び１０５をウェハの各リセス部に実装することができる。このように、１列分のリセス部に対応する機能チップの実装工程を、金属マスク４００Ｂと共にウェハを順次１列ずつずらしながら、ウェハのすべてのリセス部に機能チップ１０４及び１０５が実装されるまで繰り返す。なお、歯付きツール３１０における歯３１０ａの高さは、各機能チップ１０４及び１０５の傷つきやすい領域に損傷を与えない寸法に設定されている。

このように、第２の実施形態によると、１対の機能チップ１０４及び１０５は、実装用基板であるウェハ２００Ｂの１対のリセス部１０２及び１０３に、液体中において自己整合的に且つ高精度で、しかも例えば１秒間に２０対の機能チップ１０４及び１０５が一度に搬送できる。

なお、第２の実施形態においても、図５に示すように、Ｕ字状溝付き基板ベース３００Ｂの各Ｕ字状溝３００ａの底面に、微小孔又微小粒３００ｃを設けておくと、各機能チップ１０４及び１０５の擦動抵抗が低減されて、それらの動き（流れ）が滑らかとなる。

（第２の実施形態の第１変形例）
図１０（ａ）は第２の実施形態の第１変形例であって、１つの機能チップを実装する実装方法を示している。図１０（ａ）に示すように、第１変形例は、各Ｕ字状溝３００ａの端部に主面とその裏面とを貫通する開口部３００ｂが設けられたＵ字状溝付き基板ベース３００Ｂを用いている。さらに、機能チップ１０５を実装する実装用基板１０１Ａには、１つ分のリセス部しか形成されていない。従って、金属マスク４００Ａにも実装用基板１０１Ａのリセス部と対応する開口部４００ａが形成されている。また、金属マスク４００Ａの上に載置されるＵ字状溝付き基板ベース３００Ｂの各Ｕ字状溝３００ａの幅と各開口部３００ｂの平面形状とは、１つの機能チップ１０５の寸法に合わせて形成され、歯付きツール３１０の各歯３１０ａの幅もＵ字状溝３００ａの幅に合わせて形成されている。

（第２の実施形態の第２変形例）
図１０（ｂ）は第２の実施形態の第２変形例であって、第１変形例と同様に、１つの機能チップを実装する他の実装方法を示している。図１０（ｂ）に示すように、第２変形例においては、実装対象である機能チップ１２１の外形状を円筒形状としている。従って、金属マスク４００Ｃにも実装用基板１０１Ｂの複数のリセス部と対応するように平面円形状の複数の開口部４００ｃが形成されている。さらに、金属マスク４００Ｃの上に載置されるＵ字状溝付き基板ベース３００Ｂの各Ｕ字状溝３００ａの幅は、１つの機能チップ１２１の径に合わせて形成され、歯付きツール３１０の各歯３１０ａの幅も、Ｕ字状溝３００ａの幅に合わせて形成されている。

なお、実装対象である機能チップ１２１は、円筒形状に限られず、任意の形状であっても、本発明を適用することが可能である。

（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。

図１１は本発明の第３の実施形態に係る半導体素子の実装方法であって、１対の機能チップの半導体素子の実装方法による実装方法を示している。

図１１に示すように、第３の実施形態においては、１対の機能チップ１０４及び１０５を実装する実装用基板がウェハではなく、代わりに、上面に機能チップの実装位置を規定する１列分のリセス部が形成された、例えば炭化ケイ素（ＳｉＣ）からなる棒状のサブマウント２１０を用いる。従って、Ｕ字状溝付き基板ベース３００Ａの前方端は、サブマウント２１０の側面と各Ｕ字状溝３００ａがサブマウント２１０の各リセス部と一致するように接続された状態で、機能チップ１０４及び１０５が実装される。また、ここでは、Ｕ字状溝付き基板ベース３００Ａにおける各Ｕ字状溝３００ａの底面には、多数の微小孔３００ｃが設けられている。なお、微小孔３００ｃに代えて微小溝でもよく、さらには、断面球状（半球状）又は断面ピラミッド（四角錐）状の微小粒であってもよい。

このとき、サブマウント２１０の上面には、該サブマウント２１０上のリセス部を露出する複数の切り欠き部４１０ａが形成された櫛形状マスク４１０が保持されている。櫛形状マスク４１０は、例えば磁性ニッケル又は磁性ニッケル合金からなり、各切り欠き部４１０ａは、Ｕ字状溝付き基板ベース３００Ａの各Ｕ字状溝３００ａの前方端と対向する部分を開口している。これにより、サブマウント２１０上のリセス部が比較的浅い構成であっても、歯付きツール３１０に押された１列分の機能チップ１０４及び１０５は、サブマウント２１０の上面で位置ずれを起こすことなく、対応する各リセス部に確実に実装される。なお、櫛形状マスク４１０の形成材料は磁性ニッケル又はその合金に限られず、加工性に優れ錆びにくい材料であればよい。

このように、複数の機能チップ１０４及び１０５は、適切に設計された櫛形状マスク４１０によりサブマウント２１０の各リセス部に位置決めされ、その後、熱処理により溶融された半田材等により固着される。

以下、第３の実施形態に係るサブマウント２１０への実装方法を実現する実装体を図１２に基づいて説明する。

図１２の流れ図に示すように、工程Ｉにおいて、サブマントバー２１０をサブマウントホルダ５１０に保持し、次の工程IIにおいて、サブマントバー２１０が保持されたサブマウントホルダ５１０を、サブマウントホルダ５１０、Ｕ字状溝付き基板ベース３００Ａ等を保持する保持ベース本体５２０にボルト又はピン等で取り付けて、工程III の状態を得る。

次に、工程IV及びＶにおいて、Ｕ字状溝付き基板ベース３００Ａと、該Ｕ字状溝付き基板ベース３００Ａの上にその複数のＵ字状溝３００ａと噛み合いながら擦動可能に載置された歯付きツール３１０とを保持ベース本体５２０上の保持位置に載置する。

次に、工程VIにおいて、サブマントバー２１０の各リセス部を露出するように形成された複数の切り欠き部４１０ａを有する櫛形状マスク４１０をサブマウントホルダ５１０の上に取り付ける。

その後、工程VII において、サブマントバー２１０の各リセス部に実装された機能チップを保持する機能チップ保持ツール５３０を、保持ベース本体５２０上にサブマウント２１０を覆うように取り付けて、工程VIIIの状態の半導体素子の実装方法による実装システム５００を得る。

（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。

図１３は本発明の第４の実施形態に係る半導体素子の実装方法を示している。

図１３に示すように、第４の実施形態においては、実装用基板であるガイド溝付きウェハ２００Ｃの主面上に、複数の機能チップ１０４及び１０５を配置する複数の第１のリセス部１０２及び第２のリセス部１０３だけでなく、該リセス部１０２、１０３を底部に設け且つその長辺方向に延びる複数のガイド用溝２００ａが形成されている。さらに、ガイド溝付きウェハ２００Ｃの主面上には、各リセス部１０２、１０３の底面を除く領域の全面に、微小孔２００ｃが形成されている。

また、Ｕ字状溝付き基板ベース３００Ａを用いずに、ウェハ２００Ｃのガイド用溝２００ａと対向する位置に形成された複数のガイド用溝４００ｄと、ウェハ２００Ｃの各リセス部１０２、１０３と対向する位置で且つガイド用溝４００ｄの底部に形成された複数の開口部４００ｅとを有するガイド溝付き金属マスク４００Ｄを用いる。ここで、各ガイド用溝４００ｄの底面上には微小孔４００ｆが形成されている。

まず、各機能チップ１０４、１０５の動作確認を行なった後、これら機能チップ１０４及び１０５のうち平面積が大きい第２の機能チップ１０５を複数のガイド用溝４００ｄに向きを合わせて整列する。その後、ガイド溝付きウェハ２００Ｃの上にガイド溝付き金属マスク４００Ｄを保持して、歯付きツール３１０の歯３１０ａを、ガイド溝付き金属マスク４００Ｄに設けられた各ガイド用溝４００ｄに沿わせて押していくと、機能チップ１０５がガイド溝付きウェハ２００Ｃの各リセス部１０３に高効率で実装される。続いて、平面積が第２の機能チップ１０５よりも小さい第１の機能チップ１０４を、第２の機能チップ１０５と同様にしてガイド溝付きウェハ２００Ｃの各リセス部１０２に実装する。その後は、図示していないが、ガイド溝付きウェハ２００Ｃを実装用基板ごとにチップ状に分割して、図１（ａ）に示す半導体素子を得る。

ここで、ガイド溝付きウェハ２００Ｃに設けられた微小孔２００の径は、機能チップが落ち込まないように、該機能チップのサイズの０．２倍以下とする。また、微小孔２００ｃの開口形状は、円形、三角形、長方形等の任意の形状でよい。また、微小孔２００ｃはガイド溝付きウェハ２００Ｃを貫通していても、貫通していなくてもよい。また、微小孔２００ｃに代えて微小溝でもよく、さらには、径が機能チップのサイズの０．２倍以下の島状の微小粒としてもよい。このようにすると、機能チップは、ガイド溝付きウェハ２００Ｃの表面において、最小限の接触となることにより摩擦力を最小限にまで低減できる。これは、ガイド溝付き金属マスク４００Ｄの各ガイド用溝４００ｄの底面上に設けた微小孔４００ｆについても同様である。

なお、例えば、機能チップ１０４及び１０５を、金属マスク４００Ａに設けられた各開口部４００ａを通してウェハ２００Ａの第１のリセス部１０２及び第２のリセス部１０３に嵌め込む際には、最適化された低周波振動を印加しながら自己実装を行なうことが好ましい。前述したように、各リセス部１０２及び１０３に自己実装された機能チップ１０４及び１０５は、実装前にリセス部１０２及び１０３の底面上にめっきによりあらかじめ成膜された半田材に加熱処理を行なうことにより、ウェハ２００Ａと確実に固着される。さらに、この加熱処理時に、適切で且つ恒久的な半田付けを行なえるように、すべての機能チップ１０４及び１０５に対して上方から同時に軽く押圧することが好ましい。

本発明に係る半導体素子の実装方法および半導体素子実装体は、ＭＥＭＳ、光学素子、液晶表示素子、ＩＣチップ等の電子部品に適用可能である。また、本発明は、上記以外の技術分野においても、導体、半導体、絶縁体又は誘電体材料からなる機能チップに対して等しく有用である。

（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体素子の実装方法により作製された半導体素子を示し、（ａ）は正面図であり、（ｂ）は左側面図であり、（ｃ）はリセス付き実装用基板の平面図であり、（ｄ）は互いの発振波長が異なる２つのレーザダイオードチップの正面図である。 （ａ）〜（ｂ）は、本発明の第１の実施形態に係る実装用基板を個片に分割する前のウェハを示し、（ａ）は互いの発振波長が異なる１対の機能チップ用のウェハを示す平面図であり、（ｂ）は発振波長が異なる２対の機能チップ用のウェハを示す平面図である。 （ａ）は本発明に係る半導体素子の実装方法に用いる断面Ｕ字状のＵ字状溝付き基板ベースを示す部分的な斜視図であり、（ｂ）は一変形例に係るＵ字状溝付き基板ベースを示す部分的な斜視図である。 （ａ）は本発明に係る半導体素子の実装方法に用いる櫛形状の歯付きツールを示す部分的な斜視図であり、（ｂ）はＵ字状溝付き基板ベースの各Ｕ字状溝に櫛形状の歯を擦動（スライド）可能に嵌め合わせた状態を示す部分的な斜視図である。 本発明の第１の実施形態に係るＵ字状溝付き基板ベースのＵ字状溝の底面に微小孔又は微小粒を設けた場合を示す部分的な斜視図である。 本発明の第１の実施形態に係る半導体素子の実装方法であって、半導体素子の実装方法による機能チップの実装方法を示す模式的な斜視図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体素子の実装方法に用いる金属マスクを示し、（ａ）は互いの発振波長が異なる１対の機能チップ用の金属マスクを示す平面図であり、（ｂ）は発振波長が異なる２対の機能チップ用の金属マスクを示す平面図である。 本発明の第１の実施形態に係る半導体素子の実装方法に用いる金属マスクの一変形例を示す平面図である。 本発明の第２の実施形態に係る半導体素子の実装方法であって、１対の機能チップの実装方法を示す模式的な斜視図である。 （ａ）は第２の実施形態の第１変形例であって、半導体素子の実装方法による１つの機能チップの実装方法を示す模式的な斜視図である。（ｂ）は第２の実施形態の第２変形例であって、１つの機能チップの他の実装方法を示す模式的な斜視図である。 は本発明の第３の実施形態に係る半導体素子の実装方法を示す模式的な斜視図である。 本発明の第３の実施形態に係る半導体素子実装体の組立順序を示す流れ図である。 本発明の第４の実施形態に係る半導体素子の実装方法を示す流れ図である。 第１の従来例に係る実験的な半導体素子実装体を示す模式的な斜視図である。 第２の従来例に係るバブルポンプ付き半導体素子実装体を示す模式的な構成図である。

符号の説明

１０１ 実装用基板
１０１Ａ 実装用基板
１０１Ｂ 実装用基板
１０２ 第１のリセス部
１０２ａ 出射端面との対向面
１０２ｂ 出力制御面との対向面
１０３ 第２のリセス部
１０３ａ 出射端面と対向する壁面
１０３ｂ 出力制御面と対向する壁面
１０４ 第１の機能チップ
１０４ａ 出力部
１０４ｂ 半田材
１０５ａ 出力領域
１０５ｂ 半田材
１０５ 第２の機能チップ
１０６ レーザ光
１２１ 機能チップ
２００Ａ １対のＬＤ用のウェハ
２００Ｂ ２対のＬＤ用のウェハ
２００Ｃ ガイド溝付きウェハ
２００ａ 微小孔
２１０ サブマウント
３００Ａ Ｕ字状溝付き基板ベース
３００ａ Ｕ字状溝
３００Ｂ 開口部付きＵ字状溝付き基板ベース
３００ｂ 開口部
３００ｃ 微小孔／微小粒
３１０ 歯付きツール
３１０ａ 櫛形状の歯
４００Ａ １対のＬＤ用の金属マスク
４００ａ 開口部
４００Ｂ ２対のＬＤ用の金属マスク
４００ｂ 開口部
４００Ｃ 金属マスク
４００ｃ 開口部
４００Ｄ ガイド溝付き金属マスク
４００ｄ ガイド用溝
４００ｅ 開口部
４００ｆ 微小孔
４１０ 櫛形状マスク
４１０ａ 切り欠き部
５００ 実装システム
５１０ サブマウントホルダ
５２０ 保持ベース本体
５３０ 機能チップ保持ツール

Claims (18)

1. 主面上に行列状に形成され、それぞれが機能チップを配置する複数のリセス部を有する実装用基板と、主面上に形成され、それぞれが前記複数のリセス部のうち行方向に配列されたリセス部と一致する方向に延びると共に前記リセス部の少なくとも１つ分の幅を持つ複数のガイド用溝を有するガイド用溝付き基板ベースとを用意する工程と、
   前記複数の機能チップを前記ガイド用溝付き基板ベースの前記各ガイド用溝に整列した後、前記ガイド用溝付き基板ベースにおける前記各ガイド用溝の一方の端部を、前記実装用基板における１列分のリセス部を露出する側の端面に揃えることにより、前記各ガイド用溝に整列した１列分の機能チップを前記実装用基板の１列分のリセス部に流体中において自己整合的に嵌め込む工程とを備えていることを特徴とする半導体素子の実装方法。
2. 前記機能チップをリセス部に嵌め込む工程は、前記１列分のリセス部に前記機能チップが嵌め込まれた後に、前記ガイド用溝付き基板ベースを前記実装用基板における次の１列分のリセス部を露出する側の端面に揃え、その後、前記各ガイド用溝に整列した次の１列分の機能チップを前記実装用基板の次の１列分のリセス部に嵌め込む工程を含むことを特徴とする請求項１に記載の半導体素子の実装方法。
3. 前記ガイド用溝付き基板ベースにおける前記各ガイド用溝の一方の端部の底面には、前記機能チップの少なくとも１つ分の平面形状と一致する開口部がそれぞれ形成されていることを特徴とする請求項１又は２に記載の半導体素子の実装方法。
4. 前記機能チップをリセス部に嵌め込む工程は、
   前記実装用基板における前記複数のリセス部と同一の開口パターンを有する板状のマスク部材を前記実装用基板の上に載置した状態で行なうことを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体素子の実装方法。
5. 主面上に１列に形成され、それぞれが機能チップを配置する複数のリセス部を有する実装用基板と、主面上に形成され、それぞれが前記１列分のリセス部と直交する方向に延びると共に前記リセス部の少なくとも１つ分の幅を持つ複数のガイド用溝が形成されたガイド用溝付き基板ベースとを用意する工程と、
   前記複数の機能チップを前記ガイド用溝付き基板ベースの前記各ガイド用溝に整列した後、前記ガイド用溝付き基板ベースにおける前記各ガイド用溝の一方の端部を、前記実装用基板における１列分のリセス部を露出する側の端面に揃えることにより、前記各ガイド用溝に整列した１列分の機能チップを前記実装用基板の１列分のリセス部に流体中において自己整合的に嵌め込む工程とを備え、
   前記機能チップをリセス部に自己整合的に嵌め込む工程は、
   前記ガイド用溝付き基板ベースにおける前記各リセス部及び各ガイド用溝との対向部分が除去されてなる複数の切り欠き部を有する櫛形状マスク部材を前記ガイド用溝付き基板ベースの上に保持した状態で行なうことを特徴とする半導体素子の実装方法。
6. 前記機能チップをリセス部に嵌め込む工程において、
   前記ガイド用溝付き基板ベースにおける前記各ガイド用溝と擦動可能に嵌合する複数の歯を持つ板状のツールであって、該ツールの複数の歯により、前記各ガイド用溝に整列した前記各機能チップを前記各ガイド用溝の他方の端部側から前記一方の端部側に押しながら搬送することを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体素子の実装方法。
7. 前記ガイド用溝付き基板ベースにおける前記各ガイド用溝の底面上には、複数の凹部、貫通孔、凸部又は溝部が形成されていることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体素子の実装方法。
8. 主面上にストライプ状に形成された複数の第１のガイド用溝と、前記各第１のガイド用溝の底面上に互いに間隔をおいて形成され、それぞれが機能チップを配置する複数のリセス部を有するガイド用溝付き実装用基板と、
   前記ガイド用溝付き実装用基板に形成された前記各第１のガイド用溝及び各リセス部と一致する位置に複数の第２のガイド用溝及び開口部を有するガイド用溝付きマスク部材とを用意する工程と、
   前記複数の機能チップを前記ガイド用溝付きマスク部材の前記各第２のガイド用溝に整列した後、前記ガイド用溝付きマスク部材の各開口部から、前記ガイド用溝付き実装用基板の各リセス部が露出するように揃えることにより、前記各第２のガイド用溝に整列した機能チップを前記ガイド用溝付き実装用基板のリセス部に流体中において自己整合的に嵌め込む工程とを備えていることを特徴とする半導体素子の実装方法。
9. 前記ガイド用溝付き基板は、主面上における前記複数のリセス部を除く領域に複数の凹部、貫通孔、凸部又は溝部が形成されており、
   前記ガイド用溝付きマスク部材は、前記各第２のガイド用溝の底面上における前記開口部を除く領域に複数の凹部、貫通孔、凸部又は溝部が形成されていることを特徴とする請求項８に記載の半導体素子の実装方法。
10. 前記各凹部、貫通孔若しくは凸部の径又は前記溝部の幅は、前記機能チップの０．２倍以下であることを特徴とする請求項７又は９に記載の半導体素子の実装方法。
11. 前記機能チップをリセス部に嵌め込む工程において、
    前記ガイド用溝付きマスク部材における前記各第２のガイド用溝と擦動可能に嵌合する複数の歯を持つ板状のツールであって、該ツールの複数の歯により、前記各第２のガイド用溝に整列した前記各機能チップを押しながら搬送することを特徴とする請求項８〜１０のうちのいずれか１項に記載の半導体素子の実装方法。
12. 前記機能チップをリセス部に嵌め込む工程は液体中で行なうことを特徴とする請求項１〜１１のうちのいずれか１項に記載の半導体素子の実装方法。
13. 主面上に行列状に形成された複数のリセス部を有する実装用基板における前記複数のリセス部にそれぞれ機能チップを自己整合的に配置するための半導体素子実装体であって、
    板状部材からなり、その主面に、それぞれが前記複数のリセス部のうち行方向に配列されたリセス部と一致する方向に延びると共に、前記リセス部の少なくとも１つ分の幅を持つ複数のガイド用溝が形成されていることを特徴とする半導体素子実装体。
14. 主面上に１列に形成された複数のリセス部を有する実装用基板における前記複数のリセス部にそれぞれ機能チップを自己整合的に配置するための半導体素子実装体であって、
    主面に、それぞれが前記１列分のリセス部と直交する方向に延びると共に、前記リセス部の少なくとも１つ分の幅を持つ複数のガイド用溝が形成されたガイド用溝付き基板ベースと、
    前記ガイド用溝付き基板ベースにおける前記各ガイド用溝と擦動可能に嵌合する複数の歯を持つ板状のツールと、
    前記実装用基板上に保持され、該実装用基板の前記各リセス部を露出すると共に、それぞれが前記ガイド用溝付き基板ベースにおける前記各ガイド用溝との対向部分が除去されてなる複数の切り欠き部を有する櫛形状マスク部材とを備えていることを特徴とする半導体素子実装体。
15. 前記各ガイド用溝の底面上には、複数の凹部、貫通孔、凸部又は溝部が形成されていることを特徴とする請求項１３又は１４に記載の半導体素子実装体。
16. 主面上に行列状に形成された複数のリセス部を有する実装用基板における前記複数のリセス部にそれぞれ機能チップを自己整合的に配置するための半導体素子実装体であって、
    主面上にストライプ状に形成された複数の第１のガイド用溝と、前記各第１のガイド用溝の底面上に互いに間隔をおいて形成され、それぞれ機能チップを配置する複数のリセス部を有するガイド用溝付き実装用基板の上に載置されて使用され、板状のガイド用溝付きマスク部材であり、前記ガイド用溝付き実装用基板に形成された前記各第１のガイド用溝及び各リセス部と一致する位置に複数の第２のガイド用溝及び開口部を有することを特徴とする半導体素子実装体。
17. 前記ガイド用溝付き基板は、主面上における前記複数のリセス部を除く領域に複数の凹部、貫通孔、凸部又は溝部が形成されており、
    前記ガイド用溝付きマスク部材は、前記各第２のガイド用溝の底面上における前記開口部を除く領域に複数の凹部、貫通孔、凸部又は溝部が形成されていることを特徴とする請求項１６に記載の半導体素子実装体。
18. 前記各凹部、貫通孔若しくは凸部の径又は前記溝部の幅は、前記機能チップの０．２倍以下であることを特徴とする請求項１５又は１７に記載の半導体素子実装体。
    

Images