JP5057767B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5057767B2
JP5057767B2 JP2006339335A JP2006339335A JP5057767B2 JP 5057767 B2 JP5057767 B2 JP 5057767B2 JP 2006339335 A JP2006339335 A JP 2006339335A JP 2006339335 A JP2006339335 A JP 2006339335A JP 5057767 B2 JP5057767 B2 JP 5057767B2
Authority
JP
Japan
Prior art keywords
chip
film
semiconductor device
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006339335A
Other languages
English (en)
Other versions
JP2007214545A (ja
JP2007214545A5 (ja
Inventor
邦雄 細谷
最史 藤川
知広 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006339335A priority Critical patent/JP5057767B2/ja
Publication of JP2007214545A publication Critical patent/JP2007214545A/ja
Publication of JP2007214545A5 publication Critical patent/JP2007214545A5/ja
Application granted granted Critical
Publication of JP5057767B2 publication Critical patent/JP5057767B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置、半導体装置の作製方法、及びＲＦＩＤタグに関する。
近年、データを無線で送受信する無線チップの開発が盛んに進められている。データを送受信する無線チップは、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＲＦタグ、ＲＦチップ、無線タグ、無線プロセッサ、無線メモリ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＩＣラベル、電子タグ、電子チップ等と呼ばれ、現在実用化されているものは、シリコン基板を用いたものが主流である。
データを無線で送受信する無線チップ（以下、本明細書ではＲＦＩＤタグと記す）の実用段階で問題となるのが、その製造コストである。製造コストには、大きく分けて二つが存在する。材料に起因するコストおよび、加工コストである。
材料に起因するコストは製造ルールの微細化や、低コスト材料の採用等によって解決することが可能である。一方、加工コストに関しては、材料に起因するコストほど容易に解決することができない。これは、ＲＦＩＤタグ用のインレット（ＩＣチップをアンテナに接合して封止したもの）を作成する際に、フリップチップ実装方式を用いることが多いためである。ここで、フリップチップ実装方式とは、一つひとつのＩＣチップをつまみ上げてフィルム基板に実装する方式をいう。また、本明細書において、ＩＣチップとはシリコン基板やガラス基板などに集積回路を形成したパッケージをいう。フリップチップ実装方式を用いた場合、製造ルールの微細化、すなわちＩＣチップの微細化によって、ＩＣを配置する際の歩留まりが低下し、加工コストはむしろ増大するという問題も生じる。
この加工コストを低減する方法の一つとして、特許文献１及び特許文献２に示す、ＦＳＡ（Ｆｌｕｉｄｉｃ Ｓｅｌｆ Ａｓｓｅｍｂｌｙ）技術が提案されている。ＦＳＡ技術は、凹部を有する基体と、凹部の形状や大きさに適合するＩＣチップを用いて、液体中で基体にＩＣチップを自己整合的に配置させ、インレットを作製する技術である。
米国特許 ６４１７０２５Ｂ１ 国際公開パンフレット ＷＯ２００４／０８６２８９Ａ２
上記ＦＳＡ技術を含め、これまでは、一つのＩＣチップを用いて一つのＲＦＩＤタグを作製していたため、ＩＣチップの汎用性が低いという問題があった。例えば、ある用途において、他の用途で要求されていた以上の大容量メモリが必要となった場合には、他の条件を満たすＩＣチップがすでに存在する場合においても、メモリ容量を変更するためだけに新たにＩＣチップを作製しなくてはならなかった。つまり、ＩＣチップは、ＲＦＩＤタグごとに専用設計となっているため、他の機能を有するＲＦＩＤタグが必要になった場合には、その機能に応じて新たにＩＣチップを設計しなくてはならなかった。このため、多品種少量生産はコストの面から非常に困難であり、また、専用設計であるがゆえに、要求される機能を備えたＲＦＩＤタグを速やかに提供することは難しかった。
また、配線不良等によって不良が発生した場合に、容易にＲＦＩＤタグを修復できる方法が存在しなかった。このため、ＲＦＩＤタグに不良が発生した場合には、当該不良タグは廃棄されるため、歩留まりが低下するという問題があった。
上記問題を鑑み、本発明では、低コスト且つ汎用性の高い半導体装置及びその作製方法、及び、歩留まりを向上した半導体装置及びその作製方法を提供することを課題とする。
本発明の構成の一は、形状または大きさが異なる凹部を複数有する基体と、凹部に配置され、凹部に適合する複数のＩＣチップと、を有することを特徴とする。
本発明の他の構成は、形状または大きさが異なる凹部を複数有する基体と、凹部に配置され、凹部に適合する複数のＩＣチップと、基体及びＩＣチップを覆うフィルムと、フィルム上に形成され、ＩＣチップと電気的に接続された配線と、を有することを特徴とする。
また、上記構成において、配線は液滴吐出法またはスクリーン印刷法で形成されてなること、基体は樹脂からなること、複数の凹部の一部は突起部を有すること、アンテナを有すること、を特徴とする。
また、上記構成において、ＩＣチップは、シリコン基板、ガリウム砒素基板、シリコンゲルマニウム基板、ＳＯＩ基板、石英基板、またはガラス基板を用いて形成されることを特徴とする。
上記構成の半導体装置を用いてＲＦＩＤタグを作製することができる。
本発明の他の構成は、形状または大きさが互いに異なる第１の凹部と第２の凹部を有する基体と、第１の凹部内に配置され、第１の凹部に適合する第１のＩＣチップと、第２の凹部内に配置され、第２の凹部に適合する第２のＩＣチップと、を有し、第１のＩＣチップと前記第２のＩＣチップの形状または大きさは互いに異なることを特徴とする。
本発明の他の構成は、形状または大きさが互いに異なる第１の凹部と第２の凹部を有する基体と、第１の凹部内に配置され、第１の凹部に適合する第１のＩＣチップと、第２の凹部内に配置され、第２の凹部に適合する第２のＩＣチップと、基体、第１のＩＣチップ、及び、第２のＩＣチップを覆うフィルムと、フィルム上に形成され、第１のＩＣチップまたは第２のＩＣチップと電気的に接続された配線と、を有し、第１のＩＣチップと第２のＩＣチップの形状または大きさは互いに異なることを特徴とする。
また、上記構成において、配線は液滴吐出法またはスクリーン印刷法で形成されてなること、基体は樹脂からなること、アンテナを有すること、を特徴とする。
また、上記構成において、基体は、第３の凹部を有し、第３の凹部は、凹部内に突起部を有することを特徴とする。
また、上記構成において、ＩＣチップは、シリコン基板、ガリウム砒素基板、シリコンゲルマニウム基板、ＳＯＩ基板、石英基板、またはガラス基板を用いて形成されることを特徴とする。
上記構成の半導体装置を用いてＲＦＩＤタグを作製することができる。
本発明の他の構成は、形状または大きさが異なる凹部を基体に複数形成し、液体中で、凹部に適合するＩＣチップを配置することを特徴とする。
また、本発明の他の構成は、形状または大きさが異なる凹部を基体に複数形成し、液体中で、凹部に適合するＩＣチップを配置し、基体及びＩＣチップを覆うようにフィルムを形成し、フィルム上にＩＣチップと電気的に接続された配線を形成することを特徴とする。
また、本発明の他の構成は、形状または大きさが互いに異なる第１の凹部と第２の凹部を基体に形成し、液体中で、第１の凹部に適合する第１のＩＣチップと、第２の凹部に適合する第２のＩＣチップと、を配置し、第１のＩＣチップと第２のＩＣチップの形状または大きさは互いに異なることを特徴とする。
また、上記構成において、配線は液滴吐出法またはスクリーン印刷法で形成されること、アンテナを有すること、を特徴とする。
本発明の他の構成は、突起部を有する第１の凹部と、第２の凹部と、を基体に形成し、液体中で、第２の凹部に適合するＩＣチップを第２の凹部に配置することを特徴とする。なお、第２の凹部の形状及び大きさは第１の凹部から突起部を除いたものに等しい。
また、本発明の他の構成は、突起部を有する第１の凹部と、第２の凹部と、を基体に形成し、液体中で、第２の凹部に適合する第１のＩＣチップを第２の凹部に配置し、第１の凹部の突起部を除去し、突起部を除去した第１の凹部に、突起部を除去した第１の凹部に適合する第２のＩＣチップを配置することを特徴とする。なお、第２の凹部の形状及び大きさは第１の凹部から突起部を除いたものに等しい。また、第１のＩＣチップと第２のＩＣチップは形状及び大きさが等しい。
本発明を用いることにより、複数の凹部を有する基体と、凹部に適合するＩＣチップを用いて、用途に合わせた機能を選択的に盛り込んだ半導体装置を作製することできる。また、高機能・高性能化する際には付加的機能を有するＩＣチップのみを新たに作製すればよく、既存の設備を用いて半導体装置を作製できるため、高機能なＩＣチップを一から設計する場合と比較して低コストに作製することができる。
さらに、基体にＩＣチップを配置する通常の凹部とは別に、予備的な凹部を形成することにより、不良が発生した場合の修復を容易に行うことができる。なお、ＩＣチップと電気的に接続される配線を形成する際には、インクジェット法などに代表される液滴吐出法を用いることにより、修復をより容易に行うことができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
また、本発明は、使用する周波数モードを選ばず、例えば長波帯（１３５ｋＨｚ等）、短波帯（６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２５ＭＨｚ、４０．６８ＭＨｚ等）、超短波帯（４３３．９２ＭＨｚ、８６９．０ＭＨｚ、９１５．０ＭＨｚ等）、マイクロ波帯（２．４５ＧＨｚ、５．８ＧＨｚ、２４．１２５ＧＨｚ等）等、いかなる周波数モードを使用する半導体装置においても適用することができる。本発明においては、データを無線で送受信する半導体装置を、ＲＦＩＤタグと称することとする。また、本明細書において、ＩＣチップとはシリコン基板に形成した集積回路や、ガラス基板等の上に形成した集積回路をいう。
（実施の形態１）
本実施の形態では、複数のＩＣチップを用いた半導体装置の作製方法、特にＲＦＩＤタグの作製方法について、図１〜図３を用いて以下に説明する。
まず、基体１００に任意の形状に凹部１０１、１０２を形成する（図１（Ａ）参照）。基体１００の材料としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂を用いることができる。凹部１０１、１０２は、型押し機、穴あけ機などを用いて形成することができ、レーザーアブレーションや、ＦＩＢ（収束イオンビーム）を用いて形成することもできる。
このとき、凹部１０１と凹部１０２はそれぞれ異なる形状及び大きさに形成することが好ましい。これは、後のＩＣチップ配置時に、ＩＣチップを機能ごとに、選択的に配置するためである。もちろん、選択的に配置することが可能であれば異なる形状及び大きさに形成することに限られず、形状のみ、または、大きさのみが異なる凹部を形成してもよい。ここで、形状とは、主に凹部の開口または底面の形状を指し、大きさとは、主に凹部の開口または底面の大きさ（面積等）を指すものとするが、これに限られない。つまり、選択的に配置することが可能であれば、上面または底面以外の形状や大きさ（例えば側面の形状や大きさ）が異なるように凹部を形成してもよい。また、本実施の形態においては、凹部１０１及び１０２の２つのみを示すが、凹部の数については特に限定されず、所望の機能を有する半導体装置を作製するために必要な数の凹部を形成すればよい。
次に、ＩＣチップを液体中に分散させた懸濁液（スラリーともいう）中に、凹部１０１、１０２を形成した基体１００を浸し、凹部１０１、１０２にそれぞれＩＣチップ１０３、１０４を配置する（図１（Ｂ）参照）。ここで、ＩＣチップ１０３、１０４は、基体１００に形成された凹部１０１、１０２に適合する形状及び大きさを有している。また、ＩＣチップ１０３、１０４の高さｈ（図１（Ｂ）参照）と凹部１０１、１０２の深さｄ（図１（Ａ）参照）とが概ね等しくなるようにＩＣチップ及び凹部を形成する。なお、ＩＣチップの大きさとしては一辺が０．５μｍ〜５ｍｍ程度の物を用いることができる。
ＩＣチップ１０３、１０４の作製方法については特に限定されない。材料としては、シリコン（Ｓｉ）基板やシリコンゲルマニウム（ＳｉＧｅ）基板、ガリウム砒素（ＧａＡｓ）基板などを用いることが好ましい。ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることもできる。また、石英基板やガラス基板を用いることも可能である。ガラス基板を用いた半導体装置については、実施の形態５で詳細を説明する。懸濁液に用いる液体としては、ＩＣチップが劣化しない材料であれば特に限定されず、例えば水、アルコール、油脂等を用いることができる。液体を選択する際には、比重や粘性等を考慮して選択するとなおよい。
また、凹部の形状及び大きさが互いに排他的である場合には、複数種類のＩＣチップが分散した懸濁液を用いることができる。この場合、懸濁液に浸す工程は一度で良い。
一方、凹部の形状及び大きさが互いに排他的ではない場合には、複数種類のＩＣチップを同時に配置することは出来ない。これは、小型のＩＣチップが、大型のＩＣチップ用の凹部に配置される可能性があるためである。このような場合には、大型のＩＣチップを分散した懸濁液に浸した後で小型のＩＣチップを分散した懸濁液に浸す、というように、懸濁液に浸す工程を適切に選択すればよい。工程数の増加を抑制するという点からは、凹部の形状及び大きさは互いに排他的であることが好ましい。
ＩＣチップの配置は、ＩＣチップにかかる重力によって行われるが、配置を促進するために、何らかの外力を加えても良い。例えば、懸濁液または基体に、超音波などの振動を加えても良い。上記工程により概ねすべての凹部にＩＣチップが配置された段階で、懸濁液は除去される。ここで、概ねすべての凹部とは、例えば全体の７０〜１００％程度の凹部を指すが、これは要求されるスループット等により任意に設定することができるため、これに限られない。なお、ＩＣチップが配置されなかった凹部については、適切な検出手段（例えばＣＣＤカメラ）などで検出し、フリップチップ実装方式などを用いて機械的にＩＣチップを配置する。また、除去された懸濁液は回収され、再利用される。
図１７は、基体１７００の凹部１７０１にＩＣチップ１７０３が配置される様子を模式的に示したものである。凹部を有する基体１７００を、ＩＣチップ１７０３を液体中に分散させた懸濁液１７０４に浸すことで（図１７（Ａ）参照）、重力によって凹部１７０１にＩＣチップ１７０３が配置される（図１７（Ｂ）参照）。図１７において、凹部１７０２にはＩＣチップを配置しないが、これに限られず、同時に異なるＩＣを配置しても良い。また、重力以外に、何らかの外力を加えても良い。
なお、ＩＣチップが有する機能としては、メモリ、ＣＰＵ、ＲＦ回路、コントローラ回路等が挙げられるが、これらに限定されるものではない。また、一つのＩＣチップが有する機能は一種類でも良いし、複数種類でもよい。
次に、基体１００及びＩＣチップ１０３、１０４を覆うように保護フィルム１０５を設ける。具体的には、加熱圧着等の方法を用いて保護フィルムを貼り合わせる。ここで、保護フィルム１０５に代えて平坦化膜を形成してもよい。平坦化膜は、フォトポリマー（フォトレジスト）等の材料を用いて、スピンコート法等の方法で形成することができる。
次に、保護フィルム１０５に、レーザー光やＦＩＢ（収束イオンビーム）の照射、機械的な穴あけ加工等により開口を形成する（図１（Ｃ）参照）。この開口は、ＩＣチップの電極に対応する部分に形成する。保護フィルム１０５に代えて、平坦化膜を形成した場合には、ＩＣチップの電極に対応する部分を除去するようにマスクを形成し、エッチングを行う。
保護フィルム１０５に、開口を形成した後、ＩＣチップの電極と電気的に接続するように配線１０６を形成する（図１（Ｄ）参照）。なお、ＩＣチップの電極と配線１０６との接続を良好に行うために、開口部に金（Ａｕ）等を材料とする接続部を形成してもよい。配線の材料としては銀（Ａｇ）が好ましいがこれに限られず、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。形成方法としては、蒸着法、スパッタリング法、ＣＶＤ法、印刷法又は液滴吐出法等を用いることができる。液滴吐出法を用いて配線を形成する際の半導体装置の作製方法については、実施の形態２で詳細を説明する。
次に、アンテナとして機能する導電層１１１を形成した基体１１０を、異方性導電材料１１２を用いて基体１００に圧着する（図１（Ｅ）参照）。異方性導電材料１１２としては、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を熱硬化させたものや異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を熱硬化させたものを用いることができる。異方性導電ペーストは、バインダ層と呼ばれ、主成分が接着剤である層中に、導電性の表面を有する粒子（以下、導電性の粒子という）が分散した構造を有している。異方性導電膜は、熱硬化または熱可塑性の樹脂フィルムの中に導電性の粒子が分散した構造を有している。なお、導電性の粒子は、球状の樹脂にニッケル（Ｎｉ）や金（Ａｕ）等をメッキしたものを用いる。不要な部位での導電性粒子間の電気的短絡を防ぐために、シリカ等からなる絶縁性の粒子を混入してもよい。本実施の形態においては、異方性導電材料１１２として、異方性導電ペーストを用いることとする。
基体１１０上の導電層１１１は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法等を用いて形成することができる。好ましくは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層１１１は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０℃の加熱処理を行う。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は１５０〜３００℃の加熱処理を行うとよい。
上記工程に従って、複数のＩＣチップを備えた半導体装置を作製することができる。
次に、本実施の形態の工程にしたがって得られた半導体装置について、図２を用いて説明する。
図２（Ａ）は、基体２００にＩＣチップ２０１及びＩＣチップ２０２を配置した半導体装置を示している。配線２０３を介して、ＩＣチップ２０１及びＩＣチップ２０２が互いに、電気的に接続されている。また、ＩＣチップ２０１には、配線２０４を介して直線形状のアンテナ２０５が接続される。なお、図２（Ａ）において、ＩＣチップ２０１及びＩＣチップ２０２は破線で、アンテナ２０５は一点鎖線で、アンテナ２０５を有する基体２０６は二点鎖線で示す。
図２（Ｂ）は、基体２１０にＩＣチップ２１１、ＩＣチップ２１２、ＩＣチップ２１３、ＩＣチップ２１４の４つのＩＣチップを配置した構成の半導体装置を示している。配線２１５を介して、ＩＣチップ同士が電気的に接続されている。また、ＩＣチップ２１２には、配線２１５を介して渦巻形状のアンテナ２１６が接続される。なお、図２（Ｂ）において、ＩＣチップ２１１、ＩＣチップ２１２、ＩＣチップ２１３、ＩＣチップ２１４は破線で、アンテナ２１６は一点鎖線で、アンテナ２１６を有する基体２１７は二点鎖線で示す。ここで、図２（Ｂ）の半導体装置を構成する４つのＩＣチップの大きさの関係を図２（Ｃ）に示す。図２（Ｃ）に示すように、縦方向及び横方向の大きさが異なる形状のＩＣチップを用いているため、これら４つのＩＣチップを上記の方法で同時に配置することが出来る。
図３に、本実施の形態で用いることができるＩＣチップの形状の例を示す。図３（Ａ）の左図はＩＣチップの斜視図、図３（Ａ）の右図は図３（Ａ）の左図を矢印の方向から見た上面図である。図３（Ａ）に示すＩＣチップは上面図が正方形の形状を示していることが特徴であるが、これに限られず、長方形の形状であってもよい。図３（Ａ）のような形状とすることにより、一枚のウエハーからのＩＣチップの取り数を多くすることができる。また、半導体結晶の面方位の影響を受けにくい点もＩＣチップとして用いるのに適しているといえる。なお、図３（Ａ）に示すように、下面の面積に対して上面の面積を大きくすることにより、配置の際の上下方向を制御することができる。具体的には、電極を有する面が上になるようにＩＣチップを配置することができる。なお、本実施の形態においては、図３（Ａ）における上面が凹部の底面側になるように配置される。
図３（Ｂ）及び図３（Ｃ）は、図３（Ａ）と同様に、左図がＩＣチップの斜視図、右図がそれぞれの左図を矢印方向から見た上面図である。図３（Ｂ）は、上面図が平行四辺形の形状を示していることが特徴である。なお、図３（Ｂ）において、上面図が、ひし形や台形、その他任意の四角形の形状でも良い。このような形状においても、ウエハーからの取り数を多くすることができる。また、図３（Ａ）に示す形状等と組み合わせて基体の凹部に配置することができるため、工程を増やすことなく、ＩＣチップを配置することができる。図３（Ｃ）は、上面図が正三角形の形状を示していることが特徴であるが、正三角形に限られず、二等辺三角形、直角三角形等、任意の三角形の形状でも良い。また、三角形の形状に限られず、多角形、円形などの形状でも良い。このような場合には、取り数及び結晶の面方位について考慮して、用いる形状を決定するのが好ましい。
本実施の形態に示すように、機能ごとに分けられたＩＣチップを複数用いることにより、所望の機能を有するＩＣチップを再設計する必要が無いため、コストを低減した半導体装置を作製することができる。また、ＩＣチップの組み合わせを変更することが容易であるため、要求される機能を有する半導体装置を速やかに提供することが可能になる。例えば、初期の仕様として３２ｂｉｔのメモリを搭載していたが、用途の変更と共に１２８ｂｉｔのメモリが要求された場合においても、メモリのみを変更することが可能であり、速やかに、且つ、低コストに半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、複数のＩＣチップを用いた半導体装置の作製方法、特にＲＦＩＤタグの作製方法に関して、配線の形成の際に液滴吐出法を用いることで修復を可能にする場合について、図４〜図６を用いて以下に説明する。なお、実施の形態１における図１（Ｂ）に示される状態に至るまでの工程は、本実施の形態においても同様に用いることができるため、詳細な説明は省略する。
実施の形態１の図１（Ｂ）に示される状態とした後、基体４００及びＩＣチップ４０３、４０４を覆うように絶縁性を有する保護フィルム４０５を設ける。なお、基体４００、ＩＣチップ４０３、ＩＣチップ４０４及び保護フィルム４０５は、図１における基体１００、ＩＣチップ１０３、ＩＣチップ１０４及び保護フィルム１０５に対応している。ここで、保護フィルム４０５に代えて絶縁性を有する平坦化膜を形成してもよい。また、保護フィルム上に平坦化膜を形成しても良いし、平坦化膜上に保護フィルムを形成してもよい。本実施の形態においては、保護フィルム４０５を一層用いる構成を示すが、これに限られず、保護フィルムや平坦化膜を多層有していても良い。平坦化膜は、フォトポリマー（フォトレジスト）等の材料を用いて、スピンコート法等の方法で形成することができる。
次に、保護フィルム４０５に、レーザー光やＦＩＢの照射、機械的な穴あけ加工等により開口を形成する（図４（Ａ）参照）。この開口は、ＩＣチップの電極に対応する部分に形成する。保護フィルム４０５に代えて、平坦化膜を形成した場合には、ＩＣチップの電極に対応する部分を除去するようにマスクを形成し、エッチングを行う。
保護フィルム４０５に、開口を形成した後、ぬれ性（液体にぬれる性質（親液性と呼ぶこととする）や液体をはじく性質（撥液性と呼ぶこととする）を総じて、ぬれ性と称する）が低い膜４０６を形成する（図４（Ｂ）参照）。ぬれ性が低い膜、すなわち撥液性を有する膜を形成し、後に示す工程により親液領域と撥液領域を形成することで、液滴吐出法を用いて所望の形状に配線を形成することが可能となる。
なお、保護フィルム４０５としては、多孔質の表面を有する材料を用いることがより好ましい。後の親液領域となる保護フィルムの表面が多孔質であることにより、液滴吐出法に用いる組成物と保護フィルム表面との接触面積を増大し、密着力を向上することができるためである。
ぬれ性が低い物質、すなわち撥液性を有する物質としては、フッ化炭素基（フッ化炭素鎖）を含む物質、あるいはシランカップリング剤を含む物質を用いることができる。シランカップリング剤を用いることにより、単分子膜を形成することができ、分解、改質を効率よく行えるため、短時間でぬれ性を変化させることができる。また、シランカップリング剤としては、フッ化炭素基（フッ化炭素鎖）を有するもののみでなく、アルキル基を有するものを用いることも可能である。またシランカップリング剤は、含まれる官能基がフッ化炭素基かアルキル基かによって、そのぬれ性を低減する効果が異なるので、必要なぬれ性が得られるように材料選択することによって、適宜、ぬれ性を設定することができる。
シランカップリング剤は、Ｒｎ−Ｓｉ−Ｘ（４−ｎ）（ｎ＝１、２、３）の化学式で表される。ここで、Ｒは、アルキル基などの比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。
シランカップリング剤のＲに、アルキル基を有する物質であるアルコキシシランを用いてぬれ性が低い物質とすることもでき、例えば有機シランとしてオクタデシルトリメトキシシラン等を用いることができる。アルコキシシランとしては、炭素数２〜３０のアルコキシシランが好ましい。代表的には、デシルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリエトキシシラン、オクチルトリエトキシシラン、デシルトリエトキシシラン、ドデシルトリエトキシシラン、オクタデシルトリエトキシシラン（ＯＤＳ）、エイコシルトリエトキシシラン、トリアコンチルトリエトキシシランが挙げられる。なお、長鎖アルキル基を有するシラン化合物は、特にぬれ性を低下させることが可能であるため好ましい。また、デシルトリクロロシラン、テトラデシルトリクロロシラン、オクタデシルトリクロロシラン、エイコシルトリクロロシラン、ドコシルトリクロロシラン等も用いることができる。
ぬれ性を低くするために用いることができるシランカップリング剤の他の例としては、Ｒにフルオロアルキル基を有するフッ素系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））が挙げられる。ＦＡＳのＲは、（ＣＦ３）（ＣＦ２）ｘ（ＣＨ２）ｙ（ｘ：０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン、トリデカフルオロオクチルトリメトキシシラン等のフルオロアルキルシラン（以下、ＦＡＳともいう。）が挙げられる。また、トリデカフルオロオクチルトリクロロシラン等の加水分解基がハロゲンであるカップリング剤も用いることができる。
また、ぬれ性が低い物質としてチタネートカップリング剤、アルミネートカップリング剤を用いてもよい。例えば、イソプロピルトリイソオクタノイルチタネート、イソプロピル（ジオクチルパイロホスフェート）チタネート、イソプロピルトリステアロイルチタネート、イソプロピルトリス（ジオクチルホスフェート）チタネート、イソプロピルジメタクリルイソステアロイルチタネート、アセトアルコキシアルミニウムジイソプロピレート等が挙げられる。なお、ここで示した化合物は一例であり、これらに限定されるものではない。
上記のような、ぬれ性が低い物質を被形成領域に膜として形成するには、液状の物質を蒸発させることにより形成する気相成膜法等を用いることができる。また、ぬれ性が低い物質はスピンコート法、ディップ法、液滴吐出法、印刷法（スクリーン印刷やオフセット印刷等）等を用いて形成することもでき、溶媒に溶解した溶液を用いて形成してもよい。
ぬれ性が低い物質を含む溶液の溶媒としては、水、アルコール、ケトン、炭化水素系溶媒（脂肪族炭化水素、芳香族炭化水素、ハロゲン化炭化水素など）、及びエーテル系化合物、及びこれらの混合物を用いることができる。例えば、メタノール、エタノール、プロパノール、アセトン、ブタノン、ｎ−ペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワラン、四塩化炭素、クロロホルム、塩化メチレン、トリクロロエタン、ジエチルエーテル、ジオキサン、ジメトキシエタン又はテトラヒドロフランなどを用いる。上記溶液の濃度について、特に限定はないが、０．００１〜２０ｗｔ％の範囲であるのが好ましい。
また、上記ぬれ性が低い物質に、ピリジン、トリエチルアミン、ジメチルアニリン等のアミンを混合してもよい。更に、ギ酸、酢酸等のカルボン酸を触媒として添加してもよい。
また、ぬれ性を低くするように制御する組成物の一例として、フッ化炭素（フルオロカーボン）基（フッ化炭素鎖）を有する材料（フッ素系樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロペンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることができる。
また、無機材料、有機材料にＣＦ４プラズマ等による処理を行うと、ぬれ性を低くすることができる。例えば、有機材料としてポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ２Ｏ等の溶媒に混合した材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合わせて使用してもよい。
上記のようにぬれ性が低い物質を、液状の状態で被形成領域に付着させるスピンコート法等を用いて、ぬれ性が低い膜４０６を形成する。この際、処理温度は室温（約２５℃）から１５０℃程度、処理時間は数分から１２時間程度とすればよい。処理条件は、ぬれ性が低い物質の性質、溶液の濃度、処理温度、処理時間によって適宜設定することができる。また、形成する薄膜を上記ぬれ性が低い物質を含む溶液を作成する際に用いることのできる溶媒で洗浄すると、未反応のぬれ性が低い物質を除去することができる。この場合、超音波洗浄器等を用いてもよい。
本発明のぬれ性が低い膜４０６として、膜厚０．３ｎｍ以上１０ｎｍ以下の薄い膜を形成してもよい。なお、スピンコート法等を用いることにより、膜厚が０．３ｎｍ以上１０ｎｍ以下の範囲のぬれ性が低い膜４０６形成することができる。
本実施の形態においては、ぬれ性が低い膜４０６の材料として、ＦＡＳを用いることとする。
次に、後に形成される配線のパターンに対応したフォトマスク４０７を利用して、光を照射し、ぬれ性が低い膜４０６の一部を分解する（図４（Ｃ）参照）。この結果、保護フィルム４０５の表面に、ＯＨ基やＣＯＯＨ基等の極性を有する官能基が導入され、配線のパターンに対応した領域の表面は、親液領域となる。これにより、同一基板表面上に、異なったぬれ性を有する表面（親液領域４０８、撥液領域４０９）が、配線のパターンに対応して存在することとなる。
光は、ぬれ性が低い膜４０６を分解するエネルギーを有する光であればよく、ランプやレーザーから射出される光を適宜用いることができる。ここでは、真空紫外光（ＶＵＶ光）を、ぬれ性が低い膜４０６に照射して、ＦＡＳの一部を分解し、親液領域４０８及び撥液領域４０９を形成する。
フォトマスク４０７を除去した後、液滴吐出手段を用いて組成物を吐出する。組成物は、事前に配線パターンに従って形成された親液領域４０８の面上に狙って吐出する。液滴吐出手段とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の、液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、０．０２〜１００μｍ（好ましくは０．０５〜３０μｍ）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好ましくは０．０１〜１０ｐｌ）に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、０．０５〜３ｍｍ（好ましくは０．１〜１ｍｍ）程度に設定する。
図５に、液滴吐出に用いる装置の一例を示す。液滴吐出手段５０３の個々のヘッド５０５は制御手段５０７に接続され、それがコンピュータ５１０で制御されることにより、予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板５００上に形成されたマーカー５１１を基準に行えば良い。或いは、基板５００の縁を基準にして基準点を確定させても良い。これをＣＣＤなどの撮像手段５０４で検出し、画像処理手段５０９にてデジタル信号に変換したものをコンピュータ５１０で認識して制御信号を発生させ、制御手段５０７に送る。基板５００上に形成されるべきパターンの情報は記憶媒体５０８に格納され、この情報を基にして制御手段５０７に制御信号を送ることにより、液滴吐出手段５０３の個々のヘッド５０５を制御することができる。吐出する材料は、材料供給源５１３、材料供給源５１４より配管を通してヘッド５０５、ヘッド５１２にそれぞれ供給される。
ヘッド５０５内部は、点線５０６で示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド５１２もヘッド５０５と同様な内部構造を有する。一つのヘッドで、導電材料や有機材料、無機材料などをそれぞれ吐出し、描画することがでる。層間膜のような広領域に描画する場合は、スループットを向上させるために、複数のノズルより同じ材料を同時に吐出し、描画することもできる。大型基板を用いる場合、ヘッド５０５は基板上を自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することもできる。
液滴吐出手段から吐出する組成物は、導電性粒子を溶媒に溶解または分散させた液状物質を用いる。導電性粒子とは、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の金属の微粒子または分散性ナノ粒子に相当する。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛等を含む組成物を吐出してもよい。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解または分散させたものを用いることが好適であり、より好適には、低抵抗な銀または銅を用いることが好ましい。但し、銀または銅を用いる場合には、不純物対策のためにバリア性を有する膜を設けることが好ましい。溶媒は、水、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。
ここでは、組成物として、Ａｇナノ粒子が溶媒に分散されている液状物質（以下、Ａｇペーストと示す。）を用いる。組成物は、撥液領域４０９において十分はじかれ、親液領域４０８において十分濡れる必要がある。アスペクト比が大きい接続孔に組成物が充填するためには、親液領域表面での接触角が、より小さいことが好ましい。このため、組成物の撥液領域表面での液状物質の接触角が６０〜１６０°（好ましくは９０°〜１６０°）となるように、また、親液領域表面での液状物質の接触角が０〜２０°（好ましくは０〜１０°）となるように、溶媒や溶質量を選択することが好ましい。
組成物を吐出した後、乾燥と焼成の一方又は両方の工程を行い、配線４１０を形成する（図４（Ｄ）参照）。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は８０〜１００℃で２〜４分間程度、焼成は１５０〜３００℃で１５〜３０分間程度で行うもので、その目的、温度及び時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザー光の照射や瞬間熱アニール（ＲＴＡ）、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜３００℃（好ましくは１５０〜２５０℃）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合及び融着を加速することができる。なお、ＩＣチップの電極と配線４１０との接続を良好に行うために、開口部を形成した後に金（Ａｕ）等を材料とする接続部を形成してもよい。また、ＩＣチップを基体に配置した後、保護フィルム４０５を設ける前に、同様の接続部を形成してもよい。もちろん、ＩＣチップの作成時に、あらかじめ金（Ａｕ）等を材料とする接続部を形成しておいてもよい。
更に、所望の膜厚になるまで同じ位置に数回、組成物を吐出しても良い。その場合にも配線パターンとして事前に撥液領域を形成しているため、親液領域４０８上にのみ配線４１０が形成され、設計線幅以上にぬれ広がることはない。このため、組成物を焼成して形成した配線４１０は、微細な線幅を有する。
また、吐出された組成物は、基板に滴下されてから溶媒が乾燥するまでの間は液体状である。高アスペクト比の開口を有する接続孔に組成物を導入する場合にも、接続孔の側面の親液性を高くすることにより、接続孔に十分に充填することができる。
これらの工程により配線を形成した後、配線の不良をチェックすることが好ましい。不良のチェックは、所望の端子や配線を選択し、電気的な特性を観察することにより行われる。例えば、配線のチェックは、所望の配線の端部と端部との間の導通を確認すればよい。また、例えば、配線間の接続状態のチェックは、所望の接続部分を構成する少なくとも二つの配線を選択し、その配線間の導通を確認すればよい。チェックによって不良が発見された場合には、後に説明する修復工程を経て次の工程に進むことで、歩留まりを向上することができる。なお、不良が発見されない場合には、そのまま次の工程に進めばよい。
次に、ＵＶオゾンクリーナー等を用いて撥液領域４０９に存在する、ぬれ性が低い膜４０６を除去する。ぬれ性が低い膜４０６の除去は行わなくてもよいが、保護膜や導電膜の上部に形成する層等との密着性を向上させるという点からは、除去を行うことが好ましい。本実施の形態では、配線が一層のみの構成を示すがこれに限定されず、多層配線の構成としてもよい。この場合には、絶縁膜（多孔質であることが好ましい）をさらに形成し、同様な工程により、絶縁膜上に配線を形成すればよい。
次に、アンテナとして機能する導電層４２１を形成した基体４２０を、異方性導電材料４２２を用いて基体４００に圧着する（図４（Ｅ）参照）。異方性導電材料４２２としては、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を熱硬化させたものや異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を熱硬化させたものを用いることができる。異方性導電ペーストは、バインダ層と呼ばれ、主成分が接着剤である層中に、導電性の粒子が分散した構造を有している。異方性導電膜は、熱硬化または熱可塑性の樹脂フィルムの中に導電性の粒子が分散した構造を有している。なお、導電性の粒子は、球状の樹脂にニッケル（Ｎｉ）や金（Ａｕ）等をメッキしたものを用いる。不要な部位での導電性粒子間の電気的短絡を防ぐために、シリカ等からなる絶縁性の粒子を混入してもよい。本実施の形態においては、異方性導電材料４２２として、異方性導電ペーストを用いることとする。
基体４２０上の導電層４２１は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法等を用いて形成することができる。好ましくは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層４２１は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０℃の加熱処理を行う。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は１５０〜３００℃の加熱処理を行うとよい。
上記工程に従って、複数のＩＣチップを用い、液滴吐出法を用いて配線を形成した半導体装置を作製することができる。
次に、本実施の形態の工程にしたがって得られる半導体装置、及び、半導体装置の修復方法について、図６を用いて説明する。
図６（Ａ）は、基体６００にＩＣチップ６０１及びＩＣチップ６０２を配置した構成の半導体装置である。配線６０３を介して、ＩＣチップ６０１及びＩＣチップ６０２が互いに、電気的に接続されている。また、ＩＣチップ６０１と直線形状のアンテナが形成される領域６０４との間には、ＩＣチップ６０１と直線形状のアンテナとを電気的に接続するための配線６０５が形成されている。なお、図６（Ａ）中の点線で示される領域６０６は、新たに配線を設ける場合を想定して、あらかじめ形成しておいた親液領域を示す。また、ＩＣチップ６０１及びＩＣチップ６０２は破線で、アンテナが形成される領域６０４は一点鎖線で、アンテナが形成される基体６０７は二点鎖線で示す。
次に、例えば、ＩＣチップ６０１と、アンテナが形成される領域６０４との間に形成された配線６０５に不良６０８が発生した場合を考える。この時、不良６０８が、新たな配線を同じ領域に形成し直すことにより解消される場合には、同じ領域に再び配線を形成すればよい。一方、基体や保護膜等の不良により、同じ領域に配線を形成しても不良が解決されない場合や、同じ領域に配線を形成することができない場合等には、あらかじめ形成しておいた別の親液領域６０６に新たに配線６０９を形成する（図６（Ｂ）参照）。このように、あらかじめ、予備の配線領域を形成しておくことにより、液滴吐出法を用いて配線に起因する不良の修復を容易に行うことができる。
本実施の形態に示すように、液滴吐出法を用いることにより、配線に起因する不良の修復を容易に行うことができる。このとき、あらかじめ、予備の配線領域（親液領域）を形成しておくことにより、配線不良の修復をさらに容易に行うことができる。また、機能ごとに分けられたＩＣチップを複数用いることにより、所望の機能を有するＩＣチップを再設計する必要が無いため、コストを低減した半導体装置を作製することができる。また、ＩＣチップの組み合わせを変更することが容易であるため、要求される機能を有する半導体装置を速やかに提供することが可能になる。
なお、本実施の形態は、実施の形態１と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、複数のＩＣチップを用いた半導体装置の作製方法、特にＲＦＩＤタグの作製方法に関して、修復を可能とするために基体の凹部に突起部を形成する場合について、図７、図８を用いて以下に説明する。
まず、基体７００に凹部７０１、及び突起部７０３を有する凹部７０２を形成する（図７（Ａ）参照）。本実施の形態では、突起部７０３の有無を対象とするため、凹部７０１及び７０２の形状及び大きさは、突起部７０３を除き等しいものとする。基体７００の材料としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂を用いることができる。凹部７０１、７０２は、型押し機、穴あけ機などを用いて形成することができ、レーザーアブレーションや、ＦＩＢ（収束イオンビーム）を用いて形成することもできる。
凹部７０１、７０２は同じ形状及び大きさに形成するが、これに限定されず、他に異なる形状の凹部を設けても良い。突起を有する凹部を設けたのは、最初のＩＣチップ配置時に、特定の凹部にＩＣチップを配置させないためである。また、本実施の形態においては、凹部７０１及び７０２の２つのみを示すが、凹部の数については特に限定されず、所望の機能を有する半導体装置を作製するために必要な数の凹部を形成すればよい。このとき、異なる凹部のそれぞれに対応させて、突起を有する凹部を形成することが好ましい。
次に、ＩＣチップを液体中に分散させた懸濁液中に、凹部７０１、７０２を形成した基体７００を浸し、凹部７０１にＩＣチップ７０４を配置する（図７（Ｂ）参照）。凹部７０２には突起部７０３が存在するため、ＩＣチップは配置されない。ここで、ＩＣチップ７０４は、基体７００に形成された凹部７０１に適合する形状及び大きさを有している。また、ＩＣチップ７０４の高さｈ（図７（Ｂ）参照）と凹部７０１の深さｄ（図７（Ａ）参照）とが概ね等しくなるようにＩＣチップ及び凹部を形成する。なお、ＩＣチップの大きさとしては一辺が０．５μｍ〜５ｍｍ程度の物を用いることができる。
ＩＣチップ７０４の作製方法については特に限定されない。材料としては、シリコン（Ｓｉ）基板やシリコンゲルマニウム（ＳｉＧｅ）基板、ガリウム砒素（ＧａＡｓ）基板などを用いることが好ましい。ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることもできる。また、石英基板やガラス基板を用いることも可能である。懸濁液に用いる液体としては、ＩＣチップが劣化しない材料であれば特に限定されず、例えば水、アルコール、油脂等を用いることができる。液体を選択する際には、比重や粘性等を考慮して選択するとなおよい。
ＩＣチップの配置は、ＩＣチップにかかる重力によって行われるが、配置を促進するために、何らかの外力を加えても良い。例えば、懸濁液または基体に、超音波などの振動を加えても良い。このような工程により、概ねすべての凹部にＩＣチップが配置された段階で、懸濁液は除去される。ここで、概ねすべての凹部とは、例えば全体の７０〜１００％程度の凹部を指すが、これは要求されるスループット等により任意に設定することができるため、これに限られない。なお、ＩＣチップが配置されなかった凹部については、適切な検出手段（例えばＣＣＤカメラ）などで検出し、フリップチップ実装方式などを用いて機械的にＩＣチップを配置する。また、除去された懸濁液は回収され、再利用される。
なお、ＩＣチップが有する機能としては、メモリ、ＣＰＵ、ＲＦ回路、コントローラ回路等が挙げられるが、これらに限定されるものではない。また、一つのＩＣチップが有する機能は一種類でも良いし、複数種類でもよい。
次に、基体７００及びＩＣチップ７０４を覆うように、保護フィルム７０５を設ける（図７（Ｃ）参照）。ここで、保護フィルム７０５には、光学ギャップが基体７００と異なる材料を用いることが好ましい。これは、半導体装置の修復時に、保護フィルムの一部を除去する必要があるためである。基体７００が有する光学ギャップと比較して、保護フィルムの光学ギャップを小さくすることにより、レーザー光等を用いて、基体にダメージを与えることなく保護フィルムのみを除去することができる。すなわち、基体に対して、保護フィルムの光吸収が大きくなる波長の光を用いることにより、保護フィルムのみを除去することができる。保護フィルムの除去工程としては、機械的な穴あけ加工やＦＩＢ（収束イオンビーム）を用いる工程等も可能であるため、光学ギャップの小さな保護フィルムを用いることには限られない。また、保護フィルムに代えて平坦化膜を形成してもよい。平坦化膜は、フォトポリマー（フォトレジスト）等の材料を用いて形成されるため、選択的に除去することが容易である。なお、平坦化膜はスピンコート法等の方法で形成することができる。半導体装置の修復工程については、後に詳細な説明を加える。
次に、保護フィルム７０５に、レーザー光やＦＩＢの照射、機械的な穴あけ加工等により開口を形成する。この開口は、ＩＣチップの電極に対応する部分に形成する。保護フィルム７０５に代えて、平坦化膜を形成した場合には、ＩＣチップの電極に対応する部分を除去するようにマスクを形成し、エッチングを行う。
保護フィルム７０５に、開口を形成した後、実施の形態２と同様の材料及び方法を用いて、ぬれ性が低い膜７０６を形成する（図７（Ｄ）参照）。ぬれ性が低い膜、すなわち撥液性を有する膜を形成し、後に示す工程により親液領域と撥液領域を形成することで、液滴吐出法を用いて所望の形状に配線を形成することが可能となる。
なお、保護フィルム７０５としては、多孔質の表面を有する材料を用いることがより好ましい。後の親液領域となる保護フィルムの表面が多孔質であることにより、液滴吐出法に用いる組成物と保護フィルム表面との接触面積を増大し、密着力を向上することができるためである。
次に、後に形成される配線のパターンに対応したフォトマスク７０７を利用して、光を照射し、ぬれ性が低い膜７０６の一部を分解する（図７（Ｅ）参照）。この結果、保護フィルム７０５の表面に、ＯＨ基やＣＯＯＨ基等の極性を有する官能基が導入され、配線のパターンに対応した領域の表面は、親液領域となる。これにより、同一基板表面上に、異なったぬれ性を有する表面（親液領域７０８、撥液領域７０９）が、配線のパターンに対応して存在することとなる。このとき、後の修復時に配線を形成する領域についても、ぬれ性が低い膜７０６を除去しておくことが好ましい。
光は、ぬれ性が低い膜７０６を分解するエネルギーを有する光であればよく、ランプやレーザーから射出される光を適宜用いることができる。ここでは、真空紫外光（ＶＵＶ光）を、ぬれ性が低い膜７０６に照射して、その一部を分解し、親液領域７０８及び撥液領域７０９を形成する。
フォトマスク７０７を除去した後、実施の形態２と同様に、液滴吐出手段を用いて組成物（Ａｇペースト）を吐出し、配線７１０を形成する。（図７（Ｆ）参照）。ＩＣチップの電極と配線７１０との接続を良好に行うために、開口部を形成した後に金（Ａｕ）等を材料とする接続部を形成してもよい。また、ＩＣチップを基体に配置した後、保護フィルム４０５を設ける前に、同様の接続部を形成してもよい。もちろん、ＩＣチップの作成時に、あらかじめ金（Ａｕ）等を材料とする接続部を形成しておいてもよい。
なお、この工程により配線を形成した後、配線及びＩＣチップの不良をチェックすることが好ましい。不良のチェックは、所望の端子や配線を選択し、電気的な特性を観察することにより行われる。例えば、配線のチェックは、所望の配線の端部と端部との間の導通を確認すればよい。また、例えば、配線間の接続状態のチェックは、所望の接続部分を構成する少なくとも二つの配線を選択し、その配線間の導通を確認すればよい。チェックによって不良が発見された場合には、後に説明する修復工程を経て次の工程に進むことで、歩留まりを向上することができる。なお、不良が発見されない場合には、そのまま次の工程に進めばよい。
次に、ＵＶオゾンクリーナー等を用いて撥液領域７０９に存在する、ぬれ性が低い膜７０６を除去する。ぬれ性が低い膜７０６の除去は行わなくてもよいが、保護膜や導電膜の上部に形成する層等との密着性を向上させるという点からは、除去を行うことが好ましい。本実施の形態では、配線が一層のみの構成を示すがこれに限定されず、多層配線の構成としてもよい。この場合には、絶縁膜（多孔質であることが好ましい）をさらに形成し、同様な工程により、絶縁膜上に配線を形成すればよい。
次に、アンテナとして機能する導電層７２１を形成した基体７２０を、異方性導電材料７２２を用いて基体７００に圧着する（図７（Ｇ）参照）。異方性導電材料７２２としては、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を熱硬化させたものや異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を熱硬化させたものを用いることができる。異方性導電ペーストは、バインダ層と呼ばれ、主成分が接着剤である層中に、導電性の粒子が分散した構造を有している。異方性導電膜は、熱硬化または熱可塑性の樹脂フィルムの中に導電性の粒子が分散した構造を有している。なお、導電性の粒子は、球状の樹脂にニッケル（Ｎｉ）や金（Ａｕ）等をメッキしたものを用いる。不要な部位での導電性粒子間の電気的短絡を防ぐために、シリカ等からなる絶縁性の粒子を混入してもよい。本実施の形態においては、異方性導電材料７２２として、異方性導電ペーストを用いることとする。
基体７２０上の導電層７２１は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法等を用いて形成することができる。好ましくは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層７２１は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０℃の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は１５０〜３００℃の加熱処理を行うとよい。
上記工程に従って、複数のＩＣチップを用い、液滴吐出法を用いて配線を形成した半導体装置を作製することができる。
次に、本実施の形態の工程にしたがって得られる半導体装置、及び、半導体装置の修復方法について、図８を用いて説明する。
図８（Ａ）は、基体８００にＩＣチップ８０１を配置した構成の半導体装置である。ＩＣチップ８０１と直線形状のアンテナが形成される領域８０３との間には、ＩＣチップ８０１と直線形状のアンテナとを電気的に接続するための配線８０２が形成されている。なお、図８（Ａ）中の点線で示される領域８０４は、あらかじめ形成しておいた親液領域を示し、領域８０５は、突起部を有する凹部を示している。また、アンテナが形成される領域８０３は一点鎖線で、アンテナが形成される基体８０６は二点鎖線で示す。図８（Ｂ）は、図８（Ａ）の断面を示している。
ＩＣチップまたは配線に不良が発生した場合、新たにＩＣチップを設けるために、突起部を有する凹部の上に存在する保護フィルムを除去する（図８（Ｃ）参照）。この際、ＩＣチップ８０１に接続されている配線８０２をカットしておくとよい。保護フィルムの除去方法として、レーザー光やＦＩＢ（収束イオンビーム）等の照射、機械的な穴あけ加工等を用いることができる。本実施の形態においては、基体と保護フィルムの光学ギャップの差を用いて、レーザー光により保護フィルムを除去する。すなわち、基体に対して、保護フィルムの光吸収が大きくなる波長の光を用いることにより、保護フィルムのみを除去することができる。なお、図中の領域８０７は、保護フィルムが除去された領域を示すものである。
図８（Ｄ）は、図８（Ｃ）の断面図であり、保護フィルムが除去されている様子を示している。図に示すように保護フィルムを除去した後、突起部８０８を除去する。突起部の除去方法としては、レーザー光やＦＩＢ等の照射、機械的な除去工程等を用いることができる。本実施の形態においては保護フィルムの除去時に用いたレーザー光とは波長が異なるレーザー光を用いることにより突起部８０８を除去することとするが、これに限られない。
次に、ＩＣチップ８０１と同様のＩＣチップ８０９を、突起部８０８を除去した凹部に配置する。ＩＣチップ８０９を配置する方法としては、ＩＣチップ８０１を配置する際に用いた方法（ＦＳＡやフリップチップ実装方式）等を用いることができる。ＩＣチップ８０９を配置した後、ＩＣチップ８０９を覆うように保護フィルム又は平坦化膜を形成する（図８（Ｅ）、（Ｆ）参照）。本実施の形態においては、平坦化膜を形成するが、これに限られない。なお、平坦化膜を形成する場合には液滴吐出法などを用いることにより、保護フィルムを除去した部分にのみ形成することができるため、好ましい。
次に、ＩＣチップ８０９上の平坦化膜に、開口を形成し、配線８１０を形成する。本実施の形態においては平坦化膜上にぬれ性が低い膜を形成しないが、これに限られず形成してもよい。このような方法によって、半導体装置を修復することができる。
本実施の形態では新たなＩＣチップ８０９を配置する方法を示したが、修復する方法はこれに限られない。ＩＣチップ８０１が不良の原因ではない場合には、実施の形態２に示したようにＩＣチップ８０１に新たな配線を形成することによって修復を行っても良い。
本実施の形態に示すように、突起部を有する凹部を形成することにより、ＩＣチップや配線に不良が発生した場合の修復を容易に行うことができる。これにより、歩留まりを向上することができる。また、予備の配線領域（親液領域）を形成しておくことにより、液滴吐出法を用いて配線に起因する不良の修復を容易に行うことができ、歩留まりを向上することができる。また、機能ごとに分けられたＩＣチップを複数用いることにより、所望の機能を有するＩＣチップを再設計する必要が無いため、コストを低減した半導体装置を作製することができる。また、ＩＣチップの組み合わせを変更することが容易であるため、要求される機能を有する半導体装置を速やかに提供することが可能になる。
なお、本実施の形態は、実施の形態１、実施の形態２と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、複数のＩＣチップを用いた半導体装置の作製方法、特にＲＦＩＤタグの作製方法に関して、ＩＣチップを配置する基体上にアンテナを形成する場合について、図９、図１０を用いて以下に説明する。なお、実施の形態１における図１（Ｂ）に示される状態に至るまでの工程は、本実施の形態においても同様に用いることができるため、詳細な説明は省略する。また、実施の形態３に示すように突起部を有する凹部を形成してもよい。
実施の形態１の図１（Ｂ）に示される状態とした後、基体９００上にアンテナとして機能する導電層９０５を形成する（図９（Ａ）参照）。なお、図９（Ａ）の基体９００、ＩＣチップ９０３、ＩＣチップ９０４は、図１における基体１００、ＩＣチップ１０３、ＩＣチップ１０４に対応している。
導電層９０５は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法等を用いて形成することができる。好ましくは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層９０５は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０℃の加熱処理を行う。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は１５０〜３００℃の加熱処理を行うとよい。
次に、基体９００、ＩＣチップ９０３、９０４、導電層９０５を覆うように保護フィルム９０６で貼り合わせ加工する（図９（Ｂ）参照）。ここで、保護フィルム９０６に代えて平坦化膜を形成してもよい。平坦化膜は、フォトポリマー（フォトレジスト）等の材料を用いて、スピンコート法等の方法で形成することができる。
次に、保護フィルム９０６に、レーザー光やＦＩＢ（収束イオンビーム）の照射、機械的な穴あけ加工等により開口を形成する（図９（Ｃ）参照）。この開口は、ＩＣチップの電極に対応する部分に形成する。保護フィルム９０６に代えて、平坦化膜を形成した場合には、ＩＣチップの電極に対応する部分を除去するようにマスクを形成し、エッチングを行う。
保護フィルム９０６に、開口を形成した後、ＩＣチップの電極及びアンテナと電気的に接続するように配線９０７を形成する（図９（Ｄ）参照）。配線の材料としては銀（Ａｇ）が好ましいがこれに限られず、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。形成方法としては、蒸着法、スパッタリング法、ＣＶＤ法、印刷法又は液滴吐出法等を用いることができる。本実施の形態においては、実施の形態２、及び実施の形態３に示す液滴吐出法を用いて形成することとし、詳細な説明は省略する。
次に、導電層９０５、保護フィルム９０６などを覆うように接着層９０８を有するフィルム９０９を接着する（図９（Ｅ）参照）。フィルム９０９としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、ポリアミドなどからなるフィルム、繊維質な材料からなる紙類、その他の基材フィルム（無機蒸着フィルム等）等を用いることができる。また、接着層９０８としては、接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）等を用いることができる。フィルム９０９の接着は、熱圧着により行われる。
上記工程に従って、基体９００上にアンテナを有する半導体装置を作製することができる。
次に、本実施の形態の工程にしたがって得られた半導体装置について、図１０を用いて説明する。
図１０（Ａ）は、基体１０００にＩＣチップ１００１及びＩＣチップ１００２を配置した半導体装置を示している。配線１００３を介して、ＩＣチップ１００１及びＩＣチップ１００２が互いに、電気的に接続されている。また、ＩＣチップ１００１には、配線１００４を介して直線形状のアンテナ１００５が接続される。なお、アンテナ１００５、ＩＣチップ１００１及び１００２は、フィルムの下部に存在するが、ここでは簡単のため、フィルムは省略して示している。
図１０（Ｂ）は、基体１０１０にＩＣチップ１０１１、ＩＣチップ１０１２、ＩＣチップ１０１３、ＩＣチップ１０１４の４つのＩＣチップを配置した構成の半導体装置を示している。配線１０１５を介して、ＩＣチップ同士が電気的に接続されている。また、ＩＣチップ１０１２には、配線１０１５を介して渦巻形状のアンテナ１０１６が接続される。なお、アンテナ１０１６、及び、ＩＣチップ１０１１、１０１２、１０１３、１０１４は、フィルムの下部に存在するが、ここでは簡単のため、フィルムは省略して示している。
本実施の形態に示すように、ＩＣチップを配置する基体上にアンテナを形成することにより、アンテナと配線との接続を、異方性導電材料を用いずに行うため、接触不良を低減し、抵抗の増加を抑えることができる。また、アンテナと配線とを同一基体上に形成することにより、アンテナ接着時の位置あわせに依存する歩留まりの低下を防ぐことができる。さらに、実施の形態２または実施の形態３に示すように、予備の配線領域（親液領域）を形成しておくことにより、液滴吐出法を用いて配線に起因する不良の修復を容易に行うことができ、歩留まりを向上することができる。また、機能ごとに分けられたＩＣチップを複数用いることにより、所望の機能を有するＩＣチップを再設計する必要が無いため、コストを低減した半導体装置を作製することができる。また、ＩＣチップの組み合わせを変更することが容易であるため、要求される機能を有する半導体装置を速やかに提供することが可能になる。
なお、本実施の形態は、実施の形態１〜実施の形態３と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、複数のＩＣチップを用いた半導体装置の作製方法、特にＲＦＩＤタグの作製方法に関して、ＩＣチップを配置する基体上にアンテナを形成する場合、特に、配線とアンテナを同時に形成する場合について、図１１を用いて以下に説明する。なお、実施の形態１における図１（Ｃ）に示される状態に至るまでの工程は、本実施の形態においても同様に用いることができるため、詳細な説明は省略する。また、実施の形態３に示すように突起部を有する凹部を形成してもよい。
保護フィルム１１０５に、開口を形成した後（図１１（Ａ）参照）、ＩＣの電極と電気的に接続する配線１１０６を形成する（図１１（Ｂ）参照）。この際、同時に、配線と電気的に接続されたアンテナ１１０７を形成する。なお、保護フィルム１１０５に開口を形成する際、同時に、アンテナ１１０７を形成する領域の保護フィルムを除去してもよい。図１１（Ａ）の基体１１００、ＩＣチップ１１０３、ＩＣチップ１１０４、及び保護フィルム１１０５は図１における基体１００、ＩＣチップ１０３、ＩＣチップ１０４、保護フィルム１０５に対応している。
配線の材料としては銀（Ａｇ）が好ましいがこれに限られず、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。形成方法としては、蒸着法、スパッタリング法、ＣＶＤ法、印刷法又は液滴吐出法等を用いることができる。
次に、保護フィルム１１０５、配線１１０６、アンテナ１１０７などを覆うように接着層１１０８を有するフィルム１１０９を接着する（図１１（Ｃ）参照）。フィルム１１０９としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙類、その他の基材フィルム（無機蒸着フィルム等）等を用いることができる。また、接着層１１０８としては、接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）等を用いることができる。フィルム１１０９の接着は、熱圧着により行われる。
本実施の形態に示すように、ＩＣチップを配置する基体上にアンテナを形成することにより、アンテナと配線との接続を、異方性導電材料を用いずに行うため、接触不良を低減し、抵抗の増加を抑えることができる。また、アンテナと配線とを同一基体上に形成することにより、アンテナ接着時の位置あわせに依存する歩留まりの低下を防ぐことができる。また、アンテナと配線とを同時に形成することができるため、工程数を低減し、低コストに半導体装置を作製することが出来る。さらに、実施の形態２または実施の形態３に示すように、予備の配線領域（親液領域）を形成しておくことにより、液滴吐出法を用いて配線に起因する不良の修復を容易に行うことができ、歩留まりを向上することができる。また、機能ごとに分けられたＩＣチップを複数用いることにより、所望の機能を有するＩＣチップを再設計する必要が無いため、コストを低減した半導体装置を作製することができる。また、ＩＣチップの組み合わせを変更することが容易であるため、要求される機能を有する半導体装置を速やかに提供することが可能になる。
なお、本実施の形態は、実施の形態１〜実施の形態３と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、複数のＩＣチップを用いた半導体装置の作製方法、特にＲＦＩＤタグの作製方法に関して、ガラス基板上に形成したＩＣチップを用いる場合について、図１２を用いて以下に説明する。
はじめに、ガラス基板を用いてＩＣチップを形成する工程を示す。
まず、基板１２００上に、下地膜１２０１を形成する。基板１２００としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、シリコン基板、耐熱性を有するプラスチック基板又は樹脂基板等を用いることができる。プラスチック基板又は樹脂基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等を用いることができる。下地膜１２０１は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。下地膜１２０１を形成することで、基板１２００からの汚染物質による半導体膜の劣化を防ぐことができる。
次に、下地膜１２０１上に半導体膜１２０２を形成する（図１２（Ａ）参照）。半導体膜１２０２は２５〜２００ｎｍ（好ましくは５０〜１５０ｎｍ）の厚さでスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜すればよい。本実施の形態では、非晶質半導体膜を形成し、結晶化を行うこととする。半導体膜１２０２の材料としては、珪素やゲルマニウムを用いることができるが、これに限られない。
結晶化の方法としては、レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると膜が破壊されてしまうためである。
触媒となる元素を非晶質半導体膜へ導入する場合の導入方法としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法等を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
また、非晶質半導体膜の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせてもよく、熱処理やレーザー光照射を単独で、複数回行っても良い。レーザー結晶化や金属元素を用いた結晶化を組み合わせて用いても良い。
次に、非晶質半導体膜を結晶化した結晶性を有する半導体膜１２０２上に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、マスクを用いてエッチングを行い、半導体領域１２０３を形成する。マスクは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、ポジ型レジスト、または、ネガ型レジストを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度の調整や、界面活性剤の添加などにより適宜調整することができる。
なお、本実施の形態のフォトリソグラフィ工程において、レジストを塗布する前に、半導体膜表面に、膜厚が数ｎｍ程度の絶縁膜を形成してもよい。この工程により半導体膜とレジストとが直接接触することを回避することが可能であり、不純物が半導体膜中に侵入するのを防止できる。
次に、半導体領域１２０３上に、ゲート絶縁膜１２０４を形成する。なお、本実施の形態においては、ゲート絶縁膜を単層構造としたが、２層以上の積層構造としても良い。積層構造とする場合、同チャンバー内で真空を保ったまま、同一温度下で、反応ガスを切り変えながら連続的に絶縁膜を形成するとよい。真空を保った状態で連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。
ゲート絶縁膜１２０４の材料としては、酸化珪素（ＳｉＯｘ：ｘ＞０）、窒化珪素（ＳｉＮｘ：ｘ＞０）、酸化窒化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ＞０）等を適宜用いることができる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴン等の希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁膜１２０４として、ＳｉＨ４及びＮ２Ｏを反応ガスとして酸化珪素膜を膜厚１０ｎｍ〜１００ｎｍ（好ましくは２０ｎｍ〜８０ｎｍ）、例えば６０ｎｍで形成する。なお、ゲート絶縁膜１２０４の膜厚については、この範囲に限られない。
次に、ゲート絶縁膜１２０４上にゲート電極１２０５を形成する（図１２（Ｂ）参照）。ゲート電極１２０５の厚さは１０ｎｍ〜２００ｎｍであることが好ましい。なお、本実施の形態では、シングルゲート構造のＴＦＴの作製方法を示すが、ゲート電極を２つ以上設けるマルチゲート構造としても良い。マルチゲート構造とすることで、オフ時のリーク電流を低減したＴＦＴを作製できる。ゲート電極１２０５の材料としては、用途に応じて、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。また、酸化インジウムに酸化錫を混合したインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物（ＩＴＯ）に酸化珪素を混合したインジウム錫珪素酸化物（ＩＴＳＯ）、酸化インジウムに酸化亜鉛を混合したインジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、または酸化スズ（ＳｎＯ２）等を用いることもできる。なお、インジウム亜鉛酸化物（ＩＺＯ）とは、酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料である。
次に、ゲート電極１２０５をマスクとして、半導体領域１２０３に不純物元素を添加する。ここでは、例えば、不純物元素としてリン（Ｐ）を５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加し、ｎ型を示す半導体領域を形成することができる。また、ｐ型を示す不純物元素を添加して、ｐ型を示す半導体領域を形成しても良い。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。なお、不純物元素を低濃度に添加したＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成しても良い。ＬＤＤ領域を形成することで、オフ時のリーク電流を低減したＴＦＴを作製できる。
次に、ゲート絶縁膜１２０４及びゲート電極１２０５を覆うように、絶縁膜１２０６を形成する（図１２（Ｃ）参照）。絶縁膜１２０６の材料としては、酸化珪素（ＳｉＯｘ：ｘ＞０）、窒化珪素（ＳｉＮｘ：ｘ＞０）、酸化窒化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ＞０）等を適宜用いることができる。なお、本実施の形態においては、絶縁膜１２０６を単層構造としたが、２層以上の積層構造としてもよい。また、絶縁膜１２０６上に層間絶縁膜を１層又は２層以上設ける構成としても良い。
次に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、ゲート絶縁膜１２０４及び絶縁膜１２０６のエッチングを行い、半導体領域１２０３の不純物元素を添加した領域が露出するように、開口部を形成する。その後、半導体領域１２０３に電気的に接続するように、電極となる導電膜１２０７を形成する（図１２（Ｄ）参照）。導電膜の材料としては、ゲート電極１２０５と同様の材料を用いることができる。
次に、フォトリソグラフィ工程を用いてレジストによるマスク（図示しない）を形成し、マスクを介して導電膜１２０７を所望の形状に加工し、ソース電極及びドレイン電極１２０８、１２０９を形成する（図１２（Ｅ）参照）。
なお、本実施の形態において、エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系又はＣｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４等を代表とする塩素系ガス、あるいはＯ２ガスを用い、ＨｅやＡｒ等の不活性ガスを適宜加えても良い。
以上の工程で、結晶性半導体からなるトップゲート型の薄膜トランジスタを作製することができる。
上記の方法等により、所望の回路をガラス基板上に形成した後、スクライバーを使用してガラス基板に溝を刻み、ブレイカーで圧力をかけることによって、薄膜トランジスタによる回路基板を所望のＩＣチップの大きさ及び形状に分断する。なお、スクライバーやブレイカーを用いずに、レーザー加工やカッター等で分断することも可能である。
本実施の形態においては、結晶性半導体を用いてＩＣチップを作製したが、これに限られず、非晶質半導体を用いても良い。高速動作が要求されない回路部であれば、非晶質半導体を用いてＩＣチップを形成することもできる。
また、本実施の形態においては、ガラス基板を用いてＩＣチップを作製したため、ＩＣチップの形状を比較的自由に決めることができる。これは、シリコン基板などの単結晶基板を用いた場合には、結晶の面方位に依存してＩＣチップの形状が制限されるのに対して、ガラス基板を用いた場合には結晶の面方位を考慮しなくてもよいためである。また、ガラス基板を用いる場合にはシリコン基板等を用いる場合と比較して低コストに作製できるため好ましい。
上記の工程等にしたがって作製したＩＣチップを用いて半導体装置を作製する。作製工程としては実施の形態１〜実施の形態５に示す方法を用いることができるがこれに限られない。本実施の形態で作成するＩＣチップは、形状が比較的自由に決められるため、それに対応する凹部の形状も多岐にわたる。このようにＩＣチップ及び凹部の形状が多岐にわたることによって、さまざまな機能を有するＩＣチップを一度に配置することができ、低コストに作製することができる。なお、本実施の形態に示すガラス基板を用いたＩＣチップを、シリコン基板を用いたＩＣチップと組み合わせて用いることもできる。この場合、高速動作が必要な回路部はシリコン基板を用いてＩＣチップを形成し、そうではない場合にはガラス基板を用いて形成するとよい。
本実施の形態に示すように、ガラス基板を用いたＩＣチップで半導体装置を作成することにより、ＩＣチップの形状を自由に決定できるため、ＩＣチップの種類が増加しても基体に選択的に配置することができる。また、ガラス基板を用いることにより、シリコン基板などを用いた場合と比較して低コストに作製できるため好ましい。さらに、実施の形態４に示すように、基体上にアンテナを形成することにより、接触不良を低減し、抵抗の増加を抑えることができ、また、アンテナ接着時の位置あわせに依存する歩留まりの低下を防ぐことができる。実施の形態２または実施の形態３に示すように、予備の配線領域（親液領域）を形成しておくことにより、液滴吐出法を用いて配線に起因する不良の修復を容易に行うことができ、歩留まりを向上することができる。また、機能ごとに分けられたＩＣチップを複数用いることにより、所望の機能を有するＩＣチップを再設計する必要が無いため、コストを低減した半導体装置を作製することができる。また、ＩＣチップの組み合わせを変更することが容易であるため、要求される機能を有する半導体装置を速やかに提供することが可能になる。
なお、本実施の形態は、実施の形態１〜実施の形態５と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、表示部を有し、複数のＩＣチップを用いた半導体装置について、図１３、図１４を用いて以下に説明する。図１３（Ａ）は、半導体装置１３００の本体を示す図であり、表示部１３０３、電源部１３０４、集積回路部１３０５、及び集積回路に接続されるアンテナ１３０６が設けられている。また、半導体装置の表面には、板紙等の紙類又は合成紙、若しくはポリエチレン、ポリプロピレン、ポリエステル、ポリ塩化ビニル、セルロース系樹脂のような一般的なプラスチックで形成される基材を設け、その表面に印刷物を印刷して、特有の模様又はバーコードを表示してもよい。だたし、これらの基材が、透光性を有さない場合は、表示部及び電源部には開口部を設けて表示部及び電源部上面から認識できるようにする。さらには、半導体装置全体をフィルムによって保護してもよい。フィルムとしては、耐水性や耐溶剤性のあるものであればよく、代表的には、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、塩化ビニル、ナイロン等を用いることができる。
図１３（Ｂ）は、図１３（Ａ）の半導体装置のＡ‐Ａ´部の断面図を示す。本実施の形態に示す半導体装置は、表示部１３０３、電源部１３０４、集積回路部１３０５、アンテナ１３０６を含む半導体素子及び表示素子を有する層１３１２が、第１の基体１３０１及び第２の基体１３１１によって挟まれた構成を有している。また、第１の基体１３０１及び第２の基体１３１１は、接着剤１３１３で貼り付けられている。接着剤は、第１の基体と第２の基体との一部に設けられていてもよく、全面に設けられてこれらの基体を接着してもよい。また、表示部１３０３、集積回路部１３０５、電源部１３０４の間は、絶縁材料で絶縁されている。
表示部１３０３は、液晶素子、発光素子、電気泳動素子等の表示素子で画素が形成されている。これらの表示素子の駆動方法は、アクティブマトリクス型またはパッシブマトリクス型どちらを用いることもできる。なお、表示部がパッシブマトリクス型の表示素子、液晶素子、又は電気泳動素子で形成されている場合、第２の基体１３１１に画素電極が形成されている。
電源部１３０４は、表示部１３０３を駆動するために必要な電力を供給するために設けるものであり、太陽電池、リチウム電池等の超薄型の電池が好ましい。電源部に太陽電池を用いる場合、シリコンやゲルマニウム等で形成されたショットキー型、アバランシェ型、ＰＩＮ型、又はＰＮ型のダイオードや、ＣｄＳ、ＧａＡｓ等の化合物半導体を用いたダイオード、若しくは有機物から構成される光電変換層等を有するもの、具体的には透明なインジウム錫酸化物（ＩＴＯ）電極と、その上に真空蒸着された有機顔料（ペリレン顔料：Ｍｅ−ＰＴＣ）と、その上に形成された金の電極を用いた太陽電池セル、等を用いることができる。なお、ＰＩＮ型のフォトダイオードは、ｐ型半導体層と、ｎ型半導体層と、ｐ型半導体層とｎ型半導体層の間に挟まれたｉ型（真性）半導体層によって構成されている。なお、無線により必要な電力が確保できる場合には電源部１３０４は特に設けなくとも良い。また、集積回路部１３０５は、薄膜トランジスタ、容量素子、ダイオード、抵抗素子、インダクタなどの薄膜半導体素子を用いて形成される。
ここで、集積回路部１３０５は、本願発明の他の実施の形態に示す方法を用いて作製することができる。具体的には、ＩＣチップを、形状及び大きさが排他的となるように形成し、適切な凹部に配置する。当該ＩＣチップは集積回路部１３０５を構成する複数の回路のいずれか１つ若しくは複数を有する。なお、集積回路部を構成する複数の回路については後に説明を加える。その他の詳細については、他の実施の形態を参照することができるため、ここでは省略することとする。実施の形態３に示すように、基体に突起部を有する凹部を形成してもよい。なお、電源部１３０４、及び集積回路部１３０５に用いられるＩＣチップは、トランジスタ、容量素子、ダイオード、抵抗素子、インダクタなどの薄膜半導体素子を用いて形成される。
アンテナ１３０６には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。
形成方法としては、細線を膜線として基体上に搭載した巻き線工法、薄膜集積回路にコイル導線をボンディングして超音波を使用して基体に埋め込む埋め込み工法、シルク印刷により導電性ペーストで細線を基体上に形成する印刷法、基体上に成膜した導電膜をエッチングしてコイル状の細線を形成するエッチング法、電界をかけて任意の領域にコイル状の細線を形成する電解メッキ法、液滴を吐出しながら形成する液滴吐出法等の配線形成技術を用いることができる。
本実施形態のアンテナは、表示部１３０３、電源部１３０４、及び集積回路部１３０５を囲んでコイルを形成している。このため、少ない巻数で長さの長いアンテナを形成することができる。また、用いられる電波の周波数に応じて、当該周波数の電波を検出できる長さに形成する。
接着剤１３１３としては、エポキシ系、アクリレート系、シリコン系等、いかなる接着剤を用いることもできる。
第１の基体１３０１及び第２の基体１３１１には、可撓性のプラスチックフィルムを用いる。プラスチックフィルムとしては、ポリカーボネイト（ＰＣ）、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ：ＪＳＲ製、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、ポリプロピレン、ポリプロピレンサルファイド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミド等を用いればよい。また、Ｔｇが４００℃以上であるＨＴ基板（新日鐵化学社製）を用いることもできる。また第２の基体１３１１の厚さは数百μｍ程度であることが好ましい。
次に、本実施の形態に示す半導体装置の構成について、図１４のブロック図を用いて説明する。半導体装置は、アンテナ１４０１、集積回路部１４０２、表示部１４０３、電源部１４０４で構成されている。集積回路部１４０２は、無線周波数回路（ＲＦ回路）１４１１、変調回路１４１２、復調回路１４１３、電源回路１４１４、ＣＰＵ１４１６、及びメモリ１４１７で構成される。電源回路１４１４はコンデンサを内蔵し、このコンデンサはアンテナ１４０１と共に共振回路を形成する。なお、ＩＣチップは、それぞれ、集積回路部１４０２を構成する回路一つからなる構成であっても良いし、複数の回路を有する構成としても良い。
メモリ１４１７は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、又はＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等を含む。
表示部１４０３は、ＣＰＵ１４２１、メモリ１４２２、及び画素部１４２３で構成される。画素部１４２３は、液晶素子、発光素子、電気泳動素子等の表示素子で画素が形成されている。また、ＣＰＵ１４２１及びメモリ１４２２をＩＣチップに形成することもできる。
表示部１４０３のＣＰＵ１４２１は、集積回路部１４０２のＣＰＵ１４１６から送られた情報を元に、集積回路部１４０２のメモリ１４１７に記憶される情報を読み出し、表示部１４０３のメモリ１４２２にいったんその情報を格納し、一部又は全部の情報を画素部に表示させるように制御する。
電源部１４０４は、表示部１４０３のＣＰＵ１４２１に接続されており、表示部１４０３で表示するために必要な電力を生成及び供給する。電源部１４０４としては、上述のように、太陽電池やリチウム電池などを用いることができる。
なお、図１４においては、表示部１４０３のＣＰＵ１４２１及びメモリ１４２２を、集積回路部１４０２のＣＰＵ１４１６及びメモリ１４１７それぞれに組み込んでもよい。この場合、集積回路部１４０２のＣＰＵ１４１６によって、表示部１４０３の表示を制御することができる。
次に、半導体装置の動作方法について説明する。物品の管理者はリーダライタを用いて物品をチェックする。具体的にはリーダライタの送受信アンテナに半導体装置を近づけると、リーダライタに設けられたアンテナで発せられる高周波をアンテナ１４０１で受信する。電源回路のコンデンサには、アンテナが特定の周波数の電波を受信したときに、その相互誘導作用で生じる電力が充填される。電源回路１４１４はこの電力を整流し安定化して各回路、ＣＰＵ、及びメモリに供給し、集積回路部を活性化する。
次に、アンテナ１４０１と電源回路１４１４のコンデンサとで構成される共振回路の振幅が大きくなり、コンデンサには十分な量の電力が充電される。電源回路１４１４はこの電力を整流化し安定化して各回路、ＣＰＵ、及びメモリに供給し、集積回路部を活性化し、さらにＲＦ回路１４１１を介して復調回路１４１３で、元のデジタル信号の質問信号を再現させる。ＣＰＵ１４１６はこの質問信号に基づいて、メモリ１４１７に書き込まれていた物品に関する情報を送信する。情報の送信は、２値化されたデータ信号を集積回路部の変調回路１４１２で変調し、ＲＦ回路１４１１で増幅してアンテナ１４０１から送信することにより行われる。送信されたデータは、リーダライタで受信し、処理部において物品の情報を管理コンピュータのメモリに記録すると共に、管理コンピュータの表示部に表示する。
また、集積回路部１４０２のＣＰＵ１４１６からデータ信号を表示部１４０３のＣＰＵ１４２１に送出する。表示部１４０３のＣＰＵ１４２１は、電源部１４０４からの電力を用い、このデータ信号を元に、表示部のメモリ１４２２に記憶させると共に、画素部１４２３に必要な情報を表示させる。
以上の動作により、半導体装置の集積回路部に記憶されている情報を表示部に表示するとともに、リーダライタに情報を送信することができる。
本実施の形態の半導体装置は、表示部、電源部、集積回路部を有するため、集積回路部のメモリに記憶されている情報の一部を表示部に表示することが可能である。このため、必要なときに無線タグを見ることで、必要な情報を得ることができる。このため、情報を記録するための印刷紙を必要とせず、コストを削減することができる。
また、表示部は電源部で発生する電力を用いて駆動するため、見やすい表示をすることが可能である。
さらには、機能ごとに分けられたＩＣチップを複数用いることにより、所望の機能を有するＩＣチップを再設計する必要が無いため、コストを低減した半導体装置を作製することができる。また、ＩＣチップの組み合わせを変更することが容易であるため、要求される機能を有する半導体装置を速やかに提供することが可能になる。また、突起部を有する凹部を形成することにより、ＩＣチップや配線に不良が発生した場合の修復を容易に行うことができる。これにより、歩留まりを向上することができる。また、予備の配線領域（親液領域）を形成しておくことにより、液滴吐出法を用いて配線に起因する不良の修復を容易に行うことができ、歩留まりを向上することができる。さらに、基体上にアンテナを形成することにより、接触不良を低減し、抵抗の増加を抑えることができ、また、アンテナ接着時の位置あわせに依存する歩留まりの低下を防ぐことができる。また、ガラス基板を用いたＩＣチップで半導体装置を作成することにより、ＩＣチップの形状を自由に決定できるため、ＩＣチップの種類が増加しても基体に選択的に配置することができる。また、ガラス基板を用いることにより、シリコン基板などを用いた場合と比較して低コストに作製できる。
なお、本実施の形態に示した使用例はあくまでも一形態に過ぎず、構成および使用方法等は、本実施の形態に限定されるものではない。また、本実施の形態は、実施の形態１〜実施の形態６と適宜組み合わせることができる。
（実施の形態８）
本発明で作製される半導体装置の他の例について、図１５を参照して説明する。図１５に示すように、本発明の半導体装置１５００は、非接触でデータを交信する機能を有し、電源回路１５０１、クロック発生回路１５０２、データ復調回路・データ変調回路１５０３、他の回路を制御する制御回路１５０４、インターフェイス回路１５０５、記憶回路１５０６、データバス１５０７、アンテナ（アンテナコイル）１５０８、センサ１５１０、センサ回路１５１１等を有する。
電源回路１５０１は、アンテナ１５０８から入力された交流信号を基に、半導体装置１５００の内部の各回路に供給する各種電圧を生成する回路である。クロック発生回路１５０２は、アンテナ１５０８から入力された交流信号を基に、半導体装置１５００の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調回路・データ変調回路１５０３は、リーダライタ１５０９と交信するデータを復調・変調する機能を有する。制御回路１５０４は、記憶回路１５０６を制御する機能を有する。アンテナ１５０８は、電磁波の送受信を行う機能を有する。リーダライタ１５０９は、半導体装置とのデータの交信、及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよいし、一部の機能を省略した構成であっても良い。
記憶回路１５０６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有する構成とすることができる。なお、記憶回路１５０６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリ等から選択される１つ又は複数である。
センサ１５１０は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの素子で形成される。センサ回路１５１１はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１５０４に信号を出力する。なお、センサ回路１５１１を有する構成としても良いし、センサ回路を有さない構成としても良い。本発明を用いることにより、機能の追加及び省略が容易であるため、要求される機能を満たした半導体装置を速やかに提供することが可能である。
なお、本実施の形態は、実施の形態１〜実施の形態７と適宜組み合わせることができる。
（実施の形態９）
本発明によりＲＦＩＤタグとして機能する半導体装置を形成することができる。ＲＦＩＤタグの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１６（Ａ）参照）、包装用容器類（包装紙やボトル等、図１６（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１６（Ｂ）参照）、乗物類（自転車等、図１６（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１６（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図１６において、ＲＦＩＤタグは１６００で示すものである。
なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。
ＲＦＩＤタグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＲＦＩＤタグを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。本発明により作製することが可能なＲＦＩＤタグは、さまざまな機能を組み込むことが容易であり、且つ安価に作製することができる。
また、本発明により形成することが可能なＲＦＩＤタグを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるＲＦＩＤタグに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うことができる。
なお、本実施の形態は、実施の形態１〜実施の形態８と適宜組み合わせることができる。
本発明の半導体装置の作製工程を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置の形状を示す図。 本発明の半導体装置の作製工程を示す図。 本発明に用いる液滴吐出手段を示す図。 本発明の半導体装置の修復工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の修復工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置の作製工程を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置の回路構成を示す図。 本発明の半導体装置の回路構成を示す図。 本発明の半導体装置の使用例を示す図。 本発明の半導体装置の作製工程を示す図。
符号の説明
１００ 基体
１０１ 凹部
１０２ 凹部
１０３ ＩＣチップ
１０４ ＩＣチップ
１０５ 保護フィルム
１０６ 配線
１１０ 基体
１１１ 導電層
１１２ 異方性導電材料
２００ 基体
２０１ ＩＣチップ
２０２ ＩＣチップ
２０３ 配線
２０４ 配線
２０５ アンテナ
２０６ 基体
２１０ 基体
２１１ ＩＣチップ
２１２ ＩＣチップ
２１３ ＩＣチップ
２１４ ＩＣチップ
２１５ 配線
２１６ アンテナ
２１７ 基体

Claims (2)

  1. 突起部を有する第１の凹部と、
    第２の凹部と、
    を基体に形成し、
    液体中で、前記第２の凹部の形状及び大きさに適合するＩＣチップを前記第２の凹部に配置することを特徴とする半導体装置の作製方法。
  2. 突起部を有する第１の凹部と、
    第２の凹部と、
    を基体に形成し、
    液体中で、前記第２の凹部の形状及び大きさに適合する第１のＩＣチップを前記第２の凹部に配置し、
    前記第１の凹部の突起部を除去し、
    前記突起部を除去した第１の凹部に、前記突起部を除去した第１の凹部の形状及び大きさに適合する第２のＩＣチップを配置することを特徴とする半導体装置の作製方法。
JP2006339335A 2006-01-10 2006-12-18 半導体装置の作製方法 Expired - Fee Related JP5057767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006339335A JP5057767B2 (ja) 2006-01-10 2006-12-18 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006002130 2006-01-10
JP2006002130 2006-01-10
JP2006339335A JP5057767B2 (ja) 2006-01-10 2006-12-18 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2007214545A JP2007214545A (ja) 2007-08-23
JP2007214545A5 JP2007214545A5 (ja) 2010-01-28
JP5057767B2 true JP5057767B2 (ja) 2012-10-24

Family

ID=38492666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339335A Expired - Fee Related JP5057767B2 (ja) 2006-01-10 2006-12-18 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5057767B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657646B2 (ja) * 2004-07-30 2011-03-23 ソニー株式会社 マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム
US20100182207A1 (en) * 2007-09-27 2010-07-22 Kazuhiko Miyata Antenna device, display device substrate, liquid crystal display unit, display system, method for manufacturing antenna device and method for manufacturing display device substrate
JP5005486B2 (ja) * 2007-10-02 2012-08-22 シャープ株式会社 記憶システム
JP5062758B2 (ja) * 2008-07-14 2012-10-31 シャープ株式会社 記憶システムおよびそれに用いられる半導体記憶装置
EP2199954B1 (en) 2007-10-02 2012-09-12 Sharp Kabushiki Kaisha Semiconductor storage device and storage system
JP4561870B2 (ja) * 2008-05-14 2010-10-13 株式会社デンソー 電子装置およびその製造方法
JP5325509B2 (ja) * 2008-09-12 2013-10-23 日特エンジニアリング株式会社 非接触型情報処理媒体
JP5601822B2 (ja) * 2009-11-11 2014-10-08 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JP5886174B2 (ja) * 2012-11-16 2016-03-16 株式会社トッパンＴｄｋレーベル 非接触通信媒体の製造方法、非接触通信媒体、及びアンテナと回路装置の接続方法
JP2014212166A (ja) * 2013-04-17 2014-11-13 日本特殊陶業株式会社 光導波路デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334113A (ja) * 1993-05-21 1994-12-02 Sony Corp マルチチップモジュール
JP3196434B2 (ja) * 1993-06-23 2001-08-06 オムロン株式会社 マルチチップｉｃの製造方法
JPH09260581A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 複合半導体装置の製造方法
JP3908549B2 (ja) * 2002-01-31 2007-04-25 大日本印刷株式会社 Ｒｆｉｄタグの製造方法
JP3938759B2 (ja) * 2002-05-31 2007-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2005019817A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN1784776A (zh) * 2003-11-11 2006-06-07 东丽工程株式会社 非接触id卡及其制造方法
JP2005268705A (ja) * 2004-03-22 2005-09-29 Matsushita Electric Ind Co Ltd 半導体素子の実装方法及び半導体素子実装体

Also Published As

Publication number Publication date
JP2007214545A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
US8404525B2 (en) Semiconductor device, manufacturing method of semiconductor device, and RFID tag
JP5057767B2 (ja) 半導体装置の作製方法
JP5707373B2 (ja) 液晶表示装置
US7915058B2 (en) Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
JP4761981B2 (ja) 半導体装置の作製方法
JP4777078B2 (ja) 半導体装置の作製方法
KR101139714B1 (ko) 반도체 장치 제조 방법, 다이오드 및 표시 장치
JP5651747B2 (ja) 半導体装置
CN101114695B (zh) 存储元件及半导体装置
JP5364242B2 (ja) 半導体装置の作製方法
JP4777203B2 (ja) 半導体装置
JP5171003B2 (ja) 半導体装置
JP4700484B2 (ja) 半導体装置の作製方法
JP4845491B2 (ja) 半導体装置の作製方法
JP4785447B2 (ja) 半導体装置の作製方法
JP5153058B2 (ja) 半導体装置の作製方法
JP2006245544A (ja) パターン付基板及びその形成方法、並びに半導体装置及びその作製方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5057767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees