CN100576323C - 偏置调整装置 - Google Patents
偏置调整装置 Download PDFInfo
- Publication number
- CN100576323C CN100576323C CN200710126644A CN200710126644A CN100576323C CN 100576323 C CN100576323 C CN 100576323C CN 200710126644 A CN200710126644 A CN 200710126644A CN 200710126644 A CN200710126644 A CN 200710126644A CN 100576323 C CN100576323 C CN 100576323C
- Authority
- CN
- China
- Prior art keywords
- resistance
- mentioned
- adjustment
- biasing
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45136—One differential amplifier in IC-block form being shown
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Optical Recording Or Reproduction (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种偏置调整装置,调整从运算放大器的输出端输出的输出信号的偏置,所述运算放大器经第一电阻向一个输入端输入输入信号,对另一个输入端施加参照电压,在一个输入端与输出端之间连接第二电阻,该偏置调整装置具有可调整电阻值的调整电阻和控制部,向所述调整电阻的一端施加用于调整偏置的调整电压,所述调整电阻另一端与运算放大器的一个输入端连接,为了消除偏置,所述控制部基于输出信号的DC电平,控制施加给调整电阻的调整电压。本发明的偏置调整装置不依赖于增益而控制偏置调整精度和偏置调整容许范围。
Description
技术领域
本发明涉及偏置调整装置。
背景技术
作为消除模拟信号中包含的DC偏置的装置,使用了偏置调整装置。例如,在专利文献1中公开了一种偏置调整装置,在根据从光盘装置的光拾波器输出的信号生成RF信号的电路中,该偏置调整装置用于消除RF信号的偏置。
图14是示出与专利文献1中公开的装置同等的偏置调整装置的结构的图。偏置调整装置100的结构包括运算放大器110、电阻111、112、低通滤波器(LPF)113、A/D变换器114、电压控制部115、D/A变换器116和CPU120。
输入到偏置调整装置100中的输入信号VIN例如是从光拾波器输出的信号。由于从光拾波器输出的信号微小,因此,偏置调整装置100输出以相应于电阻111、112的电阻值的比的增益放大了输入信号VIN后的输出信号Vo。若设电阻111的电阻值为R1,电阻112的电阻值为Rf,则偏置调整装置100中的增益就表示为Rf/R1。再有,为了将输出信号Vo的振幅电平作为规定电平,通过利用CPU120的控制调整电阻112的电阻值Rf来变更偏置调整装置100的增益。
在此,在输入信号VIN中包含着因为光拾波器的特性等所产生的偏置。此外,也由运算放大器110产生了偏置。若假设在输出信号Vo中仍这样地包含着偏置,就有可能对后段的处理产生影响。因此,在偏置调整装置100中,通过控制施加给运算放大器110的+输入端的电压,就消除了输出信号Vo中包含的偏置。
关于偏置调整装置100中的消除偏置的工作进行说明。首先,利用LPF113检测输出信号Vo的DC电平。利用A/D变换器114,将检测到的DC电平变换为数字信号,输入到电压控制部115中。电压控制部115根据CPU120的控制,将用于控制施加给运算放大器110的+输入端的电压的控制数据增大或减小一等级并输出,以消除输出信号Vo的偏置。D/A变换器116生成对从电压控制部115输出的控制数据进行了模拟变换的电压VDA,施加给运算放大器110的+输入端。然后,电压控制部115反复执行控制数据的变更,直到消除输出信号Vo的偏置,即输出信号Vo的DC电平成为规定的目标电平。
【专利文献1】日本特开2004-348908号公报
在此,在偏置调整装置100中,下述式子(1)的关系成立。
【数学式1】
然后,根据式子(1),输出信号Vo就如下述式子(2)所示。
【数学式2】
从而,输出信号Vo的变化量ΔVo对于调整电压VDA的变化量ΔVDA就如下述式子(3)所示。
【数学式3】
在此,式子(3)中包含的Rf/R1示出偏置调整装置100中的增益。即,若偏置调整装置100的增益大,则ΔVo就变大,偏置调整装置100中的增益小,ΔVo就变小。换言之,偏置调整装置100中的偏置调整精度根据增益而变动。
图15是示出与偏置调整装置100的增益相应的输出信号Vo的偏置调整过程的一例的图。在时刻T1开始偏置的调整,利用电压控制部115的控制,电压VDA分阶段地变小。然后,电压VDA分阶段变小时的电压Vo的DC电平的变化量就如前所述地按照偏置调整装置100的增益(Rf/R1)进行变化。因此,在偏置调整装置100的增益(Rf/R1)大的情况下,偏置的调整精度变差了。其结果,有可能输出信号Vo的DC电平与目标电平VREF的差变大,偏置的调整结果也变差。
此外,根据式子(2),作为消除输出信号Vo的偏置的条件,导出下述式子(4)。
【数学式4】
在此,若将偏置调整装置100中的增益(Rf/R1)表示为G,则消除输出信号Vo的偏置的条件就能够如下述式子(5)所示地表示。
【数学式5】
然后,若假设电压VDA的动态范围为-A≤VDA≤A,则示出可以消除输出信号Vo的偏置的输入信号VIN的范围的偏置调整容许范围就如下述式子(6)所示。
【数学式6】
从该式子(6)可知,随着增益G变大,偏置调整装置100中的输入偏置调整容许范围变小了。从而,在偏置调整装置100中,若增大增益,就有可能不能消除输出信号Vo的偏置。
发明内容
本发明鉴于上述问题,其目的在于提供一种不取决于增益就能够控制偏置调整精度和偏置调整容许范围的偏置调整装置。
为了达到上述目的,本发明的偏置调整装置是一种调整从运算放大器的输出端输出的输出信号的偏置的偏置调整装置,所述运算放大器的一个输入端经第一电阻被输入输入信号,所述运算放大器的另一个输入端被施加参照电压,在上述一个输入端与上述输出端之间连接第二电阻,该偏置调整装置具有可调整电阻值的调整电阻和控制部,向所述调整电阻的一端施加用于调整上述偏置的调整电压,所述调整电阻另一端与上述运算放大器的上述一个输入端连接,为了消除上述偏置,所述控制部基于上述输出信号的DC电平,控制施加给上述调整电阻的上述调整电压,上述控制部的结构包括:计算部,基于上述输出信号的DC电平,计算能够消除上述输出信号的偏置的调整电压的目标电平;渐近处理部,将施加给上述调整电阻的上述调整电压分阶段地调整为由上述计算部计算出的上述目标电平,所述偏置调整装置进一步具有增益调整部,该增益调整部为了使上述输出信号的振幅电平成为规定的电平,调整上述第二电阻的电阻值,并且为了使上述第二电阻的电阻值与上述调整电阻的电阻值的比率变为规定的值,调整上述调整电阻的电阻值。
此外,为了消除从放大输出上述输出信号的放大电路输出的放大后的输出信号的偏置,上述控制部也可以基于从上述放大电路输出的上述输出信号的DC电平,控制施加给上述调整电阻的上述调整电压。
此外,上述控制部的结构也可以包括:计算部,基于上述输出信号的DC电平,计算能够消除上述输出信号的偏置的调整电压的目标电平;调整部,将施加给上述调整电阻的上述调整电压调整为由上述计算部计算出的上述目标电平。
另外,上述控制部的结构也可以进一步包括使上述输出信号的DC电平平均化并输出的平均化部,上述计算部基于从上述平均化部输出的平均化后的上述输出信号的DC电平,计算能够消除上述输出信号的偏置的调整电压的目标电平。
此外,上述调整部也可以分阶段地变更施加给上述调整电阻的上述调整电压,直到成为由上述计算部计算出的上述目标电平。
此外,上述偏置调整装置也可以进一步具有增益调整部,该增益调整部为了使上述输出信号的振幅电平变为规定的电平,调整上述第二电阻的电阻值,为了使上述第二电阻的电阻值与上述调整电阻的电阻值的比率变为规定的值,调整上述调整电阻的电阻值。
此外,上述偏置调整装置也可以进一步具有调整范围控制部,为了消除上述输出信号的偏置,基于上述输出信号的DC电平,调整上述调整电阻的电阻值。
能够提供一种不取决于增益就能控制偏置调整精度和偏置调整容许范围的偏置调整装置。
附图说明
图1是示出本发明的第一实施方式中的偏置调整装置的结构的图。
图2是示出电压控制部的结构例的方框图。
图3是示出偏置调整处理的一例的流程图。
图4是示出偏置调整装置中的输出信号Vo的偏置调整过程的一例的图。
图5是示出本发明的第二实施方式中的偏置调整装置的结构的图。
图6是示出本发明的第三实施方式中的偏置调整装置的结构的图。
图7是示出光盘装置的结构例的方框图。
图8是示出RF信号生成电路的结构例的图。
图9是示出差错信号生成电路之一的FE信号生成电路的结构例的图。
图10是示出差错信号生成电路之一的TE信号生成电路的结构例的图。
图11是示出光盘装置中的偏置调整处理和增益调整处理的全部流程的流程图。
图12是示出偏置调整处理的详细的流程图。
图13是示出增益调整处理的详细的流程图。
图14是示出与专利文献1中公开的电路同等的偏置调整装置的结构的图。
图15是示出与偏置调整装置的增益相应的输出信号Vo的偏置调整过程的一例的图。
图中:
1A、1B、1C 偏置调整装置
10、40、40A 运算放大器
11~13 电阻
11B、11C、12B、12C、13B、13C 电阻
41、42、41A、42A 电阻
66~69、72~79、82~87 电阻
14、14A、14B、14C LPF
15、15A、15B、15C A/D变换器
16、16A、16B、16C 电压控制部
17、17A、17B、17C D/A变换器
20、52 CPU
30 平均化部
31 计算部
32 存储器
33 渐近(fadein)处理部
50 光盘装置
51 光拾波器
53 RF信号处理电路
55 DSP
60 RF信号生成电路
61 差错信号生成电路
61A FE信号生成电路
61B TE信号生成电路
62 解码处理电路
64 伺服处理电路
65 扬声器
具体实施方式
第一实施方式
图1是示出本发明的第一实施方式涉及的偏置调整装置的结构的图。偏置调整装置1A的结构包括运算放大器10、电阻11~13、低通滤波器(LPF)14、A/D变换器15、电压控制部16、D/A变换器17和CPU(Central Processing Unit)20。
运算放大器10是用于放大输入信号VIN后输出输出信号Vo的电路。输入信号VIN例如是从光盘装置的光拾波器输出的微小电平的信号等。对运算放大器10的+输入端施加规定的参照电压VREF,通过电阻11对-输入端输入输入信号VIN。
向电阻11(第一电阻)的一端输入输入信号VIN,另一端与运算放大器10的-输入端连接。电阻12(第二电阻)一端与运算放大器10的-输入端连接,另一端与运算放大器10的输出端连接。对电阻13(调整电阻)的一端施加从D/A变换器17输出的调整电压VDA,另一端与运算放大器10的-输入端连接。在此,将电阻11的电阻值表示为R1,将电阻12的电阻值表示为Rf,将电阻13的电阻值表示为RDA。再有,电阻12、13是可变电阻,可以通过CPU20的控制调整电阻值Rf和电阻值RDA。
LPF14构成了输出输出信号Vo的DC电平(直流成分的信号电平)的直流成分输出电路。
A/D变换器15将从LPF14输出的DC电平转换为数字信号进行输出。
电压控制部16基于从A/D变换器15输出的数字信号,计算消除输出信号Vo的DC偏置的条件、即输出信号Vo的DC电平成为规定电平(VREF)的调整电压VDA的目标电平。然后,电压控制部16向D/A变换器17输出用于将调整电压VDA作为目标电平的控制数据。
D/A变换器17输出模拟转换了从电压控制部16输出的控制数据后的调整电压VDA。
CPU20通过执行存储器(无图示)中存储的程序,进行电阻12、13的电阻值的调整和电压控制部16中的处理的控制等。
再有,偏置调整装置1A中的LPF14、A/D变换器15、电压控制部16、D/A变换器17和CPU20相当于本发明的控制部。此外,CPU20相当于本发明的增益调整部和调整范围控制部。
在这样的偏置调整装置1A中,下述式子(7)的关系成立。
【数学式7】
然后,根据式子(7),输出信号Vo如下述式子(8)所示。
【数学式8】
另外,以VREF为基准,若假设VIN=VREF+α、VDA=VREF+β,则输出信号Vo就能够用下述式子(9)表示。
【数学式9】
从而,用于消除输出信号Vo的偏置的条件、即用于将输出信号Vo的DC电平作为规定电平VREF的条件就用下述式子(10)表示。
【数学式10】
在此,(Rf/R1)α是从A/D变换器15输出的输出信号Vo的DC电平。即,电压控制部16能够基于式子(10)计算出调整电压VDA(=β+VREF)的目标电平。
图2是示出电压控制部16的结构例的方框图。电压控制部16具有平均化部30、计算部31、存储器32和渐近处理部33(调整部)。
平均化部30将从A/D变换器15输出的并表示DC电平的数字信号平均化后输出。例如,可以使用通过CPU20的控制进行工作的FIR滤波器等的数字滤波器构成平均化部。
计算部31基于从平均化部30输出的输出信号Vo的DC电平,计算输出信号Vo的DC电平成为规定电平(VREF)的调整电压VDA的目标电平,将示出目标电平的数据存储在存储器32中。
存储器32是RAM(Random Access Memory)等可写入的存储区域,存储由计算部31计算出的数据。
渐近处理部33通过CPU20的控制,将输出到D/A变换器17中的控制数据分阶段地接近于存储器32中存储的数据,使得调整电压VDA分阶段地接近于目标电平。例如,可以使用计数器构成渐近处理部33。该情况下,渐近处理部33通过将作为控制数据输出的计数器值递减计数或递增计数到由存储器32中存储的数据示出的值,从而能够使调整电压VDA分阶段地接近于目标电平。
再有,平均化部30、计算部31和渐近处理部33不限于硬件,也可以利用软件处理来实现。例如,也可以通过CPU20或其他处理器(无图示)执行存储器(无图示)中存储的程序来实现平均化部30、计算部31和渐近处理部33的各功能。
下面,关于偏置调整装置1A的工作进行说明。首先,CPU20为了将输出信号Vo的振幅电平作为规定电平,调整电阻12的电阻值Rf,变更对于输入信号VIN的增益(Rf/R1)。在此,根据式子(8),偏置调整装置1A中的、输出信号Vo的变化量ΔVo对于调整电压VDA的变化量ΔVDA就如下述式子(11)所示。
【数学式11】
根据式子(11)可知,偏置调整装置1A中的偏置调整精度依赖于Rf/RDA。即,在偏置调整装置1A中,不取决对于输入信号VIN的增益(Rf/R1),能够利用电阻13的电阻值RDA来控制偏置调整精度。因此,CPU20配合电阻值Rf的变动调整电阻13的电阻值RDA,使Rf/RDA成为规定的值。这样,偏置调整装置1A中的偏置调整精度就不取决于对于输入信号VIN的增益(Rf/R1),是固定不变的。
此外,从示出用于消除输出信号Vo的偏置的条件的式子(10)导出下述式子(12)。
【数学式12】
这样,若假设β(=VDA-VREF)的可变范围为-A≤β≤A,则α(=VIN-VREF)的可变范围就如下述式子(13)所示。
【数学式13】
即,可以利用电阻13的电阻值RDA来控制偏置调整容许范围,该偏置调整容许范围示出偏置调整装置1A中的能消除输出信号Vo的偏置的输入信号VIN的范围。但是,输入偏置调整容许范围随着电阻值RDA变大而变窄。另一方面,如式子(11)所示,随着电阻值RDA变大,偏置调整精度变高。从而,在偏置调整装置1A中,在考虑了输入偏置调整容许范围之后再决定偏置调整精度、即Rf/RDA的比率。
若利用CPU20进行电阻值Rf和电阻值RDA的调整,电压控制部16就开始偏置调整处理。图3是示出偏置调整处理的一例的流程图。首先,平均化部30将从A/D变换器15输出的表示输出信号Vo的DC电平的数字信号平均化后输出(S301)。然后,计算部31以从平均化部30输出的平均化后的DC电平为基础,计算用于将输出信号Vo的DC电平作为规定电平(VREF)的调整电压VDA的目标电平(S302),将计算出的表示目标电平的数据存储在存储器32中(S303)。
将数据存储在存储器32后,渐近处理部33就检验输出到D/A变换器17中的控制数据是否与存储器32中存储的数据(存储器数据)相等(S304)。即,渐近处理部33检验调整电压VDA是否是目标电平。在控制数据与存储器32中存储的数据相等的情况下(S304:是),渐近处理部33就原样保持输出的控制数据(S305),结束处理。另一方面,在控制数据与存储器32中存储的数据不同的情况下(S304:否),渐近处理部33就使控制数据分阶段地接近于存储器32中存储的数据,直到控制数据成为存储器32中存储的数据(S306)。然后,控制数据变为存储器32中存储的数据后,渐近处理部33就保持输出的控制数据(S305),结束处理。
图4是示出偏置调整装置1A中的输出信号Vo的偏置调整过程的一例的图。假设在时刻T1通过电压控制部16的利用平均化部30和计算部31开始调整电压VDA的目标电平计算。然后,在时刻T2,调整电压VDA的目标电平的计算一结束,就利用渐近处理部33,使调整电压VDA向着目标电平分阶段地变更。随之,输出信号Vo的DC电平也分阶段地变化。之后,在时刻T3,调整电压VDA等于目标电平后,输出信号Vo的DC电平就成为规定电平(VREF),成为已消除了输出信号Vo的DC偏置的状态。
这样,在偏置调整装置1A中,能够不取决于对于输入信号VIN的增益(Rf/R1)而控制偏置调整精度和偏置调整容许范围。然后,通过控制成Rf/RDA的比率与电阻12的电阻值Rf的变更联动成为规定的值,就能够不取决于对于输入信号VIN的增益(Rf/R1),使偏置调整精度固定。
此外,在偏置调整装置1A的电压控制部16中,利用平均化部30进行输出信号Vo的DC电平的平均化。因此,能够抑制由噪声等引起的输出信号Vo的DC电平的偏差。
此外,在偏置调整装置1A的电压控制部16中,利用渐近处理部33分阶段地变更调整电压VDA直到成为目标电平。这样,就能够抑制输出信号Vo的DC电平的急剧变化。
第二实施方式
图5是示出本发明的第二实施方式中的偏置调整装置的结构的图。偏置调整装置1B除了电阻12的电阻值Rf固定,电阻11的电阻值R1可变以外,与第一实施方式的偏置调整装置1A的结构相同。
在偏置调整装置1B中,通过利用CPU20调整电阻11的电阻值R1,来变更对于输入信号VIN的增益(Rf/R1)。偏置调整装置1B中的、输出信号Vo的变化量ΔVo对于调整电压VDA的变化量ΔVDA如式子(11)所示。从而,偏置调整装置1B中的偏置调整精度不取决于对于输入信号VIN的增益(Rf/R1),是不变动的。换言之,在偏置调整装置1B中,通过调整电阻13的电阻值RDA,就能够不取决于对于输入信号VIN的增益(Rf/R1)而控制偏置调整精度和偏置调整容许范围。
第三实施方式
图6是示出本发明的第三实施方式中的偏置调整装置的结构的图。偏置调整装置1C除了第一实施方式的偏置调整装置1A的结构要素,还具有运算放大器40和电阻41、42。
运算放大器40(放大电路)是用于进一步放大从运算放大器10输出的信号V1并输出输出信号Vo的电路。对运算放大器40的+输入端施加规定的参照电压VREF,通过电阻41向-输入端输入信号V1。
电阻41的一端与运算放大器10的输出端连接,另一端与运算放大器40的-输入端连接。电阻42的一端与运算放大器40的-输入端连接,另一端与运算放大器40的输出端连接。在此,将电阻41的电阻值表示为R2,将电阻42的电阻值表示为Rf2。再有,假设电阻41、42的电阻值固定,运算放大器40的增益(Rf2/R2)也固定。
然后,在偏置调整装置1C中成为LPF14输出从运算放大器40输出的输出信号Vo的DC电平的结构。
根据式子(8),这样的偏置调整装置1C中的从运算放大器10输出的信号V1如下述式子(14)所示。
【数学式14】
此外,在偏置调整装置1C中,下述式子(15)的关系成立。
【数学式15】
然后,根据式子(15),信号V1可以如下述式子(16)所示地表示。
【数学式16】
这样,就从式子(14)和(16)导出下述式子(17)。
【数学式17】
从而,用下述式子(18)表示输出信号Vo。
【数学式18】
另外,以VREF为基准,若假设VIN=VREF+α、VDA=VREF+β,则输出信号Vo就能够用下述式子(19)表示。
【数学式19】
从而,用于消除输出信号Vo的偏置的条件、即用于将输出信号Vo的DC电平作为规定电平VREF的条件就用下述式子(20)表示。
【数学式20】
在此,(Rf2/R2)·(Rf/R1)α是从A/D变换器15输出的输出信号Vo的DC电平。即,电压控制部16能够基于式子(20)计算出调整电压VDA(=β+VREF)的目标电平。
此外,根据式子(18),偏置调整装置1C中的、输出信号Vo的变化量ΔVo对于调整电压VDA的变化量ΔVDA就如下述式子(21)所示。
【数字式21】
由于增益(Rf2/R2)固定,因此,根据式子(21)可知,偏置调整装置1C中的偏置调整精度依赖于Rf/RDA。即,在偏置调整装置1C中,不取决于对于输入信号VIN的增益(Rf/R1),能够利用电阻13的电阻值RDA进行控制。因此,CPU20配合电阻值Rf的变动调整电阻13的电阻值RDA,使得Rf/RDA成为规定的值。这样,偏置调整装置1C中的偏置调整精度就不取决于对于输入信号VIN的增益(Rf/R1),是固定不变的。
此外,从示出用于消除输出信号Vo的偏置的条件的式子(20)导出下述式子(22)。
【数学式22】
这样,若假设β(=VDA-VREF)的可变范围为-A≤β≤A,则α(=VIN-VREF)的可变范围就如下述式子(23)所示。
【数学式23】
即,可以利用电阻13的电阻值RDA来控制偏置调整容许范围,该偏置调整容许范围表示偏置调整装置1C中的能消除输出信号Vo的偏置的输入信号输入信号VIN的范围。但是,输入偏置调整容许范围随着电阻值RDA变大而变窄。另一方面,如式子(21)所示,随着电阻值RDA变大,偏置调整精度变高。因此,在考虑了输入偏置调整容许范围之后再决定偏置调整精度、即Rf/RDA的比率。
这样地,在偏置调整装置1C中,与第一实施方式的偏置调整装置1A同样地,不取决于对于输入信号VIN的增益(Rf/R1)就能够控制偏置调整精度和偏置调整容许范围。然后,通过控制成Rf/RDA的比率与电阻12的电阻值Rf的变更联动成为规定的值,就能够不取决于对于输入信号VIN的增益(Rf/R1),使偏置调整精度固定。
适用例
下面,关于本实施方式的偏置调整装置的适用例进行说明。图7是示出光盘装置的结构例的方框图。光盘装置50的结构包括光拾波器51、CPU52、RF信号处理电路53和DSP(Digital Signal Processor)55。此外,RF信号处理电路53的结构包括RF信号生成电路60和差错信号生成电路61,DSP55的结构包括解码处理电路62和伺服处理电路64。
光拾波器51输出向CD或DVD等光盘照射光束后得到的信号。RF信号处理电路53根据CPU52的控制,基于从光拾波器输出的信号,生成用于再现声音等的RF(Radio Frequency)信号、用于伺服处理的FE(Focusing Error)信号和TE(Tracking Error)信号并输出。DSP55的解码处理电路62对于从RF信号处理电路53的RF信号生成电路60输出的RF信号实施解调处理或音响处理等并输出。然后,从解码处理电路62输出的信号最终被作为声音从扬声器65输出。此外,DSP55的伺服处理电路64基于从RF信号处理电路53的差错信号生成电路61输出的FE信号和TE信号,进行聚焦伺服和跟踪伺服等的控制。
在这样的光盘装置50的RF信号生成电路60和差错信号生成电路61中,能够适用本实施方式的偏置调整装置。图8是示出RF信号生成电路60的结构例的图。RF信号生成电路60具有运算放大器10A、40A、电阻66~69、12A、13A、41A、42A、LPF14A、A/D变换器15A、电压控制部16A和D/A变换器17A。
该RF信号生成电路60成为适用了第三实施方式的偏置调整装置1C的结构。即,运算放大器10A、40A相当于偏置调整装置1C的运算放大器10、40,LPF14A、A/D变换器15A、电压控制部16A和D/A变换器17A相当于偏置调整装置1C的LPF14、A/D变换器15、电压控制部16和D/A变换器17。此外,电阻66~69相当于偏置调整装置1C的电阻11,电阻12A、13A、41A、42A相当于偏置调整装置1C的12、13、41、42。
向电阻66的一端输入从光拾波器51输出的信号A,向电阻67的一端输入从光拾波器51输出的信号B,向电阻68的一端输入从光拾波器51输出的信号C,向电阻69的一端输入从光拾波器51输出的信号D。然后,将信号A~D相加并放大后得到的输出信号Vo成为RF信号。
在这样的RF信号生成电路60中,如在第三实施方式中所示地,不取决于运算放大器10A的增益,能够利用电阻13A的电阻值RDA来控制偏置调整精度和偏置调整容许范围。然后,通过控制成Rf/RDA的比率与电阻12A的电阻值Rf的变更联动成为规定的值,就能够不取决于AC增益,而使偏置调整精度固定。
图9是示出差错信号生成电路61之一的FE信号生成电路的结构例的图。FE信号生成电路61A具有运算放大器10B、电阻11B~13B、LPF14B、A/D变换器15B、电压控制部16B和D/A变换17B器。另外,FE信号生成电路61A还具有运算放大器70、71、电阻72~79。该FE信号生成电路61A成为应用了第一实施方式的偏置调整装置1A的结构。在此,运算放大器10B相当于偏置调整装置1A的运算放大器10、电阻11B~13B、LPF14B、A/D变换器15B、电压控制部16B和D/A变换器17B相当于偏置调整装置1A的电阻11~13、LPF14、A/D变换器15、电压控制部16和D/A变换器17。
运算放大器70是用于输出将从光拾波器51输出的信号A、C相加并放大后的信号VAC的电路。对运算放大器70的+输入端施加规定的参照电压VREF,通过电阻72、73,向-输入端输入输入信号A、C。
向电阻72的一端输入从光拾波器51输出的信号A,另一端与运算放大器70的-输入端连接。向电阻73的一端输入从光拾波器51输出的信号B,另一端与运算放大器70的-输入端连接。电阻76的一端与运算放大器70的-输入端连接,另一端与运算放大器70的输出端连接。再有,电阻76是可变电阻,利用CPU52的控制调整电阻76的电阻值Rf,使得信号VAC的振幅电平等于规定的电平。
运算放大器71是用于输出将从光拾波器51输出的信号B、D相加并放大后的信号VBD的电路。对运算放大器71的+输入端施加规定的参照电压VREF,通过电阻74、75,向-输入端输入输入信号B、D。
向电阻74的一端输入从光拾波器51输出的信号B,另一端与运算放大器71的-输入端连接。向电阻75的一端输入从光拾波器51输出的信号D,另一端与运算放大器71的-输入端连接。电阻77的一端与运算放大器71的-输入端连接,另一端与运算放大器71的输出端连接。再有,电阻77是可变电阻,利用CPU52的控制调整电阻77的电阻值Rf,使得信号VBD的振幅电平等于规定的电平。
然后,通过电阻11B,向运算放大器10B的-输入端施加从运算放大器70输出的信号VAC,通过电阻78,向运算放大器10B的+输入端施加从运算放大器71输出的信号VBD。
电阻78的一端与运算放大器71的输出端连接,另一端与运算放大器10B的+输入端连接。对电阻79的一端施加规定的参照电压VREF,另一端与运算放大器10B的+输入端连接。再有,电阻11B、12B、78、79的电阻值全部相同,运算放大器10B构成了减法电路。即,从运算放大器10B输出的输出信号Vo成为放大了(A+C)-(B+D)后的FE信号。
在此,若假设电阻11B、12B、78、79的电阻值为R,施加到运算放大器10B的+输入端上的电压为Vs(参照电压),则在FE信号生成电路61A中,下述式子(24)的关系成立。
【数学式24】
然后,根据式子(24),输出信号Vo就如下述式子(25)所示。
【数学式25】
此外,在FE信号生成电路61A中,下述式子(26)的关系也成立。
【数学式26】
根据式子(26)成为Vs=(1/2)(VBD+VREF),通过将其代入到式子(25)中,输出信号Vo就如下述式子(27)所示。
【数学式27】
这样,若假设VAC=VREF+α、VBD=VREF+β、VDA=VREF+γ,则用于消除输出信号Vo的偏置的条件、即用于将输出信号Vo的DC电平作为VREF的条件,就如下述式子(28)所示。
【数学式28】
从而,电压控制部16B能够基于式子(28),计算出用于消除输出信号Vo的偏置(输出信号Vo=VREF)的调整电压VDA的目标电平。
此外,根据式子(27),FE信号生成电路61A中的、输出信号Vo的变化量ΔVo对于调整电压VDA的变化量ΔVDA如下述式子(29)所示。
【数学式29】
从式子(29)可知,FE信号生成电路61A中的偏置调整精度依赖于R/RDA。即,在FE信号生成电路61A中,能够利用电阻13B的电阻值RDA来控制偏置调整精度。然后,由于电阻值R固定,因此,通过使电阻13B的电阻值RDA固定,就能够使偏置调整精度固定。此外,关于偏置调整容许范围,也能够利用电阻13B的电阻值RDA进行控制。
图10是示出差错信号生成电路61之一的TE信号生成电路的结构例的图。TE信号生成电路61B具有运算放大器10C、电阻11C~13C、LPF14C、A/D变换器15C、电压控制部16C和D/A变换器17C。另外,TE信号生成电路61B还具有运算放大器80、81、电阻82~87。该TE信号生成电路61B成为与FE信号生成电路61A相同的结构。
运算放大器80是用于输出放大了从光拾波器51输出的信号E后的信号VE的电路。对运算放大器80的+输入端施加规定的参照电压VREF,通过电阻82,向-输入端输入输入信号E。
向电阻82的一端输入从光拾波器51输出的信号E,另一端与运算放大器80的-输入端连接。电阻84的一端与运算放大器80的-输入端连接,另一端与运算放大器80的输出端连接。再有,电阻84是可变电阻,利用CPU52的控制调整电阻84的电阻值Rf,使得信号VE的振幅电平等于规定的电平。
运算放大器81是用于输出放大了从光拾波器51输出的信号F后的信号VF的电路。对运算放大器81的+输入端施加规定的参照电压VREF,通过电阻83,向-输入端输入输入信号F。
向电阻83的一端输入从光拾波器51输出的信号F,另一端与运算放大器81的-输入端连接。电阻85的一端与运算放大器81的-输入端连接,另一端与运算放大器81的输出端连接。再有,电阻85是可变电阻,利用CPU52的控制调整电阻85的电阻值Rf,使得信号VF的振幅电平等于规定的电平。
然后,通过电阻11C,向运算放大器10C的-输入端施加从运算放大器80输出的信号VE,通过电阻86,向运算放大器10C的+输入端施加从运算放大器81输出的信号VF。
电阻86的一端与运算放大器81的输出端连接,另一端与运算放大器10C的+输入端连接。对电阻87的一端施加规定的参照电压VREF,另一端与运算放大器10C的+输入端连接。再有,电阻11C、12C、86、87的电阻值全部相同,运算放大器10C成为了减法电路。即,从运算放大器10C输出的输出信号Vo成为放大了E-F后的TE信号。
在这样的TE信号生成电路61B中,FE信号生成电路61A中的VAC变为VE,FE信号生成电路61A中的VBD变为VF。从而,可以说TE信号生成电路61B中的偏置调整精度也依赖于R/RDA。即,在TE信号生成电路61B中,能够利用电阻13C的电阻值RDA来控制偏置调整精度。然后,由于电阻12C的电阻值R固定,因此,通过使电阻13C的电阻值RDA固定,就能够使偏置调整精度固定。此外,关于偏置调整容许范围,也能够利用电阻13C的电阻值RDA进行控制。
自动控制
下面,关于光盘装置50中的进行RF信号生成电路60的偏置调整和增益调整的处理进行说明。图11是示出光盘装置50中的偏置调整处理和增益调整处理的全部流程的流程图。首先,CPU52调整RF信号生成电路60中的电阻12A的电阻值Rf和电阻13A的电阻值RDA为初始值(S1101)。然后,CPU52通过控制电压控制部16A,执行调整输出信号Vo(RF信号)的偏置(电路内部的偏置)的偏置调整处理(S1102)。在进行了偏置调整处理之后,光盘装置50使光盘旋转,从光拾波器51输出信号(S1103)。由于在来自光拾波器51的信号中包含着DC偏置,因此,CPU52再次执行偏置调整处理(S1104)。之后,CPU52为了将输出信号Vo的振幅电平作为规定电平,执行增益调整处理(S1105)。另外,CPU52对于伴随着增益的变动而产生的DC偏置再次执行偏置调整处理(S1106)。
图12是示出偏置调整处理(S1102、S1104、S1106)的详细的流程图。首先,CPU52根据从A/D变换器15A输出的数字信号,检测输出信号Vo的DC电平(S1201)。此外,平均化部30将从A/D变换器15输出的表示输出信号Vo的DC电平的数字信号平均化后输出(S1202)。然后,CPU52确认平均化后的DC电平是否处于偏置调整容许范围内(S1203)。在不处于偏置调整容许范围内的情况下(S1203:N),CPU52调整电阻13A的电阻值RDA,变更与电阻12A的电阻值Rf的比率,使得成为偏置调整容许范围(S1204)。即,在不处于偏置调整容许范围内的情况下,通过减小电阻值RDA来扩大偏置调整容许范围。之后的处理(S1205~S1209)与前述的处理(S302~S306)相同,消除输出信号Vo的偏置。
图13是示出增益调整处理(S1105)的详细的流程图。首先,CPU52检测输出信号Vo的振幅电平(S1301)。CPU52基于检测到的输出信号Vo的振幅电平,计算用于将输出信号Vo的振幅电平作为规定电平的增益(S1302)。然后,CPU52变更电阻12A的电阻值Rf以成为计算出的增益,电阻13A的电阻值RDA也与电阻值Rf的变更联动进行变更(S1304)。即,为了将Rf/RDA的比率作为在偏置调整处理中定下的比率,变更电阻值RDA,以使偏置调整精度不根据增益的变更而变化。
通过这样地在偏置调整处理中调整偏置调整容许范围,就能够适当地消除输出信号Vo的DC偏置。此外,通过在增益调整处理中与电阻12A的电阻值Rf联动地变更电阻13A的电阻值RDA,就不取决于增益的变更而维持已在偏置调整处理中定下的偏置调整精度。
以上关于本发明的实施方式进行了说明。如前所述,通过调整施加调整电压VDA的电阻的电阻值RDA,就能够不取决于增益而控制偏置调整精度和偏置调整容许范围。
此外,如偏置调整装置1C所示,也可以包括放大电路(运算放大器40)的偏置进行偏置调整。
此外,通过利用平均化部30进行输出信号Vo的DC电平的平均化,能够抑制由噪声等产生的输出信号Vo的DC电平的偏差。
此外,通过利用渐近处理部33分阶段地变更调整电压VDA直到目标电平,能够抑制输出信号Vo的DC电平的急剧变化。
此外,通过在增益调整处理中与电阻值Rf联动地变更电阻值RDA,能够不取决于增益的变更而维持偏置调整精度。
此外,通过在偏置调整处理中按照输出信号Vo的DC电平调整电阻值RDA,能够适当地消除输出信号Vo的DC偏置。
再有,上述实施例是为了容易理解本发明的实施例,不是限定本发明的解释。本发明在不脱离其主旨而能进行变更和改进,并且其等效发明也包括在本发明中。
Claims (3)
1、一种偏置调整装置,调整从运算放大器的输出端输出的输出信号的偏置,所述运算放大器的一个输入端经第一电阻被输入输入信号,所述运算放大器的另一个输入端被施加参照电压,在上述一个输入端与上述输出端之间连接第二电阻,该偏置调整装置具有:
可调整电阻值的调整电阻,一端施加用于调整上述偏置的调整电压,另一端与上述运算放大器的上述一个输入端连接;
控制部,为了消除上述偏置,所述控制部基于上述输出信号的DC电平,控制施加给上述调整电阻的上述调整电压,
上述控制部的结构包括:
计算部,基于上述输出信号的DC电平,计算能够消除上述输出信号的偏置的调整电压的目标电平;
渐近处理部,将施加给上述调整电阻的上述调整电压分阶段地调整为由上述计算部计算出的上述目标电平,
所述偏置调整装置进一步具有增益调整部,该增益调整部为了使上述输出信号的振幅电平成为规定的电平,调整上述第二电阻的电阻值,并且为了使上述第二电阻的电阻值与上述调整电阻的电阻值的比率变为规定的值,调整上述调整电阻的电阻值。
2、如权利要求1所述的偏置调整装置,其特征在于,
上述控制部的结构进一步包括使上述输出信号的DC电平平均化并输出的平均化部,
上述计算部基于从上述平均化部输出的平均化后的上述输出信号的DC电平,计算能够消除上述输出信号的偏置的调整电压的目标电平。
3、如权利要求1或2所述的偏置调整装置,其特征在于,
进一步具有调整范围控制部,为了消除上述输出信号的偏置,基于上述输出信号的DC电平,调整上述调整电阻的电阻值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171794 | 2006-06-21 | ||
JP2006171794A JP4734183B2 (ja) | 2006-06-21 | 2006-06-21 | オフセット調整装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101093678A CN101093678A (zh) | 2007-12-26 |
CN100576323C true CN100576323C (zh) | 2009-12-30 |
Family
ID=38872984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710126644A Expired - Fee Related CN100576323C (zh) | 2006-06-21 | 2007-06-18 | 偏置调整装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7592848B2 (zh) |
JP (1) | JP4734183B2 (zh) |
KR (1) | KR100882415B1 (zh) |
CN (1) | CN100576323C (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005532016A (ja) * | 2002-06-28 | 2005-10-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 自動周波数同調位相ロックループ |
JP2009081749A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Ltd | 低オフセット入力回路 |
GB2456783B (en) * | 2008-01-23 | 2010-03-03 | Ip Access Ltd | Communication unit and method for frequency synchronising in a cellular communication network |
JP2009259305A (ja) * | 2008-04-11 | 2009-11-05 | Panasonic Corp | 集積回路、光ディスク装置、及び信号処理方法 |
GB2459865B (en) * | 2008-05-07 | 2011-03-16 | Wolfson Microelectronics Plc | Amplifier Circuit |
CN102262411B (zh) * | 2010-05-26 | 2013-09-18 | 北大方正集团有限公司 | 一种精确控制电压的方法和装置 |
TWI533645B (zh) * | 2013-01-07 | 2016-05-11 | 晨星半導體股份有限公司 | 訊號接收裝置與訊號接收方法 |
CN103944595B (zh) * | 2013-01-23 | 2016-08-03 | 晨星半导体股份有限公司 | 信号接收装置与信号接收方法 |
US9160270B2 (en) | 2013-05-15 | 2015-10-13 | Rohm Co., Ltd. | Operational amplifier, motor drive device, magnetic disk storage device, and electronic appliance |
US8963752B2 (en) | 2013-05-15 | 2015-02-24 | Rohm Co., Ltd. | A/D converter, motor drive device, magnetic disk storage device, and electronic appliance |
US9178461B2 (en) | 2013-05-15 | 2015-11-03 | Rohm Co., Ltd. | Back electromotive force monitoring circuit, motor drive device, magnetic disk storage device, and electronic appliance |
KR20150069936A (ko) * | 2013-12-16 | 2015-06-24 | 현대자동차주식회사 | 차동 증폭기의 오프셋 보정장치 및 방법 |
JP6480271B2 (ja) * | 2015-05-29 | 2019-03-06 | 日本電信電話株式会社 | 重み付き加減算回路 |
JP2016225777A (ja) * | 2015-05-29 | 2016-12-28 | 日本電信電話株式会社 | 振幅検出回路 |
CN112385902B (zh) * | 2020-11-03 | 2024-09-06 | 深圳市合元科技有限公司 | 一种气溶胶生成装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2062393B (en) * | 1979-04-25 | 1984-01-25 | Fujitsu Ltd | Offset compensating circuit |
JPH10198974A (ja) * | 1996-12-27 | 1998-07-31 | Sanyo Electric Co Ltd | オフセット調整回路 |
JP3635518B2 (ja) * | 1997-11-27 | 2005-04-06 | パイオニア株式会社 | トラッキングエラー信号補正装置及び情報再生装置 |
JPH11271364A (ja) * | 1998-03-24 | 1999-10-08 | Yokogawa Electric Corp | ゼロ調整回路 |
KR20000041301A (ko) * | 1998-12-22 | 2000-07-15 | 윤종용 | 광 디스크 재생 시스템의 전류/전압 변환 증폭 장치 및 방법 |
JP2001044770A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | 増幅回路 |
JP3967065B2 (ja) * | 2000-06-12 | 2007-08-29 | 三菱電機株式会社 | 増幅回路 |
JP2002298375A (ja) * | 2001-04-02 | 2002-10-11 | Ricoh Co Ltd | 受光信号処理装置 |
JP4152256B2 (ja) * | 2003-05-21 | 2008-09-17 | 三洋電機株式会社 | 光ディスク用オフセット調整回路、集積回路、光ディスク装置、及びオフセット調整方法 |
JP4152257B2 (ja) * | 2003-05-26 | 2008-09-17 | 三洋電機株式会社 | 光ディスク用オフセット調整回路、集積回路、光ディスク装置、及びオフセット調整方法 |
JP2005101870A (ja) * | 2003-09-24 | 2005-04-14 | Sanyo Electric Co Ltd | 信号調整回路 |
-
2006
- 2006-06-21 JP JP2006171794A patent/JP4734183B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-18 CN CN200710126644A patent/CN100576323C/zh not_active Expired - Fee Related
- 2007-06-20 KR KR1020070060437A patent/KR100882415B1/ko not_active IP Right Cessation
- 2007-06-21 US US11/766,684 patent/US7592848B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP4734183B2 (ja) | 2011-07-27 |
CN101093678A (zh) | 2007-12-26 |
US7592848B2 (en) | 2009-09-22 |
KR20070121545A (ko) | 2007-12-27 |
JP2008004156A (ja) | 2008-01-10 |
KR100882415B1 (ko) | 2009-02-05 |
US20070296481A1 (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100576323C (zh) | 偏置调整装置 | |
US10637423B2 (en) | Tracking and correcting gain of open-loop driver in a multi-path processing system | |
CN101459411B (zh) | D类放大器 | |
JP6442053B2 (ja) | 曲線当てはめ回路、アナログ前置補償器、および無線周波数信号送信器 | |
US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
TWI503816B (zh) | 調整音訊信號響度並使其具有感知頻譜平衡保持效果之技術 | |
JP3761904B2 (ja) | サーボル−プの自動利得制御回路 | |
US20060251197A1 (en) | Multiple coefficient filter banks for digital audio processing | |
JP2001274645A (ja) | 演算増幅回路および集積回路 | |
JP3773259B2 (ja) | フィルタ、及びそのようなフィルタを具えた繰り返し制御システム並びに学習制御システム | |
JP2000235403A (ja) | サーボ制御装置及びサーボ制御方法 | |
JPH05144025A (ja) | 光学式記録再生装置 | |
JPH0661791A (ja) | フィルタ回路およびその制御方法 | |
JP2007503778A (ja) | 高調波発生器 | |
JPH06164277A (ja) | 信号処理装置 | |
KR100498455B1 (ko) | 서보 시스템의 루프이득을 제어하기 위한 장치 및 방법 | |
JPS6374126A (ja) | フオ−カスサ−ボ装置 | |
JP2001244791A (ja) | 可変抵抗回路、演算増幅回路および集積回路 | |
JPH0227531A (ja) | ディジタルサーボ回路 | |
KR100630668B1 (ko) | 디지탈 다기능 디스크 플레이어 시스템의 알.에프 합산 및자동 이득 제어 회로 | |
JPS6238340Y2 (zh) | ||
US20190257866A1 (en) | Minimizing phase mismatch and offset sensitivity in a dual-path system | |
JPH02285803A (ja) | 自動レベル制御回路 | |
JPH06153113A (ja) | ビデオ信号処理装置及び自動利得制御回路 | |
JPH09274725A (ja) | トラッキングサーボゲイン自動調整回路とその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091230 Termination date: 20210618 |
|
CF01 | Termination of patent right due to non-payment of annual fee |