CN100553303C - 成像设备及其控制方法以及cmos图像传感器 - Google Patents

成像设备及其控制方法以及cmos图像传感器 Download PDF

Info

Publication number
CN100553303C
CN100553303C CNB2005100018523A CN200510001852A CN100553303C CN 100553303 C CN100553303 C CN 100553303C CN B2005100018523 A CNB2005100018523 A CN B2005100018523A CN 200510001852 A CN200510001852 A CN 200510001852A CN 100553303 C CN100553303 C CN 100553303C
Authority
CN
China
Prior art keywords
digital signal
light
output
imaging device
power conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100018523A
Other languages
English (en)
Other versions
CN1717016A (zh
Inventor
船越纯
山本克义
小久保朝生
水口寿孝
樋口刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1717016A publication Critical patent/CN1717016A/zh
Application granted granted Critical
Publication of CN100553303C publication Critical patent/CN100553303C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Abstract

本发明提供了一种成像设备及其控制方法以及CMOS图像传感器。一种设置有读出电路的成像设备，其中光屏蔽区域被形成在其中多个光/电转换器件在行和列方向上被二维排列的图像区域的一部分中，读出设备将从用于每列的光/电转换器件中的每一个输出的光学探测信号转换为数字信号，该成像设备包括：存储设备，用于保存与光屏蔽区域中的光/电转换器件相关的被输出的数字信号；以及差计算设备，用于计算和除了光屏蔽区域之外的光接收区域中的光/电转换器件相关的被输出的数字信号与被保存在存储设备中的值之间的差。

Description

成像设备及其控制方法以及CMOS图像传感器
技术领域
本发明涉及成像技术，更具体地，涉及能够有效地应用于诸如互补金属氧化物半导体(CMOS)图像传感器等的成像设备的技术。
背景技术
举例来说，与电荷耦合器件(CCD)图像传感器相比，CMOS图像传感器在制造工艺、工作电压等方面可与外围图像处理电路良好的匹配，并且在CMOS图像传感器中，成像设备、图像处理电路、控制器等可以被容易地集成在一个芯片上。
由于在这种CMOS图像传感器中，不仅光/电转换器件可以在每个像素的级别上被放大，而且转换信号也可以在每个像素的级别上被放大，所以CMOS图像传感器在光/电转换信号的传输过程中具有抗噪声的优点。但是，由于在每个像素的级别上的放大器特性的不均一，CMOS图像传感器具有固定的模式噪声，这是一个问题。
这种情况中，作为对策，一种公知的结构是与在正交的行和列方向上被二维排列的多个像素的每组列方向像素平行地排列与列的数目相等的相关双采样(CDS)电路和模/数转换(ADC)电路，即通过所谓的列ADC方法降低固定噪声的结构。
但是，在这种列ADC方法中，由于ADC电路等在列之间的不均一性(列偏移)，输出图像带有垂直条纹图案，这是另一个问题。
为了消除列偏移，可以考虑复制列ADC的电路结构，以消除两个系统之间的不均一性。但是，即使在这种情况中，由于组成每个像素的器件之间的不均一性，原始主信号系统的不均一性也无法消除。
对于CMOS图像传感器，举例来说，参考文献1公开了一种用于使用状态机诊断/管理整个图像传感器的操作并通过对处理信号进行数字化来解决列CDS问题的技术。
专利参考文献1：日本专利申请早期公开No.11-331883
发明内容
本发明的一个目的是提供一种防止在成像设备中由于读出处理电路之间的不均一特性而造成的输出图像的降级的技术，其中在成像设备中，为多个二维排列的像素的每个行或者列设置了光/电转换信号的读出处理电路。
本发明的第一个方面是一种设置有读出电路的成像设备，其中光屏蔽区域被形成在其中多个光/电转换器件在行和列方向上被二维排列的图像区域的一部分中，所述读出设备将从用于每列的所述光/电转换器件中的每一个输出的光学探测信号转换为数字信号，所述成像设备包括：存储设备，用于保存与所述光屏蔽区域中的光/电转换器件相关的被输出的数字信号；以及差计算设备，用于计算和除了所述光屏蔽区域之外的光接收区域中的光/电转换器件相关的被输出的数字信号与被保存在所述存储设备中的值之间的差。
本发明的第二个方面是一种设置有读出电路的成像设备的控制方法，其中光屏蔽区域被形成在其中多个光/电转换器件在行和列方向上被二维排列的图像区域的一部分中，所述读出设备将从用于每列的所述光/电转换器件中的每一个输出的光学探测信号转换为数字信号，所述控制方法包括：第一步骤，保存与所述光屏蔽区域中的光/电转换器件相关的被输出的数字信号；和第二步骤，计算和除了所述光屏蔽区域之外的光接收区域中的光/电转换器件相关的被输出的数字信号与在所述第一步骤中被保存的值之间的差。
在本发明中，通过由光屏蔽区域的行方向上的光/电转换器件的一行组成的光学黑线的每个读出电路所输入的读出值被保存为数字数据，并且之后，当从光接收区域中的光/电转换器件读取数据的时候，通过从当时的完全的读出数据中减去在存储设备中所保存的对于每列的数据而获得的差被指定为图像数据。在存储设备中所保存的光屏蔽区域中数据含有列偏移，该列偏移是读出电路之间的不均一性，并且在光接收区域中的光/电转换器件的读出值也含有列偏移。因此，通过输出两者的差，可以消除列偏移。
从而，在所输出的图像中没有出现由于列偏移而造成的诸如垂直条纹图案的噪声，并且因此，可以防止图像质量的降级。
例如，不用必须复制为每列像素设置的每个读出电路，并且因此，电路规模不会增大。
附图说明
图1是示出了用于实现控制方法的本发明第一优选实施例中的成像设备的一部分结构的框图；
图2概念性地示出了本发明第一优选实施例中的成像设备的一种整体结构；
图3概念性地示出了本发明第一优选实施例中的成像设备的一部分；
图4是示出了本发明优选实施例中的成像设备功能的一个示例的示图；
图5是示出了本发明优选实施例中的成像设备功能的一个示例的示图；
图6是示出了本发明第一优选实施例中的成像设备的功能的流程图；
图7概念性地示出了本发明第二优选实施例中的成像设备的一部分；
图8概念性地示出了本发明第二优选实施例中的成像设备的一种整体结构；
图9是示出了本发明第二优选实施例中的成像设备的操作的流程图；
图10概念性地示出了本发明第三优选实施例中的成像设备的一部分；
图11是示出了本发明第三优选实施例中的成像设备的功能的时序图；
图12是示出了本发明第三优选实施例中的成像设备的操作的流程图。
具体实施方式
下面参考附图详细描述本发明的优选实施例。
图1是示出了用于实现控制方法的本发明第一优选实施例中的成像设备的一部分结构的框图。图2概念性地示出了本发明第一优选实施例中的成像设备的一种整体结构。图3概念性地示出了本发明第一优选实施例中的成像设备的一部分。图4和图5是示出了本发明各优选实施例中的成像设备功能的一个示例的示图。
如图2所示，第一优选实施例中的成像设备10包括在行和列方向上二维排列的每个都由光/电转换器件组成的多个像素的像素阵列20、用于从像素阵列20读取画面信号的垂直同步扫描电路31和水平同步扫描电路32、为多个像素的每一列设置的列读出电路40、锁存器阵列50、通过总线52连接到锁存器阵列50上的减法器51和图像处理器90。虽然在图2的示例中，图像处理器90被结合到成像设备中，但是它也可以安装在外部。
如图3所示，像素阵列20包括光接收区域20a和光屏蔽区域20b，其中，来自成像目标的光输入到光接收区域20a中，光屏蔽区域20b围绕光接收区域20a设置，并利用类似一个框的光屏蔽膜覆盖光接收区域20a的一部分。
因而，在光屏蔽区域20b的行方向上的一行被称作光学黑线21，光学黑线21中的所有像素变为不会被光作用的光屏蔽像素21a。
但是，在光接收区域20a的行方向上的一行被称作光接收线22，光接收线22中的所有像素(除了在光屏蔽区域20b两端的那些像素)变为对成像起作用的光接收像素22a。
每个二维排列的像素单元(光屏蔽像素21a和光接收像素22a)包括用于将输入的光转变为电信号的光电二极管和用于放大光电二极管输出的晶体管，两者都是在CMOS工艺中的制造的。
多个为多个像素的每一列设置的列读出电路40中的每一个包括列CDS 41和列ADC 42，两者都按照从列中所包含的光屏蔽像素21a或光接收像素22a输出的光/电转换信号的处理顺序排列。
列CDS 41包括在光/电转换信号输入侧的放大器41a、在输出侧的放大器41b、在它们之间设置的箝位电容器41c以及用于控制箝位电容器41c到参考电位的连接的控制开关41d，其未在图3中示出。列CDS 41通过相关双采样除去从像素输出的光/电转换信号中所包括的噪声。
具体地说，通过与像素阵列20中每个像素的复位同步地将控制开关41d关断，复位时的偏置电压被保存在箝位电容器41c中，并且通过在输入光/电转换信号的时候将控制开关接通，光/电转换信号被偏置电压偏置，并且经消除的光/电转换信号在通过放大器41b之后被输入到所设置的列ADC 42。
列ADC 42包括比较器42a，用于使用从列CDS 41输出的光/电转换信号、斜坡波形信号42b和时钟信号42c作为输入，将光/电转换信号转换为数字数据。
具体地说，在比较器42a中，时钟信号42c计数在光/电转换信号与随时间而逐渐降低或升高的倾斜的斜坡表形信号42b被同步和输入之后，直到两个电平相交的时间，并且该计数值被串行地输出为指示光/电转换信号电平大小(像素亮度)的具有规定位宽的数字输出42d。
在被设置于列读出电路40之后的锁存器阵列50中，提供了相同数量的系列的：
(a)输入阶段锁存器50a，其与从列ADC 42串行输出的数字输出42d同步地从计数器取得一位输出，其中所述计数器在图1中没有示出，并且计数器与所述数字输出42d同步计数；
(b)黑线锁存器50b；以及
(c)正常线锁存器50c，取得计数器的位宽。
然后，与属于光学黑线21的光屏蔽像素21a相对应的计数器的每个位被保存在黑线锁存器50b中，与属于光接收线22的光接收像素22a相对应的计数器的每个位被保存在正常线锁存器50c中。
黑线锁存器50b和正常线锁存器50c通过总线52被连接到减法器51。通过经由总线52向减法器51输出被保存在多个黑线锁存器50b中的位串和被保存在多个正常线锁存器50c中的位串，并在该减法器51中从前者中减去后者，被保存在黑线锁存器50b中的光屏蔽像素21a的数据从被保存在正常线锁存器50c中的光接收像素22a的数据中被减去了，消除了为像素阵列20中的多个像素的每个列所设置的多个列读出电路40中的每个的不均一特性(列偏移)。然后，减法的结果作为数字输出42e，被输出到设置在减法器51之后的图像处理器90。
图像处理器90在该优选实施例中具有控制成像设备10的整体操作以消除列读出电路40的列偏移的功能，并进一步具有将从减法器51输出的数字输出42e转换为诸如YUV、YCbCr、RGB等的任意规格图像信号，并输出该信号的功能。
下面参考图4和图5所示的图形以及图6所示的流程图，描述该优选实施例中的锁存器阵列50的功能的一个示例。
在像素阵列20的成像操作中，进行以下两者：与垂直同步信号VSYNC同步地由水平同步扫描电路32从上向下顺序地对每行扫描，并且由水平同步扫描电路32在列方向上对每行的要被列读出电路40处理的多段像素数据扫描(传输过程)。以规定的循环重复对一屏(一帧)的这些扫描结果进行输出的操作。
如图4所示，当在一帧的顶端和底端的光屏蔽区域20b连续时，即，使用一帧的切换作为触发，垂直同步信号VSYNC被打开(处于“H”电平)，并且当光接收区域20a连续时，垂直同步信号VSYNC被关断(处于“L”电平)。相反过程应用于水平同步信号AVH，当光接收区域20a连续时，水平同步信号AVH被打开。
当水平同步信号关断时，每个像素被复位，并且如图5上部所示，当水平同步信号AVH被关断时，指示列CDS 41的控制开关41d的通/断定时的CDS箝位信号CDSCLP被打开。从而，为了除去每个像素中的固定噪声，CDS箝位信号CDSCLP将控制开关41d导通，并且噪声电位被保存在箝位电容器41c中。然后，当水平同步信号AVH打开时，从每个像素取得光/电转换信号，并且在列CDS 41中，每个像素的固定噪声被除去(相关双采样处理)。
然后，如图6的流程图所示，在该优选实施例中，判断垂直同步VSYNC是否打开，即，帧是否被切换(步骤201)。然后，当垂直同步信号VSYNC打开时，列读出电路40并行地处理被包括在光学黑线21中的每列的光屏蔽像素21a(步骤202)。然后，数字输出42d(像素数据B)被保存在每个锁存器阵列50的黑线锁存器50b中(步骤203)。当水平同步信号AVH打开时，光接收线22(多个光接收像素22a)以从上到下的顺序被取得，并在列读出电路40中被数字化。然后，数字输出42d(像素数据A)被保存在锁存器阵列50的正常线锁存器50c中(步骤204)。然后，减法器51计算每列中的光屏蔽像素21a与光接收像素22a之间的数字输出42d中的差(A-B)(步骤205)。然后，重复步骤201～205，每个列读出电路40特有的不均一特性(列偏移)可以被消除。
如上所述，在该优选实施例中，通过在为像素阵列20中的每列设置有列读出电路40的结构中，在锁存器阵列50和减法器51中计算光学黑线21中的光屏蔽像素21a的光/电转换信号与光接收线22中的光接收像素22a的光/电转换信号的差，并且向图像处理器90输出该差，每个列读出电路40中的不均一特性(列偏移)的影响可以从光接收像素22a的光/电转换信号中除去。
具体地说，由于在每列中，光屏蔽像素21a和光接收像素22a的每个光/电转换信号在含有由于列的列读出电路40所特有的不均一的操作特性所导致的偏移的状态中被输出，所以通过使用锁存器阵列50和减法器51计算它们之间的差，光接收像素22a的光/电转换信号中所包含的列偏移可以被除去，并且因此，可以肯定地防止图像质量的降级，这种降级诸如是从成像设备10所输出的图像中出现垂直条纹等。
由于每次帧被切换时，黑线锁存器50b中的光屏蔽像素21a的数字输出42d被更新，所以随时间、温度的变化等可以被反映在同被参考的光屏蔽像素21a和光接收像素22a两者中。所以，由于光屏蔽像素21a和光接收像素22a的温度变化而造成的相应的固定模式噪声和列偏移可以被消除，并且因此，可以防止由于列读出电路40之间的不均一特性而造成的输出图像的降级，而不受环境随时间的变化等的影响。
所以，不用必须平行地提供多个列读出电路40来消除列偏移，电路规模不会增加。
接着，参考图7、图8和图9描述本发明的第二优选实施例。
图7概念性地示出了本发明第二优选实施例中的成像设备的一部分。图8概念性地示出了该成像设备的一种整体结构。图9是示出了该成像设备的操作的流程图。
第二优选实施例与上述第一优选实施例的不同之处仅在于光学黑线21的光屏蔽像素21a的光/电转换信号的数据被保存在存储设备70中，并且当处理光接收像素22a时，数据被读取，并且在减法器71中，该数据被从光接收像素22a的数据中减去。
在下面的描述中，仅描述与第一优选实施例不同的部件。对相同的部件给予相同的参考标号，并且省略它们的重复描述。
具体地说，该第二优选实施例包括设置在列读出电路40之后的锁存器阵列60、由半导体存储器构成的随机存取存储器(RAM)等组成的存储设备70、减法器71和用于将锁存器阵列60、存储设备70和减法器71互相连接的总线63。
对于存储设备70的容量，当像素阵列20的像素数量在水平方向和垂直方向上分别是H和H个点，并且光/电转换信号的一个像素的数字值的位宽是N位时，N位×H字的容量是可以的。
在锁存器阵列60中，设置了与列读出电路40中的数字输出42d的位数目相等数量的由一位的第一级锁存器61与一位的第二级锁存器62组成的对，以便在存储设备70中存储行中的当前像素的光/电转换信号的数据，并且为并行地连续处理随后的行中的像素起到缓冲器的作用。
接着，根据与时钟信号42c同步地从计数值0到计数值n-1的计数信号，由第一级锁存器61的每一个取得数字输出42d的位串。根据与时钟信号42c同步的锁存信号(latch)，该第一级锁存器61的位数据被移到第二级锁存器62，并且通过总线63，与水平同步扫描电路32的水平移位寄存器信号HSR同步地被全体传输到存储设备70或者减法器71。
下面描述第二优选实施例的功能。如图9的流程图中的示例所示，在由像素阵列20的一帧的切换触发时(当图4中所示的RAM读/写信号RAM WR打开时)(步骤211)，在每个列读出电路40中处理光学黑线21的每行的光屏蔽像素21a的光/电转换信号(步骤212)。然后，经处理的光/电转换信号作为数字输出42d(像素数据B)，通过锁存器阵列60和总线63被保存在存储设备70中(步骤213)。
然后，与水平同步信号AVH同步地，光接收线22的每列中的光接收像素22a的光/电转换信号被输入到每列的列读出电路40，并在其中被处理，并且作为数字输出42d(像素数据A)，通过锁存器阵列60和总线63被传输到减法器71(步骤214)。然后，与该传输同步地，在同一列中的光屏蔽像素21a的数据(RAMO)从存储设备70读入减法器71，并且计算它们的差(A-B)(步骤215)。然后，当水平同步信号AVH打开时，对一个帧重复输出操作，该操作将作为计算结果的从中除去了列偏移的数字输出42e输出到设置在减法器71之后的图像处理器。
如上所述，在该第二优选实施例中，由于与列读出电路40分立地提供了存储设备70以保存光屏蔽像素21a的数据，所以与列读出电路40相链接的锁存器阵列60的规模可以被缩减。
具体地说，在第一优选实施例中，由于为每列排列了列读出电路40，所以例如列读出电路、锁存器阵列60等的电路的布置区域的宽度被限制。但是，在该第二优选实施例中，由于锁存器阵列60等的电路规模被缩减，所以例如列读出电路40、锁存器阵列60等的电路部件的布置宽度没有增加，并且相应地，由于像素间距的缩小，像素的数量可以容易地被增加。
接着，参考图10、图11和图12描述本发明的第三优选实施例。
图10概念性地示出了本发明第三优选实施例中的成像设备的一部分。图11是示出了该成像设备的功能的时序图。图12是示出了该成像设备的功能的流程图。
该第三优选实施例与上述第二优选实施例的不同之处仅在于用于处理光屏蔽像素21a的光/电转换信号的数字输出42d的偏量计算电路80被设置在总线63与存储设备70之间。
具体地说，在该第三优选实施例中，光屏蔽像素21a的数字输出42d并不是未经任何处理就保存在存储设备70中，而是使用偏量计算电路80计算了相关的数字输出42d与其最大值或最小值时间的差。通过这么做，数据量被缩减。然后，被缩减的数据被保存在存储设备70中，并且当读取该数据的时候被恢复为原始的数据。
偏量计算电路80包括由具有数字输出42d位宽的触发器等组成的存储设备81、用于将来自总线63的数字输出42d与被保存在存储设备81中的值相比较的比较器、用于计算来自总线63的数字输出42d与被保存在存储设备81中的值之间的差的减法器83，以及用于通过将从存储设备70读取的数据与被保存在存储设备81中的值相加以再现数字输出42d的原始值的加法器84。
在后面所描述的读取第一光屏蔽像素21a以搜寻最大值/最小值的过程中，光学黑线21中所包含的每个光屏蔽像素21a的输出按照排列方向顺序被读取，并被保存在存储设备81中。然后，比较器82判断哪个较大，是被保存在存储设备81中的值还是随后的光屏蔽像素21a的输出。如果被保存在存储设备81中的值比随后的光屏蔽像素21a的输出小，则存储设备81的内容被随后的光屏蔽像素21a的输出重写，并且最后，最大值保留在了存储设备81中。如果对大小的判断反过来，则最小值可以被保留在存储设备81中。
如上所述，在该第三优选实施例中，光学黑线21必须被读取，以便在将光屏蔽像素21a的数据保存在存储设备70之前搜寻最大值或最小值。
具体地说，如图11所示，当水平同步信号AVH打开时，对一个帧搜寻使用帧切换作为触发而读取的第一光学黑线21的数字输出42d的最大值或者最小值，并且将其保存在存储设备81中(图4中所示的RAM读/写信号RAM_WR打开)。然后，计算使用随后的帧切换作为触发而读取的光学黑线21的数字输出42d与该最大值或者最小值之间的差，并将其保存在存储设备70中(图4中所示的RAM读/写信号RAM_WR打开)。然后，在随后的帧处理中，计算从存储设备70读取的光屏蔽像素21a的数据与光接收像素22a的数字输出42d之间的差，列偏移被消除。
下面参考图12所示的流程图描述这样的一系列过程。具体地说，在帧切换触发时(步骤221)，光学黑线21的数字输出42d被输出到偏量计算电路80(步骤222)。然后，最大值或者最小值被检测并被保存在存储设备81中(步骤223)。然后，使用随后的帧切换作为触发，再次取得光学黑线21的数字输出42d(步骤224)。然后，通过减法器83计算每个光屏蔽像素21a的数字输出42d(像素数据B)与存储设备81的最大值或者最小值之间的差(ΔB)，并将其保存在存储设备70中(步骤225)。
然后，处理正常光接收线22的每个光接收像素22a的数字输出42d(像素数据A)(步骤226)。同时，在偏量计算电路80中，从存储设备70中读出相应的光屏蔽像素21a的值(ΔB)，并且通过将该值(ΔB)与存储设备81的值相加，再现光屏蔽像素21a的原始像素数据B(步骤227)。然后，通过减法器71计算差(A-B)，光接收像素22a的像素数据A的列偏移被消除(步骤228)。然后，列偏移被消除的像素数据A作为数字输出42e被输出到设置在减法器71之后的图像处理器。
如上所述，在该第三优选实施例中，多个光屏蔽像素21a的相应的数字输出42d的最大值或者最小值被计算作为参考值，并且光屏蔽像素21a的数字输出42d的值与该参考值之间的差被保存在存储设备70中。因此，用于存储光屏蔽像素21a的数字输出42d的数据的存储设备70的容量可以被缩减。
因此，可以防止由于列读出电路40之间的不均一特性而造成的输出图像的降级，而不增加成像设备10的电路规模。
虽然在上述优选实施例中，使用最大值或者最小值作为参考值，但是最大值和最小值的中值也可以被用作参考值，并被保存在存储设备81中。
本发明并不限于在上述优选实施例中所示出的结构，只要没有偏离本发明的主题，任何变化和任何修改都是可能的。
根据本发明，在具有为多个二维排列的像素的每行或每列设置了光/电转换信号的读出处理电路的结构的成像设备中，可以防止由于读出处理电路之间的不均一特性而造成的输出图像的降级。

Claims (15)

1.一种成像设备，其中光屏蔽区域被形成在多个光/电转换器件在行和列方向上被二维排列的图像区域的一部分中，所述成像设备设置有读出电路，所述读出电路将从用于每列的所述光/电转换器件中的每一个输出的光学探测信号转换为数字信号，所述成像设备包括：
存储设备，用于保存多个偏移量，每个偏移量为与所述光屏蔽区域中的光/电转换器件相关的被输出的数字信号和参考值的差；和
差计算设备，用于计算和光接收区域中的光/电转换器件相关的所述被输出的数字信号与从所述偏移量和所述参考值再现的原始数字信号之间的差，其中
基于在第一帧期间所述光屏蔽区域中的多个所述光/电转换器件相关的多个所述被输出的数字信号，检测所述参考值；
通过使用第二帧期间输出的所述被输出的数字信号，计算多个所述偏移量中的每一个；以及
所述差计算设备通过使用第三帧期间输出的所述被输出的数字信号计算所述被输出的数字信号与所述原始信号之间的所述差。
2.根据权利要求1所述的成像设备，其中
多个所述偏移量对应于每一帧而被更新。
3.根据权利要求1所述的成像设备，其中
所述存储设备由多个为用于所述列中的每一个的每个偏移量的每个位的值所提供的锁存器电路组成。
4.根据权利要求1所述的成像设备，其中
所述存储设备由随机存取存储器组成，所述随机存取存储器用于保存与用于所述行方向上的一行的多个光/电转换器件相对应的多个偏移量。
5.根据权利要求1所述的成像设备，还包括：
第二存储设备，用于保存所述参考值，所述参考值为与所述光屏蔽区域中的光/电转换器件相对应的数字信号的最大值或者最小值；
第二差计算器，用于计算所述最大值或者最小值与所述数字信号之间的差，并将所述最大值或者最小值与所述数字信号之间的所述差作为所述偏移量保存在所述存储设备中；和
加法器，用于将被保存在所述存储设备中的所述偏移量与被保存在所述第二存储设备中的所述最大值或者最小值相加，以再现所述原始数字信号，并将所述原始数字信号输入到所述差计算设备。
6.根据权利要求1所述的成像设备，还包括：
第二存储设备，用于保存所述参考值，所述参考值为与所述光屏蔽区域中的光/电转换器件相对应的数字信号的最大值和最小值的中值；
第二差计算器，用于计算所述中值与所述数字信号之间的差，并将所述中值与所述数字信号之间的所述差作为所述偏移量保存在所述存储设备中；和
加法器，用于将被保存在所述存储设备中的所述偏移量与被保存在所述第二存储设备中的所述中值相加，以再现原始数字信号，并将所述原始数字信号输出到所述差计算设备。
7.根据权利要求1所述的成像设备，其中，所述读出电路包括
相关双采样电路，用于除去从每个读出电路输出的所述光学探测信号的噪声；和
模/数转换电路，用于将来自所述相关双采样电路的输出转换为所述数字信号。
8.根据权利要求1所述的成像设备，所述成像设备是互补金属氧化物半导体图像传感器。
9.一种成像设备的控制方法，其中光屏蔽区域被形成在多个光/电转换器件在行和列方向上被二维排列的图像区域的一部分中，所述成像设备设置有读出电路，所述读出电路将从用于每列的所述光/电转换器件中的每一个输出的光学探测信号转换为数字信号，所述控制方法包括：
第一步骤，保存多个偏移量，每个偏移量为所述光屏蔽区域中的光/电转换器件相关的被输出的数字信号与参考值之间的差；和
第二步骤，计算和光接收区域中的光/电转换器件相关的所述被输出的数字信号与从所述偏移量和所述参考值再现的原始数字信号之间的差；其中
基于在第一帧期间所述光屏蔽区域中的多个所述光/电转换器件相关的多个所述被输出的数字信号，检测所述参考值；
通过使用第二帧期间输出的所述被输出的数字信号，计算多个所述偏移量中的每一个；以及
通过使用第三帧期间输出的所述被输出的数字信号计算所述被输出的数字信号与所述原始信号之间的所述差。
10.根据权利要求9所述的成像设备的控制方法，其中
多个所述偏移量对应于每一帧而被更新。
11.根据权利要求9所述的成像设备的控制方法，其中
在所述第一步骤中，每个偏移量的每个位被锁存；并且
在所述第二步骤中，为每个被锁存的位计算所述被输出的数字信号与所述原始数字信号之间的所述差。
12.根据权利要求9所述的成像设备的控制方法，其中
在所述第一步骤中，与用于所述行方向上的一行的多个光/电转换器件相对应的多个所述偏移量被保存在随机存取存储器中；并且
在所述第二步骤中，从所述随机存取存储器读出与用于所述行的多个光/电转换器件的每个相对应的多个所述偏移量。
13.根据权利要求9所述的成像设备的控制方法，其中
在所述第一步骤中，保存与所述光屏蔽区域中的多个所述光/电转换器件相对应的多个所述数字信号的最大值或者最小值，并将其作为所述参考值存储；并且
在所述第二步骤中，通过所述参考值与所述偏移量相加，再现所述光屏蔽区域中的原始数字信号，并计算所述原始数字信号与和除了所述光屏蔽区域之外的光接收区域中的光/电转换器件相关的被输出的数字信号之间的差。
14.根据权利要求9所述的成像设备的控制方法，其中
在所述第一步骤中，将与所述光屏蔽区域中的多个所述光/电转换器件相对应的多个所述数字信号的最大值和最小值的中值作为所述参考值存储；并且
在所述第二步骤中，通过所述参考值与所述偏移量相加，再现所述光屏蔽区域中的原始数字信号，并计算所述原始数字信号与和除了所述光屏蔽区域之外的光接收区域中的光/电转换器件相关的所述被输出的数字信号之间的差。
15.根据权利要求9所述的成像设备的控制方法，其中
所述成像设备是互补金属氧化物半导体图像传感器。
CNB2005100018523A 2004-07-02 2005-01-18 成像设备及其控制方法以及cmos图像传感器 Expired - Fee Related CN100553303C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004197333A JP4230967B2 (ja) 2004-07-02 2004-07-02 撮像装置、撮像装置の制御方法、ｃｍｏｓイメージセンサ
JP197333/2004 2004-07-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101658836A Division CN101415072B (zh) 2004-07-02 2005-01-18 成像设备及其控制方法以及cmos图像传感器

Publications (2)

Publication Number Publication Date
CN1717016A CN1717016A (zh) 2006-01-04
CN100553303C true CN100553303C (zh) 2009-10-21

Family

ID=35513429

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101658836A Expired - Fee Related CN101415072B (zh) 2004-07-02 2005-01-18 成像设备及其控制方法以及cmos图像传感器
CNB2005100018523A Expired - Fee Related CN100553303C (zh) 2004-07-02 2005-01-18 成像设备及其控制方法以及cmos图像传感器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008101658836A Expired - Fee Related CN101415072B (zh) 2004-07-02 2005-01-18 成像设备及其控制方法以及cmos图像传感器

Country Status (5)

Country Link
US (1) US7522199B2 (zh)
JP (1) JP4230967B2 (zh)
KR (1) KR100639642B1 (zh)
CN (2) CN101415072B (zh)
TW (1) TWI309473B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4892659B2 (ja) * 2004-08-31 2012-03-07 インテレクチュアル・ヴェンチャーズ・Ｉｉ・リミテッド・ライアビリティ・カンパニー Ｃｍｏｓイメージセンサ、そのイメージデータ変換装置及びそのピクセルデータ処理方法
GB2425229B (en) * 2005-04-14 2008-04-09 Micron Technology Inc Generation and storage of column offsets for a column parallel image sensor
JP2007074447A (ja) 2005-09-07 2007-03-22 Fujitsu Ltd Ｃｍｏｓセンサ
US7336214B2 (en) * 2005-12-16 2008-02-26 Alexander Krymski Analog to digital converter circuit with offset reduction and image sensor using the same
JP4723994B2 (ja) * 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
JP4588787B2 (ja) * 2006-03-23 2010-12-01 富士通セミコンダクター株式会社 固体撮像素子及び撮像方法
JP2007295260A (ja) * 2006-04-25 2007-11-08 Fujifilm Corp 画像処理方法およびデジタルカメラ
JP4827627B2 (ja) * 2006-06-16 2011-11-30 キヤノン株式会社 撮像装置及びその処理方法
JP4976832B2 (ja) * 2006-12-04 2012-07-18 キヤノン株式会社 撮像システム
US7760258B2 (en) * 2007-03-07 2010-07-20 Altasens, Inc. Apparatus and method for stabilizing image sensor black level
JP5162946B2 (ja) * 2007-04-18 2013-03-13 ソニー株式会社 データ転送回路、固体撮像素子、およびカメラシステム
JP2008271159A (ja) * 2007-04-19 2008-11-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4458113B2 (ja) * 2007-05-02 2010-04-28 ソニー株式会社 データ転送回路、固体撮像素子、およびカメラシステム
JP5040449B2 (ja) * 2007-05-31 2012-10-03 富士通セミコンダクター株式会社 固体撮像素子および固体撮像素子を用いた信号処理方法
FR2923339B1 (fr) * 2007-11-05 2009-12-11 Commissariat Energie Atomique Procede de lecture d'une matrice bidimensielle de pixels et dispositif pour la mise en oeuvre d'un tel procede
JP5151507B2 (ja) 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP5133751B2 (ja) * 2008-03-26 2013-01-30 オリンパス株式会社 固体撮像装置
JP5451051B2 (ja) * 2008-12-12 2014-03-26 キヤノン株式会社 撮像装置及び撮像システム
JP5521721B2 (ja) 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
JP5495701B2 (ja) * 2009-10-07 2014-05-21 キヤノン株式会社 固体撮像装置
US8908067B2 (en) * 2011-07-28 2014-12-09 Aptina Imaging Corporation Imaging systems with digitally controlled analog offset compensation
US9135680B2 (en) * 2011-09-08 2015-09-15 Bae Systems Information And Electronic Systems Integration Inc. Method for reducing row and column noise in imaging systems
JP2013090139A (ja) 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP2013090233A (ja) 2011-10-20 2013-05-13 Sony Corp 撮像素子およびカメラシステム
US8942481B2 (en) * 2012-03-11 2015-01-27 Universidad De Santiago De Compostela Three dimensional CMOS image processor for feature detection
JP5980080B2 (ja) * 2012-10-02 2016-08-31 キヤノン株式会社 光電変換装置、撮像システム、光電変換装置の検査方法および撮像システムの製造方法
JP6707662B2 (ja) * 2016-01-15 2020-06-10 インヴィサージ テクノロジーズ インコーポレイテッド 拡張ダイナミックレンジを有する画像センサ
TWI672954B (zh) * 2017-06-12 2019-09-21 晶相光電股份有限公司 讀出電路以及感測裝置
WO2020124314A1 (zh) * 2018-12-17 2020-06-25 深圳市大疆创新科技有限公司 图像处理方法、图像处理装置及图像采集装置、存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608455A (en) * 1992-07-30 1997-03-04 Fuji Photo Film Co., Ltd Interline transfer CCD image sensor with reduced dark current
JP3610115B2 (ja) * 1994-05-20 2005-01-12 キヤノン株式会社 撮像装置
US6633335B1 (en) 1998-02-28 2003-10-14 Hyundai Electronics Industries Co., Ltd. CMOS image sensor with testing circuit for verifying operation thereof
WO2000019711A1 (de) 1998-09-30 2000-04-06 Infineon Technologies Ag Verfahren und vorrichtung zur belichtungsabhängigen rausch-korrektur bei zeilen- und spaltenadressierbaren bildsensoren
JP2000261730A (ja) 1999-03-10 2000-09-22 Matsushita Electric Ind Co Ltd 固体撮像装置およびこれを用いたカメラ
JP2001045385A (ja) 1999-08-03 2001-02-16 Canon Inc 撮像装置、方法及びコンピュータ読み取り可能な記憶媒体
KR100399954B1 (ko) 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
US7139019B2 (en) 2001-06-05 2006-11-21 Sony Corporation Image processing device
JP3931606B2 (ja) * 2001-09-20 2007-06-20 ソニー株式会社 撮像装置およびノイズ除去方法
US20030202111A1 (en) * 2002-04-30 2003-10-30 Jaejin Park Apparatus and methods for dark level compensation in image sensors using dark pixel sensor metrics
JP3904111B2 (ja) * 2002-06-04 2007-04-11 ソニー株式会社 固体撮像装置及びその信号処理方法
JP2004015712A (ja) 2002-06-11 2004-01-15 Sony Corp 固体撮像装置及びその固定パターン雑音除去方法
JP4187502B2 (ja) * 2002-07-25 2008-11-26 富士通マイクロエレクトロニクス株式会社 画質を向上させたイメージセンサ

Also Published As

Publication number Publication date
KR20060002700A (ko) 2006-01-09
US20060001753A1 (en) 2006-01-05
JP2006020173A (ja) 2006-01-19
TW200603392A (en) 2006-01-16
JP4230967B2 (ja) 2009-02-25
US7522199B2 (en) 2009-04-21
KR100639642B1 (ko) 2006-10-30
TWI309473B (en) 2009-05-01
CN101415072A (zh) 2009-04-22
CN1717016A (zh) 2006-01-04
CN101415072B (zh) 2011-02-23

Similar Documents

Publication Publication Date Title
CN100553303C (zh) 成像设备及其控制方法以及cmos图像传感器
US6888568B1 (en) Method and apparatus for controlling pixel sensor elements
US7133073B1 (en) Method and apparatus for color interpolation
US8310577B1 (en) Method and apparatus for color compensation
EP1326428B1 (en) Image pickup apparatus
US20040246354A1 (en) CMOS image sensor having high speed sub sampling
CN104202543A (zh) 数据处理方法、数据处理设备、半导体装置和电子设备
AU2016370324A1 (en) Imaging method, imaging device, and electronic device
CN104349087A (zh) 图像传感器、控制方法以及电子设备
US11665446B2 (en) Image sensing system and operating method thereof
US20030184666A1 (en) Image sensor having pixel array and method for automatically compensating black level of the same
EP4274251A1 (en) Image sensor, image output method therefor, and use thereof
JP2003134400A (ja) 固体撮像装置及び固体撮像システム
US5917960A (en) Image correlator, an image processing apparatus using the same, and a signal adder used in the image correlator
JP2007335991A (ja) 信号処理回路
CN113612948B (zh) 读出电路及图像传感器
US8416331B2 (en) Imaging device and method for processing image data of a large area array
JP2006093816A (ja) 固体撮像装置
US20090310006A1 (en) Solid-state image pickup device
US20080117317A1 (en) Dim row suppression system and method for active pixel sensor arrays
CN112422858A (zh) 用于经由分布式像素互连来执行浮栅读出以用于模拟域区域特征提取的成像系统和方法
JP4129080B2 (ja) 画像入力装置
JP2002199281A (ja) 画像処理装置
WO2001013649A1 (en) Method and apparatus for color interpolation
CN109951659B (zh) 一种cmos图像传感器及其读出电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150512

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20170118