CN100552815C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100552815C
CN100552815C CNB2005100051061A CN200510005106A CN100552815C CN 100552815 C CN100552815 C CN 100552815C CN B2005100051061 A CNB2005100051061 A CN B2005100051061A CN 200510005106 A CN200510005106 A CN 200510005106A CN 100552815 C CN100552815 C CN 100552815C
Authority
CN
China
Prior art keywords
external connecting
connecting electrode
input
circuit
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100051061A
Other languages
English (en)
Other versions
CN1661722A (zh
Inventor
葛西秀男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1661722A publication Critical patent/CN1661722A/zh
Application granted granted Critical
Publication of CN100552815C publication Critical patent/CN100552815C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

包含在每个半导体存储芯片中的每个转换电路根据施加给第一外部连接电极的电位状态，通过键合选择在预定的第二外部连接电极的接口功能之中执行转换。要用于接口功能交换的第二外部连接电极是用于多位并行输入/输出的电极和用于控制信号输入的电极。例如，转换电路在预定的第二外部连接电极之中交换接口功能，并且在预定的第二外部连接电极的接口功能的有效和无效状态之间转换。在设置半导体存储芯片对使得它们的背面彼此重叠的状态下，当在正面和反面方向观察时，要用于交换的第二外部连接电极优选可以具有基本上彼此一致的布局。

Description

半导体器件
相关申请的交叉参考
本申请要求于2004年2月26日提出的日本专利申请No.2004-050819的优先权，这里将其内容通过参考引入本申请。
技术领域
本发明涉及具有半导体存储芯片的半导体器件，并且涉及对于应用于MCP(多芯片封装)结构的半导体器件来说有效的技术，在MCP结构中，利用TSOP(薄小外形封装)层叠和安装半导体存储芯片。
背景技术
当相同种类的两个半导体存储芯片彼此层叠以实现MCP时，具有相同接口功能例如地址输入、数据输入/输出等的键合焊盘通常键合到两个半导体存储芯片中的相同引线端子。当相同种类的两个半导体存储芯片彼此层叠、此时它们的背面彼此面对面放置时，具有相同接口功能的大部分键合焊盘的位置彼此远离，这里两个半导体存储芯片的键合焊盘的设置或布局完全相同。因此，放在它们彼此隔开的位置中的键合焊盘必须引线键合到公用引线端子，因此使键合焊盘与其它键合线交叉而不短路实质上是困难的。
为了解决该问题，利用通过所有层的反镜像掩模图形得到的新掩模图形形成镜像对称的芯片，或者形成布线层中改变的芯片，以仅使键合焊盘镜像对称，从而使其能够克服该问题。
专利文献1(日本未审专利公开No.平7(1995)-86526)描述了存储器件的实现，其中当彼此一致的两个半导体存储芯片彼此层叠、它们的背面面对面放置时，与地址输入彼此连接、数据输入/输出彼此连接的情况一样，相同种类的接口功能(interfacefunctions)彼此连接，而不拘泥于具有相同接口功能的键合焊盘彼此连接，并且独立地选择芯片，从而提供双存储能力而不用担心信号冲突。
发明内容
然而，新的问题在于，当所有层的掩模图形都反镜像或者形成了布线层中改变的新的镜像对称芯片以克服上述问题时，半导体器件的成本增加，且半导体器件的交付时间变长，并因此芯片管理变得麻烦。
在专利文献1描述的技术中，访问控制存储器件的访问主体必须在交换高和低级地址和数据的情况下，在两个半导体存储芯片之间执行访问。因此，需要开发新的硬件或软件来处理这个问题。
本发明人已经注意下列情况，其中建议除相同种类的每一个半导体存储芯片的MCP结构之外，即使当半导体存储芯片和访问控制半导体存储芯片的控制器芯片安装在卡衬底中，也在并行输入/输出数据位的数量上进行变化、在另一种存储芯片上进行层叠并且改变半导体存储芯片中键合焊盘的接口功能。当所有层的掩模图形都倒置，并且即使此时以类似于上面的方式形成布线层中改变的新芯片时，成本也升高，且交付时间也变长，并因此芯片管理也变得麻烦。
本发明的目的是提供一种使用多个半导体存储芯片的多芯片封装结构的半导体器件，而不用使用所有层的反镜像掩模图形和金属布线的选择掩模来镜像对称地对准芯片，并且不用强加处理负担例如访问主体上的地址或者数据的高/低级倒置。
本发明的另一个目的是提供一种半导体器件，即使当半导体存储芯片和访问控制半导体存储芯片的控制器芯片安装在卡衬底中时，所述器件也使得不需要改变并行输入/输出数据位的数量、在另一种存储芯片上层叠、和倒置所有层的掩模图形以及形成布线层中改变的新芯片以改变半导体存储芯片中键合焊盘的接口功能。
通过本说明书的描述和附图，本发明的上述和其它目的以及新颖性的特征将变得显而易见。
下面将简要描述在本申请中公开的本发明的代表方案的概要。
[1]提供一种半导体器件，其中转换电路(4A、18A、50、54、60和70)包含在形成有多个半导体元件和多个外部连接电极的半导体存储芯片中。每个转换电路根据施加给第一外部连接电极(B.O.STD、B.O.MIR、...、BOP)的电位状态，通过键合选择在预定的第二外部连接电极(I/01至I/016、/CE、/WE、...、INA、INB、OUTA’、OUTB’)的接口功能之中执行转换。也希望使用封装形式或者非封装形式的半导体器件。
关于第一外部连接电极，通过键合选择转换第二外部连接电极的接口功能。因此，当实现使用多个半导体存储芯片的多芯片封装结构的半导体器件时，不需要使用所有层的反镜像掩模图形和金属布线的选择掩模来镜像对称地对准芯片，并且不需要强加处理负担例如访问主体上的地址或者数据的高低级倒置。
作为本发明的具体形式，要用于接口功能转换的第二外部连接电极是用于多位并行输入/输出的电极(I/01至I/016、...)和用于控制信号输入的电极(/CE、/WE、...)。在要用于接口功能转换的电极中排除用于供给电能的外部连接电极(VCC、VSS、VCCQ)。这是因为由于开关和逻辑门用于每个接口功能的转换，并且为了转换电源电极，该开关等需要极大的电流供给能力，因此要将电源外部连接电极用于接口功能转换是不现实的。
作为本发明的另一种具体形式，转换电路(50、54)在每个预定第二外部连接电极的接口功能的有效和无效状态之间转换。例如，当并行数据输入/输出位的数量最大为16位时，选择性地采取8位。
作为本发明的又一具体形式，转换电路(60、70)在预定的第二外部连接电极之中交换接口功能。例如，当并行数据输入/输出位的数量为8位时，选择性地交换第一位和第八位、第二位和第七位、第三位和第六位、以及第四位和第五位。考虑通过背面彼此相抵地重叠相同的半导体存储芯片实现多芯片封装结构，利用交换功能，在放置半导体存储芯片对使得它们的背面彼此重叠的状态下，在正面和反面方向观察，要用于交换接口功能的第二外部连接电极优选可以具有基本上彼此一致的布局。换句话说，要用于交换接口功能的第二外部连接电极优选可以具有与外部连接电极的预定外部连接电极对称的布局，所述外部连接电极设置在作为中心放置的芯片一侧。这样，当相同的半导体存储芯片彼此重叠，它们背面彼此相抵时，每个都具有相同功能的预定第二外部连接电极在它们正面侧和反面侧都具有相同的位置。因此，能够防止通常将相同功能的第二外部连接电极连接到相同引线端子的键合引线接触其它引线。
作为本发明的再一形式，半导体存储芯片可以进一步包含控制电路(10A)，该控制电路对于从预定的外部连接电极发送的输入而言，根据施加给第三外部连接电极的电位状态，通过键合选择执行控制功能的转换。
例如，当第三外部连接电极(B.O.AdU)为第一电位状态时，在地址输入周期中输入、比半导体存储芯片的地址最高有效位高一级的位为第一逻辑值，控制电路判断有关地址输入周期的命令输入无效，并且当上述位为第二逻辑值时，控制电路判定有关地址输入周期的命令输入有效。当第三外部连接电极为第二电位状态时，控制电路忽略在地址输入周期中输入、比半导体存储芯片的地址最高有效位高一级的位。这意味着当用于选择地址、数据和芯片的外部连接电极共同连接在同种半导体存储芯片之间以提供MCP结构时，选择相应的半导体存储芯片，并使其能够访问，使得从半导体器件外部看能够扩展地址空间。在其中单独地芯片选择(chip-selected)同种半导体存储芯片的使用形式中，将第三外部连接电极设定到第二电位状态。在其中分别使半导体存储芯片和地址输入的选择在MCP结构中共用的使用形式中，关于一个半导体存储芯片，将第三外部连接电极设定到第一电位状态，而关于另一个半导体存储芯片，将第三外部连接电极设定到第二电位状态。当比地址最高有效位高一级的位为第一逻辑时，能够进行所述另一个半导体存储芯片的访问操作，而当上述位为第二逻辑时，能够使所述一个半导体存储芯片操作。
在给出上述用于读操作的指令而没有地址输入的情况下，当第三外部连接电极为第一电位状态时，禁止读操作的启动。简而言之，当命令这种通电-读取等、将存储在半导体存储芯片的非易失存储元件中的初始设定数据等在半导体存储芯片通电时输出到外部以便能够进行原始加载时，操作所述一个半导体存储芯片和另一个半导体存储芯片两者，以在读取数据的冲突发生之前防止因此而产生的麻烦。所以，能够只允许一个半导体存储器件完成通电-读取等。
[2]根据本发明的另一个半导体器件特别使用封装形式，且具有一种结构，其中每个都包括布置在其边缘部分的多个键合焊盘的一对半导体存储芯片彼此层叠，以及封装端子和它们相应的键合焊盘通过键合线连接。每个半导体存储芯片都至少包括一个转换电路，该转换电路根据第一键合焊盘的第一电位状态或者第二电位状态，在预定的第二键合焊盘之中通过键合选择交换接口功能。要用于接口功能交换的第二键合焊盘为多位并行输入/输出焊盘和从控制信号输入键合焊盘中选择的预定键合焊盘。在放置该对半导体存储芯片、使得它们的背面彼此重叠的状态下，当在正面和反面方向观察时，要用于接口功能交换的键合焊盘具有基本上彼此一致的布局。该对半导体存储芯片中的一个以第一键合焊盘处于第一电位状态的方式键合，其另一个以第一键合焊盘处于第二电位状态的方式键合。
例如，当并行数据输入/输出位的数量为8位时，在预定的第二键合焊盘之中交换接口功能的转换电路选择性地交换第一位和第八位、第二位和第七位、第三位和第六位、以及第四位和第五位。当通过重叠该对半导体存储芯片并且它们的背面彼此相抵，来实现多芯片封装结构时，使用交换功能，在放置该对半导体存储芯片使得它们的背面彼此重叠的状态下，放置要用于交换接口功能的第二键合焊盘即具有相同功能的键合焊盘，以便当在正面和反面方向观察时基本上彼此一致。因此，能够避免通常将具有相同功能的第二键合焊盘连接到相同引线端子的键合引线与其它引线接触。
作为本发明的具体形式，采用TSOP封装结构作为封装的结构，并且此时封装端子构成为引线端子(31)。要点在于，在TSOP封装结构中，通过键合焊盘的布局采取防止键合引线(32)之间接触的措施，以避免接触。
作为本发明另一个具体形式，提供CSP(芯片尺寸封装)结构作为封装结构，并且将封装端子构成为形成在封装衬底(41)表面中的键合焊盘(42)。当在封装衬底的两个表面中安装同种半导体存储芯片并且将信号布线层形成为单层时，采取与上述类似的结构。当在使用多层布线板的多层布线板的两个表面中安装同种半导体存储芯片时，即使使用键合焊盘的布局结构完全一致的两个存储芯片，多层布线板的布线层的结构复杂性也能够克服这种情况。然而，这种多层布线板的成本明显地比单层布线板的成本高。
[3]根据本发明的又一个半导体器件具有包含布置在其边缘部分的多个键合焊盘的半导体存储芯片。安装板的端子和它们相应的键合焊盘通过键合线连接。该半导体存储芯片至少包括一个转换电路，该转换电路根据第一键合焊盘的第一电位状态，使布置在半导体存储芯片一侧的预定边缘部分的键合焊盘的信号接口功能有效，并且使布置在半导体存储芯片另一侧的预定边缘部分的键合焊盘的信号接口功能无效。第一键合焊盘键合到安装板上的相应端子，用于使第一键合焊盘处于第一电位状态。这适合于通过使用位于半导体存储芯片一侧的键合焊盘将半导体存储芯片连接到安装板端子的这种应用。
作为本发明的具体形式，提供一种访问控制半导体存储芯片的控制器芯片。使半导体存储芯片中的信号接口功能有效的第二键合焊盘分别连接到控制器芯片的存储接口端子。控制器芯片的外部接口端子分别连接到安装板(22)的外部接口端子(24)。例如，控制器芯片具有基于预定存储卡规格的卡主接口功能。
[4]根据关注于每个输出通路选择的转换电路的一个方面，本发明的半导体器件具有包含在至少一个半导体存储芯片中的输出转换电路(70)，所述半导体存储芯片形成有多个半导体元件和多个外部连接电极。响应于将第一电压施加给第一外部连接电极(BOP)的状态，输出转换电路选择将第一信号(OUTA)输出到第二外部连接电极(OUTA’)的输出通路和将第二信号(OUTB)输出到第三外部连接电极(OUTB’)的输出通路，所述第一信号(OUTA)是通过包括预定电路元件的第一电路(71)形成，所述第二信号(OUTB)是通过包括预定电路元件的第二电路(72)形成。响应于将第二电压施加给第一外部连接电极的状态，输出转换电路选择将第一信号输出给第三外部连接电极的输出通路和将第二信号输出给第二外部连接电极的输出通路。
根据关注于每个输入通路选择的转换电路的一个方面，本发明的半导体器件具有包含在至少一个半导体存储芯片中的输入转换电路(60)，所述半导体存储芯片形成有多个电路元件和多个外部连接电极。响应于将第一电压施加给第一外部连接电极(BOP)的状态，输入转换电路选择将从第二外部连接电极(INA)输入的第一信号供给到包括预定电路元件的第一电路(65)的输入通路，以及将从第三外部连接电极(INB)输入的第二信号供给到包括预定电路元件的第二电路(66)的输入通路。响应于将第二电压施加给第一外部连接电极的状态，输入转换电路选择将从第二外部连接电极输入的第一信号供给到第二电路的输入通路，以及将从第三外部连接电极输入的第二信号供给到第一电路的输入通路。
[5]在根据转换电路的又一方面的半导体器件中，该转换电路包含在形成有多个电路元件和多个外部连接电极的半导体芯片中。该转换电路根据相对于熔断器的编程状态，在外部连接电极的接口功能之中执行转换。将熔断器限定为激光熔断器、电熔断器或者电可擦除且可编程快闪熔断器，该激光熔断器通过激光存储与其切断与否相应的信息，该电熔断器通过焦耳热存储与其切断与否相应的信息。
从向其输入关于复位操作指令的复位外部连接电极的接口功能转换应用中排除快闪熔断器。这是因为由于存储在快闪熔断器中的信息通过响应于关于复位操作指令而被读取、从而该信息最初设定到内部寄存器等，所以在向其输入关于复位操作指令的复位外部连接电极的接口功能转换应用中使用快闪熔断器是不利的。
下面将简要描述在本申请中公开的通过本发明的代表例得到的有利效果。
可以实现一种使用多个半导体存储芯片的多芯片封装结构的半导体器件，而不用将使用所有层的反镜像掩模图形和金属布线的选择掩模的芯片镜像对称地对准，并且不用强加处理负担，例如访问主体上的地址或者数据的高-低级倒置。
可以提供一种半导体器件，即使当半导体存储芯片和访问控制该半导体存储芯片的控制器芯片安装在卡衬底中时，也不需要改变并行输入/输出数据位的数量、在另一种存储芯片上的层叠和所有层的掩模图形的倒置以及形成布线层中改变的新芯片以改变半导体存储芯片中键合焊盘的接口功能。
附图说明
图1是表明闪存芯片的方框图，该闪存芯片作为根据本发明的半导体器件的半导体存储芯片；
图2是按顺序表示由访问控制信号指示的闪存芯片的地址输入、命令输入和数据输入/输出操作的各个工作模式的说明图；
图3是表明由闪存芯片支持的命令定义的说明图；
图4是表明基于内部控制电路控制的读操作周期的时序图；
图5是与图6一起表示在闪存芯片中采用的键合焊盘的接口功能之间的转换模式的说明图；
图6是与图5一起表示在闪存芯片中采用的键合焊盘的接口功能之间的转换模式的说明图；
图7是直观表示键合选择焊盘的功能和它们的设定方法的说明图；
图8是表明以MMC模式在多媒体卡中安装闪存芯片的状态的平面图；
图9是表示在MMC模式中键合焊盘的接口功能和其键合选择焊盘的设定方法的说明图；
图10是表示与标准模式相应的NAND8形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图11是描绘与标准模式相应的NAND16形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图12是表示与MCP-A的8位MCP芯形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图13是表示与MCP-A的8位MCP镜像形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图14是表示与MCP-B的8位MCP芯形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图15是描绘与MCP-B的8位MCP镜像形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图16是表示与MCP-A的16位MCP芯形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图17是描绘与MCP-A的16位MCP镜像形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图18是表示与MCP-B的16位MCP芯形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图19是表示与MCP-B的16位MCP镜像形式相关的键合焊盘的接口功能以及其键合选择焊盘的设定状态的说明图；
图20是具有MCP结构的半导体器件的垂直剖面示意图；
图21是表示使用TSOP的引线框组装的平面结构的参考例的说明图；
图22是具有MCP结构的另一个半导体器件的垂直剖面示意图；
图23是表明在采用CSP结构作为封装结构时的半导体器件的平面结构的说明图；
图24是表示根据第一转换模式的转换电路的一个例子的电路图；
图25是描绘根据第一转换模式的转换电路的另一个例子的电路图；
图26是表示根据第二转换模式的转换电路的一个例子的电路图；
图27是表示根据第二转换模式的转换电路的另一个例子的电路图；
图28是表示分配离散的地址空间以独立地选择闪存芯片和允许所选择的芯片执行访问操作的状态的地址图；
图29是表示基于在闪存芯片中采用的地址输入周期的地址输入状态的说明图，其中选择使用I/O1至I/O8的关于a×8器件的操作；
图30是描绘基于在闪存芯片中采用的地址输入周期的地址输入状态的说明图，其中选择使用I/O1至I/O16的关于a×16器件的操作；
图31是表示通电-读取操作的时序图；
图32是表明在使用快闪熔断器的情况下在通电时的内部操作顺序的流程图；
图33是采用CSP结构的另一个半导体器件的垂直剖面图；和
图34是图33中所示的半导体器件的平面图。
具体实施方式
《闪存芯片》
图1表明了一种闪存芯片，它作为根据本发明的半导体器件的半导体存储芯片。该半导体存储芯片1形成在一个半导体衬底例如单晶硅中。
附图标记3是具有存储垫(memory mat)和读出锁存电路的存储阵列(MRY)。存储阵列3包含大量的电可擦除且可编程的非易失存储单元晶体管。尽管附图中未具体示出，但是每个存储单元晶体管都能够采用层叠栅极结构或者适当的存储单元结构例如裂栅结构，在层叠栅极结构中，控制栅极重叠在浮栅上，绝缘膜夹在其间，在裂栅结构中，串联设置选择晶体管和具有氮化硅膜的存储晶体管。例如在具有层叠栅极结构的非易失存储单元晶体管的情况下，其控制栅极连接到字线，其漏极连接到位线，以及其源极连接到源线。尽管未具体限制，但是将作用在层叠栅极结构的非易失存储单元晶体管上的擦除操作设定为给控制栅极施加高压的操作，以在电子发射的方向上移动浮栅的电子，从而减小其阈值电压。尽管未具体限制，但是将作用在层叠栅极结构的非易失存储单元晶体管上的写操作设定为给其漏极施加高电压的操作，以在其浮栅中注入电子，从而提升其阈值电压。当在基于擦除操作的低阈值电压和基于写操作的高阈值电压之间的预定电压作为字线选择电平的情况下选择存储单元晶体管时，将读操作设定为检测流过位线的电流变化或者检测位线电平变化的操作，由此来读取存储信息。
对于地址输入端子、数据输入端子、数据输出端子和命令输入端子而言，共享外部输入/输出端子I/O1至I/O16，并且外部输入/输出端子I/O1至I/O16连接到多路复用器4。将输入给外部输入/输出端子I/O1至I/O16的扇区地址从多路复用器(MPX)4输入给扇区地址缓冲器(SABUF)5。将Y地址(列地址)从多路复用器4预设给Y地址计数器(YACUNT)6。将输入给外部输入/输出端子I/O1至I/O16的写数据从多路复用器4供给到数据输入缓冲器7(DIBUF)。经由多路复用器4从每个外部输入/输出端子I/O1至I/O16输出从数据输出缓冲器(DOBUF)8输出的读数据。
供给到外部输入/输出端子I/O1至I/O16的一些命令代码和地址信号从多路复用器4供给到内部控制电路(IPCNT)10。
供给到扇区地址缓冲器5的每个扇区地址通过X解码器(XDEC)9解码。根据由此解码的结果从存储阵列3选择相应的字线。尽管未具体示出，但是预设Y地址的Y地址计数器6构成为11位计数器，以预设值为起点执行地址计数，并且使Y解码器(YDEC)11依次输出用于选择Y栅极(YGAT)12的信号。Y栅极12使2048字节数据寄存器(DREG)13以字节为单位对于输入数据控制器(IDCNT)15的字节输出或者数据输出缓冲器8的字节输入是传导的。例如，当将扇区中间的地址预设给Y地址计数器6时，当进行数据输出操作时，读到数据寄存器13中的扇区数据依次从Y栅极12以字节为单位供给到数据输出缓冲器8，并以其引导地址作为起始点。当进行数据输入操作时，从输入数据缓冲器7供给到输入数据控制器15的数据从Y栅极12以字节为单位锁存在数据寄存器13中，并且以其引导地址作为起始点。
控制信号缓冲器(CSBUF)18被供给有芯片使能信号/CE、命令锁存使能信号CLE、地址锁存使能信号ALE、写使能信号/WE、读使能信号/RE、写保护信号/WP、通电-读取使能信号PRE和复位信号/RES，作为从外部供给的访问控制信号。在信号的头上标识的符号“/”意味着信号是低使能。
芯片使能信号/CE是选择闪存芯片1的信号，且该信号在低电平下使该闪存芯片(器件)1激活并且在高电平下使该闪存芯片处于备用状态。读使能信号REb控制计时，以便从外部输入/输出端子I/O1至I/O16输出数据。与该信号的时钟改变同步地读取数据。写使能信号/WE给出了用于使闪存芯片1在其上升沿上获得其内的命令、地址和数据的指令。命令锁存使能信号CLE是指定从外部供给到外部输入/输出端子I/O1至I/O16的数据作为命令数据的信号。当输出端子I/O1至I/O16的数据放置于CLE＝“H”(高电平)的状态时，与写使能信号/WE的上升沿同步地取得或者获得命令锁存使能信号CLE，并且该使能信号CLE被识别为命令。地址锁存使能信号ALE是指定从外部供给到外部输入/输出端子I/O1至I/O16的数据作为地址的信号。当输出端子I/O1至I/O16的数据放置于ALE＝“H”(高电平)的状态时，与写使能信号/WE的上升沿同步地取得或者获得该地址锁存使能信号ALE，并且该信号ALE被识别为命令。写保护信号/WP根据低电平禁止闪存芯片1的擦除和写入。当使用通电-读取功能时，使通电-读取使能信号PRE处于使能，该通电-读取功能用于在通电后读取预定扇区的数据而不用输入命令和地址。复位信号/RES命令闪存芯片1在通电后根据从低电平到高电平的转变执行初始化操作。
图2按顺序示出了由访问控制信号指示的闪存芯片1的地址输入、命令输入和数据输入/输出操作的各个工作模式。
内部控制电路10根据图2中所示的工作模式执行接口控制，并且根据命令代码控制内部操作例如擦除、写入和读取等。图3中表明了由闪存芯片1支持的命令的定义。内部控制电路10输出准备就绪/繁忙信号R/B和主机复位信号/MRES。在闪存芯片1的操作过程中，准备就绪/繁忙信号R/B根据其低电平向外部通报繁忙状态。当使用通电-读取功能时，主机复位信号/MRES是可用作外部CPU(中央处理单元)或者闪存控制器的复位信号的信号，并且基于其从低电平到高电平的改变，通报能够向外部输出基于通电-读取的读数据。为了方便，可以提供基于通电-读取的读数据，在此CPU等使用其作为初始化数据。
图4表明了基于内部控制电路10的控制的读操作周期。以命令输入模式输入读取模式命令“00H”。随后，以地址输入模式输入列地址CA1和CA2，并且输入扇区地址SA1和SA2。根据输入扇区地址SA1和SA2，与它们的扇区相应的数据在内部从存储阵列3转移到数据寄存器13。利用列地址作为起始点，由Y栅极12选择所转移的数据，并且与读使能信号REb的时钟改变同步地从输出端子I/O1至I/O16依次输出读取的数据。
《通过键合选择(bonding option)转换接口功能》
下面将描述通过包含在闪存芯片1中的键合选择在接口功能之间的转换。例如，该转换功能通过包含在多路复用器4或者控制信号缓冲器18中的转换电路实现。该转换电路通过键合选择根据施加给第一键合焊盘的电位状态进行预定的第二键合焊盘的接口功能之间的转换。首先说明几种转换模式。
《接口功能的转换模式》
在图5和图6的每个图中都示出了在闪存芯片1中采用的键合焊盘的接口功能之间的转换模式。在相同的附图中分别示出了十一个模式。在整个图5和6中根据与附图尺寸的关系示出了各个模式。键合焊盘的数量示为数1至63，作为PAD#。PAD#1至PAD#30的数沿着闪存芯片1左侧上的长边以行设置。PAD#31至PAD#63的数沿着闪存芯片1的右侧上的长边以行设置。将用在键合选择中的键合焊盘(键合选择焊盘)限定为PAD#11的B.O.NAND、PAD#13的B.O.1.8、PAD#15的B.O.STD、PAD#17的PROBE、PAD#34的B.O.MIR、PAD#45的B.O.X8、PAD#47的B.O.1.8、PAD#59的B.O.AdU和PAD#61的B.O.CE1。图7直观地示出了键合选择焊盘的功能和它们的设置方法。键合选择B.O.1.8确定外部接口电路的工作电源应设定为3.3V或者1.8V。B.O.CE确定应使/CE1有效或者应使/CE2有效。B.O.X8确定I/O应使用16位并行或者8位并行。B.O.NAND确定ECC功能和物品水平测量(ware leveling)功能应由闪存芯片支持(super-AND)还是不由其支持(NAND)。下面将说明通过键合选择焊盘进行其它功能设定的细节。
在图5和6中，将要用于转换接口功能的第二键合焊盘定义为用于多位并行输入/输出的电极，由I/O1至I/O16来表示，以及由/RE、/CE等代表的控制信号输入的键合焊盘。由VCC、VSS等代表的用于供给电能的键合焊盘从要用于转换接口功能的键合焊盘中排除出去。使用开关和逻辑栅极来转换每个接口功能。由于开关等需要极大的电流供给能力，以便转换电源键合焊盘，因此电源键合焊盘要用于接口功能的转换是不现实的。在图5和6中，用于电源电压VCC、电源电压VCCQ(用于外部输入/输出接口的电源电压)和电路的接地电压VSS的键合焊盘功能在任何模式中都保持不变。在图5和6的标记中，用双框包围的信号的键合焊盘指的是在此时可用于接口功能的键合焊盘。其它键合焊盘指的是它们不可用于接口功能。
图5和6所示的模式分别被限定为MMC、NAND16、NAND8、CORE16(MCP-A)、CORE16(MCP-B)、CORE8(MCP-A)、CORE8(MCP-B)、MIRROR16(MCP-A)、MIRROR16(MCP-B)、MIRROR8(MCP-A)和MIRROR8(MCP-B)。
MMC模式是一种为安装到MultiMediaCard(MultiMediaCard是InfineonTechnologiesAG的注册商标，缩写为“MultiMediaCard”)提供最佳化的模式。在PAD#17的PROBE连接到接地电位VSS的键合焊盘的情况下，从芯片左侧观察的一侧上的键合焊盘是可用的。尽管位于右侧的电源焊盘总是如上所述可用，但是此时实际上不需要使用它们。这是因为所需数量的电源焊盘分别布置在左侧和右侧。图8示出了其中闪存芯片1以MMC模式安装在多媒体卡(multimediacard)上的状态。附图标记20表示访问控制闪存芯片1的控制器芯片。在闪存芯片1的键合焊盘中，布置在倾向一边的左侧的键合焊盘19引线键合到位于存储卡衬底22上方的它们相应的键合焊盘21。键合焊盘21经由位于存储卡衬底22上方的未示出的布线连接到它们相应的控制器芯片20的存储接口端子。控制器芯片20的外部接口键合焊盘23引线键合到它们相应的存储卡衬底22的外部接口端子24。控制器芯片20具有基于多媒体卡(multimediacard)的存储卡规格的卡主接口功能。
每个NAND16和NAND8模式在利用PAD#15的键合选择焊盘B.O.STD与VSS的连接所选择的闪存标准接口的选择中都具有接口功能(STANDARD)。具体地说，其中选择基于I/O1至I/O16的16位并行接口功能同时使键合选择焊盘B.O.X8打开(浮置)的模式对应于NAND16，而其中选择基于I/O1至I/O8的8位并行接口功能同时键合选择焊盘B.O.X8连接到VCC的模式对应于NAND8。
图5和6所示的每个MCP芯模式和MCP镜像模式对应于其中将闪存芯片1应用于MCP结构的形式。关于键合焊盘的功能，以当反面侧与正面侧相抵时在正面和反面侧观察相同功能端子放置在相同位置的方式，相对于一个MCP核心模式(MCP core mode)对称地布置其它MCP镜像模式。例如，CORE16(MCP-A)模式和MIRROR16(MCP-A)模式彼此对应。在位于图6中的芯片右侧的键合阵列中，相对于PAD#46和PAD#47之间的边界，线性对称地布置I/O1至I/O16的排列。在位于图5中的芯片左侧的键合阵列中，相对于PAD#14和PAD#154之间的边界基本上线性对称地布置CLE、/WE、/WP、/CE2和ALE的排列。模式CORE16和CORE8之间的差别在于，应使用基于I/O1至I/O16的16位并行接口功能或者应使用基于I/O1至I/O16的8位并行接口功能。模式MCP-A和MCP-B之间的差别在于，对于芯片使能而言应使用/CE1或者/CE2。顺便提及，Vmoni1至Vmoni4在各个附图中为专用于测试的焊盘，而不用于键合。
在图9至19中示出了根据图5和6所示的转换模式选择的闪存芯片1的键合焊盘的接口功能和它们的键合选择焊盘的设定状态。其上附有双框的端子等同于在转换模式中可用的键合焊盘。图9对应于MMC模式。图10和11分别对应于表示标准模式的NAND8和NAND16。图12和13分别示出了对于MCP-A的8位MCP芯和8位MCP镜像而言的模式。图14和15示出了对于MCP-B的8位MCP芯和8位MCP镜像而言的模式。图16和17示出了对于MCP-A的16位MCP芯和16位MCP镜像而言的模式。图18和19示出了对于MCP-B的16位MCP芯和16位MCP镜像而言的模式。
《MCP结构的半导体器件》
图20中示出了具有MCP结构的半导体器件的垂直剖面示意图。这是使用TSOP的引线框组装的。成对安装闪存芯片1，它们的背面利用岛状物30的两个表面面对面地放置。附图标记31表示典型示出的引线端子，且附图标记33表示封装或者密封树脂。图21中示出了利用TSOP的引线框组装的平面结构的参考例。在图21的参考例子中，为了简化制图，示出的键合焊盘和引线端子的数量比实际的少。
如上所述，在其中放置半导体存储芯片对使得它们的背面彼此重叠的状态下，当在正面和反面方向观察时，要用于替换接口功能的键合焊盘具有基本上彼此一致的布局。换句话说，要用于替换接口功能的键合焊盘具有对称的布局，设置在芯片一边的键合焊盘的预定键合焊盘被作为中心放置。这样，当彼此重叠相同类型的闪存芯片1并且它们的背面彼此相抵时，每个具有相同功能的键合焊盘如I/O 1至I/O16当在正面侧和反面侧观察时都具有相同的位置，并且可以防止用于将每个都具有相同的功能的键合焊盘共同连接到相同引线端子的键合引线接触其它引线。由于在具有TSOP的封装结构作为主体的情况下不能使用具有附着于其上的多个信号布线层的封装衬底如CSP，所以重点在于构成键合引线的通路，以便不以多种形式交叉。因此，当实现使用多个闪存芯片1的多芯片封装结构的半导体器件时，不需要使用所有布线层的反镜像掩模图形和金属布线的选择掩模来镜像对称地对准芯片。此外，不需要强加处理负担例如主要采取的访问地址或者数据的高/低级倒置(high-low-orderinversion)。
图22示出了具有MCP结构的另一个半导体器件的垂直剖面示意图。图22和图20之间的差别点在于，又一存储芯片40层叠在一个闪存芯片上。当将闪存芯片1设定为AND型时，例如，将存储芯片40构造为NOR型闪存芯片。根据存储信息的类型，可以适当使用通过AND型增加容量和通过NOR型改进随机访问性能。
《CSP结构的半导体器件》
图23中示出了在采用CSP结构作为封装结构时的半导体器件的平面结构。附图标记41表示CSP衬底。在闪存芯片1的安装表面上方形成了大量的键合焊盘42，这些键合焊盘42引线键合到它们相应的闪存芯片1的键合焊盘19上。当一个闪存芯片1安装在CSP衬底41上时，在CSP衬底41的背面上方形成了连接到其相应键合焊盘42的焊料凸起电极(未示出)，并且闪存芯片通过焊料凸起电极安装到印刷电路板。CSP衬底也可以采用单层信号布线层的结构或者多层信号布线层的结构。如果信号布线层的数量增加，由于可以自由地在CSP衬底内布线，因此可以自由地布置焊料凸起电极和键合焊盘42的位置。然而，CSP衬底的成本显著增加。即使当在CSP衬底的两个表面上方安装相同类型的存储芯片时，建议也可以使用成对的闪存芯片1，其中转换接口功能，像CORE8(MCP-A)和MIRROR8(MCP-A)。这是因为可以将单层信号布线衬底用于CSP衬底。
图33示出了具有采用的CSP结构的另一个半导体器件的垂直剖面结构。图34示出了其平面结构。附图标记80表示CSP衬底。在CSP衬底上方安装两个闪存芯片1a和1b以及类型与闪存芯片不同的半导体芯片83。焊料球电极85形成在CSP衬底80的背面上方。其上安装有一个闪存芯片1a的凸起电极86的焊接区87以及连接到其它芯片1b和83的键合焊盘88形成在CSP衬底80的表面上方。经由CSP衬底80中未示出的布线层，使焊接区87、键合焊盘88和焊料球电极85达到所需的连接状态。
闪存芯片1a和1b都可以是MCP形式的闪存芯片(核心芯片(corechip))1。可以选择的是，一个闪存芯片1a可以是核心芯片1，而另一个闪存芯片1b可以是MCP镜像形式的闪存芯片(镜像芯片)。采用核心芯片和镜像芯片使其能够简化CSP衬底80的布线。如果考虑到CSP衬底80的属性，而使CSP衬底80的布线复杂，那么必然地将两个芯片1a和1b都构成为核心芯片。例如，将另一个半导体芯片83构成为其它电路类型例如NOR型闪存芯片。将形成在芯片1b和83中的键合焊盘90和91引线键合到其相应的键合焊盘88。例如，当通常与芯片1b和83的键合焊盘90和91连接的键合焊盘88a是地址焊盘时，则对于每个芯片1b和83而言单独地进行芯片选择。尽管未具体示出，但是芯片1a也与其它芯片1b和83共享地址输入，并且单独地进行芯片选择。
《转换电路的具体例子》
下面说明转换电路的具体例子。每个转换电路都根据施加给键合选择焊盘的电位状态在预定信号键合焊盘的接口功能之间执行转换。从图7的键合选择电极的描述可以清楚看出，基于转换电路的第一转换模式对应于预定信号键合焊盘的接口功能转换有效或者无效。例如，这等同于不可选择性地获得I/O9至I/O16的情况。第二转换模式等同于接口功能在多个信号键合焊盘之中交换的情况。例如，第二转换模式对应于当并行数据输入/输出位的数量为8位时，彼此选择性地交换I/O1和I/O8、I/O2和I/O7、I/O3和I/O6以及I/O4和I/O5的情况。
图24示出了根据第一转换模式的转换电路的一个例子。将相同图中示出的例子构成为选择信号输入焊盘的电路。INA和INB表示信号输入焊盘，并且BOP表示键合选择焊盘。从信号输入焊盘INA和INB发送的输入可以传输到其基于/CE的芯片选择状态中的相应后续级。从键合选择焊盘BOP发送的输入供给到输入转换电路50，作为补充信号SEL1和/SEL1。输入转换电路50包含输入门电路51和输入门电路52，当信号SEL1为高电平时，输入门电路51接收从信号输入焊盘I NA发送的输入信号，当信号/SEL1为高电平时，输入门电路52在其内获得从信号输入焊盘I NA发送的输入信号。输入门电路51的输出和输入门电路52的输出用引线彼此OR连接，并且连接到内部电路53。在键合选择焊盘BOP的上拉状态下，使信号输入焊盘INA的输入功能有效，并且使信号输入焊盘INB的输入功能无效。在键合选择焊盘BOP的下拉状态下，分别反过来设定信号输入功能。
图25示出了根据第一转换模式的转换电路的另一个例子。将相同图中示出的例子构成为选择信号输入焊盘的电路。从键合选择焊盘BOP发送的输入供给到输出转换电路54，作为补充信号SEL2和/SEL2。输出转换电路54包含输出门电路55和输出门电路56，当信号SEL2为高电平时，输出门电路55给其后续级传输读使能信号RE，当信号/SEL2为高电平时，输出门电路56传输读使能信号RE。OUTA’和OUTB’分别表示信号输出焊盘，BOP表示键合选择焊盘。输出缓冲电路57和58的输出端子连接到其相应的信号输出焊盘OUTA’和OUTB’。当输出门电路55的输出为高电平时，输出缓冲电路57输出从内部电路59供给到信号输出焊盘OUTA’的输出数据OUT。当输出门电路56的输出为高电平时，输出缓冲电路58输出从内部电路59供给到信号输出焊盘OUTB’的输出数据OUT。在键合选择焊盘BOP的上拉状态下，使信号输出焊盘OUTA’的输出功能有效，而使信号输出焊盘OUTB’的输出功能无效。在键合选择焊盘BOP的下拉状态下，分别倒置其信号输出功能。
图26示出了根据第二转换模式的转换电路的例子。将相同图中示出的例子构成为交换信号输入焊盘功能的电路。INA和INB表示信号输入焊盘，BOP表示键合选择焊盘。使从信号输入焊盘INA和INB发送的输入可传输到其基于/CE的芯片选择状态中的相应后续级。将从键合选择焊盘BOP发送的输入供给到输入转换电路60，作为补充信号SEL1和/SEL1。输入转换电路60包含输入门电路61、输入门电路62、输入门电路63和输入门电路64，当信号SEL1为高电平时，输入门电路61接收从信号输入焊盘INA发送的输入信号，当信号/SEL1为高电平时，输入门电路62在其内接收从信号输入焊盘INB发送的输入信号，当信号/SEL1为高电平时，输入门电路63在其内接收从信号输入焊盘INA发送的输入信号，当信号SEL1为高电平时，输入门电路64接收从信号输入焊盘INB发送的输入信号。输入门电路61的输出和输入门电路63的输出彼此用引线OR连接，并且连接到内部电路65。输入门电路62的输出和输入门电路64的输出彼此用引线OR连接并且连接到内部电路66。在键合选择焊盘BOP的上拉状态下，使来自信号输入焊盘INA的输入可经由输入门电路61输入到内部电路65，使来自信号输入焊盘INB的输入可经由输入门电路64输入到内部电路66。在键合选择焊盘BOP的下拉状态下，转换信号输入功能，使得来自信号输入焊盘INA的输入可经由输入门电路62输入到内部电路66，并且使来自信号输入焊盘INB的输入可经由输入门电路63输入到内部电路65。
图27示出了根据第二转换模式的转换电路的另一个例子。将相同附图中示出的例子构成为交换信号输出焊盘的输出功能的电路。将从键合选择焊盘BOP发送的输入供给到输出转换电路70，作为补充信号SEL2和/SEL2。输出转换电路70包含输出门电路(输出选择电路)73和输出门电路(输出选择电路)74，当信号SEL2为高电平时，输出门电路73选择内部电路71的输出OUTA，当信号SEL2为低电平时，输出门电路73选择内部电路72的输出OUTB，并且将其传输给其后续级，当信号/SEL2为高电平时，输出门电路74选择内部电路71的输出OUTA，并且当信号/SEL2为低电平时，输出门电路74选择内部电路72的输出OUTB，并且将其传输给其后续级。输出门电路73和74都包括p沟道型MOS晶体管MP1至MP4和n沟道型MOS晶体管MN1至MN4。构成晶体管MP3和MN4，以便选择性地切断信号OUTB的传输路径，并且构成晶体管MP2和MN2，以便选择性地切断信号OUTA的传输路径。OUTA’和OUTB’分别表示信号输出焊盘。输出缓冲器电路75和76的输出端子分别连接到信号输出焊盘OUTA’和OUTB’。当读使能信号RE处于激励状态(高电平)时，输出缓冲器电路75将输出门电路73的输出输出给信号输出焊盘OUTA’。当读使能信号RE处于激励状态(高电平)时，输出缓冲器电路76将输出门电路74的输出输出给信号输出焊盘OUTB’。由于在键合选择焊盘BOP的上拉状态下SEL2处于高电平且/SEL2处于低电平，因此将输出焊盘OUTA’分配给内部电路71的输出信号OUTA的输出，输出焊盘OUTB’分配给内部电路72的输出信号OUTB的输出。由于在键合选择焊盘BOP的下拉状态下，与上述相反，SEL2和/SEL2分别处于低电平和高电平，因此输出焊盘OUTA’分配给内部电路72的输出信号OUTB的输出，输出焊盘OUTB’分配给内部电路71的输出信号OUTA的输出。
《通过键合选择的控制功能的转换》
下面描述通过键合选择在控制功能之间的转换。这里将说明通过图7中所示的键合选择焊盘B.O.AdU转换的功能。该功能通过包含在内部控制电路10中的控制器(CNT)10A(参见图1)实现。
当安装图20中所描述的闪存芯片对1时，用于选择地址、数据和芯片的键合焊盘共同连接在闪存芯片1之间，以便提供MCP结构化。为了独立选择闪存芯片1，并且使所选择的芯片在此时执行访问操作，需要分配离散地址空间，作为例子如图28所示那样将从0000至3FFF范围的地址空间分配给一个闪存芯片、将从4000至7FFF的地址空间分配给另一个闪存芯片的情况。当保持原样时(leftintact)，两个闪存芯片1都放置在相同的空间中，并且仅仅只是并行工作。
因此，当使键合选择焊盘B.O.AdU打开时，将低级侧地址空间分配给相应的闪存芯片。当键合选择焊盘B.O.AdU设定为接地电位VSS时，将高级侧地址空间分配给相应的闪存芯片。将图4中描述的SA2的地址输入周期中的I/O7的值用于给芯片分配地址空间。即，当将键合选择焊盘B.O.AdU设定为接地电位VSS时，在SA2的地址输入周期中的I/O7值为高电平的条件下，使有关SA2的地址输入周期的命令输入有效。如果I/O7值为低电平，那么有关地址输入周期的命令输入变为无效，使得无法进行访问操作。当使键合选择焊盘B.O.AdU打开时，忽略在SA2的地址输入周期中的I/O7值。
这里，将在SA2的地址输入周期中的I/O7的输入分级为比闪存芯片1的地址最高有效位高一级的位。在其中选择关于使用I/O1至I/O8的a×8器件的操作的闪存芯片情况下，地址输入周期中的地址输入形式构成为使得列地址为11位且扇区地址为14位，如图29所示。对于每个扇区地址SA1和SA2而言将最高有效位A24输入给I/O6。来自比I/O6高一级的I/O7的高电平输入被认为是对高级空间的访问请求。在其中选择关于使用I/O1至I/O16的a×16器件的操作的闪存芯片情况下，将地址输入周期中的地址输入形式构成为使得列地址为10位，且扇区地址为14位，如图30所示。对于每个扇区地址SA1和SA2而言将最高有效位A23输入给I/O6。来自比I/O6高一级的I/O7的高电平输入被认为是对高级空间的访问请求。顺便提及，图29和30中的符号L*意味着固定在低电平使用它们。符号L/H意味着它们可以设定为低电平或者高电平。
在其中分别使闪存芯片1的选择和地址输入在如图20所述的MCP结构中公用的使用形式中，使键合选择焊盘B.O.AdU相对于一个闪存芯片1打开，并且键合选择焊盘B.O.AdU相对于另一个闪存芯片1下拉到接地电位VSS。当地址输入周期SA2中从I/O7发送的输入为高电平时，能够进行该另一个闪存芯片1的访问操作，而当来自I/O7的输入为低电平时，能够进行该一个闪存芯片的操作。这样，当用于选择地址、数据和芯片的外部连接电极共同连接在闪存芯片1之间以便提供MCP结构化时，选择相应的闪存芯片1，并且使其能够访问，使得从半导体器件外部看能够扩展地址空间。
在其中分别使闪存芯片1的选择和地址输入在如图20所述的MCP结构中公用的使用形式中，限制闪存芯片1的通电-读取操作，其中结合通电-读取指令将键合选择焊盘B.O.AdU下拉到接地电位。因此，当指示通电-读取时，操作以MCP形式安装的闪存芯片对，使得能够在读数据的冲突发生之前防止因此而产生的麻烦。图31示出了表示通电-读取操作的时序图。
下面将说明根据又一方面的本发明的形式，涉及接口功能转换电路。该转换电路包含在形成有多个电路元件和多个外部连接电极的半导体芯片中，可以构成该转换电路，以便根据关于熔断器的编程状态执行外部连接电极的接口功能之间的转换。将熔断器限定为激光熔断器、电熔断器或者电可擦除-可编程快闪熔断器，该激光熔断器通过激光存储与其切断与否相应的信息，该电熔断器通过焦耳热存储与其切断与否相应的信息。快闪熔断器必须响应于复位指令执行所存储信息的读取。因此，必须从向其输入关于复位操作指令的复位外部连接电极的接口功能转换应用中排除该快闪熔断器。这是因为既然存储在快闪熔断器中的信息在正常情况下响应于关于复位操作的指令而被读取，从而最初设定到内部寄存器等，因此在向其输入关于复位操作指令的接口功能转换应用中使用快闪熔断器是不利的。简而言之，在读取快闪熔断器之前，必须建立复位端子和电源端子的配置。如果考虑这些，那么在使用快闪熔断器的情况下，例如如图32所示设定通电时的内部操作顺序。
虽然基于优选实施例具体描述了由本发明人作出的以上发明，但是本发明并不限于上面提到的实施例。不必说，在不脱离其精神的范围内可以对其进行各种改变。
例如，半导体存储芯片并不限于闪存芯片，可以是其它的存储型存储芯片，例如SRAM、同步DRAM、EEPROM等。在MCP结构的情况下，芯片的安装数量并不限于两个，可以多于两个。键合焊盘的功能和阵列并不限于上面的描述，可以适当地改变。使得能够交换信号接口功能的键合焊盘之中的布局并不限于这种相对于与芯片纵向侧交叉的线对称的结构，它可以相对于沿着纵向侧延伸的线基本对称地构成。然而，在构成方面例如对于接口转换而言必须的芯片内部布线路径模式，前者与后者相比变得更简单。此外，存储卡不限于MMC，而是可应用于其它的存储卡规格的存储卡。可以将本发明领会为半导体存储芯片本身。

Claims (21)

1.一种半导体器件，包括：
形成有多个半导体元件和多个外部连接电极的半导体存储芯片；和
包含在所述半导体存储芯片中的转换电路，
其中每个所述转换电路根据施加给第一外部连接电极的电位状态，通过键合选择在预定的第二外部连接电极的接口功能之间执行转换。
2.根据权利要求1的半导体器件，其中要用于接口功能转换的所述第二外部连接电极为多位并行输入/输出电极和控制信号输入电极。
3.根据权利要求2的半导体器件，其中从要用于所述接口功能转换的所述电极中排除用于供给电能的所述外部连接电极。
4.根据权利要求1的半导体器件，其中所述转换电路在每个所述预定的第二外部连接电极的所述接口功能的有效和无效状态之间转换。
5.根据权利要求1的半导体器件，其中所述转换电路在所述预定的第二外部连接电极之中交换接口功能。
6.根据权利要求5的半导体器件，其中在放置一对所述半导体存储芯片使得它们的背面彼此重叠的状态下，当在正面和反面方向观察时，要用于交换所述接口功能的所述第二外部连接电极具有彼此一致的布局。
7.根据权利要求5的半导体器件，其中要用于替换所述接口功能的所述第二外部连接电极具有与设置在作为中心放置的所述芯片一侧上的所述外部连接电极的预定外部连接电极对称的布局。
8.根据权利要求1的半导体器件，其中所述半导体存储芯片进一步包含控制电路，所述控制电路根据施加给第三外部连接电极的电位状态，通过键合选择执行用于从预定的外部连接电极发送的输入的控制功能的转换。
9.根据权利要求8的半导体器件，
其中当所述第三外部连接电极为第一电位状态时，在一个地址输入周期中输入的、比所述半导体存储芯片的地址最高有效位高一级的位为第一逻辑值的情况下，所述控制电路判定有关地址输入周期的命令输入无效，并且当所述比所述半导体存储芯片的地址最高有效位高一级的位为第二逻辑值时，所述控制电路判定有关地址输入周期的命令输入有效，和
其中当所述第三外部连接电极为第二电位状态时，所述控制电路忽略在所述地址输入周期中输入的、比所述半导体存储芯片的所述地址最高有效位高一级的所述位。
10.根据权利要求9的半导体器件，其中在给出用于读操作而没有地址输入的指令情况下，当所述第三外部连接电极为所述第一电位状态时，所述控制电路禁止所述读操作的启动。
11.一种半导体器件，包括：
彼此层叠的一对半导体存储芯片，每个都包含多个布置在其边缘部分的键合焊盘和封装的端子，所述端子通过键合线连接到它们相应的键合焊盘，
其中所述半导体存储芯片包含转换电路，所述转换电路根据第一键合焊盘的第一电位状态或者第二电位状态，通过键合选择在预定的第二键合焊盘之中交换接口功能，
其中要用于交换所述接口功能的所述第二键合焊盘为多位并行输入/输出键合焊盘和从控制信号输入键合焊盘中选择的预定键合焊盘，
其中在放置该对所述半导体存储芯片使得它们的背面彼此重叠的状态下，当在正面和反面方向观察时，要用于交换所述接口功能的所述键合焊盘具有彼此一致的布局，和
其中该对所述半导体存储芯片中的一个以所述第一键合焊盘处于第一电位状态的方式键合，并且其另一个以所述第一键合焊盘处于第二电位状态的方式键合。
12.根据权利要求11的半导体器件，其中提供TSOP封装结构作为所述封装的结构，并且所述封装的所述端子为引线端子。
13.根据权利要求11的半导体器件，其中提供CSP封装结构作为所述封装的结构，并且所述封装的所述端子为形成在封装衬底表面中的键合焊盘。
14.一种半导体器件，包括：
包含布置在其边缘部分的多个键合焊盘的半导体存储芯片和通过键合线连接到它们相应的键合焊盘的安装板端子，
其中所述半导体存储芯片包含转换电路，所述转换电路根据第一键合焊盘的第一电位状态，使布置在所述半导体存储芯片一侧的预定边缘部分的第二键合焊盘的信号接口功能有效，并且使布置在所述半导体存储芯片另一侧的预定边缘部分的第三键合焊盘的信号接口功能无效，和
其中所述第一键合焊盘键合到所述安装板上的相应端子，用于使所述第一键合焊盘处于所述第一电位状态。
15.根据权利要求14的半导体器件，进一步包含访问控制所述半导体存储芯片的控制器芯片，
其中使所述半导体存储芯片中的所述信号接口功能有效的所述第二键合焊盘分别连接到所述控制器芯片的存储接口端子，
其中所述控制器芯片的外部接口端子分别连接到所述安装板的外部接口端子。
16.根据权利要求15的半导体器件，其中所述控制器芯片具有基于预定存储卡规格的卡主接口功能。
17.一种半导体器件，包括：
形成有多个半导体元件和多个外部连接电极的半导体存储芯片；和
包含在所述半导体存储芯片中的输出转换电路，
其中响应于第一电压施加给第一外部连接电极的状态，所述输出转换电路选择将通过包括预定电路元件的第一电路形成的第一信号输出给第二外部连接电极的输出通路，以及将通过包括预定电路元件的第二电路形成的第二信号输出给第三外部连接电极的输出通路，和
其中响应于第二电压施加给所述第一外部连接电极的状态，所述输出转换电路选择将所述第一信号输出给所述第三外部连接电极的输出通路和将所述第二信号输出给所述第二外部连接电极的输出通路。
18.一种半导体器件，包括：
形成有多个电路元件和多个外部连接电极的半导体存储芯片；和
包含在所述半导体存储芯片中的输入转换电路，
其中响应于将第一电压施加给第一外部连接电极的状态，所述输入转换电路选择将从第二外部连接电极输入的第一信号供给到包括预定电路元件的第一电路的输入通路，以及将从第三外部连接电极输入的第二信号供给到包括预定电路元件的第二电路的输入通路，和
其中响应于将第二电压施加给所述第一外部连接电极的状态，所述输入转换电路选择将从所述第二外部连接电极输入的所述第一信号供给到所述第二电路的输入通路，以及将从所述第三外部连接电极输入的所述第二信号供给到所述第一电路的输入通路。
19.一种半导体器件，包括：
形成有多个电路元件和多个外部连接电极的半导体芯片；和
包含在所述半导体芯片中的转换电路，
其中所述转换电路根据关于熔断器的编程状态，在外部连接电极的接口功能之中执行转换。
20.根据权利要求19的半导体器件，其中将所述熔断器限定为激光熔断器、电熔断器、或者电可擦除且可编程快闪熔断器，所述激光熔断器通过激光存储与其切断与否相应的信息，所述电熔断器通过焦耳热存储与其切断与否相应的信息。
21.根据权利要求20的半导体器件，其中从向其输入关于复位操作指令的复位外部连接电极的接口功能转换应用中排除所述快闪熔断器。
CNB2005100051061A 2004-02-26 2005-01-28 半导体器件 Expired - Fee Related CN100552815C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004050819A JP2005243132A (ja) 2004-02-26 2004-02-26 半導体装置
JP050819/2004 2004-02-26

Publications (2)

Publication Number Publication Date
CN1661722A CN1661722A (zh) 2005-08-31
CN100552815C true CN100552815C (zh) 2009-10-21

Family

ID=34879600

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100051061A Expired - Fee Related CN100552815C (zh) 2004-02-26 2005-01-28 半导体器件

Country Status (5)

Country Link
US (2) US7177171B2 (zh)
JP (1) JP2005243132A (zh)
KR (1) KR20050087730A (zh)
CN (1) CN100552815C (zh)
TW (1) TW200529229A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105761744A (zh) * 2010-07-29 2016-07-13 泰塞拉先进技术公司 半导体器件和多层半导体器件

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601497B2 (en) * 2000-06-15 2009-10-13 Qiagen Gaithersburg, Inc. Detection of nucleic acids by target-specific hybrid capture method
US6982892B2 (en) * 2003-05-08 2006-01-03 Micron Technology, Inc. Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules
US7190604B2 (en) * 2005-06-27 2007-03-13 Lyontek Inc. Capacity dividable memory IC
KR100630761B1 (ko) * 2005-08-23 2006-10-02 삼성전자주식회사 메모리 집적도가 다른 2개의 반도체 메모리 칩들을내장하는 반도체 멀티칩 패키지
US7652922B2 (en) * 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US7352602B2 (en) 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
DE102006045906A1 (de) * 2006-09-28 2008-04-17 Infineon Technologies Ag Modul mit einem Controller für eine Chipkarte
JP2008102345A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 半導体集積回路装置
KR100852187B1 (ko) * 2007-01-25 2008-08-13 삼성전자주식회사 효과적인 시스템 인 패키지 구성을 위한 핀 구성 변경 회로
US8059443B2 (en) * 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US8064739B2 (en) * 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
JP5239309B2 (ja) * 2007-11-21 2013-07-17 株式会社村田製作所 半導体装置
TWI385527B (zh) * 2009-02-10 2013-02-11 Phison Electronics Corp Ｍｌｃ ｎａｎｄ型快閃記憶體儲存系統及其控制器與存取方法
KR101555637B1 (ko) * 2009-03-27 2015-09-24 삼성전자주식회사 스마트 카드
CN102414327B (zh) * 2009-05-01 2015-04-08 奇亚根盖瑟斯堡股份有限公司 用于在样品中检测rna剪接形式的非靶向扩增方法
US9689047B2 (en) * 2010-01-29 2017-06-27 Qiagen Gaithersburg Inc. Methods and compositions for sequence-specific purification and multiplex analysis of nucleic acids
US9605303B2 (en) 2010-01-29 2017-03-28 Qiagen Gaithersburg, Inc. Method of determining and confirming the presence of an HPV in a sample
AU2011255638B2 (en) 2010-05-19 2016-08-25 Qiagen Gaithersburg, Inc. Methods and compositions for sequence-specific purification and multiplex analysis of nucleic acids
EP2576840B1 (en) 2010-05-25 2018-10-17 QIAGEN Gaithersburg, Inc. Fast results hybrid capture assay and associated strategically-truncated probes
US20120079176A1 (en) * 2010-06-25 2012-03-29 Biwin Technology Limited Memory device
KR20120028146A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 입출력 경로 스왑을 지원하는 메모리 시스템
JP2014511182A (ja) 2011-02-24 2014-05-15 キアゲン ガイサーズバーグ アイエヌシー． Ｈｐｖ核酸を検出するための材料及び方法
CA2854165C (en) 2011-11-03 2022-11-22 Qiagen Gaithersburg, Inc. Materials and method for immobilizing, isolating, and concentrating cells using carboxylated surfaces
US9390772B2 (en) * 2012-05-22 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor device including option pads for determining an operating structure thereof, and a system having the same
TW201530726A (zh) * 2014-01-29 2015-08-01 Eorex Corp 記憶體與記憶體儲存裝置
KR102316101B1 (ko) * 2015-06-24 2021-10-26 엘지디스플레이 주식회사 표시장치와 그 검사 방법
CN110073197B (zh) * 2016-12-15 2022-02-22 株式会社堀场制作所 颗粒计数装置
US10831319B2 (en) 2017-02-09 2020-11-10 The University Of British Columbia Cluster sensor
US10670429B2 (en) * 2017-02-09 2020-06-02 The University Of British Columbia Capacitive bending sensors
JP6847797B2 (ja) * 2017-09-21 2021-03-24 キオクシア株式会社 半導体記憶装置
CN109860121B (zh) * 2017-11-30 2020-09-25 长鑫存储技术有限公司 一种半导体封装结构及其接口功能切换方法
JP2022143741A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体集積回路及びその動作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786526A (ja) 1993-09-14 1995-03-31 Toshiba Corp メモリ装置
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
TW544901B (en) * 2001-06-13 2003-08-01 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105761744A (zh) * 2010-07-29 2016-07-13 泰塞拉先进技术公司 半导体器件和多层半导体器件
CN105761744B (zh) * 2010-07-29 2019-05-03 泰塞拉先进技术公司 半导体器件和多层半导体器件

Also Published As

Publication number Publication date
TW200529229A (en) 2005-09-01
US20070109898A1 (en) 2007-05-17
US7355877B2 (en) 2008-04-08
JP2005243132A (ja) 2005-09-08
CN1661722A (zh) 2005-08-31
KR20050087730A (ko) 2005-08-31
US20050190624A1 (en) 2005-09-01
US7177171B2 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
CN100552815C (zh) 半导体器件
US6392950B2 (en) Semiconductor device including multi-chip
KR100884157B1 (ko) 반도체 장치
KR100842140B1 (ko) 반도체 장치
KR101323079B1 (ko) 불휘발성 기억 장치
CN108155175B (zh) 能够测试内部信号线的多芯片封装件
US8897051B2 (en) Semiconductor storage device and method for producing the same
CN113345869B (zh) 半导体存储装置
US20170123994A1 (en) Handling Of Plane Failure In Non-Volatile Storage
JP4574602B2 (ja) 半導体装置
CN100578536C (zh) 半导体存储卡
US11256605B2 (en) Nonvolatile memory device
KR100735527B1 (ko) 2개의 패드 행을 포함하는 반도체 메모리 장치
CN116867280A (zh) 存储装置
CN114970572A (zh) 可与多个主机接口一起操作的存储卡
JP2010231883A (ja) 半導体装置
JP2013197458A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100906

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KANAGAWA, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100906

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20170128

CF01 Termination of patent right due to non-payment of annual fee