CN114970572A - 可与多个主机接口一起操作的存储卡 - Google Patents

Abstract

本发明题为“可与多个主机接口一起操作的存储卡”。存储卡具有多个焊盘，该多个焊盘包括：第一组焊盘，该第一组焊盘被定位为与以第一配置布置的主机触点连接以用于根据微型安全数字(microSD)标准进行通信，第二组焊盘，该第二组焊盘被定位为与以第二配置布置的主机触点连接以用于根据外围组件接口快速(PCIe)协议进行通信，及第三组焊盘，该第三组焊盘被定位为与以第三配置布置的主机触点连接以用于根据通用闪存存储(UFS)标准进行通信。该多个焊盘包括由该第二组焊盘及该第三组焊盘共用的一个或多个共用焊盘。

Description

可与多个主机接口一起操作的存储卡

背景技术

本技术涉及存储卡及其操作。

半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数码相机、个人数码助理、移动计算设备、非移动计算设备以及其他设备(主机设备)。

存储器设备包括存储器单元，这些存储器单元可串联布置，例如，以NAND串布置，其中选择栅极晶体管设置在NAND串的末端处以选择性地将NAND串的沟道连接到源极线或位线。

电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可以被垂直布置在三维(3D)堆叠的存储器结构中，或者被水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。

存储器设备可为被配置为使用接口可移除地耦接到主机设备的存储卡的形式。例如，存储卡上的焊盘可以与主机设备的对应主机触点物理接触并电连接。这些连接使得能够在存储卡和主机设备之间进行数据传输。接口可由使得存储卡能够耦接到符合相同标准的任何主机的标准来定义。

附图说明

图1示出框中包括非易失性存储器单元的示例性存储器设备的框图。

图1A示出连接到主机的存储器设备的一个实施方案的框图。

图1B示出前端处理器电路的一个实施方案的框图。在一些实施方案中，前端处理器电路是控制器的一部分。

图1C示出后端处理器电路的一个实施方案的框图。在一些实施方案中，后端处理器电路是控制器的一部分。

图1D示出存储器封装件的一个实施方案的框图。

图2示出存储器管芯的一个实施方案的框图。

图3示出3D存储器结构的示例。

图4示出microSD快速存储卡的示例。

图5示出UFS存储卡的示例。

图6A-图6C示出可与microSD、PCIe和UFS主机接口一起操作的存储卡的焊盘的示例。

图7A-图7B示出实现图6A-图6C的焊盘的存储卡的示例。

图8示出可与microSD、PCIe和UFS主机接口一起操作的存储卡的焊盘的另一个示例。

图9A-图9B示出实现图8的焊盘布置的存储卡的示例。

图10示出microSD UHS-II存储卡的示例。

图11示出可与microSD UHS-II和UFS主机接口一起操作的存储卡的示例。

图12示出连接到存储卡的焊盘的电路。

图13示出检测电路的示例。

图14A示出检测电路的另一个示例。

图14B示出图14A的检测电路的示例实现。

图15示出可用于存储卡的方法。

具体实施方式

存储卡通常被设计为根据接口标准与主机连接。当符合接口标准的存储卡插入符合相同接口标准的主机插槽中时，主机触点与存储卡的表面上的焊盘对准并与其形成物理接触和电接触，从而实现通信(插槽中的主机触点以与存储卡的对应焊盘对准的配置布置)。一般而言，符合给定接口标准的存储卡与符合其它接口标准的主机插槽不兼容(尽管一些接口标准可以提供与早期版本的向后兼容性)。在一些情况下，卡不能物理插入到不同标准的插槽中。即使此类卡可被物理插入，存储卡焊盘和主机触点的不同配置意味着焊盘通常不能如通信所需要的那样与主机触点对准(例如，存储卡具有焊盘图案，而如果主机插槽具有不同的主机触点图案，则这两个图案不能对准)。

接口标准的实例包括安全数字(SD)标准和microSD标准。另一个实例是microSD快速标准，其与较旧的microSD标准(传统microSD)向后兼容并添加了外围组件接口快速(PCIe)能力。根据microSD快速标准的存储卡具有用于向后兼容性的传统microSD焊盘，并且具有用于使用PCIe协议进行高速通信的PCIe焊盘。另一个存储器实例是通用闪存存储(UFS)接口标准。microSD快速存储卡具有与UFS存储卡类似的形状因数，并且这两种存储卡可以物理插入同一主机插槽中。然而，当具有根据一种接口标准配置的焊盘(例如，microSD和microSD快速的PCIe焊盘)的存储卡插入具有根据另一种接口标准(例如，UFS)配置的主机触点的插槽中时，焊盘通常不根据任一标准与主机触点对准，通信未启用。

为了克服上述问题，存储卡包含被布置为与符合两个或更多个不同接口标准的不同配置的主机触点接触的焊盘。存储卡上的共用焊盘可以延伸，使得共用焊盘可以在第一位置处物理接触一种接口标准(例如，microSD快速标准的PCIe焊盘)的对应主机触点，并且在第二位置处接触另一种接口标准(例如，UFS)的对应主机触点。接口标准可指定布置成行(每行平行于存储卡的前缘延伸)的焊盘，并且共用焊盘可以垂直于此类行伸长以重叠不同行(例如，重叠一行中用于PCIe通信的焊盘位置和另一行中用于UFS通信的焊盘位置)。适当的控制电路可连接到此类共用焊盘，以检测需要哪种类型的主机接口(例如，检测主机使用哪种接口标准)并且根据所需的接口标准来配置接口电路。然后此类存储卡可插入符合不同接口标准(例如，传统microSD、microSD快速和UFS)的主机插槽中，并且焊盘(包括共用焊盘)可与对应的主机触点接触。存储卡中的电路可以根据一个或多个焊盘处的电压或电流检测主机的接口类型(例如，其为microSD、PCIe还是UFS)。接口电路可根据主机的接口标准而适当配置，并且启用通信。单个存储卡可在使用不同接口标准的主机中操作，从而减少对不同设备和/或适配器的不同存储卡的需求以在存储卡和主机之间进行适配。例如，单个存储卡可与具有microSD接口、microSD快速(PCIe)接口或UFS接口的主机一起操作。

图1是可实现为存储卡的示例性存储器设备的框图。存储器设备100，诸如非易失性数据存储系统或数据存储设备(DSD，例如硬盘驱动器(HDD)、固态驱动器(SSD)、磁带驱动器、混合驱动器等)，可包括一个或多个存储器管芯108。存储器管芯108包括存储器单元的存储器结构126(诸如存储器单元的阵列)、控制电路110和读/写电路128。存储器结构126能够经由行解码器124通过字线寻址，并且能够经由列解码器132通过位线寻址。

读/写电路128包括多个感测块51、52、…53(感测电路)并使得能够并行读取或编程存储器单元的页。通常，控制器122包括在与一个或多个存储器管芯108相同的存储器设备100(例如，可移动存储卡或其它非易失性存储装置)中。控制器可与存储器管芯分开。命令和数据经由接口例如数据总线120在主机140和控制器122之间传输，并且经由线118在控制器和一个或多个存储器管芯108之间传输。

存储器结构126可以为2D或3D。存储器结构可包括一个或多个存储器单元阵列，该一个或多个存储器单元阵列包括3D阵列。存储器结构可包括单体3D存储器结构，其中多个存储器级形成在单个基板(诸如晶圆)上方(而不是在其中)，没有中间基板。存储器结构可包括任何类型的非易失性存储器，该非易失性存储器在具有设置在硅基板上方的有源区域的存储器单元阵列的一个或多个物理级中单片地形成。存储器结构可在非易失性存储器设备中，该非易失性存储器设备具有与存储器单元的操作相关联的电路，无论相关联的电路是在基板上方还是在基板内。

控制电路110与读/写电路128协作以在存储器结构126上执行包括读取、写入和擦除的存储器操作，并且包括状态机112、片上地址解码器114、温度感测电路115、电源控制模块116、通电检测电路117和定时器119。

状态机112提供存储器操作的芯片级控制。可提供存储区113，例如，用于操作参数和软件/代码。在一个实施方案中，状态机由软件编程。在其他实施方案中，状态机不使用软件并且完全以硬件(例如，电气电路)实现。片上地址解码器114提供主机或存储器控制器所使用的硬件地址与解码器124和132所使用的硬件地址之间的地址接口。由温度感测电路115获得的温度指示可用于调整读取操作，如下文进一步描述。

电源控制模块116控制在存储器操作期间提供给字线、选择栅极线、位线和源极线的电源和电压。该电源控制模块可包括用于数据和虚设字线、SGS晶体管和SGD晶体管以及源极线的驱动器。在一种方法中，感测块51-53可包括位线驱动器。通电检测电路可用于检测存储器设备何时通电。检测电路117可包括事件处理程序，该事件处理程序可为软件或固件例程或者在硬件中实现的例程。定时器119可用于确定自上次操作(诸如读或写操作)以来已经过去的时间。定时器119可基于在存储器设备中使用的时钟信号递增。

在一些具体实施中，可组合部件中的一些部件。在各种设计中，除存储器结构126之外的部件中的一个或多个部件(单独或组合)可被认为是至少一个控制电路，该至少一个控制电路被配置为执行本文所述的技术，包括本文所述的过程的步骤。例如，控制电路可包括控制电路110、状态机112、片上地址解码器114、电源控制模块116、感测块51、52、…、53、读/写电路128、控制器122等中的任何一者或者其组合。

片外控制器122(在一个实施方案中是电路)可包括处理器122c、存储设备(存储器)诸如ROM 122a和RAM 122b以及纠错码(ECC)引擎245。ECC引擎可以纠正许多读取错误。

还提供主机接口122d。与ROM 122a、RAM 122b和处理器122c通信的主机接口122d是通过数据总线120在控制器122和主机140之间提供电接口的电路。例如，主机接口可以改变信号的格式或定时、提供缓冲区、隔离电涌，锁存I/O等。在一些情况下，主机接口122d可被配置用于不同主机，并且可包括为给定主机适当地配置主机接口122d的电路或与此类电路通信。

存储器设备包括代码诸如一组指令，并且处理器可以操作以执行该组指令从而提供本文所述的功能。另选地或除此之外，处理器可从存储器结构访问代码，诸如一条或多条字线中的存储器单元的保留区域。

例如，控制器可使用代码来访问存储器结构，诸如用于编程操作、读取操作和擦除操作。代码可包括引导代码和控制代码(例如，一组指令)。引导代码是在引导或启动过程中初始化控制器并使控制器能够访问存储器结构的软件。控制器可使用代码来控制一个或多个存储器结构。在上电时，处理器122c从ROM 122a或存储器结构126取出引导代码以供执行，并且引导代码初始化系统部件并将控制代码加载到RAM 122b中。一旦控制代码被加载到RAM中，便由处理器执行。控制代码包括执行基本任务的驱动器，基本任务为诸如控制和分配存储器、对指令的处理区分优先次序，以及控制输入和输出端口。

在一个实施方案中，主机是计算设备(例如，膝上型计算机、台式计算机、智能电话、平板电脑、数码相机)，其包括一个或多个处理器、一个或多个处理器可读存储设备(RAM、ROM、闪存存储器、硬盘驱动器、固态存储器)，该一个或多个处理器可读存储设备存储用于对一个或多个处理器进行编程以执行本文所述方法的处理器可读代码(例如，软件)。主机设备(主机)还可包括附加系统存储器、一个或多个输入/输出接口和/或与一个或多个处理器通信的一个或多个输入/输出设备。

除NAND闪存存储器之外，还可以使用其他类型的非易失性存储器。

半导体存储器设备包括易失性存储器设备，诸如动态随机存取存储器(“DRAM”)或静态随机存取存储器(“SRAM”)设备，非易失性存储器设备，诸如电阻式随机存取存储器(“ReRAM”)、电可擦除可编程只读存储器(“EEPROM”)、闪存存储器(也可以被认为是EEPROM的子集)、铁电随机存取存储器(“FRAM”)和磁阻随机存取存储器(“MRAM”)，以及能够存储信息的其他半导体元件。每种类型的存储器设备可具有不同的配置。例如，闪存存储器设备可以NAND配置或NOR配置进行配置。

该存储器设备可由无源元件和/或有源元件以任何组合形成。以非限制性示例的方式，无源半导体存储器元件包括ReRAM设备元件，在一些实施方案中，ReRAM设备元件包括电阻率切换存储元件，诸如反熔丝或相变材料，以及可选的转向元件，诸如二极管或晶体管。此外，以非限制性示例的方式，有源半导体存储器元件包括EEPROM和闪存存储器设备元件，在一些实施方案中，该闪存存储器设备元件包括包含电荷存储区的元件，诸如浮栅、导电性纳米颗粒或电荷存储介电材料。

多个存储器元件可被配置为使得它们串联连接或者使得每个元件可被单独访问。以非限制性示例的方式，NAND配置中的闪存存储器设备(NAND存储器)通常包含串联连接的存储器元件。NAND串是包括存储器单元和选择栅极晶体管的一组串联连接的晶体管的示例。

NAND存储器阵列可被配置为使得该阵列由存储器的多个串构成，其中串由共享单个位线并作为组被访问的多个存储器元件构成。另选地，可配置存储器元件，使得每个元件可被单独访问，例如NOR存储器阵列。NAND存储器配置和NOR存储器配置为示例，并且可以其他方式配置存储器元件。

位于基板之内以及/或者之上的半导体存储器元件可被布置成二维或三维，诸如2D存储器结构或3D存储器结构。在2D存储器结构中，半导体存储器元件被布置在单个平面或单个存储器设备级中。通常，在2D存储器结构中，存储器元件被布置在平面中(例如，在x-y方向平面中)，该平面基本上平行于支承存储器元件的基板的主表面延伸。基板可为存储器元件的层在其上方或之中形成的晶圆，或者其可为在存储器元件形成后附接到其的承载基板。作为非限制性示例，基板可包括半导体，诸如硅。

存储器元件可被布置在处于有序阵列中(诸如在多个行和/或列中)的单个存储器设备级中。然而，存储器元件可以非常规配置或非正交配置排列。存储器元件可各自具有两个或更多个电极或接触线，诸如位线和字线。

布置3D存储器阵列，使得存储器元件占据多个平面或多个存储器设备级，从而形成三维结构(即，在x、y和z方向上，其中z方向基本上垂直于基板的主表面，并且x和y方向基本上平行于基板的主表面)。

作为非限制性示例，3D存储器结构可被垂直地布置为多个2D存储器设备级的堆叠。作为另一个非限制性示例，3D存储器阵列可被布置为多个垂直的列(例如，基本上垂直于基板的主表面即在y方向上延伸的列)，其中每列具有多个存储器元件。这些列可以例如在x-y平面中以2D配置布置，从而导致存储器元件的3D布置，其中元件位于多个垂直堆叠的存储器平面上。三维存储器元件的其他配置也可以构成3D存储器阵列。

以非限制性示例的方式，在3D NAND存储器阵列中，存储器元件可耦合在一起以在单个水平(例如，x-y)存储器设备级内形成NAND串。另选地，存储器元件可耦接在一起以形成横贯多个水平存储器设备级的垂直NAND串。可以设想其他3D配置，其中一些NAND串包含单个存储器级中的存储器元件，而其他串则包含跨越多个存储器级的存储器元件。3D存储器阵列还可以被设计为处于NOR配置和处于ReRAM配置。

通常，在单体3D存储器阵列中，在单个基板上方形成一个或多个存储器设备级。可选地，单体3D存储器阵列还可以具有至少部分地位于单个基板内的一个或多个存储器层。作为非限制性示例，基板可包括半导体，诸如硅。在单体3D阵列中，构成阵列的每个存储器设备级的层通常形成在阵列的下层存储器设备级的层上。然而，单体3D存储器阵列的相邻存储器设备级的层可以在存储器设备级之间共享或者在存储器设备级之间具有中间层。

2D阵列可以单独形成，并且然后封装在一起以形成具有多层存储器的非单体存储器设备。例如，非单片的堆叠存储器可通过在单独的基板上形成存储器级并且然后将存储器级堆叠在彼此之上而构造。在堆叠之前可以将基板减薄或从存储器设备级移除，但由于存储器设备级最初形成在单独的基板之上，因此所得的存储器阵列不是单体3D存储器阵列。此外，多个2D存储器阵列或3D存储器阵列(单体或非单体)可以形成在单独的芯片上，并且然后封装在一起以形成堆叠芯片存储器设备。

通常需要相关联的电路来操作存储器元件并与存储器元件通信。作为非限制性示例，存储器设备可具有用于控制并驱动存储器元件以实现诸如编程和读取的功能的电路。该相关联的电路可与存储器元件位于同一基板上和/或位于单独的基板上。例如，用于存储器读取、写入和擦除操作的控制器可以被定位在单独的控制器芯片上和/或定位在与存储器元件相同的基板上。

本领域的技术人员将认识到，该技术不限于所描述的2D示例性结构和3D示例性结构，而是涵盖如本文所述并且如本领域的技术人员所理解的技术的实质和范围内的所有相关存储器结构。

在一个实施方案中，一个或多个控制电路形成在称为控制管芯的第一管芯上，并且存储器阵列形成在称为存储器管芯的第二管芯上。例如，与存储器相关联的一些或所有控制电路(例如，控制电路110、行解码器124、列解码器132和读取/写入电路128)可形成在同一控制管芯上。控制管芯可以接合到一个或多个对应的存储器管芯以形成集成存储器组件。控制管芯和存储器管芯可具有被布置用于彼此电连接的接合焊盘。控制管芯和存储器管芯的接合焊盘可以通过多种接合技术中的任何一种对准并接合在一起，部分取决于接合焊盘尺寸和接合焊盘间隔(即，接合焊盘间距)。在一些实施方案中，在所谓的Cu-Cu接合工艺中，接合焊盘在没有焊料或其他附加材料的情况下直接彼此接合。在一些实施例中，管芯以一对一布置接合(例如，一个控制管芯对一个存储器管芯)。在一些实施例中，在集成存储器组件中可存在多于一个控制管芯和/或多于一个存储器管芯。在一些实施方案中，集成存储器组件包括多个控制管芯和/或多个存储器管芯的堆叠。在一些实施方案中，控制管芯连接到存储器控制器或以其他方式与存储器控制器通信。例如，存储器控制器可接收要编程到存储器阵列中的数据。存储器控制器将数据转发到控制管芯，使得控制管芯可以将该数据编程到存储器管芯上的存储器阵列中。

虽然图1的存储器设备100是非易失性存储装置的一个实施例，但是可以使用本技术来实现非易失性存储装置的其他实施例。图1以简单的方式表示控制器122，为简单起见省略了细节。图1A-图1D的以下示例提供控制器及其如何连接到多个存储器管芯的更详细示例。

图1A是可实现本文所提出的技术的连接到主机140的存储器设备101的一个实施方案的框图。存储器设备101可视为非易失性存储装置的另一实施例。许多不同类型的存储器设备可与本文提出的技术一起使用。一个示例性存储器设备为固态驱动器(“SSD”)；另一个示例是存储卡；然而，也可以使用其他类型的存储器设备。存储器设备101包括控制器102、用于存储数据的非易失性存储器104以及本地存储器106(例如，DRAM、SRAM或ReRAM)。在一个实施方案中，控制器102包括前端处理器(FEP)电路141和一个或多个后端处理器(BEP)电路142。在一个实施方案中，FEP电路141在ASIC上实现。在一个实施方案中，每个BEP电路142在单独ASIC上实现。在一个实施方案中，用于BEP电路142和FEP电路141中的每一者的ASIC在同一半导体上实现，使得控制器102被制造为片上系统(“SoC”)。FEP电路141和BEP电路142均包括其本身的处理器。在一个实施方案中，FEP电路141和BEP电路142用作主从配置，其中FEP电路141是主设备，并且每个BEP电路142是从设备。例如，FEP电路141实现闪存转换层，该闪存转换层执行存储器管理(例如，垃圾收集、损耗均衡等)、逻辑到物理地址转换、与主机的通信、DRAM(本地易失性存储器)的管理以及SSD(或其他非易失性存储系统)的整体操作的管理。BEP电路142根据FEP电路141的请求来管理存储器封装件/管芯中的存储器操作。例如，BEP电路142可进行读取、擦除和编程过程。另外，BEP电路142可执行缓冲器管理，设置FEP电路141所需的特定电压电平，执行纠错(例如生成纠错码(ECC))，控制到存储器封装的切换模式接口等。在一个实施方案中，每个BEP电路142负责其本身的一组存储器封装。控制器102是控制电路的一个示例。

在一个实施方案中，非易失性存储器104包括多个存储器封装件。每个存储器封装件都包括一个或多个存储器管芯。因此，控制器102连接到一个或多个非易失性存储器管芯。在一个实施方案中，存储器封装件104中的每个存储器管芯利用NAND闪存存储器(包括二维NAND闪存存储器和/或三维NAND闪存存储器)。在其他实施方案中，存储器封装件可包括其他类型的存储器。

控制器102经由接口(例如，数据总线120)与主机140通信。在一个实施方案中，数据总线120实现通用闪存存储器(“UFS”)接口。在一个实施方案中，数据总线120实现安全数字(“SD”)接口。在一个实施方案中，数据总线120实现外围组件接口快速(PCIe)接口。实施方案包括被配置为实现两个、三个或更多个此类接口以与不同主机通信的存储器设备，包括存储卡。

主机140被配置为运行需要访问(例如，写入和读取)存储器设备101的软件应用程序143。为了访问存储器设备101，应用程序143与驱动器144通信，该驱动器是用于启用应用程序143与存储器设备101之间的通信的软件。实现驱动器144的软件可由主机140中的微处理器执行。驱动器144与经由设备接口129与存储器设备101通信的主机控制器146(例如，微处理器和软件或其他类型的处理器)通信。在一个实施方案中，设备接口129包括用于物理连接到存储器设备101的一系列连接器、端口电容器等。主机控制器146还连接到主机存储器130，该存储器是主机的物理存储器，并且可以是DRAM、SRAM、非易失性存储器或另一类型的存储装置。主机140在存储器设备101的外部并与其分开。在一个实施方案中，存储器设备101嵌入在主机140中。在一些实施方案中，存储器设备101不嵌入在主机140中，而是连接到主机140。

主机140是存储器设备101外部的实体的一个实例。存储器设备101外部的实体的其他实例包括连接到存储器设备101的其他计算装置(例如，计算机、服务器、智能设备、智能电话、相机等)和经由任何通信装置(例如，LAN、WAN、WiFi、有线连接、无线连接、直接连接、间接连接等)与存储器设备101通信的其他计算系统。

图1B是FEP电路141的一个实施方案的框图。图1B示出了与主机140通信的接口150，以及与接口150通信的主机处理器152。接口150可以被配置用于根据诸如microSD、PCIe(例如，在根据microSD快速标准的接口中)或UFS的接口协议进行通信。主机处理器152可以是本领域中已知的适于实现的任何类型的处理器。主机处理器152与片上网络(NOC)154通信。NOC是集成电路上的通信子系统，通常在片上系统(SoC)中的核心之间。NOC可跨越同步和异步时钟域，或者使用非时钟的异步逻辑。NOC技术将网络理论和方法应用于片上通信，并且与常规总线和交叉开关互连相比带来了显著的改善。与其他设计相比，NOC提高了SoC的可扩展性以及复杂SoC的电源效率。NOC的导线和链路由许多信号共享。由于NOC中的所有链路可在不同的数据分组上同时运行，因此实现了高度并行。因此，随着集成子系统的复杂性不断增大，与先前的通信架构(例如，专用的点对点信号线、共享总线或具有桥的分段总线)相比，NOC提供增强的性能(诸如吞吐量)和可扩展性。连接到NOC 154并且与之通信的是存储器处理器156、SRAM 160和DRAM控制器162。DRAM控制器162用于操作DRAM(例如，本地存储器106)并且与其通信。SRAM 160是由存储器处理器156使用的本地RAM存储器。存储器处理器156用于运行FEP电路并且执行各种存储器操作。与NOC通信的还有两个PCIe接口164和166。在图1B的实施方案中，SSD控制器将包括两个BEP电路142；因此，存在两个PCIe接口164/166。每个PCIe接口与BEP电路142中的一个通信。在其他实施方案中，可存在多于或少于两个BEP电路142；因此，可存在多于两个PCIe接口。

图1C是BEP电路142的一个实施方案的框图。图1C示出用于与FEP电路141通信(例如，与图2的PCIe接口164和166中的一个通信)的PCIe接口200。PCIe接口200与两个NOC 202和204通信。在一个实施方案中，两个NOC可被组合成一个大的NOC。每个NOC(202/204)通过XOR引擎(224/254)和ECC引擎(226/256)连接到SRAM(230/260)、缓冲器(232/262)、处理器(220/250)和数据路径控制器(222/252)。ECC引擎226/256用于执行纠错，如本领域已知的那样(例如，编码要写入的数据并解码读取的数据)。XOR引擎224/254用于对数据执行XOR，使得可在存在编程错误的情况下以可恢复的方式组合(例如，组合数据)和存储数据。数据路径控制器22连接到接口模块，以用于经由四个信道与存储器封装件进行通信。因此，顶部NOC 202与用于与存储器封装件通信的四个信道的接口228相关联，并且底部NOC 204与用于与存储器封装件通信的四个附加信道的接口258相关联。每个接口228/258包括四个切换模式接口(TM接口)、四个缓冲器和四个调度器。对于每个信道，存在一个调度器、缓冲器和TM接口。处理器可以是本领域中已知的任何标准处理器。数据路径控制器222/252可以是处理器、FPGA、微处理器或其他类型的控制器。XOR引擎224/254和ECC引擎226/256是专用的硬件电路，称为硬件加速器。在其他实施方案中，XOR引擎224/254和ECC引擎226/256可在软件中实现。调度器、缓冲器和TM接口是硬件电路。

图1D是包括连接到存储器总线294(命令线、数据线和芯片使能线)的多个存储器管芯300的存储器封装件104的一个实施方案的框图。存储器总线294连接到切换模式接口296以用于与BEP电路142的TM接口进行通信(参见例如图1C)。在一些实施方案中，存储器封装件可以包括连接到存储器总线和TM接口的小控制器。存储器封装件可以具有一个或多个存储器管芯。在一个实施方案中，每个存储器封装件包括八个或十六个存储器管芯；然而，也可以实现其他数量的存储器管芯。本文描述的技术不限于任何特定数量的存储器管芯。

图1A-图1D提供了控制器的一个示例性架构。然而，本文描述的技术不限于控制器的任何特定形式。因此，其他架构可用于控制器。例如，在其他配置中，控制器的其他实施方案包括微处理器、微控制器、状态机等。在一些情况下，控制器可以在主机内部。在其他情况下，控制器可在存储器管芯上实现。也可使用其他选项/配置。控制器也可称为处理器，即使其包括多个处理核心，因为控制器作为存储器设备的处理器工作。

图2是存储器装置500的透视图，该存储器装置包括图1的存储器结构126的示例性3D配置中的一组块。在基板上的是存储器单元(存储元件)的示例性块BLK0、BLK1、BLK2和BLK3，以及具有由块使用的电路的外围区域。外围区域504沿每个块的边缘延伸，而外围区域505位于该组块的端部。基板501还可以承载块下方的电路，以及一个或多个下部金属层，该一个或多个下部金属层在导电路径中被图案化以承载电路的信号。这些块形成在存储器设备的中间区域502中。在存储器设备的上部区域503中，一个或多个上部金属层在导电路径中被图案化以承载电路的信号。

图3描绘了图2的块中的一个块的一部分的示例性剖视图。该块包括交替的导电层和电介质层的叠堆610。在该示例中，导电层包括两个SGD层、一个SGS层、两个源极侧虚设字线层(或字线)WLS1和WLS0、两个漏极侧虚设字线层WLD1和WLD0以及十一个数据字线层(或数据字线)WL0-WL10。WL0是源极侧数据字线，并且WLS1是与源极侧数据字线相邻的虚设字线层。WLS0是与WLS1相邻的另一个虚设字线层。WL10是漏极侧数据字线，并且WLD1是与漏极侧数据字线相邻的虚设字线层。WLD0是与WLD1相邻的另一个虚设字线层。介电层被标记为DL1-DL19。此外，描绘了包括NAND串NS1和NS2的堆叠的区域。每个NAND串包含存储器孔618或存储器孔619，该存储器孔填充有形成与字线相邻的存储器单元的材料。

该堆叠包括基板611。在一种方法中，源极线SL的一部分包括基板中的n型源极扩散层611a，该n型源极扩散层与块中的每串存储器单元的源极端接触。可在擦除操作中将擦除电压施加到该层。在一个可能的具体实施中，n型源极扩散层611a形成在p型阱区611b中，该p型阱区继而又形成在n型阱区611c中，该n型阱区继而又形成在p型半导体基板611d中。在一种方法中，n型源极扩散层可以由平面中的所有块共享。

NS1在堆叠616的底部616b处具有源极端613，并且在堆叠的顶部616a处具有漏极端615。金属填充的狭缝617和620可以跨堆叠周期性地提供，作为延伸穿过堆叠的互连，诸如以将源极线连接到堆叠上方的线。狭缝可以在形成字线期间使用，并且随后用金属填充。还描绘了位线BL0的一部分。导电通孔621将漏极端615连接到BL0。

在一些实施例中，存储器设备(例如存储器设备100或存储器设备101)可为可移除地连接到主机而非永久连接的存储卡形式。这可使得同一存储器设备能够与不同主机一起使用，使得同一存储卡可在不同时间在相机、电话、音乐设备、膝上型电脑或其他主机中使用，且同一主机可在不同时间使用不同存储器设备。存在各种主机接口标准以实现存储卡和主机的这种可互换性。

存储卡可插入设置在主机中的插槽中，使得主机侧的触点与存储卡侧的焊盘对准并接合，且在主机触点与存储卡的对应焊盘之间建立电连接。除了通信协议和接口的其他方面之外，存储卡接口标准可建立主机触点的位置和存储卡焊盘的对应位置以及主机插槽和存储卡的物理尺寸(卡的形状因数)。

许多存储卡根据一种存储卡标准而设计，使得其仅可与具有对应存储卡插槽的主机一起操作。一些存储卡被设计为与一种以上版本的主机接口标准一起操作，使得例如支持较新主机接口标准的较新卡也可支持较旧主机接口标准，以提供向后兼容性。此类存储卡可具有相同的形状因数以使得能够插入支持较旧或较新主机接口标准的主机中。因此，一些主机接口标准包含用于向后兼容性的现有主机接口标准。

图4示出了包括第一行焊盘404(焊盘1-8)的microSD(μSD)快速存储卡402的示例，所述第一行焊盘被定位为与布置在microSD配置中的主机触点连接(这样的传统microSD主机插槽的主机触点布置在单个对应行中)。行404包括被定位为与根据安全数字(SD)标准配置布置以进行通信的相应主机触点连接的一组焊盘(主机触点焊盘以单行布置)。除了第一行404之外，存储卡402包括第二行406(焊盘9-17)，其被定位为与以另一配置布置的主机触点连接，以支持使用高速接口协议(例如，能够比SD协议更快地传输数据的协议)的高速通信。与第一行404相比，第二行406距存储卡402的前缘(图4顶部)的距离更大，以与被配置用于高速通信的插槽中的对应行的主机触点连接。符合microSD快速接口标准的存储卡(例如，存储卡402)与仅具有对应于第一行404的主机触点的传统microSD主机兼容，且还与具有对应于第二行焊盘406的主机触点的μSD快速主机兼容，以启用基于PCIe协议的高速通信。表1示出根据microSD快速标准的存储卡402的焊盘的分配，包括传统microSD焊盘和PCIe焊盘。

表1

可以看出，行404中的某些焊盘既用于microSD通信，也用于高速通信(在这种情况下使用PCIe作为高速接口协议)例如，在使用microSD协议通信时，焊盘7和8用于数据(分别为0位和1位)，而在使用PCIe协议通信时用于参考时钟信号。行406的焊盘与行404的这些焊盘组合形成一组焊盘，这些焊盘被定位为与microSD快速主机的被布置为根据PCIe协议进行通信的相应PCIe主机触点连接。

图5示出具有用于与主机通信的焊盘位置的存储卡UFS存储卡510的另一示例。UFS存储卡510包括用于接收3.3V的电源电压的焊盘512和用于接收接地电源电压的焊盘514。行516在焊盘512和514下方延伸跨过存储卡510(与焊盘512和514相比，离存储卡510的前缘518的距离更大)。行516的焊盘编号为90到99，并且焊盘的分配在下面的表2中给出(注意，UFS方案的焊盘91和92对应于焊盘514和512，并且不包括在表2中)。

表2

存储卡510的形状因数与存储卡402的形状因数不同。例如，存储卡510包括与存储卡402的对应边缘特征408不同的边缘特征520。在一些情况下，插槽能够容纳具有microSD和UFS形状因数的存储卡。

一般而言，被设计用于给定接口标准的存储卡仅与根据相同标准配置的主机兼容，其中一些卡与早期标准向后兼容(例如，microSD快速与传统microSD向后兼容)。这要求消费者选择与其一个或多个设备兼容的正确存储卡格式(例如，在microSD快速或UFS之间进行选择)。在一些情况下，拥有多个设备的消费者可能具有用于一个设备的与另一设备不兼容的存储卡(例如，来自相机的microSD快速存储卡将不能用于仅具有UFS插槽的电话或膝上型电脑中)，或者可能需要适配器。

本技术的各方面提供了一种存储卡，该存储卡被配置为可与多个主机接口标准一起操作，使得同一存储卡可以与被设计用于不同主机接口标准的主机(例如，microSD快速和UFS主机)一起使用。这可允许消费者在不使用适配器的情况下将同一张卡与更广泛的设备一起使用。

图6A示出兼容microSD快速(传统microSD和PCIe)和UFS主机的存储卡的焊盘的布置。第一行404包括如前面参照图4和表1所述的传统microSD焊盘，用于与相应microSD主机触点接触。第二行焊盘630通常对应于第二行406用于高速通信(例如，与microSD快速插槽的PCIe主机触点进行PCIe通信)，并且第三行632通常对应于图5的行516用于UFS通信。根据相应方案对焊盘进行编号(即，microSD快速焊盘如图4和表1所示进行编号，而UFS焊盘通常如图5和表2所示进行编号)。

在第二行630与第三行632之间延伸的是沿着y方向(垂直于行方向)伸长的共用焊盘，使得它们(在不同位置处)与microSD快速插槽及UFS插槽的主机触点接触。例如，共用焊盘624、626、628和629延伸穿过行630和632，使得当插入microSD快速插槽(在行630的位置)时，它们各自与对应的microSD快速触点对准，并且当插入UFS插槽(在行632的位置)时，与对应的UFS主机触点对准。图6A的焊盘的分配如表3所示，阴影行表示共用焊盘624、626、628和630。

表3

图6A和表3示出了包括沿行404的第一组焊盘的焊盘，该第一组焊盘被定位为与根据传统microSD配置布置的主机触点连接以根据microSD标准进行通信。第二组焊盘(沿行404和630)被定位为与根据microSD快速配置布置的主机触点连接以根据PCIe标准进行通信(例如，如图4所示)。行404的一些焊盘属于第一和第二组(用于传统microSD和PCIe通信的焊盘，例如焊盘1、2、4和6-8)，而一些是不用于PCIe通信的专用传统microSD焊盘(例如焊盘3和5)。第二行630的一些焊盘(例如，焊盘17、11、12、14和15)是专用PCIe焊盘。第三组焊盘被定位为与根据UFS配置布置的主机触点连接以根据UFS标准进行通信。第三组焊盘包括行404的焊盘4和6(对应于图5的UFS焊盘512和514)，第三行632的焊盘以及在第二行630和第三行632之间延伸的共用焊盘624、626、628和629。这些共用焊盘为第二组(用于PCIe通信)和第三组(用于UFS通信)共用。共用焊盘624、626、628和629沿y方向(垂直于存储卡的前缘)伸长，使得当存储卡插入到microSD快速插槽中时，它们与microSD快速配置中的PCIe主机触点(沿行630)对准，并且当存储卡插入到UFS插槽中时，它们与UFS配置中的UFS主机触点(沿行632)对准。相应的PCIe和UFS焊盘的位置由共用焊盘中的相应参考号指示。例如，共用焊盘626示出图4的microSD快速焊盘10(和对应的microSD主机触点)沿行630的位置以及图5的UFS焊盘97(和对应的UFS主机触点)沿行632的位置，尽管在这种情况下这些不是物理上单独的焊盘。共用焊盘624、626、628和629用于从PCIe和UFS主机触点接收电源电压(例如，VSS或接地)，如表3所示。此外，第三行632包括专用UFS焊盘(例如，焊盘90、98、96、95、93和92)。

因为传统microSD主机沿着行404接触，所以没有对应于行630和632的焊盘的传统microSD主机触点。因此，焊盘1-8形成沿行404定位的第一组焊盘，以与以对应的第一配置布置的主机触点连接以用于根据microSD标准进行通信。

用于根据PCIe协议进行通信的microSD快速接口包括沿行404和630的焊盘和对应主机触点(被定位为与沿行404和630以PCIe配置布置的主机触点连接的第二组焊盘)。图6B示出了第二组焊盘，阴影表示当在microSD快速插槽中时哪些焊盘被相应的主机触点接触。用于PCIe通信的一些microSD快速焊盘也可以用于传统microSD通信(例如，行404的一些焊盘由用于microSD通信的第一组焊盘和用于PCIe通信的第二组焊盘共用)。

除了行404的焊盘4和6之外，用于根据UFS标准进行通信的UFS接口包括沿行632的焊盘和相应的主机触点(被定位为与以第三配置布置的主机触点连接，用于根据UFS标准进行通信的第三组焊盘)。图6C示出了第三组焊盘，阴影表示当在UFS插槽中时哪些焊盘被相应的UFS主机触点接触。共用焊盘624、626、628和629足够长以接触microSD主机触点(沿着行630)和UFS主机触点(沿着行632)，使得它们为第二组和第三组共用。

如图6A-6C中所示布置的焊盘可在各种不同的存储卡中实现，使得所述存储卡可与多种主机接口一起操作(例如，可与传统microSD、microSD快速及UFS接口一起操作)。此类卡可具有不同的形状因数。图7A示出在存储卡750中实现的图6A-图6C的行404、630和632，该存储卡具有microSD快速卡的形状因数。图7A示出距存储卡750的前缘752第一距离d1的行404，距前缘752第二距离d2的行630，以及距前缘752第三距离d3的行632(距离d1、d2、d3示出为距相应行的大约中线)。

图7B示出在存储卡756中实现的行404、630和632的示例，该存储卡具有UFS卡的形状因数。也可以使用其它形状因数。

虽然上述布置包括PCIe和UFS共用的四个共用焊盘(焊盘624、626、628和629)，但是其他布置可以使用不同数量的共用焊盘。

图8示出了包括八个共用焊盘的示例。除了共用焊盘624、626、628和629(用于电源电压)之外，图8示出了共用焊盘860、862、864和866(用于数据)。表4示出图8的布置的焊盘到信号映射的示例，其中对应于共用焊盘的行用阴影表示。

表4

虽然图6A-图6C的示例使用共用焊盘用于电源电压(例如，恒定电压诸如VSS或接地)，但是图8的示例还包括被配置用于数据通信的焊盘(被配置为传输数据的数据焊盘)。例如，一对共用焊盘860和862用于使用互补信号在PCIe(PCIe TX+和PCIe TX-)和UFS(DOUT_T和DOUT_C)中传输数据。类似地，另一对共用焊盘864和866用于在PCIe(PCIe RX-和PCIe RX+)和UFS(DIN_T和DIN_C)中接收数据。这两对数据焊盘可被配置为与PCIe主机数据触点接触以与microSD快速主机操作，以及与UFS主机数据触点接触以与UFS主机操作。连接到这种焊盘的电路可以根据所使用的协议来配置，使得适当的电压和定时用于不同的协议。

虽然图8的示例将microSD焊盘17和UFS焊盘98保持为单独的焊盘，但在另一示例中，这些焊盘由延伸以与对应的主机触点连接的共用焊盘替换，且连接到此共用焊盘的电路根据主机接收VDD3(PCIe)或REFCLK(UFS)。接口电路可以被配置用于UFS通信以接收共用焊盘上的时钟信号(REFCLK)，并且被配置用于PCIe通信以接收共用焊盘上的电源电压(VDD3)。在图6A和图8中，UFS卡检测(C/D)焊盘90仅是UFS(其不与microSD快速插槽的任何主机触点物理连接)。共用焊盘的数量可根据本技术选择，并且不限于图6A和图8的示例。

图8的焊盘布置可在具有不同形状因数的存储卡中实现。图9A示出存储卡970，其具有microSD卡的形状因数且具有如图8中所示的距前缘972距离d1、d2和d3的行404、630和632(其中共用焊盘在行之间延伸)。图9B示出存储卡976，其具有UFS存储卡的形状因数，且其实现图8的焊盘布置，包括在行630与632之间延伸的共用焊盘。

虽然上述示例是指使用PCIe作为高速主机协议的存储卡(例如，microSD快速存储卡)，但一些存储卡使用其他高速主机协议。本技术使得存储卡能够与这种高速协议一起操作(例如，使用另一种高速协议而不是PCIe的存储卡也可以与UFS一起操作)。这种存储卡的示例是microSD UHS-II卡，其具有microSD卡的形状因数且具有两行焊盘。

图10示出microSD UHA-II存储卡1000，其包括两行焊盘。第一行404由根据传统microSD标准(如前所述)的焊盘1-8组成。第二行1002包括焊盘9-17，其具有与microSD接口的焊盘9-17类似的功能(例如类似于表1)并且被类似地编号。焊盘9-17位于与microSD快速卡的焊盘9-17不同的位置(例如，如图4所示)，并且通常被定位为使得它们的位置与UFS焊盘的位置重叠，使得使用单独的焊盘来制造与microSD UHS-II或UFS插槽兼容的存储卡具有挑战性。

图11示出可与包括传统microSD、microSD UHS-II和UFS的不同主机接口一起操作的存储卡1100的示例。第一行404由根据传统microSD标准的焊盘1-8组成。第二行1102包括如图10中编号为9-17的焊盘和焊盘1104。焊盘9-17位于与图10类似的位置，某些焊盘(例如，焊盘10、13和16)具有一定的伸长，以确保与microSD UHS-II和UFS插槽的主机触点接触。添加焊盘1104并且是用于与UFS插槽的相应C/D主机触点连接的卡检测(C/D)焊盘(焊盘1104对应于图5的C/D焊盘90)。焊盘1104仅用于UFS且可被视为专用UFS焊盘的示例。虽然图11的示例示出具有microSD卡的形状因数的存储卡1100，但其可替代地具有UFS卡的形状因数。

当将可与不同主机接口一起操作的存储卡插入到插槽中(并且焊盘与对应的主机触点接触)时，存储卡可执行某些检测操作以确定将使用哪个主机接口标准(例如，哪些焊盘将是活动的且使用哪个通信协议)。可在存储卡中提供适当电路以执行这种检测操作(例如，响应于存储卡首次接收电源)。例如，可与UFS和其他标准一起操作的存储卡可首先确定其是否连接到UFS接口，且可相应地配置接口电路(如果是的话)。如果确定其未连接到UFS接口，则可选择另一接口标准，其可包括检测使用哪个其它标准(例如，PCIe或传统microSD)。

图12示出位于存储卡(例如，存储卡750、756、970、976、1100)中且连接到焊盘1222、1223、1224、1225、1226、1227、1228、1229(以沿着存储卡外壳的外表面1230和主机插槽的内表面1231的横截面显示)的控制电路1220的示例。控制电路1220可以由控制器(例如，控制器102或控制器122)和/或其他电路来实现。焊盘1222-1229中的一些与对应的主机触点物理接触，而其它则不接触。例如，焊盘1222与主机触点1232物理接触，焊盘1224与主机触点1234物理接触，焊盘1225与主机触点1235物理接触，焊盘1227与主机触点1237物理接触，焊盘1229与主机触点1239物理接触。焊盘与对应的主机触点之间的物理接触实现控制电路1220与主机电路之间的电连接，使得数字数据可在主机与存储卡之间传输。一些焊盘(例如，焊盘1223、1226、1228)不接触任何对应的主机触点(例如，用于不同于本发明插槽的主机接口标准的焊盘)。焊盘1222-1229包括位于不同位置的焊盘，以通过以不同布置(例如，以UFS布置或microSD快速布置)与主机触点连接来与不同主机接口一起操作。当连接到一组给定的主机触点时(例如，当通过接收一个或多个电源电压焊盘上的电源电压而通电时)，控制电路1220可确定用于与主机通信的接口标准，且可相应地配置接口电路。

控制电路1220连接到存储器结构1240(例如，存储器结构126)以使主机能够访问存储器结构1240中的数据(例如，将数据写入存储器结构1240中且读取存储器结构1240中的数据)。控制电路1220可以执行转换功能，以使得使用不同接口标准的不同主机能够类似地访问存储器结构1240。当使用不同主机标准时，控制电路1220与存储器结构1240之间的通信可使用相同标准(例如，使用TM接口)。因此，可从使用UFS协议的第一主机接收数据，将其写入存储器结构1240中，且随后使用microSD快速协议将其读取并发送到第二主机。

控制电路1220包括检测电路1242，其被配置为检测存储卡插入的主机插槽的类型。例如，响应于存储卡首先接收到电源，控制电路1220可以检测一个或多个焊盘(例如，焊盘1222-1229)处的一个或多个电压和/或电流，以确定主机插槽的类型(例如，UFS、microSD快速/PCIe或传统microSD)。控制电路1220还包括接口电路1244(例如，主机接口122d，接口150和/或主机处理器152)，其可被配置为与使用不同的接口标准的主机进行通信。控制电路1220还包括配置电路1246，其连接到接口电路1244并且可以配置接口电路1244以利用所选择的接口标准进行操作(例如，可配置用于UFS、PCIe或microSD)。当检测电路1242确定它插入哪种类型的主机插槽时，它可以向配置电路1246指示该类型。然后，配置电路1246可根据类型来配置接口电路1244，以便启用与主机的通信。例如，焊盘1222可对应于C/D焊盘90，且检测电路1242可使用焊盘1222处的电压或电流来确定存储卡插入UFS插槽中。配置电路1246可被认为是如下装置的示例：用于配置连接到多个焊盘的接口电路以便根据UFS接口标准进行通信以便与UFS主机通信，根据高速接口协议(例如PCIe或microSD UHS-II)进行通信以便与高速主机通信，以及根据microSD协议进行通信以便与microSD主机通信的装置。

一般而言，UFS接口包括UFS启用存储卡上的卡检测(C/D)主机触点和对应的C/D焊盘。这使得UFS主机能够检测UFS启用存储卡的存在。UFS启用存储卡可将其C/D焊盘连接到接地，且UFS主机可通过确定C/D焊盘处于或接近接地(即，接近零伏或低于某一低阈值电压)来检测存储卡。

根据本技术的实施例，C/D焊盘也可由存储卡使用以检测UFS主机。当存储卡的C/D焊盘物理连接和电连接到相应的C/D主机触点时，主机触点施加电压，这导致一些电流流到接地。可在存储卡侧检测该电压或电流。例如，可以在C/D焊盘和接地之间提供一些电阻，并且该电阻两端的电压降可以指示来自UFS主机的C/D主机触点的电流。C/D焊盘处增加的电压(高于接地)可用于识别UFS主机何时向C/D焊盘施加电压。

图13示出检测电路1242的示例，其可在上述实施例的任何存储卡中实现。检测电路1242被配置为检测C/D焊盘1222何时连接到UFS主机。当UFS主机的对应主机触点与C/D焊盘1222接触时，其施加由电压检测电路1340检测的电压VDD(例如，1.8伏)。开关1341最初断开以将焊盘1222与接地隔离，并且当连接到VDD时使得电压上升，从而检测到电压。在电压检测电路1340检测到电压(例如，高于阈值的电压)且检测电路1242确定存储卡连接到UFS插槽之后，开关1341闭合以将焊盘1222连接到接地，从而使主机能够检测UFS卡的存在。检测电路1242可被认为是用于检测与UFS主机的连接的装置的示例。

图14A示出可在上述任何存储卡中实现的用于检测UFS主机的替代布置。在该实施例中，检测电路1242的电流测量电路1342测量从焊盘1222到接地的电流。在该实施例中，可无需切换(例如，电流可以流动并由电流测量电路1342检测而不影响UFS主机的检测)。

图14B示出检测电路1242中的电流测量电路1342的实现，并且还示出UFS主机1450，其通过电阻器R1和开关1452向C/D主机触点1454施加电压VDD。在UFS主机1450中设置检测电路1456，以在C/D主机触点1454通过C/D焊盘1222接地时检测C/D主机触点处的压降。电阻器R2设置在焊盘1222和接地之间的电流测量电路1342中，并且测量通过R2的电流(例如，可以测量R2两端的电压差以获得电流)。虽然电阻器R2可以引起焊盘1222处的电压的一些增加(即，高于零伏的电压)，但是如果R2与R1相比足够小，则增加的电压可以足够小，使得检测电路1456不受影响。例如，当VDD是1.8伏，R1是4.7千欧姆，并且检测电路1456被配置为在0.58伏切换(当电压低于0.58伏时检测UFS卡)时，R2可小于约2.23千欧姆。

当可与多个主机接口一起操作的存储卡通电时，其可执行检测及配置操作以检测主机接口并相应地配置接口电路用于与主机通信。图15示出检测(例如，使用图13-14B的电路中的一个或其它此类电路)及配置的方法步骤的示例，其可用上述能够与多个主机接口标准一起操作的存储卡中的任一个来实现。

在操作1560开始时(例如，当存储卡由于插入插槽中且具有供应到电源焊盘的电源电压而通电时)，该方法包括检测连接到存储卡(可与多个主机接口标准一起操作)的主机是否被配置为使用通用闪存存储(UFS)接口标准1562，且响应于确定主机被配置为使用UFS接口标准，配置存储卡的接口电路以用于UFS通信1564。响应于确定主机未被配置为使用UFS接口标准，该方法包括确定主机是否被配置为使用外围组件接口快速(PCIe)接口标准1566。响应于确定主机被配置为使用PCIe接口标准，该方法包括配置存储卡的接口电路用于PCIe通信1568，以及响应于确定主机未被配置为使用PCIe接口标准，配置存储卡的接口电路用于使用安全数字(SD)接口标准1570进行通信。

存储卡的一个实施例包括设置在存储卡的表面上的多个焊盘，此类多个焊盘包括：第一组焊盘，其被定位为与以第一配置布置的主机触点连接以用于根据微型安全数字(microSD)标准进行通信，第二组焊盘，其被定位为与以第二配置布置的主机触点连接以用于根据外围组件接口快速(PCIe)标准进行通信；及第三组焊盘，其被定位为与以第三配置布置的主机触点连接以用于根据通用闪存存储(UFS)标准进行通信，此类多个焊盘包括由该第二组焊盘及该第三组焊盘共用的一个或多个共用焊盘。

在一个实施例中，第一组焊盘包括位于距存储卡的前缘第一距离处的多个microSD焊盘，第二组焊盘包括位于距存储卡的前缘第二距离处的一个或多个专用PCIe焊盘，第三组焊盘包括位于距存储卡的前缘第三距离处的一个或多个专用UFS焊盘，共用焊盘沿垂直于存储卡前缘的方向伸长，并在第一距离和第二距离之间延伸。

在一个实施例中，多个microSD焊盘被布置在第一行中以与对应的microSD主机触点接合，一个或多个专用PCIe焊盘被布置在第二行中以与对应的PCIe主机触点接合，一个或多个专用UFS焊盘被布置在第三行中以与对应的UFS主机触点接合，并且每个共用焊盘从第二行延伸到第三行，以在第一位置与相应的PCIe主机触点接合，并且在第二位置与相应的UFS主机触点接合。

在一个实施例中，共用焊盘包括被配置为从PCIe主机触点和UFS主机触点接收恒定电压的一个或多个共用焊盘。

在一个实施例中，共用焊盘包括被配置为通过PCIe主机数据触点在存储卡和PCIe主机之间以及通过UFS主机数据触点在存储卡和UFS主机之间传输数据的两个或更多个共用数据焊盘。

在一个实施例中，两个或更多个共用数据焊盘包括用于通过PCIe主机数据触点或UFS主机数据触点接收数据的第一对焊盘和用于通过PCIe主机数据触点或UFS主机数据触点发送数据的第二对焊盘。

在一个实施例中，第一组焊盘包括位于距存储卡的前缘第一距离处的多个microSD焊盘，第二组焊盘包括位于距存储卡的前缘第二距离处的一个或多个专用PCIe焊盘，一个或多个专用PCIe焊盘包括PCIe电源电压焊盘，第三组焊盘包括位于距存储卡的前缘第三距离处的一个或多个专用UFS焊盘，一个或多个专用UFS焊盘包括UFS卡检测焊盘，共用焊盘在第一距离和第二距离之间延伸，并且包括被配置为接收恒定电压的三个共用焊盘和用于数据通信的四个共用焊盘。

在一个实施例中，存储卡包括被配置为检测与UFS主机的连接的一个或多个电路。

在一个实施例中，第三组焊盘包括UFS卡检测焊盘，并且一个或多个电路被配置为检测主机提供给UFS卡检测焊盘的电压，并响应于检测到与UFS主机的连接而将UFS卡检测焊盘连接到接地。

在一个实施例中，第三组焊盘包括UFS卡检测焊盘，并且一个或多个电路被配置为检测从卡检测焊盘流到接地的电流。

在一个实施例中，一个或多个电路被配置为响应于检测到与UFS主机的连接而使用UFS接口标准发起通信，包括配置两对共用焊盘以用于UFS数据通信。

在一个实施例中，存储卡具有microSD(μSD)卡或UFS卡的形状因数。

在一个实施例中，多个焊盘包括第一组、第二组和第三组焊盘共用的一个或多个电源焊盘。

方法的实施例包括：检测连接到可与多个主机接口标准一起操作的存储卡的主机是否被配置为使用通用闪存存储(UFS)接口标准，响应于确定主机被配置为使用UFS接口标准，配置存储卡的接口电路以用于UFS通信，以及响应于确定主机未被配置为使用UFS接口标准，确定主机是否被配置为使用外围组件快速接口(PCIe)接口协议。该方法还包括响应于确定主机被配置为使用PCIe接口标准，配置存储卡的接口电路用于PCIe通信，以及响应于确定主机未被配置为使用PCIe接口协议，配置存储卡的接口电路用于使用安全数字(SD)接口标准进行通信。

在一个实施例中，检测主机是否被配置为使用UFS接口标准包括检测UFS卡检测焊盘上的电压，并且响应于检测到与UFS主机的连接，将卡检测焊盘连接到接地。

在一个实施例中，检测主机是否被配置为使用UFS接口标准包括检测从卡检测焊盘流到接地的电流。

在一个实施例中，配置存储卡的接口电路用于UFS通信包括配置接口电路以接收共用焊盘上的时钟信号，并且配置存储卡的接口电路用于PCIe通信包括配置接口电路以接收共用焊盘上的电源电压。

数据存储系统的一个实施例包括设置在存储卡的第一表面上的多个焊盘，此类多个焊盘包含沿第一行定位以与以第一配置布置的主机触点连接以用于根据安全数字(SD)标准进行通信的第一组焊盘；沿第二行定位以与以第二配置布置的主机触点连接以用于根据高速接口协议进行通信的第二组焊盘；沿第三行定位以与以第三配置布置的主机触点连接以用于根据通用闪存存储(UFS)标准进行通信的第三组焊盘，该第三组焊盘包括多个共用焊盘，此类多个共用焊盘为第二组焊盘所共用且延伸跨过第二及第三行以与以第二配置或第三配置布置的主机触点连接；以及用于检测与UFS主机的连接的装置。

在一个实施例中，数据存储系统还可包括用于配置连接到多个焊盘的接口电路的装置，以便根据UFS接口标准进行通信以便与UFS主机通信，根据高速接口协议进行通信以便与高速主机通信，以及根据microSD标准进行通信以便与microSD主机通信。

在一个实施例中，高速接口协议是外围组件接口快速(PCIe)协议或超高速-II(UHS-II)中的一者。

已出于例证和描述的目的提出本发明的上述具体实施方式。它并非旨在是穷尽的或将本发明限制为所公开的精确形式。鉴于上述教导内容，许多修改和变型是可能的。选择所描述的实施方案是为了最好地解释本发明的原理及其实际应用，从而使得本领域的其他技术人员能够在各种实施方案中以及适合于预期的特定用途的各种修改中最好地利用本发明。本发明的范围旨在由所附权利要求书限定。

Claims (20)

1.一种存储卡，所述存储卡包括：

设置在存储卡表面上的多个焊盘，所述多个焊盘包括：第一组焊盘，所述第一组焊盘被定位为与以第一配置布置的主机触点连接以用于根据微型安全数字(microSD)标准进行通信；第二组焊盘，所述第二组焊盘被定位为与以第二配置布置的主机触点连接以用于根据外围组件接口快速(PCIe)协议进行通信；以及第三组焊盘，所述第三组焊盘被定位为与以第三配置布置的主机触点连接以用于根据通用闪存存储(UFS)标准进行通信，所述多个焊盘包含由所述第二组焊盘及所述第三组焊盘共用的一个或多个共用焊盘。

2.根据权利要求1所述的存储卡，其中所述第一组焊盘包括位于距存储卡前缘第一距离处的多个microSD焊盘，所述第二组焊盘包括位于距存储卡前缘第二距离处的一个或多个专用PCIe焊盘，所述第三组焊盘包括位于距存储卡前缘第三距离处的一个或多个专用UFS焊盘，所述共用焊盘沿垂直于存储卡前缘的方向伸长，并在第一距离和第二距离之间延伸。

3.根据权利要求2所述的存储卡，其中所述多个microSD焊盘被布置在第一行中以与对应的microSD主机触点接合，所述一个或多个专用PCIe焊盘被布置在第二行中以与对应的PCIe主机触点接合，所述一个或多个专用UFS焊盘被布置在第三行中以与对应的UFS主机触点接合，并且每个共用焊盘从第二行延伸到第三行，以在第一位置与相应的PCIe主机触点接合，并且在第二位置与相应的UFS主机触点接合。

4.根据权利要求1所述的存储卡，其中所述共用焊盘包括被配置为从PCIe主机触点和UFS主机触点接收恒定电压的一个或多个共用焊盘。

5.根据权利要求4所述的存储卡，其中所述共用焊盘包括被配置为通过PCIe主机数据触点在存储卡和PCIe主机之间以及通过UFS主机数据触点在存储卡和UFS主机之间传输数据的两个或更多个共用数据焊盘。

6.根据权利要求5所述的存储卡，其中所述两个或更多个共用数据焊盘包括用于通过PCIe主机数据触点或UFS主机数据触点接收数据的第一对焊盘和用于通过PCIe主机数据触点或UFS主机数据触点发送数据的第二对焊盘。

7.根据权利要求5所述的存储卡，其中所述第一组焊盘包括位于距存储卡的前缘第一距离处的多个microSD焊盘，所述第二组焊盘包括位于距存储卡的前缘第二距离处的一个或多个专用PCIe焊盘，所述一个或多个专用PCIe焊盘包括PCIe电源电压焊盘，所述第三组焊盘包括位于距存储卡的前缘第三距离处的一个或多个专用UFS焊盘，所述一个或多个专用UFS焊盘包括UFS卡检测焊盘，所述共用焊盘在第一距离和第二距离之间延伸，并且包括被配置为接收恒定电压的三个共用焊盘和用于数据通信的四个共用焊盘。

8.根据权利要求1所述的存储卡，其中所述存储卡包括被配置为检测与UFS主机的连接的一个或多个电路。

9.根据权利要求8所述的存储卡，其中所述第三组焊盘包括UFS卡检测焊盘，并且所述一个或多个电路被配置为检测主机提供给UFS卡检测焊盘的电压，并响应于检测到与UFS主机的连接而将UFS卡检测焊盘连接到接地。

10.根据权利要求8所述的存储卡，其中所述第三组焊盘包括UFS卡检测焊盘，并且所述一个或多个电路被配置为检测从卡检测焊盘流到接地的电流。

11.根据权利要求8所述的存储卡，其中所述一个或多个电路被配置为响应于检测到与UFS主机的连接而使用UFS接口标准发起通信，包括配置两对共用焊盘以用于UFS数据通信。

12.根据权利要求1所述的存储卡，其中所述存储卡具有microSD卡或UFS卡的形状因数。

13.根据权利要求1所述的存储卡，其中所述多个焊盘包括第一组、第二组和第三组焊盘共用的一个或多个电源焊盘。

14.一种方法，所述方法包括：

检测连接到可与多个主机接口标准一起操作的存储卡的主机是否被配置为使用通用闪存存储(UFS)接口标准；

响应于确定所述主机被配置为使用所述UFS接口标准，配置所述存储卡的接口电路用于UFS通信；

响应于确定所述主机未被配置为使用所述UFS接口标准，确定所述主机是否被配置为使用外围组件接口快速(PCIe)接口协议；

响应于确定所述主机被配置为使用所述PCIe接口协议，配置所述存储卡的接口电路用于PCIe通信；以及

响应于确定所述主机未被配置为使用PCIe接口协议，配置所述存储卡的接口电路以用于使用微型安全数字(microSD)接口标准进行通信。

15.根据权利要求14所述的方法，其中检测所述主机是否被配置为使用UFS接口标准包括检测UFS卡检测焊盘上的电压，并且响应于检测到与UFS主机的连接，将卡检测焊盘连接到接地。

16.根据权利要求14所述的方法，其中检测所述主机是否被配置为使用UFS接口标准包括检测从卡检测焊盘流到接地的电流。

17.根据权利要求14所述的方法，其中配置存储卡的接口电路用于UFS通信包括配置接口电路以接收共用焊盘上的时钟信号，并且配置存储卡的接口电路用于PCIe通信包括配置接口电路以接收共用焊盘上的电源电压。

18.一种存储卡，所述存储卡包括：

第一表面，所述第一表面被配置为接合主机；

设置在所述第一表面上的多个焊盘，所述多个焊盘包括：

沿第一行定位以与以第一配置布置的主机触点连接以用于根据微型安全数字(microSD)标准进行通信的第一组焊盘；

沿第二行定位以与以第二配置布置的主机触点连接以用于根据高速接口协议进行通信的第二组焊盘，以及

沿第三行定位以与以第三配置布置的主机触点连接以用于根据通用闪存存储(UFS)标准进行通信的第三组焊盘，所述第三组焊盘包括多个共用焊盘，所述多个共用焊盘为第二组焊盘所共用且延伸跨过第二及第三行以与以第二配置或第三配置布置的主机触点连接；以及

用于检测所述存储卡经由所述多个焊盘与UFS主机的连接的装置。

19.根据权利要求18所述的数据存储系统，所述数据存储系统还包括用于配置连接到多个焊盘的接口电路的装置，以便根据UFS接口标准进行通信以便与UFS主机通信，根据高速接口协议进行通信以便与高速主机通信，以及根据microSD标准进行通信以便与microSD主机通信。

20.根据权利要求18所述的数据存储系统，其中所述高速接口协议是外围组件接口快速(PCIe)协议或超高速-II(UHS-II)中的一者。

Images