CN100481260C - 操作非易失性动态随机存取存储器的方法及其中的单位单元 - Google Patents

操作非易失性动态随机存取存储器的方法及其中的单位单元 Download PDF

Info

Publication number
CN100481260C
CN100481260C CNB200410058544XA CN200410058544A CN100481260C CN 100481260 C CN100481260 C CN 100481260C CN B200410058544X A CNB200410058544X A CN B200410058544XA CN 200410058544 A CN200410058544 A CN 200410058544A CN 100481260 C CN100481260 C CN 100481260C
Authority
CN
China
Prior art keywords
storage unit
capacitor
voltage
grid
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410058544XA
Other languages
English (en)
Other versions
CN1585033A (zh
Inventor
安进弘
洪祥熏
朴荣俊
李相敦
金一旭
裵基铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030064354A external-priority patent/KR100543938B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1585033A publication Critical patent/CN1585033A/zh
Application granted granted Critical
Publication of CN100481260C publication Critical patent/CN100481260C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种包括在非易失性动态随机存取存储器(NVDRAM)中的单位单元，包括：连接到字线的控制栅极层；用于存储数据的电容器；用于将电容器中的存储数据传输到位线的浮动晶体管，该浮动晶体管的栅极为单层且作为临时的数据存储点；及位于控制栅极层和浮动晶体管的栅极之间的第一绝缘层，其中供应到浮动晶体管的本体的电压是可控制的。

Description

操作非易失性动态随机存取存储器的方法及其中的单位单元
技术领域
本发明涉及一种半导体存储设备，尤其涉及一种非易失性动态随机存取存储设备(NVDRAM)及其操作方法。
背景技术
一般而言，半导体存储设备可以分成随机存取存储器(以下简称RAM)和只读存储器(以下简称ROM)。RAM是易失性的，而ROM则是非易失性的。换言之，即使移走电源，ROM还能保持存储的数据，但是，若移走电源，则RAM就不能保持存储的数据。
已发展的许多RAM采用场效晶体管的存储电荷能力的优点，而当作存储单元。此单元本质上可以是动态的或静态的。众所周知，动态单元可以只采用一个场效晶体管，而静态单元则可以正反组态排列。因为当供应到存储器的电源供电电压失去或关闭时，存储在这些单元中的信息就会失去，所以这几种单元称为易失性单元。在必需保持存储的易失信息的情形下，必需将替代性电源，如电池系统，连接到存储器，以在主电源失效的情形下使用。
图1A为传统易失性动态RAM器件中的动态单元的电路图。
如图所示，使用电容器Cap存储数据，即，逻辑高或低数据″1″或″0″。当MOS晶体管MOS通过字线电压Vg导通时，电容器Cap响应位线电压Vbl充电或放电。位线电压Vbl在逻辑高电平时，则电容器Cap被充电，即存储’1″。否则，电容器Cap放电，即存储″0″。在此，电容器Cap的板线由板线电压Vcp供应。一般而言，板线电压Vcp为0V或供电电压的一半。
同时，为了不用替代性电源就能保持信息，习知的器件能提供可变阈值电压，如具有金属-氮化物-氧化物-硅(MNOS)的场效晶体管和具有浮动栅极的场效晶体管，而且也能长期以非易失方式存储信息。通过将非易失性器件并入存储单元，当主电源发生电源中断或失效时，不需要备份或替代性电源，以保留信息，就可以提供正常操作的挥发性单元。
使用非易失性MNOS晶体管或相关器件的非易失性存储单元能够保留易失性地存储在单元中的信息一段适当的时间周期。但是，这些器件需要高压脉冲，用于写入和擦除信息。
下面，将参考美国专利，详细说明传统非易失性动态单元。
例如，一篇由J.J.Chang和R.A.Kenyon在1975年10月28日发表，发明名称为″DYNAMIC MEMORY WITH NON-VOLATILE BACK-UP MODE″的常被引用的美国专利第3,916,390号，其揭露了使用二氧化硅和氮化硅构成的双绝缘体的使用，以便电源失效时非易失性地存储信息。另一个能够通过使用NMOS结构存储非易失性信息的动态单元的范例，包括一篇由K.U.Stein等人在1977年10月25日发表，其发明名称为″DYNAMICSINGLE-TRANSISTOR MEMORY ELEMENT FOR RELATIVELY PERMANENTMEMORIES″的美国专利第4,055,837号，和一篇由W.Spence在1979年11月20日发表，发明名称为″NON-VOLATILE RANDOM ACCESS MEMORY CELL″的美国专利第4,175,291号。这些具有非易失能力的动态单元可以有令人满意的操作。但是，它们通常需要较大的单元面积，较高的电压，用于挥发性操作模式或备份内存。
在一篇由DiMaria和Donelli J.在1984年发表，其发明名称为″NON-VOLATILE RAM EDVICE″的美国专利第4,471,471号中，提供一种具有多个场效晶体管DRAM浮动栅极的非易失性动态随机存取存储器(NVDRAM)，其具有非易失性存储器的特征。NVDRAM使用浮动栅极，用于在电源失效时非易失性地存储信息，而且利用传输门上的双电子注入体堆栈结构(DEIS)，用于在电源恢复之后可以恢复数据。此种单元主要的缺点为：因为DEIS堆栈结构位于单元的位线侧上方，所以在所有单元中的数据都不可以从电容器并联传输到浮动栅极。该数据要先通过导通传输晶体管，然后再感测供应在位线上的电压读取。
为了克服上述的缺点，Acovic等人在1994年7月19日发表一篇名为″NON-VOLATILE DRAM CELL″的美国专利第5,331,188号，其中揭露一种紧密的单晶体管非易失性DRAM单元及其制造方法。在此由Acovic等人的专利中，DRAM单元具有位于存储节点和浮动栅极之间的信道氧化物或双电子注入体结构，用于当紧密的单晶体管结构的电源中断时，可以保留非易失性数据。
但是，在上述的DRAM单元中，电容器的板线电压连接到接地电压。电容器的电场只通过供应到字线和位线的电压产生。因此，浮动栅极应该包括两层，而且DRAM单元的尺寸该增加。此外，该DRAM单元的制造方法和工艺会更复杂。与板线电压可以调整的DRAM单元相较，因为字线和位线应该要供应相当高的电压，所以NVDRAM会消耗较大的功率。
发明内容
因此，本发明的目的是提供一种驱动非易失性动态随机存取存储器(NVDRAM)的装置及方法，其中NVDRAM具有板线电压可以调整的DRAM单元。
根据本发明的一方面，提供了一种包括在非易失性动态随机存取存储器(NVDRAM)中的单位单元，其包括：连接到字线的控制栅极层；用于存储数据的电容器；用于将电容器中的存储数据传输到位线的浮动晶体管，该浮动晶体管的栅极为单层且作为临时的数据存储点；及位于控制栅极层和浮动晶体管的栅极之间的第一绝缘层，其中供应到浮动晶体管的本体的电压是可控制的。
根据本发明的另一方面，提供了一种包括在非易失性动态随机存取存储器(NVDRAM)中的单位单元，其包括：由金属制成且连接到字线的控制栅极层；用于存储数据的电容器；及用于将电容器中的存储数据传输到位线的浮动晶体管，该浮动晶体管的栅极为氮化物单层且作为临时的数据存储点，其中供应到浮动晶体管的本体的电压是可控制的。
根据本发明的另一方面，提供了一种用于控制单位单元的非易失性动态随机存取存储器(NVDRAM)，其包括：用于接收外部电压和产生具有各不同电平的多个内部电压的内部电压产生器；用于将多个内部电压的其中之一供应到字线、位线和电容器板线的开关模块；及用于控制开关模块的模式控制器。
根据本发明的另一方面，提供了一种用于操作具有多个存储单元，且各单元都具有一个电容器和一个具有浮动栅极的晶体管的非易失性动态随机存取存储器(NVDRAM)的方法，其包括下列步骤：(A)对所有存储单元的电容器充逻辑高电平数据；及(B)对具有其浮动栅极存储有逻辑高电平数据的晶体管的存储单元中的电容器放电。
根据本发明的另一方面，提供了一种用于操作具有多个存储单元，且各单元都具有一个电容器和一个具有浮动栅极的晶体管的非易失性动态随机存取存储器(NVDRAM)的方法，其包括下列步骤：(A)向字线供应由下列方程式所定义的电压：Vwl＝Vblp+(Vth-H+Vth-L)/2，其中Vblp是位线预充电电压，Vth-H为第一目标阈值电压，及Vth-L为第二目标阈值电压；及(B)响应阈值电压是否是Vth-H或Vth-L，将逻辑高电平数据或低电平数据写入电容器。
根据本发明的另一方面，提供了一种用于操作具有多个存储单元，且各单元都具有一个电容器和一个具有浮动栅极的晶体管的非易失性动态随机存取存储器(NVDRAM)的方法，其包括下列步骤：(A)向所有存储单元中的晶体管的所有栅极供应第一预定电压，以将电子填入浮动栅极；(B)对所有存储单元中所有的电容器充电；(C)将晶体管的阈值电压降低到第一阈值电压。
根据本发明的另一方面，提供了一种用于操作具有多个存储单元，且各单元都具有一个电容器和一个具有浮动栅极的晶体管的非易失性动态随机存取存储器(NVDRAM)的方法，其包括下列步骤：(A)移除存储有逻辑高电平数据的存储单元的浮动栅极中的电子；(B)通过向所有存储单元中的晶体管的栅极供应第二阈值电压，使电容器放电；及(C)重复步骤(A)到步骤(B)，直到所有的电容器都放电。
附图说明
通过下述优选实施例结合附图的描述，本发明的上述及其它目的与特征将会变得更加明显，其中：
图1为根据习知技术的非易失性动态随机存取存储器(NVDRAM)的单位单元的横截面图；
图2A为根据本发明实施例的NVDRAM的单位单元的横截面图；
图2B为图2A所示的NVDRAM的单位单元的电路图；
图3A为根据本发明的另一实施例的NVDRAM的单位单元的横截面图；
图3B为图3A所示的NVDRAM的单位单元的电路图；
图4为根据本发明另一实施例的NVDRAM的存储体(bank)的框图；
图5为根据本发明另一实施例的具有备份存储器矩阵的NVDRAM的框图；
图6为图3A所示的NVDRAM器件的正常化模式的横截面图；
图7为图3A所示的NVDRAM器件在正常化模式时的浮动栅极的阈值电压图；
图8为图3A所示的NVDRAM器件在正常化模式时的单位单元偏压条件的横截面图；
图9为图3A所示的NVDRAM器件在正常化模式时的单元偏压条件的横截面图；
图10为图3A所示的NVDRAM器件的正常化模式表示图；及
图11为图3A所示的NVDRAM器件在程序模式时的阈值电压图。
具体实施方式
下面，将参照附图详细说明非易失性动态随机存取存储器(NVDRAM)。
图2A为根据本发明实施例的NVDRAM的单位单元的横截面图。图2B为图2A所示的NVDRAM的单位单元的电路图。
如图2A所示，DRAM单元通常包括浮动晶体管和电容器207。但是，NVDRAM的单位单元还包括在浮动晶体管的栅极202上方的控制栅极201。以下，浮动晶体管的栅极简称为浮动栅极。
在本发明中，浮动栅极202为单层。此外，电容器207的板线被供应以板线电压Vcp，而非接地电压。结果，单位单元的尺寸可以减少。此外，单位单元的制造方法和工艺也可以简化。再者，因为电容器207被供应以可控制的板线电压，所以NVDRAM可以通过在连接到单位单元的字线和位线输入一个相当低的电压来操作。换言之，本发明的NVDRAM可以减少功率消耗。
在此，参考图2A，控制栅极201和浮动栅极202是由多晶硅制成的；而且绝缘层位于控制栅极201和浮动栅极202之间。
图3A为根据本发明另一实施例的NVDRAM的单位单元的横截面图。图3B为图3A所示的NVDRAM的单位单元的电路图。
参考图3A，浮动栅极303由氮化物层制成。换言之，单位单元具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构301到305。但是，若控制栅极301是由金属制成的，则不需要第一氧化物绝缘层302。因此，单位单元可以具有金属-氮化物-氧化物-硅(MNOS)结构。
图4为根据本发明另一实施例的NVDRAM的存储体的框图。
其中一部分包括模式控制器401、内部电压产生器402、位线预充电电压开关模块403、字线译码器404、板线电压开关模块405、单元模块406、字线电压开关模块407、位线译码器408、感测放大器409和数据输入/输出缓冲器410。
在此，省略通用模块，即在通用DRAM中的操作模块的详细说明。例如，在通用DRAM中常用的位线译码器404和字线译码器408。因此，省略位线译码器404、数据输入/输出缓冲器410、感测放大器409、单元模块406和字线译码器408的说明。但是，在单元模块406中的各单位单元都是非易失性存储单元，如示于图2A或图3A的单位单元。
在存储体中，用于驱动非易失性动态随机存取存储器(NVDRAM)中包括多个单位单元的多个存储单元模块的电路，包括：用于接收外部电压且产生多个具有各不同电平的内部电压的内部电压产生器402；用于将多个内部电压的其中之一供应到字线、位线和电容器板线的开关模块；及用于控制开关模块的模式控制器401。其中，开关模块包括：用于将多个内部电压的其中之一供应到字线的字线电压开关模块407；用于将多个内部电压的其中之一供应到位线的位线预充电电压开关模块403；及用于将多个内部电压的其中之一供应到电容器板线的板线电压开关模块405。
下面，详细说明包括具有由多晶硅制成的浮动栅极的多个单位单元的NVDRAM的操作。当NVDRAM包括具有SONOS或MNOR结构的多个单元时，本发明将说明操作的不同处。
若外部电压是隔离的，则NVDRAM将数据保持在各单元中；反之，若有供应外部电压，则NVDRAM作为易失性DRAM操作。因此，在本发明的NVDRAM中，操作模式包括4种模式：回叫模式、正常化模式、DRAM模式和程序模式。
在回叫模式中，当有供应外部电压时，为了将存储在浮动栅极303中的数据传送到电容器Cap，要检查各存储单元用于导通晶体管的阈值电压是否是第一阈值电压VHth或第二阈值电压VLth。其中，第一阈值电压VHth表示浮动栅极有电子，即存储逻辑低电平数据；而第二阈值电压VLth表示浮动栅极没有任何电子，即存储逻辑高电平数据。换言之，第一阈值电压VHth，如1V，高于第二阈值电压VLth，如0V。
尤其，如图4A所示，对所有存储单元中各晶体管的栅极供应较高的电压，如4V，以导通晶体管。然后，对所有的位线都供应供电电压VDD，结果，逻辑高电平数据被写入所有的存储单元之中。换言之，逻辑高电平数据被存储在所有存储单元的电容器Cap之中。
之后，对各晶体管的栅极供应第二阈值电压VLth。然后，在某些具有通过第二阈值电压VLth导通的晶体管的存储单元中，将电容器Cap放电。但是，在其它的存储单元中，即具有没有通过第二阈值电压VLth导通的晶体管的各存储单元中，电容器Cap没有放电。
即，若存储单元中的晶体管的阈值电压高于第二阈值电压VLth，则在相同存储单元中的电容器Cap存储逻辑高电平数据。反之，电容器Cap存储逻辑低电平数据。
如上所述，在执行回叫模式之后，电容器Cap存储原始数据的反相数据。因此，存储在电容器Cap中的反相数据应该可以恢复成原始数据。在本发明中，正常化模式包括将反相数据恢复成原始数据的步骤。
另一方面，在回叫模式的另一范例中，数据不用数据转换就可以存储在电容器Cap中。
首先，选择一字线对其供应由下列的方程式1推导的字线电压。
Vwl＝Vblp+(VHth+VLth)/2      [方程式1]
其中，″Vblp″为NVDRAM器件作为易失性DRAM操作时的位线预充电电压。″VHth″为NVDRAM操作在程序模式时，具有逻辑低电平数据的存储单元的第一阈值电压，而″VLth″为NVDRAM器件操作在程序模式时，具有逻辑低电平数据的单元的第二目标阈值电压。此外，对除了被选择的字线以外的其它字线供应预定的负电压，以保护电容器Cap和位线之间的漏电压。
之后，在单元模块的所有字线中，依序执行上述的过程。结果，通过第一和第二阈值电压VHth和VLth之间的电势差，各电容器Cap可以存储逻辑高电平数据或逻辑低电平数据。存储在电容器Cap中的数据被定义为下列的方程式2。
Vwl＝Vblp±(VHth-VLth)/2    [方程式2]
其中，上述的符号表示同于方程式1。
其次，通过对字线供应高于逻辑高电平数据电压的电压，刷新所有的存储单元。然后，将正常的数据，即未转换过的数据，存储在电容器Cap之中。
图6为图3A所示的NVDRAM器件的正常化模式的横截面图。
在完成回叫模式之后，因为数据存储在浮动栅极303之中，所以各存储单元中的晶体管的阈值电压都不相同。这是因为晶体管的阈值电压是基于数据的，即，存储在存储单元的浮动栅极中的逻辑高电平数据或逻辑低电平数据。其中，正常化模式用于将所有存储单元中的晶体管的阈值电压设为第一阈值电压VHth。
在第一步骤中，先分别备份存储在所有存储单元的各电容器Cap中的数据。
在第二步骤中，如图6所示，对所有的字线，即，所有存储单元中的晶体管的栅极都供应约5V的电压；对所有存储单元的位线和本体都供应约-3V的电压。然后，将位于第二绝缘层304下方的电子移到浮动栅极303。因此，各存储单元都具有高于第一阈值电压VHth，用于导通晶体管的阈值电压(示于图7)。
图7为图3A所示的NVDRAM器件在正常化模式时的浮动栅极的阈值电压图。具体地，图7为存储单元中的浮动栅极的第三阈值电压图。如图7(a)所示，其示出在对浮动栅极供应任何电荷之前的阈值电压。此外，如第7(b)图所示，其示出在对浮动栅极供应任何电荷之后的阈值电压。参考第7(a)图和第7(b)图，各存储单元具有高于第一目标阈值电压Vth-H的阈值电压。
在第三步骤中，当对晶体管的栅极供应约5V的电压时，通过供应连接到所有存储单元的所有位线中的逻辑高电平数据，对所有存储单元的电容器Cap进行充电。然后电容器Cap由逻辑高电平数据充电。
另一方面，在位线供电电压Vbl增加到逻辑高电平数据电压之后，电容器可以通过将逻辑高电平数据写在所有存储单元之中而充电。
图8和图9为图3A所示的NVDRAM器件在正常化模式时的单元偏压条件的横截面图。
在第四步骤中，各存储单元的阈值电压降低到第一阈值电压VHth，即1V。具体地，第四步骤包括下列步骤：(a)移除存储单元的浮动栅极中的电子；(b)通过对存储单元中的晶体管的栅极供应第一阈值电压VHth，将电容器Cap放电；重复步骤(a)和(b)，直到所有的电容器Caps都被放电。
例如，参考图5C，对字线电压供应第一阈值电压VHth，如1.0V，而对位线供应约0V的电压。然后，若存储单元的阈值电压低于第一阈值电压VHth，则存储单元的晶体管导通，而且存储单元的电容器Cap放电。但是，若阈值电压高于第一阈值电压VHth，电容器Cap就不会放电。
在第五步骤的步骤(a)中，参考图5D，对字线供应负电压，如-3V；对位线供应0V的电压；对本体(bulk)供应-3V的电压；而对电容器Cap的板线约从0V渐渐供应到约2.5V。其中，电容器Cap为耦合电容器，即，若电容器没有放电而且电容器两侧间的电压间隙保持固定，则在其某一侧的电压电平为响应另一侧的电压电平。然后，存储逻辑高电平数据的存储单元的存储节点电压电平增加到约5V，而存储逻辑低电平数据的存储单元的存储节点电压保持约2.5V。其中，存储节点Vn位于存储单元的电容器Cap和晶体管之间。结果，存储节点和控制栅极之间的电势差约为8V。此电势差足以将存储在浮动栅极303中的电子传送到电容器Cap。然后，阈值电压渐渐降低，直到阈值电压等于第一目标阈值电压VHth(示于图5D)。
之后，对晶体管的栅极供应第一阈值电压VHth，即0V。若阈值电压降低到第一阈值电压VHth，则电容器Cap放电；否则电容器Cap就不会放电。若电容器Cap没有放电，则晶体管的栅极就会供应负电压，如-3V。然后，存储在浮动栅极303中的电子移到电容器Cap。在所有的存储单元中，重复上述的过程，直到电容器放电。
此外，在晶体管的栅极供应负电压之前，因为晶体管的栅极供应第一阈值电压VHth，所以所有的存储单元都可以被刷新，以净化存储数据。
另一方面，因为电容器Cap的电容值不足以接收自浮动栅极输出的电荷，所以要重复该过程。其中，在本发明中，重复该过程一个周期被定义为压迫-刷新-检查(SRC)过程。
图10为图3A所示的NVDRAM的正常化模式表示图。
在SRC过程中，存储在第四步骤从逻辑高电平数据转换的逻辑低电平数据的存储单元第三阈值电压，因为电荷在第五步骤没有被移走，所以可以免于低于目标阈值电压。此操作被定义为阈值电压箝位。
最后，在第八步骤中(未示)，将备份数据恢复进入原始的单元。其中，通过回叫模式转换的数据，当数据有备份或恢复时，可以通过使用反相器还原。
另一方面，在具有SONOS结构的NVDRAM器件中，电荷并非在整个氮化物层303中收集，而是在接近源极308和漏极307这二侧的氮化物层303收集。其中，在接近源极308这一侧的氮化物层303收集的电荷应该会放电。因此，在第二和第三步骤之间，字线供应约-3V的电压，而位线则供应约5V的电压。
在正常DRAM模式中，NVDRAM器件作为易失性DRAM操作。因此，省略正常DRAM模式的操作说明。
图11为图3A所示的NVDRAM器件在程序模式时的阈值电压图。
若外部电压是不稳定的或隔离的，则执行用于将存储在电容器Cap中的数据传送到浮动栅极的程序模式。
在第一步骤中，刷新多个存储单元，用于净化存储数据。
在第二步骤中，在存储逻辑高电平数据的存储单元中，阈值电压被箝制在第二阈值电压VLth。基于此步骤，对字线供应第二阈值电压VLth，如约0V，而对位线在预定时间供应约0V的电压。
之后，在第三步骤中，响应存储在多个存储单元中的数据，通过选择性放电在多个存储单元的各浮动栅极中的电荷，降低阈值电压。如图9所示，对字线供应约-3V的电压，而电容器的板线从约0V增加到约2.5V。结果，存储逻辑高电平的存储单元的存储节点电压约为5V；而存储逻辑低电平的存储单元的存储节点电压约为2.5V。然后，参考图11，在只存储逻辑高电平数据的存储单元中，在浮动栅极中收集的电荷被放电到电容器Cap，因此，阈值电压降低。
最后，依续重复第二和第三步骤，直到所有的存储单元都存储逻辑低电平数据。此步骤和正常化模式的SRC类似。如图11所示，在NVDRAM器件操作在程序模式之后，将存储逻辑高电平数据的某些存储单元的阈值电压改变为第二阈值电压VLth，而存储逻辑低电平数据的其它存储单元的阈值电压则不改变。
因此，根据上述的最佳实施例，通过对存储单元中的字线、位线和电容器的板线供应各种不同的电压，可以控制NVDRAM器件。尤其，因为电容器的板线可以响应NVDRAM器件的操作模式而供应各种不同的电压，所以NVDRAM器件可以通过一个相当低的内部电压操作。结果，NVDRAM器件可以显著地减少功率消耗。
虽然结合较佳实施例对本发明进行了描述，但显而易见的是，本领域的技术人员可以在不脱离下述权利要求所定义的本发明精神和范围的情况下，做出各种变化和修改。

Claims (24)

1.一种包括在非易失性动态随机存取存储器中的单位单元，包括：
连接到字线的控制栅极层；
用于存储数据的电容器；
用于将电容器中的存储数据传输到位线的浮动晶体管，该浮动晶体管的栅极为单层且作为临时的数据存储点；及
位于控制栅极层和浮动晶体管的栅极之间的第一绝缘层，
其中供应到浮动晶体管的本体的电压是可控制的。
2.一种包括在非易失性动态随机存取存储器中的单位单元，包括：
由金属制成且连接到字线的控制栅极层，位于浮动晶体管的栅极之上；
用于存储数据的电容器；及
用于将电容器中的存储数据传输到位线的浮动晶体管，该浮动晶体管的栅极为氮化物单层且作为临时的数据存储点，
其中供应到浮动晶体管的本体的电压是可控制的。
3.一种用于操作具有多个存储单元且每个存储单元均具有如权利要求1或2所述的单位单元的非易失性动态随机存取存储器的方法，包括下列步骤：
(A)对所有存储单元的电容器充逻辑高电平数据的电压电平；及
(B)对具有其栅极存储有逻辑高电平数据的浮动晶体管的存储单元中的电容器放电。
4.如权利要求3所述的方法，还包括刷新多个电容器的步骤(C)。
5.如权利要求4所述的方法，其特征在于：通过使用一些字线和位线，将多个存储单元排列成矩阵，步骤(C)一行一行地执行。
6.如权利要求3所述的方法，其特征在于：步骤(A)包括下列步骤：
(A-1)对连接到多个存储单元的某一字线供应第一阈值电压，以导通所有存储单元中的浮动晶体管；
(A-2)将逻辑高电平数据写在连接到字线的存储单元的电容器中；及
(A-3)重复步骤(A-1)和(A-2)，直到在多个存储单元中的所有电容器都充到逻辑高电平数据的电压电平。
7.一种用于操作具有多个存储单元且每个存储单元均具有如权利要求1或2所述的单位单元的非易失性动态随机存取存储器的方法，包括下列步骤：
(A)向字线供应由下列方程式所定义的电压：
Vwl＝Vblp+(Vth-H+Vth-L)/2
其中Vblp是位线预充电电压，Vth-H为非易失性动态随机存取存储器操作在程序模式时，具有逻辑低电平数据的存储单元的第一目标阈值电压，Vth-L为非易失性动态随机存取存储器操作在程序模式时，具有逻辑低电平数据的存储单元的第二目标阈值电压；及
(B)响应所述存储单元用于导通所述浮动晶体管的阈值电压是否是Vth-H或Vth-L，将逻辑高电平数据或低电平数据写入电容器。
8.如权利要求7所述的方法，还包括：
(C)通过对各字线供应高于逻辑高电平数据的电压电平，刷新多个存储单元。
9.如权利要求7所述的方法，其特征在于：步骤(A)还包括对除了供应有″Vwl″的字线以外的其它字线供应预定负电压的步骤(A-1)。
10.一种用于操作具有多个存储单元且每个存储单元均具有如权利要求1或2所述的单位单元的非易失性动态随机存取存储器的方法，包括下列步骤：
(A)对所有存储单元中的浮动晶体管的所有栅极供应第一预定电压，以将电子填入栅极；
(B)对所有存储单元中所有的电容器充电；
(C)将浮动晶体管的阈值电压降低到第一阈值电压。
11.如权利要求10所述的方法，还包括：
(E)在步骤(A)之前，备份电容器中收集的数据；及
(F)在步骤(C)之后，将备份的数据重新存储在电容器中。
12.如权利要求10所述的方法，其特征在于：步骤(B)包括下列步骤：
(B-1)对电容器的一侧供应0V的电压；及
(B-2)对位线供应逻辑高电平数据的电平电压。
13.如权利要求10所述的方法，其特征在于：步骤(C)包括下列步骤：
(C-1)移除存储单元中的浮动晶体管的栅极中的电子；
(C-2)通过对存储单元中的浮动晶体管的栅极供应第二阈值电压，将电容器放电；及
(C-3)重复步骤(C-1)到步骤(C-2)，直到所有的电容器都放电。
14.如权利要求13所述的方法，其特征在于：步骤(C-1)包括下列步骤：
(C-1-a)对所有存储单元中的浮动晶体管的栅极供应负电压；
(C-1-b)对存储单元中电容器的金属板供应逻辑高电平数据的电压电平；及
(C-1-c)将浮动晶体管的栅极中的电子移到存储逻辑高电平数据的电容器。
15.如权利要求13所述的方法，其特征在于：步骤(C-2)包括下列步骤：
(C-2-a)对浮动晶体管的栅极供应第二阈值电压；及
(C-2-b)将具有通过第二阈值电压导通的浮动晶体管的某些存储单元中的电容器放电。
16.如权利要求13所述的方法，其特征在于：步骤(C)包括刷新所有存储单元的步骤(C-4)。
17.如权利要求16所述的方法，其特征在于：通过使用一些字线和位线将多个存储单元排列成矩阵，步骤(C)一行一行地执行。
18.如权利要求17所述的方法，其特征在于：电容器为耦合电容器。
19.一种用于操作具有多个存储单元且每个存储单元均具有如权利要求1或2所述的单位单元的非易失性动态随机存取存储器的方法，包括下列步骤：
(A)移除存储有逻辑高电平数据的存储单元中的浮动晶体管的栅极中的电子；
(B)通过向所有存储单元中的浮动晶体管的栅极供应第二阈值电压，使电容器放电；及
(C)重复步骤(A)到步骤(B)，直到所有的电容器都放电。
20.如权利要求19所述的方法，其特征在于：步骤(A)包括下列步骤：
(A-1)对所有存储单元中的浮动晶体管的栅极供应负电压；
(A-2)对存储单元中电容器的金属板供应逻辑高电平数据的电压电平；及
(A-3)选择性地将浮动晶体管的栅极中的电子移到存储逻辑高电平数据的电容器。
21.如权利要求20所述的方法，其特征在于：步骤(B)包括下列步骤：
(B-1)对浮动晶体管的栅极供应第二阈值电压；及
(B-2)将具有通过第二阈值电压导通的晶体管的某些存储单元中的电容器放电。
22.如权利要求21所述的方法，其特征在于：步骤(B)包括刷新存储单元的步骤(B-3)。
23.如权利要求22所述的方法，其特征在于：通过使用一些字线和位线将多个存储单元排列成矩阵，步骤(B)一行一行地执行。
24.如权利要求23所述的方法，其特征在于：所述电容器为耦合电容器。
CNB200410058544XA 2003-08-22 2004-08-18 操作非易失性动态随机存取存储器的方法及其中的单位单元 Expired - Fee Related CN100481260C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030058300 2003-08-22
KR20030058300 2003-08-22
KR1020030064354A KR100543938B1 (ko) 2003-08-22 2003-09-17 불휘발성 다이나믹 랜덤 액세스 메모리 구동 회로 및 방법
KR1020030064354 2003-09-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009101281143A Division CN101494084B (zh) 2003-08-22 2004-08-18 非易失性动态随机存取存储设备

Publications (2)

Publication Number Publication Date
CN1585033A CN1585033A (zh) 2005-02-23
CN100481260C true CN100481260C (zh) 2009-04-22

Family

ID=36180578

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410058544XA Expired - Fee Related CN100481260C (zh) 2003-08-22 2004-08-18 操作非易失性动态随机存取存储器的方法及其中的单位单元

Country Status (4)

Country Link
US (2) US6996007B2 (zh)
JP (1) JP4589647B2 (zh)
CN (1) CN100481260C (zh)
DE (1) DE10361718A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112749A (zh) * 2013-04-18 2014-10-22 爱思开海力士有限公司 非易失性存储器件及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560301B1 (ko) * 2003-12-30 2006-03-10 주식회사 하이닉스반도체 트랩 가능한 부도체를 사용하는 불휘발성 디램의 구동회로 및 방법
US7054201B2 (en) * 2003-12-30 2006-05-30 Hynix Semiconductor Inc. Driving circuit for non-volatile DRAM
US6952366B2 (en) * 2004-02-10 2005-10-04 Micron Technology, Inc. NROM flash memory cell with integrated DRAM
US7139205B1 (en) * 2004-12-30 2006-11-21 Intel Corporation Apparatuses and methods for pre-charging intermediate nodes for high-speed wordline
KR100670697B1 (ko) * 2005-09-28 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
US7586350B2 (en) 2005-09-28 2009-09-08 Hynix Semiconductor Inc. Circuit and method for initializing an internal logic unit in a semiconductor memory device
KR101316788B1 (ko) * 2007-01-08 2013-10-11 삼성전자주식회사 반도체 집적 회로 장치
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
US8391078B2 (en) * 2008-02-12 2013-03-05 Chip Memory Technology, Inc. Method and apparatus of operating a non-volatile DRAM
US8059471B2 (en) 2008-02-12 2011-11-15 Chip Memory Technology Inc. Method and apparatus of operating a non-volatile DRAM
KR100924205B1 (ko) * 2008-05-28 2009-10-29 주식회사 하이닉스반도체 반도체 기억 장치
KR101045070B1 (ko) * 2010-04-30 2011-06-29 주식회사 하이닉스반도체 반도체 메모리 장치와 반도체 메모리 장치를 포함하는 반도체 시스템 및 그 동작방법
US8441850B2 (en) * 2010-10-08 2013-05-14 Qualcomm Incorporated Magnetic random access memory (MRAM) layout with uniform pattern
JP2012203929A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 半導体記憶装置
US9214465B2 (en) 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices
WO2015171684A1 (en) * 2014-05-07 2015-11-12 Fong John Yit 4 bit nonvolatile flash or variable resistance memory
US9761310B2 (en) 2014-09-06 2017-09-12 NEO Semiconductor, Inc. Method and apparatus for storing information using a memory able to perform both NVM and DRAM functions
US9922715B2 (en) * 2014-10-03 2018-03-20 Silicon Storage Technology, Inc. Non-volatile split gate memory device and a method of operating same
KR102615012B1 (ko) 2018-11-12 2023-12-19 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US10892022B1 (en) * 2019-08-28 2021-01-12 Micron Technology, Inc. Responding to power loss

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363110A (en) * 1980-12-22 1982-12-07 International Business Machines Corp. Non-volatile dynamic RAM cell
US4475184A (en) * 1981-08-21 1984-10-02 Cooper Lloyd G B Vibration limiting apparatus
US4545035A (en) * 1982-07-20 1985-10-01 Mostek Corporation Dynamic RAM with nonvolatile shadow memory
US4553230A (en) * 1984-08-20 1985-11-12 Paulson Rollie W Vibration free turntable apparatus
JPS6273489A (ja) * 1985-09-25 1987-04-04 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPS6455797A (en) * 1987-08-26 1989-03-02 Mitsubishi Electric Corp Semiconductor storage device
JP2506159B2 (ja) * 1988-08-24 1996-06-12 シャープ株式会社 半導体記憶装置
JPH0799622B2 (ja) * 1988-02-09 1995-10-25 シャープ株式会社 半導体記憶装置
US5075888A (en) * 1988-01-09 1991-12-24 Sharp Kabushiki Kaisha Semiconductor memory device having a volatile memory device and a non-volatile memory device
JPH03214778A (ja) * 1990-01-19 1991-09-19 Sharp Corp 半導体記憶装置の動作方法
DE4110407A1 (de) * 1990-03-30 1991-10-02 Toshiba Kawasaki Kk Halbleiter-speicheranordnung
US5926412A (en) * 1992-02-09 1999-07-20 Raytheon Company Ferroelectric memory structure
US5331188A (en) * 1992-02-25 1994-07-19 International Business Machines Corporation Non-volatile DRAM cell
US5424991A (en) * 1993-04-01 1995-06-13 Cypress Semiconductor Corporation Floating gate nonvolatile memory with uniformly erased threshold voltage
US5488587A (en) * 1993-10-20 1996-01-30 Sharp Kabushiki Kaisha Non-volatile dynamic random access memory
JP3238574B2 (ja) * 1994-07-28 2001-12-17 株式会社東芝 不揮発性半導体記憶装置とその消去方法
KR100299254B1 (ko) * 1994-10-19 2001-09-03 피터 엔. 데트킨 플래시메모리용전압공급기
JP3199987B2 (ja) * 1995-08-31 2001-08-20 株式会社東芝 半導体集積回路装置およびその動作検証方法
JPH1050074A (ja) * 1996-08-01 1998-02-20 Hitachi Ltd 強誘電体シャドーｒａｍ及びデータ処理システム
JP3299900B2 (ja) * 1996-12-27 2002-07-08 シャープ株式会社 不揮発性メモリ及びその動作方法
JP3492168B2 (ja) * 1997-10-21 2004-02-03 シャープ株式会社 不揮発性半導体記憶装置
JP3487753B2 (ja) * 1998-02-24 2004-01-19 シャープ株式会社 半導体記憶装置
JP3319437B2 (ja) * 1999-06-04 2002-09-03 ソニー株式会社 強誘電体メモリおよびそのアクセス方法
JP3829041B2 (ja) * 2000-03-08 2006-10-04 株式会社東芝 強誘電体メモリ
WO2002056316A1 (fr) * 2001-01-12 2002-07-18 Hitachi, Ltd. Memoire remanente a semi-conducteur
KR100719178B1 (ko) * 2003-08-29 2007-05-17 주식회사 하이닉스반도체 비휘발성 디램의 구동방법
JP2005092922A (ja) * 2003-09-12 2005-04-07 Fujitsu Ltd 強誘電体メモリ
JP2005142451A (ja) * 2003-11-07 2005-06-02 Oki Electric Ind Co Ltd 半導体メモリ装置及び半導体メモリ装置の製造方法
US7054201B2 (en) * 2003-12-30 2006-05-30 Hynix Semiconductor Inc. Driving circuit for non-volatile DRAM

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112749A (zh) * 2013-04-18 2014-10-22 爱思开海力士有限公司 非易失性存储器件及其制造方法
CN104112749B (zh) * 2013-04-18 2018-07-06 爱思开海力士有限公司 非易失性存储器件及其制造方法

Also Published As

Publication number Publication date
US6996007B2 (en) 2006-02-07
US20050041474A1 (en) 2005-02-24
JP2005071563A (ja) 2005-03-17
US20060083068A1 (en) 2006-04-20
US7224609B2 (en) 2007-05-29
JP4589647B2 (ja) 2010-12-01
DE10361718A1 (de) 2005-03-17
CN1585033A (zh) 2005-02-23

Similar Documents

Publication Publication Date Title
CN100481260C (zh) 操作非易失性动态随机存取存储器的方法及其中的单位单元
US7339847B2 (en) BLEQ driving circuit in semiconductor memory device
EP0938096B1 (en) Ferroelectric memory device
US7548445B2 (en) Over-driven access method and device for ferroelectric memory
JPH10189891A (ja) 不揮発性メモリ及びその動作方法
CN100524520C (zh) 非易失性动态随机存取存储器及其操作方法
JPH08221980A (ja) バイアス電圧発生回路
US7054201B2 (en) Driving circuit for non-volatile DRAM
US6888767B1 (en) Dual power sensing scheme for a memory device
CN101494084B (zh) 非易失性动态随机存取存储设备
WO2007077801A1 (ja) 電流消費低減化のためのメモリ・システムおよびその方法
KR950014256B1 (ko) 낮은 전원전압을 사용하는 반도체 메모리장치
US7251153B2 (en) Memory
US20210295893A1 (en) Sustainable dram having principle power supply voltage unified with logic circuit
US6469952B1 (en) Semiconductor memory device capable of reducing power supply voltage in a DRAM's word driver
JP2010238361A (ja) 不揮発性ｄｒａｍの駆動回路及びその駆動方法
JPH08279285A (ja) 半導体記憶回路のデータ保持時間の延長装置及び延長方法
JPH08249885A (ja) ダイナミック型半導体記憶装置
US20060077729A1 (en) Low current consumption at low power DRAM operation
US6961275B2 (en) Device and method for breaking leakage current path of memory device and structure of memory device
CN101350221B (zh) 防止非挥发性存储器阵列产生位线干扰的方法
JPS6129073B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20130818