CN100477265C - 场效应晶体管的制造方法以及用该方法制造的场效应晶体管 - Google Patents
场效应晶体管的制造方法以及用该方法制造的场效应晶体管 Download PDFInfo
- Publication number
- CN100477265C CN100477265C CNB2005100855833A CN200510085583A CN100477265C CN 100477265 C CN100477265 C CN 100477265C CN B2005100855833 A CNB2005100855833 A CN B2005100855833A CN 200510085583 A CN200510085583 A CN 200510085583A CN 100477265 C CN100477265 C CN 100477265C
- Authority
- CN
- China
- Prior art keywords
- fluid
- drain electrode
- source
- wire rod
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
Abstract
本发明提供廉价且容易实施的比以往有机TFT提高了沟道分子的定向性的TFT的制作方法。在基板上形成被亲液区域(14)围绕的亲液性TFT图案(19),通过使其图案具有特征,对滴加到沟道部(12)的含有有机分子或纳米线材的流体产生自发性运动,通过该运动在沟道部定向有机分子或纳米线材。
Description
技术领域
本发明涉及晶体管的制造方法,尤其涉及一种晶体管的制造方法,其特征为,晶体管的沟道部由一维结构体的集合形成,且其一维结构体具有所谓在源-漏两个电极间大致平行于沟道高度定向的结构。
背景技术
使用液晶或有机EL(电致发光)器件的薄型显示装置中,使用把非晶硅或多晶硅用于沟道的薄膜晶体管(TFT)作为像素驱动器件。另一方面,对于使用有机EL的显示装置,出于降低制作成本或得到具有可塑性的显示装置等目的,人们正广泛地进行把使用有机分子的TFT用于驱动回路的尝试。
发明内容
对于所谓的将低分子类有机物用于沟道的TFT,多数情况是使用并五苯的真空蒸镀膜。另一方面,高分子类有机物是使用以P3HT或F8T2为代表的各种分子。
一般来讲,把有机分子用于沟道时,存在场效应晶体管(FET)的工作速度慢的问题。这是由于流过沟道部的载流子迁移率小的缘故,就算是迄今为止被观测到最大迁移率的单晶并五苯,与多晶硅相比,也是小两个数量级的值,也就与非晶硅差不多。高分子类时,迁移率比并五苯还要小一个数量级至两个数量级。
为了改善这种问题,提出过各种技术,低分子类时一般是把单晶用于沟道,较多使用在真空中的蒸镀生长膜。高分子类时一般是把分子定向为平行于流过沟道的载流子的方向,为此提出了各种技术。例如,在特开2004-115805号公报中,在用于栅极绝缘膜的有机绝缘高分子中引入光定向基团,增加沟道的定向。另外,如在Journal of Applied Physics,1996,80,p.431中采用研磨定向也是一种代表性技术。
除有机分子以外,近年来尝试着把纳米线材用于TFT沟道。例如,在Journal of Applied Physics,1996,80,p.431中试制了把硅纳米线材用于沟道的FET。把纳米线材用于沟道时,也为了提高迁移率,与有机高分子同样地把线材定向成与流过沟道的载流子平行的方向。例如,在Nature,2003,425,p.275中,与形成朗缪尔-贝里吉特薄膜的方法一样,把朝不同方向杂乱地浮在被4块板围绕的流体表面的线材,通过变窄相对着的两块板的间隔,使线材的方向与该两块板平行对齐,将其附着在基板上。
发明内容
这样,为了提高有机TFT的工作速度,开发出了提高载流子迁移率的技术。大多数是为了减少在沟道部的载流子散射,而提高构成沟道的有机分子的定向性。另外,把半导体纳米线材用于沟道的TFT,也出于同样的目的而使用了提高纳米线材定向性的技术。
但是,这种以往技术,存在从实用性角度要求的成本及生产性兼顾方面的问题。例如,制作有机低分子膜时使用的真空蒸镀,虽然优点为容易制作载流子迁移率大的薄膜,但由于需要真空,所以在成本和生产性方面存在缺点。另外,沟道形成面的表面改性或研磨中,高分子或纳米线材的定向性并不能提高太多,无法把载流子迁移率提高到所需程度。
这些技术以外的提案也存在无法兼顾成本和生产性、或者无法得到充分定向性的缺点。
把有机分子或纳米线材用于沟道的TFT,将其用于显示装置的优点在于,可赋予装置可塑性,并且廉价。从而,存在即使能够廉价地制造TFT也无法驱动显示装置、或者即使能够驱动显示装置TFT制造成本也增加的问题。
本发明就是鉴于这样的问题而进行的,其目的为提供一种TFT的制作方法,其特征为,通过提高沟道分子的定向性,能够廉价、容易、且高生产性地制作载流子以高迁移率流过沟道的TFT。
为了达到上述目的,本发明在TFT制作中利用含有构成沟道的分子或纳米线材的流体的移动。把溶解有分子或者是分散有纳米线材的流体滴到基板上,通过使其在基板上移动,使得溶解或分散在流体中的分子或纳米线材与流体移动方向并行地排列在基板上,这种技术是已知的技术,但本发明中,通过应用该现象,使分子或纳米线材高度定向。纳米线材是指以单壁或多壁碳纳米管、硅纳米线材等为代表例的、直径为数nm~数百nm、长度为约100nm~数十μm左右的无机线材。
另外,本发明中,把“溶解有分子的流体”替代成“分散有纳米线材的流体”也能够直接成立,因此,本说明书中,在下面把溶解有分子的流体和分散有纳米线材的流体统称为“含有线材的流体”。同样,把分子和纳米线材简单地统称为线材。
根据本发明,通过引发含有线材的流体的自发性运动,可以把含在流体中的线材在基板面上高度定向地固定。关于流体的自发性运动的引发,通过只是在基板上形成能够廉价地实现的图案即可,采用以喷墨法为代表的印刷法制作TFT时,可以廉价且容易地形成使用高度定向线材的沟道。
根据本发明,可以使构成沟道的线材得以高度定向,因此,能够构成载流子迁移率大的TFT。并且,本发明的特征为,构成沟道时利用流体,能够采用喷墨法制造,因此能够容易且廉价地制造TFT。
根据本发明,通过使用具有可塑性的基板并应用上述印刷技术,有望形成可挠性显示装置驱动回路。
进而,本发明中还可以使用以硅纳米线材为代表的无机纳米线材作为线材,因此,与通常可挠性显示器件构成中使用的低分子或高分子有机物的TFT相比,能够实现10~100倍的载流子迁移率,不仅是器件驱动回路,移位寄存器等周边回路也能够实现可挠性。
附图说明
图1(a)是表示由本发明形成的TFT的典型结构的平面图,(b)是在其A-A位置朝箭头方向看时的截面图。
图2(a)~(d)是说明本发明中根据含有线材的流体的自发性运动,流体中的线材被高度定向的图。
图3是表示沟道部12由对于一组源-漏电极部平行的多个区域构成的例子的平面图。
图4A是表示滴加到基板上的流体的移动速度不充分时,高分子的由原子力显微镜(AFM)的高度图象的图。
图4B是表示滴加到基板上的流体的移动速度充分时,高分子的由AFM的高度图象的图。
图4C是把与图4B相同区域的图象表示为由AFM的振幅图象的图。
图5(a)~(e)是表示用无机材料构成本发明TFT的具体例的图。
图6A是把本发明TFT用于驱动回路的3×3的像素单元的有源矩阵型显示器件的等价回路图。
图6B是表示图6A的像素单元的具体构成例的图。
图中,11是线材、12是沟道部、13是栅电极、14是疏液区域、15是源-漏电极、16是基板、17是绝缘膜、18是沟道、19是FET图案、22是液滴滴加构件、23是滴加的含有线材的流体、24是含有线材的流体、51是栅绝缘膜、52是抗蚀剂、53是疏液膜、611是像素单元、612是像素选择TFT、613是电流控制TFT、614是电容、615是扫描线、616是数据线、617是电流供给线、618是扫描线驱动回路、619是数据线驱动回路、620是电流供给回路、621是像素及对置电极。
具体实施方式
图1(a)是表示由本发明形成的TFT的典型结构的平面图,图1(b)是在其A-A位置朝箭头方向看时的截面图。
图1(a)中,15是源-漏电极。11是纳米线材,简要地表示在成为TFT沟道部12的区域,被定向的纳米线材成群的状态。14是疏液区域、19是亲液区域。本发明是,如后述,利用被疏液区域14围绕的区域内的亲液区域19,构成沟道部12的被排列的纳米线材群11。从而亲液区域19被制成与TFT的图案相同。
图1(b)中,16是基板,在其上面形成栅电极13后,形成绝缘膜17。在绝缘膜17上形成图1(a)中说明的疏液区域14和亲液区域19。该亲液区域19被对准在与栅电极13对应的位置。利用亲液区域19构成排列在沟道部12的纳米线材11群后,形成源-漏电极15。关于在这里所说的处理顺序,在后面进一步具体说明。
本发明的特征为,连接源-漏电极15的沟道部12的宽度比源电极和漏电极窄。
图2(a)~(d)是说明本发明中利用含有线材的流体的自发性运动,流体中的线材被高度定向的图。
如图2(a)所示,准备用疏液区域14围绕了形成有TFT图案的亲液区域19的表面。亲液区域19是沟道部12和在其两侧形成源-漏电极部的部分。在该亲液区域19的与沟道部12对应的位置,使用微量移液管22,把含有线材11的流体23作为液滴24滴加。滴加到与沟道部12对应的位置的流体23,由于周边部为疏液区域,因此留在形成有TFT图案的亲液区域19的沟道部12内。疏液区域14、亲液区域19的形成可以使用公知的方法。进而,也可以使TFT图案19比周边部低来设置段差的同时,把周边部加工成疏液区域。
如图2(b)所示,如果滴加到沟道部12的含有线材11的流体23超过给定量,滴加的流体23无法留在沟道部12,漏到源-漏电极部。一旦从沟道部12漏出的流体,即使不追加滴加的流体,也能够自发地继续流到源-漏电极部。这是由于流体为了使表面能最小而改变形状的性质所致。即,为了使滴加的流体当存在于源-漏电极部时比存在于沟道部12时表面能更小,通过把沟道宽度制成比源-漏电极部更细,能够使滴加的流体23自发地移动。因此,沟道部12的面积需要比源-漏电极部的面积充分地小。
如图2(c)所示,流体23从沟道部12移动到源-漏电极部的结果,沟道部12上,含在流体23中的线材11残留成朝着流体的运动方向并行地定向。即,能够在沟道部12配置高度定向的线材11群。
图2(d)是表示如图2(c)所示移动流体23后干燥的状态的图。如图所示,移动到源-漏电极部的流体中含有的线材11,在流体23干燥后留下,但源-漏电极部由于要形成为了形成电极的金属薄膜,所以即使线材11残留也没有任何问题。
为了提高定向性,含有线材11的流体23的移动速度快会更有利。该速度与所使用流体的粘性和溶解或分散在流体中的线材的浓度有很大关系。发现对于在粘性较低的有机溶剂之一氯仿、或比它粘性稍微高的最常用于大多数溶剂或分散液的粘性与水差不多的流体中,以其粘性变化不大的程度含有线材的流体,优选沟道部12的面积与源-漏电极部的面积之比约大于等于6。
源-漏电极部的图案形状不必一定是如图1(a)所示的三角形。从沟道部12和源-漏电极部的接合部来看,只要是从沟道部12流出到源-漏电极部的流体23能够迅速向源-漏电极部扩散的图案即可。即,比较其宽度与赋予深度特征的长度时,只要是没有显著的不均匀性,则可以是圆、长方形、正方形等任意形状。关于沟道的长度,优选其对于宽度的比大于等于1且小于10,更优选小于等于6左右。
图3是表示沟道部12由对于一组源-漏电极部平行的多个区域构成的例子的平面图。图3的例子是,被疏液区域14围绕的亲液区域即TFT图案19为长方形,中央部分为沟道部12、其两侧为源-漏电极部的例子。该例子中,沟道部12中设置了平行的多个疏液区域14。从而,如图12所示,向沟道部12把含有线材11的流体23作为液滴24滴加时,滴加到与沟道部12对应的位置的流体23,只会留在沟道部12内除疏液区域14的沟道部12内的亲液区域19。即,沟道部12内形成有被平行分割成多个的沟道部18。此时,被分割的沟道部18的各个区域只要满足上述条件即可。该例子中,可以根据实际情况增加沟道宽度。这将具有用单个TFT增加电流驱动力的效果。
根据本发明,通过因流体移动而产生的流体的流动,含在流体中的线材在并行于沟道部的方向定向排列,形成由线材连接源极和漏极的结构。关于液滴的滴加,并不限于上述采用微量移液管的方法,也可以使用如特开2003-229579号公报、特开2003-133691号公报或特开2003-80694号公报中公开的采用喷墨打印机的方法。另外,作为形成电极或接线的方法,如在日经电子学2002年6月17日号,pp.67-78中记载,近年来正活跃地研究采用喷墨、镀层、胶印等所谓直接印刷法制造的方法,但通过组合这些技术和采用本发明的技术,与以往的照相平版印刷术相比,有望廉价地形成以电子器件为代表的电路。
图4A~图4C是表示用于说明本发明中线材的排列状况的AFM图象的图。图的实验是表示,把源-漏电极面积之和/沟道部面积定为6、沟道长度/沟道宽度定为6时,使用1.3重量%PEDOT/PSS(聚(苯乙烯磺酸盐)/聚(2,3-二氢噻吩并(3,4-b)-1,4-二噁英)水溶液,使PEDOT/PSS分子定向的结果的AFM图象。液流是从左稍微向右下方向生成。AFM图象的观察区域全体为3×3μm。
图4A是滴加到基板上的流体的移动速度不充分时,表示高分子由AFM的高度图象的图。高分子一般来讲刚性低,如果流体的移动速度充分,高分子就能够以其一部分在基板上固定的位置为基点,按照流体的移动产生的力而延伸。但是,如果流体的移动速度不充分,则无法延伸,在基板上凝缩而固定成圆的状态。另一方面,虽然未图示,但刚性高的无机线材,如硅纳米线材或碳纳米管等情况,由于线材被配置成受到来自流体的力最小,所以如果流体的移动速度不充分,虽然线材对齐不了,为无序的方向、或者是比较无序,但整体被配置成具有朝流体的移动方向对齐的倾向。
图4B是滴加到基板上的流体的移动速度充分时,表示高分子由AFM的高度图象的图。亮的部分是几个定向的高分子聚集成束的部分,因此可以看到在其间分散的多个高分子也定向。
图4C是把与图4B相同区域的图象表示为由AFM的振幅图象的图。能够以更加强调的形态看到高分子的定向状态。
下面,参照附图说明基于本发明的显示器件驱动部的几个实施方式。
实施例1
图5(a)~(e)是表示用无机材料构成本发明TFT的具体例的图。图在左侧表示截面图,在右侧表示平面图。
如图5(a)所示,为了在硅基板16上形成栅电极13,在热氧化膜17上,采用溅射蒸镀成膜膜厚30nm的氧化铝薄膜。把该氧化铝膜采用照相平版印刷法成形为如平面图所示的图案,作为栅电极13。即,实施例1是构成如在图3表示的、沟道部由宽度窄的多个沟道集合而构成的TFT。实施例1中,把栅电极长度定为1mm、把宽度窄的沟道的宽度定为50μm、沟道全宽度定为5mm。
接着,如图5(b)所示,采用溅射蒸镀成膜20nm厚度的氧化硅绝缘膜51。进而,旋涂抗蚀剂,使用在照相平版印刷法中使用的通常的对准法,在抗蚀剂膜52上形成栅电极图案的反相图案。
接着,如图5(c)所示,为了形成疏液膜53,涂布氟化烷基类硅烷偶联剂。在实施例1中涂布用溶剂1,1,1,2,2,3,3,4,5,5,5-十一氟-4-(三氟甲基)戊烷(大金工业,商品名DEMNUM solvent)稀释至0.1重量%的氟化烷基类硅烷偶联剂(大金工业,商品名Optool DSK)。在该状态下通过浸入到抗蚀剂的溶解液即丙酮中,去除抗蚀剂,从而剥离疏液膜53,形成位置和形状与栅电极13一致的疏液图案以及防止向源-漏电极外部流出液滴的疏液膜53。
接着,如图5(d)所示,使用微量移液管,在沟道部滴加1.3重量%浓度的PEDOT/PSS水溶液约3μm左右。滴加的流体自发地从沟道部移动到源-漏电极部,在沟道部形成定向的线材11。
接着,如图5(e)所示,干燥残留在源-漏电极部的流体后,为了形成电极而成膜金属薄膜15。实施例1中,通过在源-漏电极部涂布导电油墨并烧结,形成金属薄膜15。滴加到源-漏电极部的导电油墨,由于表面能的关系而不会流入沟道部。另外,由于已经形成的疏液膜53(图5(c)),也不会流到电极部外。
作为导电油墨,只要是含有金属超微粒子、金属络合物、或导电性高分子中至少一种的流体,并且具有润湿扩散到源-漏电极部的亲液区域的特性,并且在烧结后显示充分低的阻抗值的物质即可。具体的材料可以使用主要成分为金、银、钯、铂、铜、镍等的直径10nm左右的金属超微粒子、或者在水、甲苯、二甲苯以及其他有机溶剂及其他溶剂中分散了金属络合物的溶液。实施例1中使用了银超微粒子分散水溶液。滴加导电油墨至只是充分覆盖源-漏电极部的程度,然后在120℃真空中烧结30分钟,形成膜厚100nm左右的电极。使用其他导电油墨的情况,也依照油墨的种类而可以用80~300℃左右的适宜温度烧结。如此构成TFT。
实施例1中,使用氧化铝作为栅电极材料,但也可以是在大气中稳定且导电率好的金属如金、银、铂、钯、铜、镍、铁等。另外,在实施例1中,对基板、绝缘膜都使用了带氧化膜的硅、氧化硅,但并不限于此。其中,基板为了防止各电极间的漏电,优选绝缘性高的材料。另外,作为疏液膜材料使用了氟化烷基类硅烷偶联剂,但只要是至少在一部分具有被氟基锁端的碳链的疏液性单分子,则也可以是其他材料,如可以是在特开2001-278874号公报中公开的、在支链具有氟取代基的氧杂环丁烷衍生物。
实施例1中,为了促进用于形成沟道的流体的自发性运动,使TFT沟道部和源-漏电极部的图案具有特征,但除此之外,还可以采用把基板浸入在含有线材的流体中,沿着沟道的长度方向拉出的浸渍法;或者把滴加的液体用气枪等高速运动的气体沿着沟道长度方向吹散的方法;利用流体从高温向低温方向移动的性质,使基板具有温度梯度,对沟道长度方向赋予温度差的方法;在图案内部赋予疏液性梯度等,使含有线材的流体移动,来提高线材的定向性。这些方法即使图案没有特征也可,所以优点为可适用形状的选择余地大。
实施例1中,形成源-漏电极时使用了导电油墨,但对沟道使用有机分子时,为了防止分子分解,需要把导电油墨的烧结温度限制在300度左右。形成源-漏电极时除此之外也可以适用采用平版印刷术的方法。此时,需要用抗蚀剂等保护沟道部12,但形成电极后去除抗蚀剂时需要注意不要损伤构成沟道部12的线材。
实施例1中,形成源-漏电极之前先形成沟道,其优点是能够良好地保持形成沟道的线材和电极金属的接触。但是,也可以在形成沟道之前形成这些电极。此时,优点是不用考虑对沟道的影响而适用通常的平版印刷法。另外,还有一个优点是,通过烧结导电油墨来形成电极时,能够把烧结温度设定在有机分子的分解温度以上。
实施例1中,栅电极13被加工成如图5中所示的图案,但这是为了使说明能够与后述的实施例2相通,来使记述变得简洁,因此,如实施例1,疏液膜的图案工序不使用实施例2中所说的背面曝光法时,栅电极13没必要具有如图5中的图案,可以是例如与沟道部对应的全体部分成为电极的图案。
实施例2
实施例2中说明对基板或绝缘膜使用具有可塑性的材料、且制作时不使用平版印刷法,而用印刷或涂布等廉价的方法构成TFT的方法。
与实施例1中的源-漏电极形成方法相同,使用导电油墨在塑料基板上印刷如图1(a)所示图案的栅电极13。烧结其来形成金属电极13,但由于基板使用了塑料,不得不注意其软化温度。实施例2中,对基板使用厚度100μm的高透明性聚酰亚胺薄板,烧结温度可以上升到300℃左右,因此可以确认能够充分耐于使用银超微粒子分散溶液时的120℃的烧结温度。为了形成栅绝缘膜,旋涂聚甲基丙烯酸甲酯(PMMA)并充分干燥。实施例2中使用热板在100度干燥10分钟来进行。
接着,形成疏液图案。首先,以1500rpm、20秒的条件旋涂用于无电解镀的含有催化剂感光性涂布液。使用热板进行50℃×15分钟预烘后,用水银灯从背面照射紫外线。感光所需的紫外线是波长365nm的i线,因此,为了避免损伤层积的高分子膜,优选用滤波器挡住小于等于300nm的紫外线。由于栅电极部上已形成有金属薄膜,所以照射的紫外线无法透过栅电极部,用于无电解镀的含有催化剂感光性涂布液只有电极部以外的部分被感光并固化。照射1小时左右后,在135℃进行15分钟的后烘,通过用纯水清洗,去除栅电极部对应区域的用于无电解镀的含有催化剂感光性涂布液。在该状态下通过在无电解镀铜液中浸泡10秒,在栅电极对应部分除外的区域形成10nm左右的铜薄膜。形成的铜薄膜的电阻率显示出较大值,但其金属膜是为了形成如下说明的疏液膜,所以没有问题。旋涂与实施例1相同的疏液膜、氟化烷基硅烷偶联剂。硅烷偶联剂只结合无机物,因此只有形成铜薄膜的区域表现疏液性。由线材的沟道形成和源/漏电极的形成是与实施例1同样地进行。这样,可以用不使用平版印刷法的、印刷和涂布等廉价的方法构成具有可塑性的TFT。
实施例2中,对基板使用了聚酰亚胺、对绝缘膜使用了PMMA,但除此之外对基板使用以聚乙烯酚为代表的可塑性的各种塑料基板,对绝缘膜使用聚酰亚胺、聚乙烯酚等也没有问题。另外,不是特别需要可塑性时,通过对基板使用无机绝缘膜,可以享受印刷和涂布等制作工艺的选择余地增加的优点。形成栅电极后,通过旋涂玻璃(SOG)形成绝缘膜,旋涂正型抗蚀剂,用水银灯从背面照射紫外线。由栅电极遮光的区域以外的抗蚀剂通过显影被溶解和去除,因此抗蚀剂图案成为与栅电极相同的图案。在该状态下旋涂氟化烷基类硅烷偶联剂,通过用丙酮等去除抗蚀剂,剥离氟化烷基类硅烷偶联剂,得到期望的疏液图案。该方法中,烧结SOG时需要500℃左右的热处理,以及去除抗蚀剂时使用有机溶剂,所以对基板及其他使用有机材料时无法使用。该方法的优点为,制造工艺的步骤数量少,由于形成疏液膜所以不需要金属,以及由于对绝缘膜使用氧化硅所以载流子迁移率多少增大。
实施例3
实施例3中表示把本发明TFT用于驱动回路时的有源矩阵型显示器件的像素单元的制作例。
图6A是把本发明TFT用于驱动回路的3×3的像素单元的有源矩阵型显示器件的等价回路图。有机电致发光器件的驱动回路,不能象日经电子学2000年4月24日号,pp.163-167中直接使用液晶显示器像素驱动用回路,与液晶用相比,电流控制用需要一个余量的TFT。本实施例中,说明如上述日经电子学2000年4月24日号,pp.163-167和特开2003-316295号公报中的例子,对每一像素使用两个TFT的驱动回路的制造方法。
618是扫描线的驱动回路,对扫描线615赋予给定周期的信号。619是数据线驱动回路,对数据线616赋予像素数据信号。620是电流供给回路,对电流供给线617赋予与扫描线615周期相同的电流。611是被这些回路选择性地驱动的像素单元。各像素单元由像素621和其控制回路构成。像素控制回路由选择像素TFT612、控制电流TFT613、电容614及相关接线构成。即使是像素数更多的显示器,由于是有源矩阵型,所以只增加像素单元即可。
图6B是表示图6A的像素单元具体构成例的图。制作方法与实施例2中记载的使用无机绝缘体基板的方法相同。下面说明其概要。
首先,在玻璃基板上印刷成形具有扫描线615图案的金属接线。接线宽度定为60μm。扫描线615由于兼做选择像素TFT612的栅电极,所以在给定位置如实施例1和实施例2记载配置用于形成选择像素TFT612的沟道图案的栅电极图案。实施例3中,选择像素TFT612和控制电流TFT613的沟道也与实施例1相同,构成为图3所示多个宽度窄的沟道的集合体。把宽度窄的沟道的沟道宽度定为10μm,把沟道长度和沟道宽度各自定为60μm。由SOG形成绝缘膜后,在形成选择像素TFT612的沟道之前先制作数据线616的接线图案。
实施例3中,涂布抗蚀剂后,使用掩模把数据线图案从上面曝光转写。选择像素TFT612的与沟道对应的区域要注意从数据线图案去除。数据线616兼做控制电流TFT613的栅电极,所以与形成选择像素TFT612时相同,在数据线图案的一部分形成控制电流TFT613的沟道图案。显影后,使用导电油墨形成数据线616。使用在实施例3中使用的银超微粒子的导电油墨由于烧结温度达到120℃,所以烧结后可以去除抗蚀剂。
使用丙酮去除抗蚀剂后,为了形成选择像素TFT612的沟道,再度旋涂正型抗蚀剂并进行背面曝光。将其显影并旋涂氟化烷基硅烷偶联剂。用丙酮去除残留的抗蚀剂,在除了扫描线和数据线616的区域形成疏液膜。选择像素TFT612的沟道形成方法与实施例1中所述的方法相同。含有只适合于沟道区域量的线材的流体量为极其少的量,导致难以控制滴加量,但实际上,即使滴加μ升左右含有线材的流体,也会越过源-漏电极区域而流向数据线区域,所以没有问题。
实施例3中为了在形成绝缘膜时使用SOG,所以使用了硅纳米线材作为耐于其烧结温度的线材,但如果使用聚酰亚胺等有机类绝缘膜,则能够涂布形成绝缘膜,可以将热处理温度抑制得低。此时,对线材也可以使用有机分子,具有能够抑制成本的优点。
然后,由SOG形成绝缘膜、用同样的方法形成电流供给线617和像素对置电极621、控制电流TFT613。在最上层涂布感光性聚酰亚胺,在遮住像素对置电极区域的状态,进行上面曝光,然后通过显影并烧结,在保护膜和像素对置电极区域形成贯通孔。然后,用如特开2004-47494号公报中公开的方法在像素区域形成EL膜,使用感光性ITO涂料形成ITO膜,将其作为上部电极,则能够形成像素及其驱动回路。如果对其适宜地构成扫描线驱动回路618、数据线驱动回路619、电流供给回路620,则能够构成有源矩阵型显示器件。
在实施例3中形成绝缘膜时使用SOG,形成数据线616和电流供给线617时使用导电油墨等,选择了采用印刷或涂布的制作方法,但理所当然也可以使用通常的半导体器件制作工序中使用的在真空中的成膜法来代替。通过使用通常的半导体器件制作工序,具有能够精密对准各接线图案的优点。
另一方面,也可以使用采用喷墨法的印刷成形法来形成各接线图案。此时,能够用印刷和涂布法进行整个制作工序,能够大幅度减少制造成本。并且,也能够大幅度减少制造步骤。使用印刷和涂布法时,各接线图案的对准误差比平版印刷法要大,但像素器件控制回路所要求的对准误差大致要比理论回路等所要求的对准误差宽松,因此如果喷墨时的对准误差在30μm左右则除了TFT区域没有问题。关于TFT区域,在实施例3中,为了把刻在下层接线的图案用于沟道形成,所以在下层接线的沟道图案位置必须出来上层接线的TFT区域,对准精度为,如在实施例3的沟道宽度60μm左右时,只能允许数μm左右的偏差。但是,通过把刻在下层接线的沟道图案准备成比本来需要的宽度有余量,也可以避免。由于刻着的图案对接线功能没有太大影响,所以即使准备有余量的接线图案,对原来的接线功能也没有问题。
Claims (8)
1.一种场效应晶体管的制作方法,其特征为,在形成于基板上的疏液区域中,形成与源-漏电极及连接两个电极的沟道对应的亲液区域,所述源-漏电极区域的面积之和大于沟道区域的面积,所述沟道的长度与宽度的比大于等于1且小于10,在与所述沟道对应的区域滴加含有线材或高分子的流体,使所述滴加的流体在所述源-漏电极方向移动,通过该移动使所述流体中的所述线材或高分子在所述源-漏电极方向定向。
2.根据权利要求1所述的场效应晶体管的制作方法,其特征为,所述流体的移动利用了含有线材或高分子的流体的自发性运动。
3.根据权利要求2所述的场效应晶体管的制作方法,其特征为,为了产生所述流体的自发性运动,利用对基板赋予温度梯度的方法。
4.根据权利要求2所述的场效应晶体管的制作方法,其特征为,为了产生所述流体的自发性运动,通过气体的流动赋予滴加到基板的流体的运动。
5.根据权利要求2所述的场效应晶体管的制作方法,其特征为,为了产生所述流体的运动,将基板浸入到流体中后取出。
6.一种场效应晶体管的制作方法,其特征为,以较周边部低的方式形成与形成在基板上的源-漏电极及连接两个电极的沟道对应的区域,所述源-漏电极区域的面积之和大于沟道区域的面积,所述沟道的长度与宽度的比大于等于1且小于10,同时把周边部作为疏液区域,在与所述沟道对应的区域滴加含有线材或高分子的流体,使所述滴加的流体在所述源-漏电极方向移动,通过该移动使所述流体中的所述线材或高分子在与所述沟道对应的区域定向。
7.根据权利要求1或6所述的场效应晶体管的制作方法,其特征为,所述沟道区域与源-漏电极区域的接合部是从沟道区域向源-漏电极区域流出的流体能够迅速地向源-漏电极区域扩散的图案。
8.一种场效应晶体管,其特征为,对于在绝缘体上形成的给定图案的栅电极、在该电极上形成的绝缘膜、在该绝缘膜上形成了源-漏电极和连接两个电极的沟道的薄膜晶体管,所述源-漏电极区域的面积之和大于沟道区域的面积,所述沟道的长度与宽度的比大于等于1且小于10,在与所述沟道相应的区域中,线材或高分子在所述源-漏电极方向定向,同时该定向通过滴加到所述沟道区域的含有线材或高分子的流体的移动而形成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004335779 | 2004-11-19 | ||
JP2004335779A JP4865999B2 (ja) | 2004-11-19 | 2004-11-19 | 電界効果トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1776922A CN1776922A (zh) | 2006-05-24 |
CN100477265C true CN100477265C (zh) | 2009-04-08 |
Family
ID=36461417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100855833A Expired - Fee Related CN100477265C (zh) | 2004-11-19 | 2005-07-25 | 场效应晶体管的制造方法以及用该方法制造的场效应晶体管 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7807496B2 (zh) |
JP (1) | JP4865999B2 (zh) |
CN (1) | CN100477265C (zh) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2419704A1 (en) | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
DE102005009072B4 (de) * | 2005-02-28 | 2016-12-08 | Advanced Micro Devices, Inc. | Verfahren und Vorrichtung zur Metallabscheidung durch stromloses Plattieren unter Anwendung eines Aktivierungsschemas mit einem Substraterwärmungsprozess |
JP4996846B2 (ja) * | 2005-11-22 | 2012-08-08 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
KR101213946B1 (ko) * | 2005-12-28 | 2012-12-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그제조방법 및 이를 구비한액정표시장치 및 그제조방법 |
JP4899504B2 (ja) | 2006-02-02 | 2012-03-21 | 株式会社日立製作所 | 有機薄膜トランジスタの製造方法および製造装置 |
JP2007329351A (ja) * | 2006-06-08 | 2007-12-20 | Sharp Corp | 細線状構造物集合体およびそれを備えた電子デバイス、それらの製造方法、および細線状構造物の配向方法 |
KR100797093B1 (ko) * | 2006-07-07 | 2008-01-22 | 한국기계연구원 | 나노 소자 구조물 및 이의 제조 방법 |
KR101275999B1 (ko) | 2006-09-22 | 2013-06-19 | 엘지디스플레이 주식회사 | 박막트랜지스터, 이를 구비하는 표시장치 및 이들의 제조방법 |
KR101299699B1 (ko) | 2006-12-15 | 2013-08-28 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 이용한 평판표시패널과 그제조방법 |
US7838865B2 (en) | 2006-12-22 | 2010-11-23 | Palo Alto Research Center Incorporated | Method for aligning elongated nanostructures |
US7838933B2 (en) * | 2006-12-22 | 2010-11-23 | Palo Alto Res Ct Inc | Printing method for high performance electronic devices |
JP2008176009A (ja) * | 2007-01-18 | 2008-07-31 | Seiko Epson Corp | パターン形成方法 |
KR101362138B1 (ko) * | 2007-03-07 | 2014-02-13 | 엘지디스플레이 주식회사 | 평판표시패널 및 그 제조방법 |
KR101362143B1 (ko) * | 2007-04-27 | 2014-02-13 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 제조 방법과, 액정표시장치의 제조 방법 |
JP2009105083A (ja) * | 2007-10-19 | 2009-05-14 | Brother Ind Ltd | 薄膜トランジスタの製造方法及びその製造方法により製造された薄膜トランジスタ |
KR20090065254A (ko) * | 2007-12-17 | 2009-06-22 | 한국전자통신연구원 | 광반응성 유기고분자 게이트 절연막 조성물 및 이를 이용한유기 박막 트랜지스터 |
KR101424816B1 (ko) | 2008-02-18 | 2014-07-31 | 삼성전자주식회사 | 나노와이어를 포함하는 박막 트랜지스터 및 그의 제조방법 |
GB2462591B (en) * | 2008-08-05 | 2013-04-03 | Cambridge Display Tech Ltd | Organic thin film transistors and methods of making the same |
KR20100075100A (ko) * | 2008-12-24 | 2010-07-02 | 서울대학교산학협력단 | 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터 |
JP2011100831A (ja) * | 2009-11-05 | 2011-05-19 | Sony Corp | 半導体装置及び半導体装置を用いた表示装置 |
KR101678670B1 (ko) * | 2010-01-22 | 2016-12-07 | 삼성전자주식회사 | 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법 |
JP2011165947A (ja) * | 2010-02-10 | 2011-08-25 | Sony Corp | 薄膜トランジスタおよび電子機器 |
US8354296B2 (en) * | 2011-01-19 | 2013-01-15 | International Business Machines Corporation | Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same |
US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
US8729529B2 (en) * | 2011-08-03 | 2014-05-20 | Ignis Innovation Inc. | Thin film transistor including a nanoconductor layer |
CN103107065B (zh) * | 2011-11-15 | 2017-04-05 | 黄辉 | 一种基于纳米线有序排列的纳米线器件的制备方法 |
US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
KR20130134100A (ko) | 2012-05-30 | 2013-12-10 | 삼성디스플레이 주식회사 | 액티브 패턴 형성 방법, 이를 적용한 표시 기판 및 이의 제조 방법 |
CN103650150A (zh) * | 2012-06-08 | 2014-03-19 | 松下电器产业株式会社 | 薄膜晶体管、显示面板以及薄膜晶体管的制造方法 |
US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
WO2016042924A1 (ja) * | 2014-09-18 | 2016-03-24 | 富士フイルム株式会社 | トランジスタ、および、トランジスタの製造方法 |
CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
JP6717700B2 (ja) * | 2016-07-28 | 2020-07-01 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
DE102017222059A1 (de) | 2016-12-06 | 2018-06-07 | Ignis Innovation Inc. | Pixelschaltungen zur Minderung von Hysterese |
US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275695A (ja) * | 1991-12-24 | 1993-10-22 | Osaka Gas Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH06265942A (ja) * | 1993-01-12 | 1994-09-22 | Hitachi Ltd | 液晶表示装置 |
JPH07221367A (ja) * | 1994-01-31 | 1995-08-18 | Matsushita Electric Ind Co Ltd | 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法 |
JPH0983040A (ja) * | 1995-09-12 | 1997-03-28 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JPH1142455A (ja) * | 1997-05-30 | 1999-02-16 | Canon Inc | ラングミュア−ブロジェット膜の製造装置 |
EP1243034A1 (en) * | 1999-12-21 | 2002-09-25 | Plastic Logic Limited | Solution processed devices |
GB2373095A (en) * | 2001-03-09 | 2002-09-11 | Seiko Epson Corp | Patterning substrates with evaporation residues |
WO2004027889A1 (ja) * | 2002-09-19 | 2004-04-01 | Daikin Industries, Ltd. | パターン表面をテンプレートとして用いる材料とその製法 |
KR100524552B1 (ko) | 2002-09-28 | 2005-10-28 | 삼성전자주식회사 | 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터 |
JP4356309B2 (ja) * | 2002-12-03 | 2009-11-04 | セイコーエプソン株式会社 | トランジスタ、集積回路、電気光学装置、電子機器 |
EP1434281A3 (en) * | 2002-12-26 | 2007-10-24 | Konica Minolta Holdings, Inc. | Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit |
US20040266054A1 (en) * | 2003-06-30 | 2004-12-30 | Brazis Paul W. | OFET channel fabrication |
GB0324189D0 (en) * | 2003-10-16 | 2003-11-19 | Univ Cambridge Tech | Short-channel transistors |
-
2004
- 2004-11-19 JP JP2004335779A patent/JP4865999B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-25 CN CNB2005100855833A patent/CN100477265C/zh not_active Expired - Fee Related
- 2005-08-02 US US11/194,597 patent/US7807496B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060110847A1 (en) | 2006-05-25 |
CN1776922A (zh) | 2006-05-24 |
US7807496B2 (en) | 2010-10-05 |
JP4865999B2 (ja) | 2012-02-01 |
JP2006147843A (ja) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100477265C (zh) | 场效应晶体管的制造方法以及用该方法制造的场效应晶体管 | |
Cui | Printed electronics: materials, technologies and applications | |
Peng et al. | High performance organic transistor active-matrix driver developed on paper substrate | |
KR101296503B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
Sirringhaus et al. | High-resolution inkjet printing of all-polymer transistor circuits | |
Burns et al. | Inkjet printing of polymer thin-film transistor circuits | |
Wen et al. | Experimental techniques for the fabrication and characterization of organic thin films for field-effect transistors | |
CN1976869B (zh) | 用于维持微细结构体的结构体、半导体装置、tft驱动电路、面板、显示器、传感器及它们的制造方法 | |
Caironi et al. | High yield, single droplet electrode arrays for nanoscale printed electronics | |
JP4996846B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US8188465B2 (en) | Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument | |
Xu et al. | Flexible all-organic, all-solution processed thin film transistor array with ultrashort channel | |
Cao et al. | Top-contact self-aligned printing for high-performance carbon nanotube thin-film transistors with sub-micron channel length | |
US8173997B2 (en) | Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit | |
Chason et al. | Printed organic semiconducting devices | |
CN103219465A (zh) | 晶体管结构及其制造方法 | |
Bao | Fine printing | |
Wang et al. | Large area polymer semiconductor sub-microwire arrays by coaxial focused electrohydrodynamic jet printing for high-performance OFETs | |
JP2006261528A (ja) | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 | |
US20080145966A1 (en) | Method for fabrication of organic thin-film transistor | |
WO2010010609A1 (ja) | コンタクトホールの形成方法、及び回路基板 | |
Lu et al. | High-performance flexible organic field effect transistors with print-based nanowires | |
Wang et al. | A facile method for fabrication of highly integrated organic field-effect transistors on photoresist-unwettable insulators with remarkable stability | |
Shi | Organic Logic Circuits: Fabrication Process and Device Optimisation | |
RU2529663C2 (ru) | Печатное электронное устройство |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 Termination date: 20160725 |