CN100477125C - 形成非对称侧壁间隔物的方法 - Google Patents

形成非对称侧壁间隔物的方法 Download PDF

Info

Publication number
CN100477125C
CN100477125C CNB2004800217465A CN200480021746A CN100477125C CN 100477125 C CN100477125 C CN 100477125C CN B2004800217465 A CNB2004800217465 A CN B2004800217465A CN 200480021746 A CN200480021746 A CN 200480021746A CN 100477125 C CN100477125 C CN 100477125C
Authority
CN
China
Prior art keywords
side wall
wall layer
grid structure
ion beam
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800217465A
Other languages
English (en)
Other versions
CN1830074A (zh
Inventor
M·B·富塞利耶
E·E·埃里克斯
S·D·雷
C·温特劳布
J·F·布勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1830074A publication Critical patent/CN1830074A/zh
Application granted granted Critical
Publication of CN100477125C publication Critical patent/CN100477125C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H01L29/6678—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates on sapphire substrates, e.g. SOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明揭示了一种用于形成非对称间隔物的方法，该方法可整合至集成电路半导体器件的制造工艺中。该方法包括在衬底上形成栅极结构(15)，以及形成覆盖该栅极结构与衬底的侧壁层(10)，其中该侧壁层包含覆盖该栅极结构第一侧壁的第一部分。光刻胶结构(11)邻近该第一部分而形成，且使该光刻胶结构经受离子束辐射。该光刻胶结构用来给该第一部分的至少一部分遮蔽掉离子束。在辐射期间，调整晶片的方向使得在该离子束的路径(13，17)与该第一侧壁的表面之间有一非正交的倾角。因为未被遮蔽侧壁部分的辐射损伤让随后的蚀刻能以较快的速率进行，所以可以形成非对称间隔物。

Description

形成非对称侧壁间隔物的方法
技术领域
本发明一般涉及半导体制造工艺，尤其涉及在半导体制造工艺中形成间隔物(spacers)的方法。
背景技术
非对称间隔物(asymmetric spacer)在制造半导体器件期间有各种功能。例如，如果对于在栅极结构附近的源极区或漏极区的不同掺杂需求而言需要有不同偏移(differential offset)时，常常就会利用非对称间隔物来实现此偏移。一种常用来形成非对称间隔物的技术是利用具有多次光刻胶掩蔽与蚀刻工艺的多重栅极结构侧壁绝缘层以及多重注入来产生想要的偏移。此技术耗费时间，且制造成本也因多重掩蔽与蚀刻步骤而增大。
因此，克服这些问题的方法具有利用价值。
发明内容
本发明提供一种形成非对称间隔物的方法，该方法适于整合至集成电路半导体器件的制造工艺中，以及提供一种根据在此所揭示的教示而做成的装置。该方法的步骤包括在半导体衬底上形成栅极结构，并形成覆盖(overlying)该栅极结构与衬底的侧壁层，其中该侧壁层包含覆盖该栅极结构第一侧壁的第一部分。然后，光刻胶结构邻近该第一部分而形成，并且受离子束辐射。该光刻胶结构用来为该侧壁第一部分的至少一部分遮蔽离子束。在离子束辐射期间，调整晶片的方向使得在离子束的路径与第一侧壁的表面之间有一非正交的倾角。在一实施例中，本方法能形成非对称间隔物，因为对未遮蔽侧壁部分的辐射损伤(radiation damage)会让随后的蚀刻以较快的速率进行。在另一实施例中，辐射硬化(radiation hardening)可用来产生非对称间隔物。本发明所揭示的方法可用比传统工艺更少的时间来制成用于源极/漏极延伸区偏移的非对称间隔物。
附图说明
应了解，为使图解说明简单明了，附图中所示的组件不一定按比例绘制。例如，为求清晰，某些组件的尺寸相对于其它组件而夸大。在参考附图考虑了以下说明与权利要求之后，本发明的其它优点、特性和特征，以及结构的相关组件的方法、操作和功能，以及部件的组合与制造的经济性将变得显而易见，所有的附图形成说明书的一部分，在附图中类似的参考符号代表不同图中的相应部分并且：
图1至10以剖视图显示了根据本发明至少一个实施例的半导体器件制造工艺步骤。
具体实施方式
图1至图8以剖视图显示了本发明实施例的半导体器件制造工艺步骤。在图1所示的制造阶段中，在衬底12上已形成栅极结构15与侧壁层10。栅极结构15可包含不同的层和/或组件，诸如栅极氧化层。半导体衬底12可为单晶硅衬底。或者，衬底12也可为砷化镓衬底、绝缘体上硅衬底(silicon-on-insulator substrate)、蓝宝石上硅衬底(siliconon sapphire substrate)等等。栅极结构15通常为多晶硅或非晶硅，具有可通过应用和/或工艺而改变的宽度。侧壁层10可包含膜堆叠(filmstack)，该膜堆叠可包括诸如SiO2的氧化硅、诸如氮化硅的氮化物层或SiON，且可用本领域已知的沉积技术来形成，例如，PECVD、LPCVD等等。侧壁层10的厚度通常是在80埃至250埃之间，但是可依据工艺技术而变化。在制造工艺期间的稍后阶段，侧壁层10的一些部分将在源极/漏极(S/D)延伸区的注入期间用作栅极结构15的侧壁间隔物。
图2以剖视图显示了图1半导体器件的部分100，是在形成可能是光刻胶结构11的离子束阻挡结构11之后。光刻胶结构11的布置(placement)是在决定哪些栅极结构需要非对称侧壁的设计阶段期间(制造之前)决定的。即，决定应给哪些器件遮蔽掉离子的轰击，并且依此来规划光刻胶结构(诸如，光刻胶结构11)的布置。例如，如果想要对称的侧壁，则可将“遮蔽”光刻胶结构置于栅极结构15的两侧，如图5所示。或者，可通过施加完全覆盖栅极结构15(未图示)的光刻胶掩模而产生对称的侧壁，如传统的工艺那样。也可选择不遮蔽栅极结构15的任一侧以产生对称的薄侧壁。视需要也可利用本方法与传统技术的结合。
在沉积且显影光刻胶结构11之后，部分100受到图2离子束13与17的辐射。在辐射期间，调整侧壁层10的侧壁部分3的方向，使得在离子束13的路径与侧壁部分3的表面之间或在离子束17与侧壁部分7之间有一非正交的倾角。在一实施例中，该非正交的倾角具有由离子束13、17的路径与侧壁部分3或侧壁部分7的表面所形成的入射角，范围为7度至45度之间。该非正交倾角的选择是根据侧壁层(膜堆叠10)的厚度与栅极结构15的高度，以及光刻胶结构11的高度。应注意，离子束13与离子束17的辐射通常是使用相同的离子束设备在特定时间产生的，例如，离子束13具有与离子束17相同的特性，因为它们是同样的离子束，在离子束辐射和/或注入期间仅仅改变部分100的方位/倾角。
离子束13、17所传送的剂量在1012至1015cm-2之间。在一实施例中，离子束13、17包含原子序数大于9的元素种类，例如锗(Ge)或硅(Si)。
如图2所示，光刻胶结构11给侧壁部分3遮蔽离子束13，而侧壁部分7(其为侧壁部分3的相对侧壁)没有遮蔽离子束17的相应结构，因而受到“全力(full strength)”离子束17的辐射。这会对侧壁部分7产生辐射损伤效果。这种辐射损伤会改变侧壁部分7的特性，使得在离子轰击后的蚀刻过程期间，侧壁部分7的蚀刻速率会大于被遮蔽的侧壁部分3，如图3所示。
图3以剖视图显示了在剥除光刻胶并形成源极/漏极延伸区之后图2半导体器件的部分100。通常，用来形成侧壁27与23的蚀刻工艺为CF4/CHF3/Ar的各向异性干蚀刻化学作用及功率大于100瓦特的反应离子蚀刻工艺(reactive ion etch process)，并使用末端指向技术(end-pointing technique)。
由于对侧壁部分7的前述辐射损伤，所以所得的间隔物27厚度小于间隔物23，该间隔物23被光刻胶结构11所保护。也就是，结果为非对称侧壁间隔物27和23。薄间隔物27的厚度通常是在20-200埃的范围内，而厚间隔物23的厚度通常是在60-200埃的范围内。在产生侧壁间隔物23与27之后，部分100便可进行产生源极/漏极延伸区24与26的源极/漏极延伸区注入。
由于间隔物27与间隔物23之间的厚度差异，所以相比于漏极侧的延伸区26，源极侧的延伸区24在栅极结构15之下的部分比较多，或更接近栅极结构15。因此，漏极侧的延伸区26与栅极的重叠不像源极侧的延伸区24那么多。如果源极侧的延伸区与栅极没有充分重叠，则源极侧的沟道阻挡控制(source side channel barrier control)会退化，这对器件性能有负面影响。本发明提供了能避免此种非期望情形发生的优点。此外，本发明能分别最优化源极侧与漏极侧的间隔物厚度。对于亚微米晶体管体系结构，期望栅极与漏极的重叠小以便减小输入端(栅极)与输出端(漏极)之间的“米勒(miller)”电容。不过，对于最佳的晶体管驱动而言，栅极与漏极需要有充分的重叠。目前所使用的对称间隔物受限于：栅极与漏极的重叠选择必须是根据在较低“米勒”电容与较高晶体管驱动之间作折衷/最优化的单个决定。本发明可独立地实现/最优化这些参数。
本方法对于间隔物的非对称性位置提供灵活性，如图4所示。图4以剖视图显示了半导体器件的部分200，其中已实施光刻胶结构与非正交的离子束曝光，且已完成光刻胶剥除与蚀刻。在图4所示的实施例中，光刻胶结构31形成在不同于图1-3光刻胶结构11的位置处，以形成所示的结构。因此，在图4中，较厚的间隔物37与图3中所示的相反。由于已实施了剥除与蚀刻，所以在图4中光刻胶结构31用虚线框表示，以表明在离子束辐射期间光刻胶结构31所在的位置。也就是，图3所示实施例与图4所示实施例的主要差异是光刻胶结构31的位置。
在一实施例中，本方法能形成对称的与非对称的间隔物，如图5所示。图5以剖视图显示了在本发明制造阶段期间的半导体器件的部分300。在图5中，在衬底42上形成了具有相对侧壁43与47的第一栅极结构45以及具有相对侧壁53与57的第二栅极结构46。第一栅极结构45的各个相对侧壁43与47相互平行，第二栅极结构46的各个相对侧壁53与57也是如此。在形成栅极结构45与46之后，形成覆盖栅极结构45与46及它们各个侧壁的膜堆叠40。
如前所述，是在决定哪些栅极结构需要非对称侧壁以及哪些需要对称侧壁的设计规划阶段(在制造之前)期间，决定光刻胶结构的布置。在图5的实施例中，光刻胶掩模41与光刻胶掩模49已在根据该规划所示的位置处形成。光刻胶结构41用来在离子束辐射期间遮蔽侧壁部分47，而光刻胶结构49用来在离子束51与55辐射期间遮蔽侧壁部分43与57。
由于相对的侧壁部分47、43以及57被遮蔽，所以在辐射期间它们没有受到离子剂量。在辐射期间，调整栅极结构46与45相对于衬底42的基本水平表面的方向，使得在离子束51、55的路径与栅极结构45与46的基本水平表面之间有一非正交的入射角。当如此定向时，膜堆叠40的侧壁部分53没有被遮蔽，因而其受到较大的离子剂量而被辐射损伤。在一实施例中，该非正交的入射角是在7度至45度之间，并且是根据膜堆叠40的厚度以及光刻胶结构41与49的垂直尺寸(高度)来决定的。如前所述，应注意，离子束51与离子束55的辐射通常是使用相同的离子束设备而发生的，尽管不一定是在相同的时间，例如，离子束51具有与离子束55同样的特性，因为它们是由相同的离子束设备产生的。部分300的方位/倾角在辐射和/或注入期间改变。还应注意，若有需要，可采用一个以上此所示的掩模与蚀刻步骤以符合特定设计参数的要求，如图7与8的实施例所示。
在传送离子剂量(通常是在1012至1015cm-2的范围内)之后，剥除光刻胶结构41与49，且部分300受到各向异性蚀刻加工。相比于被保护的侧壁部分57以及被保护的侧壁部分47与43，被辐射损伤的侧壁部分53会以较快的速率而蚀刻掉。结果，在栅极结构46上形成非对称间隔物73，如图6所示。栅极结构46上间隔物77的厚度大于间隔物73的厚度。相应地，由于栅极结构45的侧壁部分43与47被光刻胶结构49与41保护，所以在蚀刻之后，在栅极结构45上出现对称的侧壁63与67。
在各向异性蚀刻加工之后，注入掺杂剂以形成邻近栅极结构46侧壁73的源极侧延伸区64。此注入形成了邻近栅极结构46侧壁77且邻近栅极结构45侧壁63与67的漏极延伸区66与69。由于栅极结构46侧壁的非对称性质，所以源极区64比漏极区66有较多的部分在栅极结构46下方。由于在先前基本非正交的离子束曝光期间光刻胶结构49的布置，因此在栅极结构46与45之间产生了公共的漏极。以类似的方式，可在栅极之间产生公共的源极区，如图7所示。
图7以剖视图显示了根据本发明实施例制成的半导体器件的部分400。在图7实施例的制造阶段中，在衬底82上形成了多个栅极结构85、86以及87。该多个栅极结构85-87各具有面向第一方向(标示为91、92和93)与面向第二方向(标示为94、95和96)的相对侧壁。该第一方向与第二方向是大约相反的方向。间隔物层80形成在该多个栅极结构85-87以及它们各自的相对侧壁91-93与94-96之上。
在形成间隔物层80之后，部分400形成有不同的光刻胶结构，诸如81与89。如前所述，光刻胶结构81与89的布置是在制造前的规划阶段决定的。应注意，图7光刻胶结构81与89的布置只代表光刻胶结构可能布置位置的一个例子。器件的工作需求最终决定光刻胶掩模的设计，从而决定布置位置。可能需要一次以上的利用本发明方法的掩模、离子辐射以及蚀刻步骤，以符合某些器件的工作需求。
一旦形成了光刻胶结构81与89，部份400就受到离子剂量的辐射。在开始提供离子剂量之前，调整部分400使得在离子束555路径与多个栅极结构85-87之间有倾角。因有几何上的考虑，所以离子束路径包括两个方向分量(directional component)。例如，离子束555具有第一方向分量501以及第二方向分量510，在图7中以实心箭头501与510表示。在图7的实施例中，光刻胶结构81与89的布置导致栅极结构86的侧壁95从离子束555接收到未被遮蔽的离子剂量。在离子束555辐射期间，介于中间的光刻胶结构81遮蔽栅极结构85的侧壁94，而光刻胶结构89遮蔽栅极结构87的侧壁96。
在图7所示特殊设计方案的实施例中，栅极结构未被遮蔽的侧壁(即，95)的数目少于栅极结构被遮蔽的侧壁(即，94和96)的数目。在本发明的不同实施例中，光刻胶结构(诸如，光刻胶结构81与89)的布置是决定栅极结构侧壁的非对称或对称的一个因素。取决于光刻胶结构布置的设计布局，随后的源极/漏极延伸区掺杂可导致公共的源极延伸区、公共的漏极延伸区、或分开的源极与漏极延伸区。
图8以剖视图显示了根据本发明实施例制造的半导体器件的部分400。在图7所示步骤之后的制造步骤。在图8中，已去除光刻胶掩模81，并已加上光刻胶掩模88。应注意，显示的是将光刻胶掩模89保留下来，不过，通常是将图7中所有的光刻胶掩模去除，然后加上新的掩模。因此，图8中的掩模89通常是图8中的不同掩模，其与图7中的掩模89占据同样的位置。此外，已邻近多个栅极结构86与87而形成额外的光刻胶掩模结构88，同时已将光刻胶结构81去除。在调整部分400的方向使得在离子束551路径与多个栅极结构85-87之间有一倾角之后，施加离子剂量。在辐射期间，离子束551的路径包括两个方向分量，由实心箭头401与410标示，同时光刻胶结构88与89分别给栅极侧壁91与92提供遮蔽。
图9显示了在光刻胶的剥除与侧壁层80的各向异性蚀刻之后图8半导体器件的部分400的剖视图。在传送离子剂量551与555(其在1012至1015cm-2之间)之后，剥除光刻胶结构88与89，且对部分400进行各向异性蚀刻加工。被辐射损伤的栅极侧壁93(在图7中未被保护)与95相比于被保护的栅极结构侧壁91、92、94以及96以更快的速率蚀刻。这导致在栅极结构85上形成对称间隔物104与101；在栅极结构86上形成非对称间隔物105与102，以及在栅极结构87上形成非对称间隔物106与103，如图8所示。
在各向异性蚀刻加工之后，注入掺杂剂以形成源极和/或漏极延伸区，诸如164、166、165以及169。由于栅极结构85与86侧壁的非对称性质，所以源极延伸区165比漏极延伸区166有较多的部分在栅极结构86下方。由于在先前基本非正交的离子束曝光期间光刻胶结构89的布置，因此在栅极结构86与87之间产生公共的漏极延伸区166。注入的掺杂剂可包括许多材料，诸如硼(B)、砷(As)、磷(P)、二氟化硼(boron-diflouride，Bf2)。
如图7与图8所示，在包含多个栅极结构的晶片上，以两次掩模与蚀刻加工来形成图9的器件。不过，可以有许多其它的设计可能性，会导致掩模结构及蚀刻的布置及数目与图7-9的实施例不同。可根据特殊应用的设计需要而进行额外的掩模、辐射以及蚀刻步骤。
图10是根据本发明实施例制成的半导体器件的部分900的剖视图。此简图没有显示部分900的所有特征以避免图面凌乱。不过，图中显示了衬底972内的源极和/或漏极延伸区985-988、用来界定深源极漏极注入909的第二间隔物991、以及介电层979内的互连977。应注意，尽管图9中的实施例显示间隔物901-906与991留在邻近它们各自的栅极95、96和97的适当位置处，但是在其它的实施例中，如果不需要的话，这些间隔物901-906可在随后的加工步骤中被去除。会在随后的深注入工艺步骤中产生的源极与漏极区没有示于图10中。
在本发明的一实施例中，形成了第一多个栅极结构，而每一个栅极结构具有面向大约相反方向的第一与第二相对侧壁。第一侧壁面向第一方向，诸如图7中的94、95以及96，而第二侧壁面向第二方向，诸如图7中的91、92以及93。形成了覆盖该多个栅极结构的间隔物层，并选择性形成了任何所期望的光刻胶掩模结构。使用离子束来给该间隔物施加剂量。在辐射之前，将离子束路径与该多个栅极结构之间的倾角调整为在第二方向中包含方向分量。第二多个栅极结构的第一侧壁经受(subjected to)第一离子剂量。第二多个栅极结构为第一多个栅极结构的子集，比第一多个栅极结构少。在一实施例中，第三多个栅极结构的第二侧壁经受第二离子剂量。第三多个栅极结构为第一多个栅极结构的子集，比第一多个栅极结构少。
在另一实施例中，第三多个栅极结构与第二多个栅极结构基本上互斥(mutually exclusive)。即，基本上互斥是表示第一多个栅极中百分之50以下的成员与第二多个栅极共有(in common)。在另一实施例中，基本上互斥是表示第一多个栅极中百分之10以下的成员与第二多个栅极共有。在另一实施例中，基本上互斥是表示第一多个栅极中百分之1以下的成员与第二多个栅极共有。
辐射之后，各向异性蚀刻覆盖第一侧壁的间隔物层的第一部分以在第一侧上形成间隔物，并且各向异性蚀刻覆盖第二侧壁的间隔物层的第二部分以在第二侧壁上形成间隔物。然后，注入掺杂剂以形成邻近第一侧壁的源极延伸区与邻近第二侧壁的漏极延伸区。源极延伸区比漏极延伸区有较多的部分在栅极结构之下，如图10中的延伸区987。
特定新颖项目如1-29项所示。可了解，除了所列的这些项目之外也揭露了其它新颖要素：
项目1.一种方法，包括在半导体衬底上形成栅极结构；形成覆盖该栅极结构与该半导体衬底的侧壁层，其中该侧壁层包括覆盖该栅极结构第一侧壁的第一部分；形成邻近该第一部分的光刻胶结构；以及使该光刻胶结构经受离子束，其中该光刻胶结构给该第一部分的至少一部分遮蔽掉离子束。
项目2.如项目1的方法，其中该经受离子束步骤包括调整该第一侧壁的方向使得在离子束路径与该第一侧壁表面之间有非正交的倾角。
项目3.如项目2的方法，其中该经受离子束步骤还包括该非正交的倾角具有由该离子束路径与该第一侧壁表面所形成的入射角，角度范围在7度至45度之间。
项目4.如项目2的方法，其中该经受离子束步骤还包括根据该侧壁层的厚度与该栅极结构的高度来选择该非正交的倾角。
项目5.如项目4的方法，其中该经受离子束步骤还包括根据该光刻胶结构的高度来选择该非正交的倾角。
项目6.如项目1的方法，其中该经受离子束步骤还包括该离子束传送1012至1015cm-2之间的剂量。
项目7.如项目1的方法，其中该经受离子束步骤还包括该离子束包含原子序数大于9的元素种类。
项目8.如项目7的方法，其中该经受离子束步骤还包括该离子束包含选自于由硅、锗和氖所组成的群中的元素。
项目9.如项目1的方法，其中该经受离子束步骤还包括该离子束包含原子序数小于9的元素种类。
项目10.如项目1的方法，其中形成侧壁层包括该侧壁层包含氮化物。
项目11.如项目1的方法，其中形成侧壁层包括该侧壁层包含氧化物。
项目12.如项目1的方法，还包括各向异性蚀刻侧壁层的第一部分以在第一侧上形成间隔物，以及注入掺杂剂以在该第一侧上形成源极延伸区并在第二侧上形成漏极延伸区，其中该源极延伸区比该漏极延伸区有较多部分在该栅极结构之下。
项目13.一种形成半导体器件的方法，包括形成第一栅极结构，该第一栅极结构具有面向第一方向的第一侧以及面向第二方向的第二侧，其中该第一侧与该第二侧相互平行，且该第一方向与第二方向基本上相反；形成覆盖该第一栅极结构的侧壁层，其中该侧壁层包括覆盖该第一侧的第一侧壁层部分以及覆盖该第二侧的第二侧壁层部分；以及使该第一侧壁层部分经受离子剂量，而不使该第二侧壁层部分经受离子剂量。
项目14.如项目12的方法，包括形成第二栅极结构，该第二栅极结构具有面向该第一方向的第一侧以及面向该第二方向的第二侧；形成覆盖该第二栅极结构的侧壁层，其中该侧壁层包括覆盖该第二栅极结构第一侧的第三侧壁层部分以及覆盖该第二栅极结构第二侧的第四侧壁层部分；以及在使该第一栅极的第一侧经受离子剂量时，给该第三侧壁层部分遮蔽掉该离子剂量。
项目15.如项目12的方法，还包括将覆盖该第一侧的第一侧壁层部分的第一部分各向异性蚀刻，以在该第一侧上形成间隔物；将覆盖该第二侧的第二侧壁层部分的第二部分各向异性蚀刻，以在该第二侧上形成间隔物；以及注入掺杂剂以形成邻近该第一侧的源极延伸区及邻近该第二侧的漏极延伸区，其中该源极延伸区比该漏极延伸区有较多部分在该栅极结构之下。
项目16.如项目12的方法，还包括形成邻近该第一侧的光刻胶结构。
项目17.如项目12的方法，还包括形成邻近该第二侧的光刻胶结构。
项目18.如项目12的方法，还包括调整该栅极结构的基本上水平表面的方向，使得在离子束路径与该栅极结构的基本上水平表面之间形成非正交的入射角。
项目19.如项目17的方法，其中该非正交的入射角是在7度至45度之间。
项目20.如项目17的方法，其中该非正交的入射角是根据该侧壁层的厚度与光刻胶结构的垂直尺寸。
项目21.如项目12的方法，其中该离子剂量是在1012至1015cm-2之间。
项目22.如项目12的方法，还包括蚀刻该侧壁层以形成邻近该第一侧且具有第一厚度的间隔物以及邻近该第二侧且具有第二厚度的间隔物。
项目23.一种形成半导体器件的方法，包括形成覆盖衬底的第一多个栅极结构，该第一多个结构中的每一个都包含面向第一方向的第一侧与面向第二方向的第二侧，其中该第一方向与该第二方向是大约相反的方向；形成覆盖该多个栅极的间隔物层；调整离子束路径与该多个栅极结构之间的倾角，使得在第二方向中包含方向分量；使第二多个栅极结构的第一侧经受第一离子剂量，其中该第二多个栅极结构是该第一多个栅极结构的子集且少于该第一多个栅极结构。
项目24.如项目22的方法，还包括使第三多个栅极结构的第二侧经受第二离子剂量，其中该第三多个栅极结构是该第一多个栅极结构的子集且少于该第一多个栅极结构。
项目25.如项目23的方法，其中该第三多个栅极结构与该第二多个栅极结构基本上互斥，其中基本上互斥是表示该第一多个栅极中百分之50以下的成员与该第二多个栅极共有。
项目26.如项目23的方法，其中该第三多个栅极结构与该第二多个栅极结构基本上互斥，其中基本上互斥是表示该第一多个栅极中百分之10以下的成员与该第二多个栅极共有。
项目27.如项目23的方法，其中该第三多个栅极结构与该第二多个栅极结构基本上互斥，其中基本上互斥是表示该第一多个栅极中百分之1以下的成员与该第二多个栅极共有。
项目28.如项目22的方法，还包括将覆盖该第一侧的该间隔物层的第一部分各向异性蚀刻，以在该第一侧上形成间隔物；将覆盖该第二侧的该间隔物层的第二部分各向异性蚀刻，以在该第二侧上形成间隔物；以及注入掺杂剂以形成邻近该第一侧的源极延伸区及邻近该第二侧的漏极延伸区，其中该源极延伸区比该漏极延伸区有较多部分在该栅极结构之下。
项目29.一种方法，包括在半导体衬底上形成栅极结构；形成覆盖该栅极结构与该半导体衬底的侧壁层，其中该侧壁层包括覆盖该栅极结构第一侧壁的第一部分；形成邻近该第一部分的光刻胶结构；以及使该光刻胶结构经受离子束，其中该光刻胶结构给该第一部分的至少一部分遮蔽掉该离子束。
在此的方法与设备是供灵活的实施。尽管已用一些特定的实施例说明了本发明，但是对本领域技术人员而言显而易见的是，本发明并不限于这几个实施例。例如，本发明在此主要是关于形成CMOS器件的非对称间隔物而讨论的，不过，本发明可与其它的器件技术一起采用，以在器件制造期间产生非对称间隔物。此外，应了解，除了轰击侧壁以提高它们的蚀刻速率之外，可将它们硬化以降低它们的蚀刻速率。例如，可将氮注入于所选择的侧壁内。此外，目前可利用各种类型的沉积与蚀刻技术及器件，而所述技术及器件在应用在此所示方法时适合使用。还应注意，尽管在此已显示并详述本发明的实施例及其某些变体，但是本领域技术人员可很容易地构造出结合了本发明启示的许多其它改造过的实施例。以上已针对特定实施例而描述了益处、其它优点、以及问题的解决方案。不过，益处、优点、问题的解决方案，以及任何能使益处、优点、或解决方案产生或变得更显著的要素不应被理解成任一或所有权利要求的关键性的、必须的、或基本的特征或要素。因此，本发明并不限于在此所提出的特定形式，相反地，本发明意在涵盖可合理地包含在本发明的精神与范围之内的替代、修改以及等价物。

Claims (10)

1.一种形成半导体器件的方法，包括：
形成第一栅极结构，所述第一栅极结构具有面向第一方向的第一侧以及面向第二方向的第二侧，其中所述第一侧与所述第二侧相互平行，且所述第一方向与第二方向相反；
形成覆盖所述第一栅极结构的侧壁层，其中覆盖所述第一栅极结构的所述侧壁层包含直接覆盖所述第一侧的第一侧壁层部分以及直接覆盖所述第二侧的第二侧壁层部分；以及
形成邻近所述第二侧壁层的远端结构，其中，一间隔将邻近所述第二侧壁层的所述远端结构与所述第二侧壁层分隔；以及
给所述第二侧壁层遮蔽掉离子剂量，其中，通过邻近所述第二侧壁层的所述远端结构提供遮蔽。
2.如权利要求1所述的方法，包括：
形成第二栅极结构，所述第二栅极结构具有面向所述第一方向的第一侧以及面向所述第二方向的第二侧；
形成覆盖所述第二栅极结构的侧壁层，其中覆盖所述第二栅极结构的所述侧壁层包含覆盖所述第二栅极结构第一侧的第三侧壁层部分以及覆盖所述第二栅极结构第二侧的第四侧壁层部分；以及
当使所述第一侧壁层部分经受离子剂量时，给所述第三侧壁层部分遮蔽掉所述离子剂量。
3.如权利要求1所述的方法，还包括：
将覆盖所述第一侧的第一侧壁层部分的第一部分各向异性蚀刻，以在所述第一栅极结构的第一侧壁上形成间隔物；
将覆盖所述第二侧的第二侧壁层部分的第二部分各向异性蚀刻，以在所述第一栅极结构的第二侧壁上形成间隔物；以及
注入掺杂剂以形成邻近所述第一侧的源极延伸区以及邻近所述第二侧的漏极延伸区，其中所述源极延伸区比所述漏极延伸区有较多部分在所述栅极结构之下。
4.如权利要求1所述的方法，其中，邻近所述第二侧壁层的所述远端结构进一步为光刻胶结构。
5.如权利要求1所述的方法，还包括形成邻近所述第一侧壁层的远端结构，其中，一间隔将邻近所述第一侧壁层的远端结构与所述第一侧壁层分隔。
6.如权利要求4所述的方法，还包括调整所述第一栅极结构的水平表面的方向，以在提供离子剂量的离子束路径与所述第一栅极结构的水平表面之间形成非正交的入射角。
7.如权利要求6所述的方法，其中所述非正交的入射角是在7度至45度的范围内。
8.如权利要求6所述的方法，其中所述非正交的入射角是根据所述侧壁层的厚度与光刻胶结构的垂直尺寸。
9.如权利要求1所述的方法，其中所述离子剂量是在1012至1015cm-2的范围内。
10.如权利要求1所述的方法，还包括蚀刻所述侧壁层以形成邻近所述第一侧具有第一厚度的间隔物以及邻近所述第二侧具有第二厚度的间隔物。
CNB2004800217465A 2003-08-04 2004-06-04 形成非对称侧壁间隔物的方法 Expired - Fee Related CN100477125C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/633,981 US6794256B1 (en) 2003-08-04 2003-08-04 Method for asymmetric spacer formation
US10/633,981 2003-08-04

Publications (2)

Publication Number Publication Date
CN1830074A CN1830074A (zh) 2006-09-06
CN100477125C true CN100477125C (zh) 2009-04-08

Family

ID=32991187

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800217465A Expired - Fee Related CN100477125C (zh) 2003-08-04 2004-06-04 形成非对称侧壁间隔物的方法

Country Status (8)

Country Link
US (1) US6794256B1 (zh)
JP (1) JP2007501518A (zh)
KR (1) KR101065048B1 (zh)
CN (1) CN100477125C (zh)
DE (1) DE112004001441B4 (zh)
GB (1) GB2421854B (zh)
TW (1) TWI342061B (zh)
WO (1) WO2005017993A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867171B2 (ja) * 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
DE102005009023B4 (de) * 2005-02-28 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
JP5170490B2 (ja) * 2005-06-09 2013-03-27 セイコーエプソン株式会社 半導体装置
US7396713B2 (en) * 2005-10-07 2008-07-08 International Business Machines Corporation Structure and method for forming asymmetrical overlap capacitance in field effect transistors
US20070090406A1 (en) * 2005-10-26 2007-04-26 International Business Machines Corporation Structure and method for manufacturing high performance and low leakage field effect transistor
JP4812480B2 (ja) * 2006-03-22 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2008114392A1 (ja) * 2007-03-19 2008-09-25 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US7892928B2 (en) * 2007-03-23 2011-02-22 International Business Machines Corporation Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers
JP5206668B2 (ja) * 2007-03-28 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100950473B1 (ko) * 2007-12-28 2010-03-31 주식회사 하이닉스반도체 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법
KR101028085B1 (ko) * 2008-02-19 2011-04-08 엘지전자 주식회사 비대칭 웨이퍼의 식각방법, 비대칭 식각의 웨이퍼를포함하는 태양전지, 및 태양전지의 제조방법
US9016236B2 (en) 2008-08-04 2015-04-28 International Business Machines Corporation Method and apparatus for angular high density plasma chemical vapor deposition
DE102008049719A1 (de) 2008-09-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
DE102009006885B4 (de) 2009-01-30 2011-09-22 Advanced Micro Devices, Inc. Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
JP5463811B2 (ja) 2009-09-09 2014-04-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5817205B2 (ja) * 2011-04-28 2015-11-18 株式会社デンソー 半導体装置の製造方法
CN102610526A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 减小热载流子注入损伤的侧墙刻蚀方法
US8822320B2 (en) 2012-11-20 2014-09-02 International Business Machines Corporation Dense finFET SRAM
US8889022B2 (en) * 2013-03-01 2014-11-18 Globalfoundries Inc. Methods of forming asymmetric spacers on various structures on integrated circuit products
US20150021689A1 (en) 2013-07-18 2015-01-22 International Business Machines Corporation Asymmetrical replacement metal gate field effect transistor
US9613954B2 (en) * 2014-07-08 2017-04-04 International Business Machines Corporation Selective removal of semiconductor fins
US9748364B2 (en) * 2015-04-21 2017-08-29 Varian Semiconductor Equipment Associates, Inc. Method for fabricating three dimensional device
US9543435B1 (en) 2015-10-20 2017-01-10 International Business Machines Corporation Asymmetric multi-gate finFET
US9659942B1 (en) 2015-11-24 2017-05-23 International Business Machines Corporation Selective epitaxy growth for semiconductor devices with fin field-effect transistors (FinFET)
US9773870B1 (en) 2016-06-28 2017-09-26 International Business Machines Corporation Strained semiconductor device
US10002762B2 (en) * 2016-09-09 2018-06-19 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
US10229832B2 (en) * 2016-09-22 2019-03-12 Varian Semiconductor Equipment Associates, Inc. Techniques for forming patterned features using directional ions
US10079290B2 (en) * 2016-12-30 2018-09-18 United Microelectronics Corp. Semiconductor device having asymmetric spacer structures
KR102491093B1 (ko) 2017-08-21 2023-01-20 삼성전자주식회사 패턴 형성 방법
US11075268B2 (en) 2019-08-15 2021-07-27 Globalfoundries U.S. Inc. Transistors with separately-formed source and drain
US11362178B2 (en) 2019-11-07 2022-06-14 Globalfoundries U.S. Inc. Asymmetric source drain structures
US11239366B2 (en) 2020-01-30 2022-02-01 Globalfoundries U.S. Inc. Transistors with an asymmetrical source and drain

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210876A (ja) * 1984-04-04 1985-10-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH03273646A (ja) * 1990-03-22 1991-12-04 Nec Corp 絶縁ゲート型電界効果トランジスタの製造方法
JP2786307B2 (ja) * 1990-04-19 1998-08-13 三菱電機株式会社 電界効果トランジスタ及びその製造方法
JPH04186732A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd 半導体装置及びその製造方法
JPH05136165A (ja) * 1991-11-11 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
US5639688A (en) * 1993-05-21 1997-06-17 Harris Corporation Method of making integrated circuit structure with narrow line widths
JP3514500B2 (ja) * 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2827882B2 (ja) * 1994-02-24 1998-11-25 日本電気株式会社 半導体装置の製造方法
CN1157480A (zh) * 1995-08-30 1997-08-20 摩托罗拉公司 用栅电极易处置隔层形成单边缓变沟道半导体器件的方法
US5811338A (en) * 1996-08-09 1998-09-22 Micron Technology, Inc. Method of making an asymmetric transistor
US5759897A (en) * 1996-09-03 1998-06-02 Advanced Micro Devices, Inc. Method of making an asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region
US5893739A (en) * 1996-10-01 1999-04-13 Advanced Micro Devices, Inc. Asymmetrical P-channel transistor having a boron migration barrier and a selectively formed sidewall spacer
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US5789298A (en) * 1996-11-04 1998-08-04 Advanced Micro Devices, Inc. High performance mosfet structure having asymmetrical spacer formation and method of making the same
US5963809A (en) * 1997-06-26 1999-10-05 Advanced Micro Devices, Inc. Asymmetrical MOSFET with gate pattern after source/drain formation
US5851893A (en) * 1997-07-18 1998-12-22 Advanced Micro Devices, Inc. Method of making transistor having a gate dielectric which is substantially resistant to drain-side hot carrier injection
US6100159A (en) * 1997-11-06 2000-08-08 Advanced Micro Devices, Inc. Quasi soi device
US6146934A (en) * 1997-12-19 2000-11-14 Advanced Micro Devices, Inc. Semiconductor device with asymmetric PMOS source/drain implant and method of manufacture thereof
US6218251B1 (en) * 1998-11-06 2001-04-17 Advanced Micro Devices, Inc. Asymmetrical IGFET devices with spacers formed by HDP techniques
US6242329B1 (en) * 1999-02-03 2001-06-05 Advanced Micro Devices, Inc. Method for manufacturing asymmetric channel transistor
US6200863B1 (en) * 1999-03-24 2001-03-13 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device having assymetric source-drain extension regions
US6218250B1 (en) * 1999-06-02 2001-04-17 Advanced Micro Devices, Inc. Method and apparatus for minimizing parasitic resistance of semiconductor devices
US6255219B1 (en) * 1999-09-07 2001-07-03 Advanced Micro Devices, Inc. Method for fabricating high-performance submicron MOSFET with lateral asymmetric channel
US6344396B1 (en) * 1999-09-24 2002-02-05 Advanced Micro Devices, Inc. Removable spacer technology using ion implantation for forming asymmetric MOS transistors
DE10011885C2 (de) * 2000-03-07 2002-10-24 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors mit Seitenwandoxidation
US6566204B1 (en) * 2000-03-31 2003-05-20 National Semiconductor Corporation Use of mask shadowing and angled implantation in fabricating asymmetrical field-effect transistors
US6372587B1 (en) * 2000-05-10 2002-04-16 Advanced Micro Devices, Inc. Angled halo implant tailoring using implant mask
DE10149028A1 (de) * 2001-10-05 2003-05-08 Infineon Technologies Ag Verfahren zum photolithographischen Festlegen eines freigelegten Substratbereichs
US6403425B1 (en) * 2001-11-27 2002-06-11 Chartered Semiconductor Manufacturing Ltd. Dual gate oxide process with reduced thermal distribution of thin-gate channel implant profiles due to thick-gate oxide

Also Published As

Publication number Publication date
GB2421854B (en) 2007-01-24
WO2005017993A1 (en) 2005-02-24
DE112004001441B4 (de) 2010-06-17
KR101065048B1 (ko) 2011-09-20
TWI342061B (en) 2011-05-11
GB2421854A (en) 2006-07-05
US6794256B1 (en) 2004-09-21
GB0604133D0 (en) 2006-04-12
TW200507170A (en) 2005-02-16
CN1830074A (zh) 2006-09-06
DE112004001441T5 (de) 2006-06-08
JP2007501518A (ja) 2007-01-25
KR20060055533A (ko) 2006-05-23

Similar Documents

Publication Publication Date Title
CN100477125C (zh) 形成非对称侧壁间隔物的方法
US20230360923A1 (en) Fabrication of fins using variable spacers
JP3847810B2 (ja) メサ分離ｓｏｉトランジスタの製造方法
US5378641A (en) Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant
US6365525B2 (en) Method of fabricating a semiconductor insulation layer
JP2008053725A (ja) フィンベース半導体デバイスのドーピング方法
JP2957757B2 (ja) トランジスタ製作方法
US20070077716A1 (en) Method and structure for second spacer formation for strained silicon MOS transistors
JPH0321058A (ja) Ｍｉｓトランジスタ及び相補形ｍｉｓトランジスタの製造方法
US5319235A (en) Monolithic IC formed of a CCD, CMOS and a bipolar element
JPH0797590B2 (ja) バイポーラトランジスタの製造方法
US7045436B2 (en) Method to engineer the inverse narrow width effect (INWE) in CMOS technology using shallow trench isolation (STI)
US9761594B2 (en) Hardmask for a halo/extension implant of a static random access memory (SRAM) layout
US5898189A (en) Integrated circuit including an oxide-isolated localized substrate and a standard silicon substrate and fabrication method
KR100674142B1 (ko) 빔 구조를 이용한 에스오엔 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조 방법
US5981368A (en) Enhanced shallow junction design by polysilicon line width reduction using oxidation with integrated spacer formation
US9112012B2 (en) Transistor device and fabrication method
CN102157430B (zh) 形成浅沟槽隔离结构的方法
US9589965B1 (en) Controlling epitaxial growth over eDRAM deep trench and eDRAM so formed
CN108470680A (zh) 半导体结构的制作方法
JPH0324069B2 (zh)
US20040209433A1 (en) Method for manufacturing and structure of semiconductor device with shallow trench collector contact region
KR100546286B1 (ko) 에스오아이 트랜지스터의 제조방법
CN106952901A (zh) 静电放电保护结构及其形成方法
KR100407981B1 (ko) 반도체소자의구조및제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES INC.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100730

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, USA TO: CAYMAN ISLANDS GRAND CAYMAN ISLAND

TR01 Transfer of patent right

Effective date of registration: 20100730

Address after: Grand Cayman, Cayman Islands

Patentee after: Globalfoundries Semiconductor Inc.

Address before: American California

Patentee before: Advanced Micro Devices Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20160604

CF01 Termination of patent right due to non-payment of annual fee