KR100674142B1 - 빔 구조를 이용한 에스오엔 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조 방법 - Google Patents
빔 구조를 이용한 에스오엔 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조 방법 Download PDFInfo
- Publication number
- KR100674142B1 KR100674142B1 KR1020050015337A KR20050015337A KR100674142B1 KR 100674142 B1 KR100674142 B1 KR 100674142B1 KR 1020050015337 A KR1020050015337 A KR 1020050015337A KR 20050015337 A KR20050015337 A KR 20050015337A KR 100674142 B1 KR100674142 B1 KR 100674142B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- beam structure
- mos transistor
- son
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 53
- 230000008569 process Effects 0.000 claims abstract description 36
- 239000011810 insulating material Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000002161 passivation Methods 0.000 claims abstract description 25
- 239000007772 electrode material Substances 0.000 claims abstract description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052796 boron Inorganic materials 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000005459 micromachining Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- -1 Si 3 N 4 Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 중 모스 트랜지스터의 성능을 향상시키기 위한 빔(beam) 구조의 SON(Silicon-On-Nothing) 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조방법에 관한 것이다. 이러한 본 발명의 SON 모스 트랜지스터는 반도체 기판 상에 패시베이션막을 형성하고 패터닝을 하는 단계; 패터닝된 패시베이션막 위에 붕소(boron)를 주입하여 붕소층을 형성한 다음, 붕소층을 식각 장벽으로 비등방성 식각을 하여 반도체 기판에 빔 구조를 형성하는 단계; 빔 구조로 형성된 기판에 게이트 절연물질을 증착하는 단계; 증착된 게이트 절연물질 상에 전극물질을 증착하여 게이트/소오스/드레인 전극을 형성하는 단계를 포함하여 제조된다.
제조시, 기판의 빔구조에 의해 게이트 절연물질 및 게이트/소오스/드레인의 전극물질은 자기 정렬(Self-Align) 방식으로 증착되므로 비교적 간단한 공정으로 모스 트랜지스터를 구현할 수 있으며, 게이트와 드레인 사이의 공기층을 통해 소자의 채널 길이가 작아지면서 발생하는 단채널 효과를 현저히 줄일 수 있는 효과가 있다.
SON(Silicon-On-Nothing)구조, 트랜지스터, 비등방성 식각, 벌크-마이크로머시닝(Bulk-Micromachining), 자기정렬(Self-Align), 단 채널 효과
Description
도 1은 본 발명에 따른 SON 모스 트랜지스터를 제작하기 위해 빔(Beam) 구조를 형성하는 공정을 나타낸 도면,
도 2는 도 1에 도시된 공정을 설명하기 위한 플로우챠트,
도 3은 도 1에 의해 형성된 기판에 게이트 전극과 소오스 전극 및 드레인 전극을 각각 형성하여 SON 모스 트랜지스터를 제조하는 공정을 나타낸 도면,
도 4는 도 3에 도시된 공정을 설명하기 위한 플로우챠트,
도 5는 도 1 및 도 3의 과정으로 제조된 본 발명의 SON 모스 트랜지스터의 부분 사시도,
도 6은 본 발명에 따른 SON 모스 트랜지스터를 반도체 공정으로 일체화하여 인버터 소자를 구현한 예를 보인 도면,
도 7은 본 발명에 따른 단위소자의 SON 모스 트랜지스터에 멀티 로직을 구현하기 위한 빔 구조를 형성하는 공정을 나타낸 도면,
도 8은 도 7에 의해 형성된 빔 구조에 게이트 전극과 소오스 전극 및 드레인 전극을 각각 형성하여 멀티 로직을 구현한 도면,
도 9는 도 7 및 도 8에 의해 제조된 인버터 소자의 부분 사시도이다.
**도면의 주요부분에 대한 부호의 설명**
10;반도체 기판 30;패시베이션막
70;게이트 절연물질 80;공기층
90;전극물질 92,94,96;게이트/소오스/드레인 전극
10';경계막 12;공동
100,20,,300;모스 트랜지스터 210;하부 기판
210';경계막 270,370;게이트 절연물질
290,390;게이트/소오스/드레인 전극
310;웨이퍼 330;패시베이션막
본 발명은 반도체 소자의 제조에 관한 것으로, 더욱 상세하게는 반도체 소자 중 모스 트랜지스터의 성능을 향상시키기 위한 빔(beam) 구조의 SON(Silicon-On-Nothing) 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조방법에 관한 것이다.
최근 들어, 각종 반도체 소자를 집적화하여 원칩(one-chip)으로 구현하는 기술이 한창 개발 중에 있다.
특히, 반도체 소자 중 모스 트랜지스터의 집적도가 높아짐에 따라 드레인 전압에 의한 수평전계(Lateral Field)가 게이트 전압에 의한 수직 전계(Vertical Field)에 비해 상대적으로 커지게 되어 전위장벽이 낮아지게 되고, 소자의 채널길이가 기존에 비해 짧아지면서 드레인 전극의 전압에 의한 게이트 전극 전압의 커플링이 심해져 이에 따라 소자 특성이 나빠지는 단채널 효과(Short Channel Effect)가 발생되는 문제점이 있었다. 게다가, 단채널 효과의 증가로 모스 트랜지스터의 오프(Off)시 전류가 누설되는 문제점이 있었다.
이러한 문제점을 해결하기 위하여 SiO2 등의 절연막을 이용하여 만든 SOI(Silicon-On-Insulator) 웨이퍼 위에 모스를 만들어, 기판과 전기적으로 절연된 소자를 구현하는 SOI(Silicon-On-Insulator)구조를 형성하는 방법, 또는 반도체 기판의 소정 영역에 선택적으로 질소주입으로 공동(cavity)을 형성하거나, 혹은 게이트의 측면을 수평식각(Lateral Etching)하여 공기층을 형성하여 SON(Silicon-On-Nothing) 구조를 형성하는 방법이 도입되었다.
그런데, 이러한 종래의 SOI 구조 및 SON 구조를 이용한 모스 트랜지스터는 SOI의 경우에는 SOI 웨이퍼의 가격이 일반 웨이퍼에 비해 상당히 비싸다는 문제점과 SON에 비해 성능이 떨어지는 문제를 지니고 있고, SON 구조의 경우, 공정 자체가 복잡하고 각 전극을 형성하기 위한 정렬(alignment)에 있어 고난위도의 정밀이 요구되기 때문에 실제 양산을 위한 디바이스 제작에는 적합하지 못한 문제점을 가지고 있다.
이에 본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 빔 구조를 갖는 반도체 기판 상에 모스 트랜지스터의 게이트 전극과 소오스 전극 및 드레인 전극을 형성하여 소자의 크기를 소형화함으로써 기존의 SON 구조에 따른 공정의 복잡성을 해결하고 단채널 효과를 방지하도록 구현된 빔 구조를 이용한 SON(Silicon-On-Nothing) 모스 트랜지스터를 제공하는 데 그 목적이 있다.
또한, 본 발명의 다른 목적은 SON 구조를 양산에 적합한 간단한 공정으로 구현하여 생산성을 더욱 극대화시키는 빔 구조를 이용한 SON 모스 트랜지스터의 제조 방법을 제공하는 데 있다.
또한, 본 발명의 SON 모스 트랜지스터를 이용하여 하나의 인버터 소자를 구현하는 제조 방법을 제공하는 데 있으며, 더 나아가 모스 트랜지스터가 사용되는 모든 시스템에 간단한 회로 로직으로 적용될 수 있도록 효과적인 Multi-Level 로직을 구현하는 데에 있다.
전술한 목적들을 달성하기 위한 본 발명의 빔구조를 이용한 SON 모스 트랜지스터의 제조 방법은 (a) 반도체 기판 상에 패시베이션막을 형성하고 패터닝을 하는 단계; (b) 상기 반도체 기판 위에 붕소(boron)를 주입하여 도핑한 후, 상기 패터닝된 패시베이션막을 제거하는 단계; (c) 상기 반도체 기판에 붕소가 도핑되지 않은 부분을 비등방성 식각하여 상기 반도체 기판에 빔 구조를 형성하는 단계; (d) 상기 빔 구조로 형성된 반도체 기판에 게이트 절연물질을 증착하는 단계; (e) 상기 증착된 게이트 절연물질 상에 전극물질을 증착하여 게이트/소오스/드레인 전극을 형성하는 단계;를 포함한다.
이때, 상기 (c)단계는 벌크-마이크로머시닝(Bulk-Micromachining) 공정으로 상기 반도체 기판을 식각하여 상기 반도체 기판에 상기 게이트/소오스/드레인 전극형성할 'U'자 모양의 공동을 갖도록 하는 것을 특징으로 한다.
그리고, 상기 게이트 절연물질은 SiO2, Si3N4, Al2O3, Y203, ZrO2, HfO2, Ta2O5, TiO2 중 어느 하나 이상을 이용하여 증착시키고, 상기 전극물질은 금속(Metal)을 이용하여 증착하는 것을 특징으로 한다.
한편, 본 발명에 따른 SON 모스 트랜지스터는 전술한 빔구조를 이용한 SON 모스 트랜지스터의 제조 방법에 의해 제조되는 것을 특징으로 한다.
한편, 본 발명의 SON 모스 트랜지스터를 이용한 인버터 소자를 제조하는 방법은 (a) 반도체 기판 상에 제1 패시베이션막을 형성하고 패터닝을 하는 단계; (b) 상기 반도체 기판 위에 붕소(boron)를 주입하여 도핑한 후, 상기 패터닝된 제1 패시베이션막을 제거하는 단계; (c) 상기 반도체 기판에 붕소가 도핑되지 않은 부분을 비등방성 식각하여 상기 반도체 기판에 빔 구조를 형성하는 단계; (d) 상기 빔 구조를 갖는 반도체 기판에 제1 게이트 절연물질을 증착하는 단계; (e) 상기 증착된 제1 게이트 절연물질 상에 전극물질을 증착하여 중앙에 공기층을 형성한 후, 상기 전극물질이 증착되지 않은 빔 구조 위의 제1 게이트 절연물질을 제거하는 단계; (f) 상기 기판 위에 실리콘을 증착하여 상기 기판과는 다른 웨이퍼를 형성하는 단계; (g) 상기 웨이퍼 상에 상기 반도체 기판에 형성된 빔 구조와는 수직이 되도록 또 다른 빔 구조를 형성하는 단계; (h) 상기 빔 구조를 갖는 웨이퍼에 제2 게이트 절연물질을 증착하는 단계; (i) 상기 제2 게이트 절연물질 상에 전극물질을 각각 증착하여 순차적으로 게이트/소오스/드레인 전극을 형성하고, 상기 게이트 전극이 상기 반도체 기판의 빔 구조 상에 위치되어 두 개의 모스 트랜지스터가 공유 전극을 갖도록 정합하는 단계;를 포함한다.
이때, 상기 (f)단계는 (f-1) 상기 웨이퍼 상에 제2 패시베이션막을 형성하여 패터닝하는 단계; (f-2) 상기 웨이퍼 위에 붕소(boron)를 주입하여 도핑한 후, 상기 패터닝된 제2 패시베이션막을 제거하는 단계; (f-3) 상기 웨이퍼에 붕소가 도핑되지 않은 부분을 비등방성 식각하여 상기 반도체 기판에 빔 구조를 형성하는 단계;를 포함하여 이루어진다.
한편, 본 발명에 따른 SON 모스 트랜지스터를 이용한 인버터 소자는 전술한 인버터 제조 공정을 통해 두 개의 모스 트랜지스터 단위 소자가 일체화된 구조를 갖는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
도 1은 본 발명에 따른 SON 모스 트랜지스터를 제작하기 위해 빔(Beam) 구조를 형성하는 공정을 나타낸 도면이고, 도 2는 도 1에 도시된 공정을 설명하기 위한 플로우챠트이며, 도 3은 도 1에 의해 형성된 기판에 게이트 전극, 소오스 전극, 드레인 전극을 각각 형성하여 SON 모스 트랜지스터를 제조하는 공정을 나타낸 도면, 도 4는 도 3에 도시된 공정을 설명하기 위한 플로우챠트, 도 5는 도 1 및 도 3의 과정으로 제조된 본 발명의 SON 모스 트랜지스터의 부분 사시도이다.
도시된 바와 같이, 본 발명에서는 모스 트랜지스터(MOSFET)의 누설 전류를 차단함과 동시에 단채널 효과를 제거함으로써 모스 트랜지스터의 성능을 향상시키도록 구현된 SON(Silicon-On-Nothing) 구조의 모스 트랜지스터(이하, 'SON 모스 트랜지스터'라 칭함)를 제조하는 방법을 제시하고 있다.
즉, 본 발명에 따른 SON 모스 트랜지스터는 도 1 및 도 2에 도시된 바와 같이 기판 표면에 벌크-마이크로머시닝(Bulk-Micromachining) 기술을 이용하여 빔 구조를 형성하는 공정 단계와, 도 3 및 도 4에 도시된 바와 같이 모스 트랜지스터의 게이트 절연물질와 전극물질들을 순차적으로 형성하여 SON 모스 트랜지스터를 제조하는 공정 단계를 포함하여 제조된다.
<빔 구조를 형성하는 공정 단계>
도 1 및 도 2를 참조하면, 도 1의 (a) 및 (b)는 반도체 기판(10) 상에 패시베이션(passivation)막을 패터닝한 후 붕소를 주입하는 도면이고, (c)는 붕소를 주입한 후 기판(10)의 상태를 나타낸 도면이며, (d)는 비등방성 식각 공정 후 벌크-마이크로머시닝(Bulk-Micromachining)에 의해 형성된 빔 구조를 보여주는 도면이다.
먼저, 도 1의 (a) 및 (b)을 참조하면 일정 크기의 기판(10)상에 패시베이션(passivation)막(30)을 형성하고 패터닝(Patterning)하여 기판(10) 상에 소정 패턴을 형성한다(S10,S11). 이는 하기 붕소 주입 공정시 붕소의 주입을 방지하기 위함이다.
이와 같이 패시베이션막(30)을 패터닝하는 방법은 포토마스크를 이용한 노광(Photolithography) 공정으로 포토레지스트 패턴을 형성한 다음, 형성된 포토레지스트 패턴에 따라 식각(Etching)하는 식각 공정에 의해 이루어지는 공지의 기술에 해당되므로, 이에 대한 상세한 설명은 생략하기로 한다.
다음으로, 패시베이션막(30)이 패터닝된 기판(10) 위에 붕소(boron)를 확산(Diffusion) 또는 주입(Implantation)의 방법으로 침투시켜 도핑되도록 한다(S12).
도핑 후, 패터닝된 패시베이션막(30)을 제거하면 기판(10)의 표면에는 도 1의 (c)에 도시된 바와 같이 붕소가 도핑된 부분(10a)과 패시베이션막(30)에 의해 붕소가 도핑되지 않은 부분(10b)으로 구분될 수 있다.
붕소가 도핑된 부분(10a)은 하기 단계의 식각 공정시 식각되지 않도록 보호하기 위함이고, 붕소가 도핑 되지 않은 부분(10b)은 식각될 구간이다.
이후, 도 1의 (d)에 도시된 바와 같이 기판(10)의 표면에 붕소가 도핑 되지 않은 부분(10b)을 벌크-마이크로머시닝(Bulk-Micromachining)을 통해 비등방성 식각함으로써 기판(10)에 '∪'자 형상의 공동(cavity; 12)을 갖는 빔 구조를 형성한다(S13,S14).
그리고, 마감 단계로서 열적 어닐링(Thermal Annealing)으로 빔의 도핑 농도를 조절함으로써 본 발명에 따른 SON 모스 트랜지스터를 제작하기 위한 빔 구조의 기판(10)을 제조한다.
이와 같이 빔 구조에 의해 형성된 공동(12)은 모스 트랜지스터의 게이트 전극과 소오스 전극 및 드레인 전극을 형성할 영역으로, 기판(10) 상에 식각되지 않아서 형성된 경계막(10')에 의해 각 영역이 구분될 수 있다. 즉, 도시된 경계막(10')은 빔 구조에 의해 형성된 것이다.
<게이트/소오스/드레인 전극을 형성하는 공정 단계>
도 3 및 도 4를 참조하면, 도 3의 (a)는 도 1에 의해 형성된 기판을 도시한 단면도이고, (b)는 전술한 기판 상에 게이트 절연물질을 형성하는 공정을 보인 도면이며, (c)는 게이트 전극과 소오스 전극 및 드레인 전극을 각각 형성하여 SON 모스 트랜지스터를 제조하는 공정을 보인 도면이다.
참고로, 도 1에 도시된 구성요소와 동일한 구성요소이면 동일한 도면 부호를 사용한다.
도 2의 (a)에 도시된 바와 같이, 전 공정 단계를 거침으로써 형성된 빔 구조를 갖는 기판(10)을 열적 어닐링에 따라 빔의 도핑 농도를 조절하여 준비한다(S21).
이러한 기판(10) 상에 도 2의 (b)에 도시된 바와 같이 게이트 절연물질(Gate Dielectric; 70)을 이베퍼레이션(evaporation) 방법으로 증착시킨다(S22). 증착시, 게이트 절연물질(70)은 기판(10)의 빔 구조에 의해 해당 위치에 자기 정렬(Self-Align)되어 형성되어 정밀한 정렬(Alignment) 공정이 불필요하게 된다.
여기서의 게이트 절연물질(70)은 SiO2, Si3N4, Al2O3, Y203, ZrO2, HfO2, Ta2O5, TiO2 등을 사용하는 것이 바람직하다.
이와 같이 게이트 절연물질(70)을 형성한 후, 도 2의 (c)에 도시된 바와 같이 게이트 전극과 소오스 전극 및 드레인 전극을 형성하기 위한 전극물질(90)을 이베퍼레이션(evaporation) 방법으로 게이트 절연물질(70) 위에 형성하여 본 발명의 SON 모스 트랜지스터를 형성한다(S23,S24).
이때, 전극물질(90) 또한 게이트 절연물질(70)의 형성과 마찬가지로 반도체 기판(10)의 빔 구조에 의해 해당 위치에 자기 정렬(Self-Align)되어 형성되어 정밀한 정렬(Alignment) 공정이 불필요하게 된다.
이러한 전극물질(90)은 금속(Metal)이 사용된다.
전술한 바와 같이, 단계별 공정을 통해 제조된 본 발명의 SON 모스 트랜지스터는 도 5에 도시된 바와 같이 빔 구조로 형성된 기판(10) 상에 게이트/소오스/드레인 전극(92,94,96)이 각각 자기 정렬되어 형성된 SON(Silicon-On-Nothing) 구조를 갖는 단위 소자이다.
이러한 본 발명의 SON 모스 트랜지스터(100)는 자기 정렬에 의한 간단한 공정으로 기판(10)에 게이트/소오스/드레인 전극(92,94,96)을 각각 형성할 수 있으며, 이러한 각 전극의 하부가 게이트 절연물질(70)을 통해 기판(10)에 인접됨으로써 기판에의 누설 전류를 억제할 수 있고, 경계막(10')의 하부이면서 공기층(80)이 형성되어 게이트 전극의 커플링 효과를 줄여주고 이에 따라 단채널 효과를 최소화시킬 수 있는 장점이 있다.
따라서, 본 발명에 따른 SON 모스 트랜지스터(100)는 마이크로프로세서와 같은 로직회로나, ADC/DAC 등의 아날로그 회로가 적용되는 모든 시스템에 적용될 수 있는데, 통상 복수개의 모스 트랜지스터(100) 단위 소자가 상호 연결하는 배선에 의해 전기적으로 다중 접속될 수 있다.
이하는 단위 소자의 모스 트랜지스터(100)를 복수개 이용하여 멀티 로직을 구현하는 경우, 반도체 공정으로 복수의 모스 트랜지스터(100)를 일체화하여 소자의 크기를 현저히 줄이는 방법을 제시하기로 한다.
도 6은 본 발명에 따른 SON 모스 트랜지스터를 반도체 공정으로 일체화하여 인버터 소자를 구현한 예를 보인 도면이고, 도 7은 본 발명에 따른 단위소자의 SON 모스 트랜지스터에 멀티 로직을 구현하기 위한 빔 구조를 형성하는 공정을 나타낸 도면이며, 도 8은 도 7에 의해 형성된 빔 구조에 게이트 전극과 소오스 전극 및 드레인 전극을 각각 형성하여 멀티 로직을 구현한 도면이고, 도 9는 도 7 및 도 8에 의해 제조된 인버터 소자의 부분 사시도이다.
먼저 도 6을 참조하면, (a)는 두 개의 모스 트랜지스터(200,300)가 전기적으로 상호 접속되어 직/병렬 변환하는 인버터(inverter)의 회로도로, 도시된 바와 같이 앞단 모스 트랜지스터(200)의 드레인 단자가 배선(interconnection)을 통해 후단 모스 트랜지스터(300)의 게이트 단자에 접속됨으로써 앞단 모스 트랜지스터(200)의 드레인 단자로부터 출력되는 신호가 후단 모스 트랜지스터(300)의 게이트 단자로 입력되도록 연결된다.
이러한 회로 연결에 따라, 반도체 공정시 앞단 모스 트랜지스터(200)의 드레인 전극(D2)과 후단 모스 트랜지스터(300)의 게이트 전극(G3)을 서로 정합시킴으로써 두 개의 모스 트랜지스터(200,300)가 일체화된 인버터 소자(1)를 구현할 수가 있다.
즉, 도 6의 (b)에 도시된 바와 같이 앞단 모스 트랜지스터(200)의 후측으로부터 소오스 전극(S1), 게이트 전극(G1), 드레인 전극(D1)이 차례대로 형성되고, 드레인 전극(D1)의 양단에는 후단 모스 트랜지스터(300)의 드레인 전극(D2), 소오스 전극(S2)이 형성되어, 중앙의 드레인 전극(D1)이 후단 모스 트랜지스터(300)의 게이트 전극(G2)과 정합된 구조를 갖는다.
이러한 구조를 갖는 인버터 소자(1)는 기존에 두 개의 모스 트랜지스터 단위 소자를 배선으로 상호 연결함에 따른 기생 캐패시턴스 및 기생 저항 성분을 제거함으로써 인터버의 성능을 향상시킬 수 있다.
이를 위한 인버터 소자(1)를 제작하는 방법은 다음과 같다.
도 7을 참조하면, 완전한 SON 모스 트랜지스터를 제조하기 전에 (a)에 도시된 바와 같이 빔 구조를 갖는 하부 기판(210) 상에 게이트 절연물질(270)을 형성한 후, 그 위에 전극물질(290)을 형성하되 빔 구조상의 경계막(210') 상면에는 전극물질(290)을 형성하지 않고 양쪽에만 전극물질(290)을 형성함으로써 먼저 채널을 형성한다.
그런 다음, (b),(c)에 도시된 바와 같이 빔 구조 상의 경계막(210')에 형성된 게이트 절연물질(270)을 제거하고, 그 위에 실리콘을 하부 기판(210)과 동일한 크기로 증착하여 하부 기판(210)과는 다른 웨이퍼(310)를 형성한다.
이때, 형성된 웨이퍼(310)의 높이는 모스 트랜지스터간 양호한 정합을 위해 모스 트랜지스터 단위소자의 높이와 동일하게 형성되는 것이 바람직하다.
이어, 웨이퍼(310) 위에 패시베이션막(330)을 형성하여 패터닝한 후, 붕소를 주입하여 웨이퍼(310)에 도핑한다. 그리고, 패터닝된 패시베이션막(330)을 제거한다.
이와 같이 형성된 웨이퍼(310)에서 붕소가 도핑되지 않은 부분을 비등방성 식각하여 '∪'자 형상의 공동(cavity)을 갖는 빔 구조를 형성하는데, 여기서의 빔 구조 또한 모스 트랜지스터의 게이트 전극, 소오스 전극, 드레인 전극을 형성하기 위한 영역으로, 하부 기판(210)에 형성된 빔 구조와는 수직이 되는 방향으로 형성되는 것이 바람직하다.
또한, 웨이퍼(310)의 식각시 도 7의 (e) 및 도 8의 (a)에 도시된 바와 같이 하부 기판(210)의 표면이 드러나도록 완전히 식각하여, 하부 기판(210) 상에 형성된 전극와 웨이퍼(310) 상에 형성될 전극간 공유 전극을 가질 수 있도록 하는 것이 바람직하다.
참고로, 도 8의 (a)는 도 7(e)의 A-A'선을 절단한 단면도이다.
이어, 도 8의 (a)에 도시된 바와 같이 빔 구조를 갖는 웨이퍼(310) 상에 게이트 절연물질(Gate Dielectric; 370)을 형성한 후, 게이트 전극과 드레인 전극 및 소오스 전극을 형성하기 위한 전극물질(390)을 각각 형성시켜 두 개의 모스 트랜지스터가 정합되어 일체화된 인버터 소자(1)를 형성할 수 있다.
이때, 게이트 절연물질(370) 및 전극물질(390)은 웨이퍼(310)의 빔 구조에 의해 자기 정렬(Self-Align)되는 방식으로 증착되기 때문에 별도의 정밀한 정렬(Alignment) 공정이 불필요하다.
게이트 절연물질(770)은 전술한 바와 같이 SiO2, Si3N4, Al2O3, Y203, ZrO2, HfO2, Ta2O5, TiO5 등이 사용되고, 게이트/소오스/드레인 전극을 형성하기 위한 전극물질(790)은 실리콘(Silicon), 폴리실리콘(Polysilicon), 금속(Metal) 등이 사용된다.
따라서, 도 9에 도시된 바와 같이 하부 기판(210)에 형성된 소정 모스 트랜지스터(200)의 드레인 전극이 웨이퍼(310)에 형성된 모스 트랜지스터(300)의 게이트 전극(392)과 정합되어, 두 개의 모스 트랜지스터(200,300)가 하나의 소자와 같이 일체화된 구조이다. 미설명 부호 394,396은 각각 게이트 전극, 소오스 전극이다.
이에 따르면, 한 번의 공정으로 보다 많은 소자를 일체화함으로써 소자의 크기를 현저히 줄일 수 있다.
이와 같이, 상술한 본 발명의 멀티 로직을 위한 제조 공정은 두 개의 모스 트랜지스터를 일체화하여 인버터의 기능을 수행하는 인버터 소자를 일 실시예로 설명하였으나, 이에 한정되지 않고 증폭기와 같은 아날로그 회로나, 인터버를 토대로 한 모든 로직회로(AND, NAND, OR, NOR, EXOR, MULTIPLEXER, ALU, LATCH, FLIP-FLOP 등)에 사용될 수 있다.
이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이 본 발명에 따르면, 비교적 간단한 공정으로 SON(Silicon-On-Nothing) 구조를 구현 할 수 있기 때문에 소자의 채널 길이가 작아지면서 발생되는 단채널 효과(Short Channel Effect)를 해결할 수 있으며, 향후 소자의 크기를 현저히 줄일 수 있는 효과가 있다. 더욱이, 한번의 공정으로 보다 많은 소자를 구현할 수 있어 생산성을 극대화할 수 있는 효과가 있다.
Claims (8)
- (a) 반도체 기판 상에 패시베이션(passivation)막을 형성하고 패터닝을 하는 단계;(b) 상기 기판 위에 붕소(boron)를 주입하여 도핑한 후, 상기 패터닝된 패시베이션막을 제거하는 단계;(c) 상기 기판에 붕소가 도핑 되지 않은 부분을 비등방성 식각하여 상기 기판에 빔 구조를 형성하는 단계;(d) 상기 빔 구조로 형성된 기판에 게이트 절연물질을 형성하는 단계; 및(e) 상기 증착된 게이트 절연물질 상에 전극물질을 형성하여 게이트/소오스/드레인 전극을 형성하는 단계;를 포함하는, 빔 구조를 이용한 SON 모스 트랜지스터의 제조 방법.
- 제1 항에 있어서,상기 (c)단계는 벌크-마이크로머시닝(Bulk-Micromachining) 공정으로 상기 기판을 식각하여 상기 기판에 상기 게이트/소오스/드레인 전극을 형성할 'U'자 모양의 공동을 갖는, 빔 구조를 이용한 SON 모스 트랜지스터의 제조 방법.
- 제1 항에 있어서,상기 게이트 절연물질은 SiO2, Si3N4, Al2O3, Y203, ZrO2, HfO2, Ta2O5, TiO2 중 어느 하나 이상을 이용하여 형성시키는, 빔 구조를 이용한 SON 모스 트랜지스터의 제조 방법.
- 제3 항에 있어서,상기 전극물질은 금속(Metal)인, 빔 구조를 이용한 SON 모스 트랜지스터의 제조 방법.
- 제1 항의 방법에 의해 제조된, SON 모스 트랜지스터.
- (a) 반도체 기판 상에 제1 패시베이션막을 형성하고 패터닝을 하는 단계;(b) 상기 기판 위에 붕소(boron)를 주입하여 도핑한 후, 상기 패터닝된 제1 패시베이션막을 제거하는 단계;(c) 상기 기판에 붕소가 도핑 되지 않은 부분을 비등방성 식각하여 상기 기판에 빔 구조를 형성하는 단계;(d) 상기 빔 구조를 갖는 기판에 제1 게이트 절연물질을 형성하는 단계;(e) 상기 제1 게이트 절연물질 상에 전극물질을 형성하여 중앙에 공기층을 갖는 채널을 형성한 후, 상기 전극물질이 형성되지 않은 빔 구조 위의 제1 게이트 절연물질을 제거하는 단계;(f) 상기 기판 위에 실리콘을 증착하여 상기 기판과는 다른 웨이퍼를 형성하는 단계;(g) 상기 웨이퍼 상에 상기 기판에 형성된 빔 구조와는 수직이 되도록 또 다른 빔 구조를 형성하는 단계;(h) 상기 빔 구조를 갖는 웨이퍼에 제2 게이트 절연물질을 형성하는 단계; 및(i) 상기 제2 게이트 절연물질 상에 전극물질을 각각 형성하여 순차적으로 게이트/소오스/드레인 전극을 형성하고, 상기 게이트 전극이 상기 기판의 빔 구조 상에 위치되어 두 개의 모스 트랜지스터가 공유 전극을 갖도록 정합하는 단계;를 포함하는, SON 모스 트랜지스터를 이용한 인버터 소자의 제조 방법.
- 제6 항에 있어서,상기 (f)단계는,(f-1) 상기 웨이퍼 상에 제2 패시베이션막을 형성하여 패터닝하는 단계;(f-2) 상기 웨이퍼 위에 붕소(boron)를 주입하여 도핑한 후, 상기 패터닝된 제2 패시베이션막을 제거하는 단계; 및(f-3) 상기 웨이퍼에 붕소가 도핑 되지 않은 부분을 비등방성 식각하여 상기 기판에 빔 구조를 형성하는 단계;를 포함하는, SON 모스 트랜지스터를 이용한 인버터 소자의 제조 방법.
- 제6 항의 방법에 의해 두 개의 모스 트랜지스터 단위 소자가 일체화된 구조를 갖는, 인버터 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050015337A KR100674142B1 (ko) | 2005-02-24 | 2005-02-24 | 빔 구조를 이용한 에스오엔 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조 방법 |
| US11/362,244 US7642167B2 (en) | 2005-02-24 | 2006-02-24 | SON MOSFET using a beam structure and method for fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050015337A KR100674142B1 (ko) | 2005-02-24 | 2005-02-24 | 빔 구조를 이용한 에스오엔 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060094288A KR20060094288A (ko) | 2006-08-29 |
| KR100674142B1 true KR100674142B1 (ko) | 2007-01-24 |
Family
ID=36913289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050015337A KR100674142B1 (ko) | 2005-02-24 | 2005-02-24 | 빔 구조를 이용한 에스오엔 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7642167B2 (ko) |
| KR (1) | KR100674142B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2901058A1 (fr) * | 2006-08-29 | 2007-11-16 | St Microelectronics Crolles 2 | Dispositif a fonction dissymetrique et procede de realisation correspondant. |
| KR101653522B1 (ko) | 2016-05-11 | 2016-09-01 | (자) 어반스케이프 | 조립성이 향상된 벤치 |
| US10164101B1 (en) | 2017-10-23 | 2018-12-25 | Globalfoundries Inc. | Transistor with improved channel mobility |
| US11488980B2 (en) | 2020-08-26 | 2022-11-01 | Globalfoundries U.S. Inc. | Wafer with localized semiconductor on insulator regions with cavity structures |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078298B2 (en) * | 2003-05-20 | 2006-07-18 | Sharp Laboratories Of America, Inc. | Silicon-on-nothing fabrication process |
| US7192815B2 (en) * | 2004-11-15 | 2007-03-20 | Chunghwa Picture Tubes, Ltd. | Method of manufacturing a thin film transistor |
-
2005
- 2005-02-24 KR KR1020050015337A patent/KR100674142B1/ko not_active IP Right Cessation
-
2006
- 2006-02-24 US US11/362,244 patent/US7642167B2/en not_active Expired - Fee Related
Non-Patent Citations (7)
| Title |
|---|
| 1 September 1996 y Vol. 35, No. 25 y APPLIED OPTIC |
| Applied Surface Science 228 (2004) 93–99 |
| CHIN.PHYS.LETT. Vol. 19, No. 3 (2002) 395 |
| J. Micromech. Microeng. 15 (2005) 1956–1962 |
| JOURNAL OF APPLIED PHYSICS VOLUME 84, NUMBER 12 15 |
| Surface and Coatings Technology 151 –152 (20 |
| Thin Solid Films 371(2000) 218-224 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060094288A (ko) | 2006-08-29 |
| US20060189086A1 (en) | 2006-08-24 |
| US7642167B2 (en) | 2010-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512258B2 (en) | Semiconductor device and method of manufacturing same | |
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| US7348243B2 (en) | Semiconductor device and method for fabricating the same | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| US20030132459A1 (en) | Edmos device having a lattice type drift region | |
| JPH10335646A (ja) | Ｍｏｓ 電界効果トランジスタ素子及びその製造方法 | |
| KR20050086701A (ko) | 2개의 트랜지스터로 구성된 ｎｏｒ 디바이스 | |
| US7196375B2 (en) | High-voltage MOS transistor | |
| US7883971B2 (en) | Gate structure in a trench region of a semiconductor device and method for manufacturing the same | |
| KR100272051B1 (ko) | 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정 | |
| KR100674142B1 (ko) | 빔 구조를 이용한 에스오엔 모스 트랜지스터 및 이를 이용한 인버터 소자 및 이들의 제조 방법 | |
| US7635619B2 (en) | Thin film transistor, method of manufacturing the thin film transistor, and display device | |
| US6316299B1 (en) | Formation of laterally diffused metal-oxide semiconductor device | |
| KR100537103B1 (ko) | 수직형 트랜지스터의 제조방법 | |
| KR100412539B1 (ko) | 비씨디 소자 및 그 제조 방법 | |
| KR100546286B1 (ko) | 에스오아이 트랜지스터의 제조방법 | |
| US6046078A (en) | Semiconductor device fabrication with reduced masking steps | |
| KR100306744B1 (ko) | 트렌치게이트전력소자의제조방법 | |
| KR100537096B1 (ko) | 수직형 트랜지스터의 제조방법 | |
| US6528830B1 (en) | Thin film transistor | |
| KR100197656B1 (ko) | 반도체 에스.오.아이.소자의 제조방법 | |
| KR100381015B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100260488B1 (ko) | 전계 효과 트랜지스터 제조방법 | |
| KR100222898B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR20010003206A (ko) | 에스오아이 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110104 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |