CN100476677C - 电源装置及具备其的电子设备 - Google Patents

电源装置及具备其的电子设备 Download PDF

Info

Publication number
CN100476677C
CN100476677C CNB2004800249023A CN200480024902A CN100476677C CN 100476677 C CN100476677 C CN 100476677C CN B2004800249023 A CNB2004800249023 A CN B2004800249023A CN 200480024902 A CN200480024902 A CN 200480024902A CN 100476677 C CN100476677 C CN 100476677C
Authority
CN
China
Prior art keywords
voltage
reference voltage
input
terminal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800249023A
Other languages
English (en)
Other versions
CN1846184A (zh
Inventor
酒井优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1846184A publication Critical patent/CN1846184A/zh
Application granted granted Critical
Publication of CN100476677C publication Critical patent/CN100476677C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/618—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series and in parallel with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Sources (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种电源装置。该电源装置(1)具有：设置在向输出端子(VTT输出端子)供电的输入电源(VTT_IN)和接地电位之间的NMOS型输出晶体管(11、12)；生成基准电压(VREF)的基准电压生成电路(6)；和反馈输入输出电源电压(VTT)，并与基准电压(VREF)比较，分别控制NMOS型输出晶体管(11、12)的差动放大电路(13、14)；差动放大电13、14，在输出电源电压(VTT)上设置NMOS型晶体管(11、12)都截止的电压范围，以使所输入的基准电压(VREF)和输出电源电压(VTT)之间具有输入设置电压。因此，在重负载时，可提供充分的电流，在负载变化时，可高速进行过渡响应的低耗电。

Description

电源装置及具备其的电子设备
技术领域
本发明涉及适用于高速存储装置的推挽型电源装置及具备该电源装置并将其输出用于终端用电源的电子设备。
背景技术
近年来，随着电子设备的高性能化，谋求数据传输速度更高速化的存储装置的开发正在盛行。其中，作为使与时钟信号同步动作的同步(synchronous)DRAM(SDRAM)数据传输速度高速化的方法，使数据传输与时钟信号的上升沿和下降沿同步的DDR(Double Data Rate)同步DRAM(DDR-SDRAM)正在被实用化。
而且，在DDR-SDRAM中，为了该高速的数据传输，以使用终端(termination)用电源电压和基准电压的高速，采用小振幅的接口(例如，专利文献1)。图4为表示该接口构成的电子设备的部分电路图。该电子设备49具有：例如作为微型计算机的控制器51、DDR-SDRAM52、输出终端用电源电压(VTT)的终端用电源装置50。控制器51和DDR-SDRAM52经由接口用电阻53而通过信号线连接，该信号线和终端用电源装置50的终端用电源(VTT)，在接口用电阻53的DDR-SDRAM52侧的接点N1，通过接口用电阻54连接。
该例中，控制器51及DDR-SDRAM52的系统电源(VDD)设为2.5V，终端用电源电压(VTT)和基准电压(VREF)设为1.25V，并且设接口用电阻53、54的电阻值相等。控制器51，其输出电路61以CMOS形式构成，作为高电平输出2.5V、作为低电平输出0V。该高及低电平电压由接口用电阻53、54分压，在连接点N1，分别小振幅化为1.875V、0.625V。该小振幅化后的信号，被输入到DDR-SDRAM52的输入信号差动放大器62的非反相输入端子，通过与输入到反相输入端子的基准电压(VREF)1.25V相比较，从而以高速度判断是高电平还是低电平。
因此，为了实现以这样的高速小振幅化信号的接口，需要输出终端用电源电压(VTT)和基准电压(VREF)的终端用电源装置50。图5示出用作该终端用电源装置50的现有的电源装置。该电源装置101是所谓的推挽型，将终端用电源电压(VTT)从终端用电源电压输出端子(VTT输出端子)输出、将基准电压(VREF)从基准电压输出端子(VREF输出端子)输出。
该电源装置101由以下部分构成：由电阻117、118分压系统电源(VDD)的电压后生成基准电压(VREF)，并通过缓冲放大器115输出的基准电压生成电路106；连接到VTT输出端子的PMOS型晶体管111及NMOS型晶体管112；和反馈输入终端用电源电压(VTT)，与基准电压(VREF)比较，以控制PMOS型晶体管111及NMOS型晶体管112的差动放大器113。而且，使电阻117、118为相等的电阻值。
该基准电压生成电路106，系统电源即输入电源(VDD)为2.5V，由电阻117、118分压，作为基准电压(VREF)生成1.25V。而且，由差动放大器113、PMOS型晶体管11、NMOS型晶体管112构成的反馈环作用，以使终端用电源电压(VTT)与该基准电压(VREF)一致。
专利文献1：特开2001-195884号公报
这样，该电源装置101可输出终端用电源电压(VTT)和基准电压(VREF)。但是，这些电压是位于输入电源(VDD)的电压和接地电位大致中央的中间电压，由于使PMOS型晶体管111及NMOS型晶体管112都导通，故流过这些的贯通电流大，其结果，电源装置101的耗电变大。
另外，在重负载时，为了提供充分的电流，在负载变化时，为高速进行过渡响应，需要提高PMOS型晶体管111的电流驱动能力。但是，由于PMOS型晶体管111的电流能力是将其栅极电压置于接地电位时，故存在界限。
发明内容
本发明是鉴于上述原因而进行的，其目的在于，提供一种可在重负载时提供充分的电流，和在负载变化时高速进行过渡响应，并可谋求低耗电化的电源装置及应用其并对应高性能化的电子设备。
为了解决上述课题，本发明涉及的电源装置，是将输出电源电压从输出端子输出的电源装置，其特征在于，具有：生成基准电压的基准电压生成电路；漏极连接到向输出端子供电的输入电源，源极连接到输出端子的第1NMOS型晶体管；漏极连接到输出端子，源极连接到接地电位的第2NMOS型晶体管；反馈输入输出电源电压，并与从基准电压生成电路输入的基准电压进行比较，以分别控制第1、第2NMOS型晶体管的第1、第2差动放大电路；上述第1差动放大电路与上述第1NMOS型晶体管形成第1反馈环，并且具备：第1偏置电压生成电路，其输入由上述第1反馈环产生的输出电源电压和上述基准电压生成电路生成的基准电压，将偏置电压相对地附加到输出电源电压上；和第1运算放大器，其将附加了偏置电压的输出电源电压输入到反相输入端子，将基准电压输入到非反相输入端子，上述第2差动放大电路与上述第2NMOS型晶体管形成第2反馈环，并且具备：第2偏置电压生成电路，其输入由上述第2反馈环产生的输出电源电压和上述基准电压生成电路生成的基准电压，将偏置电压相对地附加到基准电压上；和第2运算放大器，其将附加了偏置电压的基准电压输入到反相输入端子，将输出电源电压输入到非反相输入端子，上述第1、第2差动放大电路，在输出电源电压上设定第1、第2NMOS型晶体管都截止的电压范围，以使所输入的基准电压和输出电源电压之间具有输入偏置电压。
本发明涉及的电源装置，是从输出端子输出输出电源电压的电源装置，其特征在于，具有：生成上侧基准电压和下侧基准电压的基准电压生成电路；漏极连接到向输出端子供电的输入电源，源极连接到输出端子的第1NMOS型晶体管；漏极连接到输出端子，源极连接到接地电位的第2NMOS型晶体管；反馈输入输出电源电压，与下侧基准电压进行比较，以控制第1NMOS型晶体管的第1差动放大电路；和反馈输入输出电源电压，与上侧基准电压进行比较，以控制第2NMOS型晶体管的第2差动放大电路，在上述输出电源电压上设定第1、第2NMOS型晶体管都截止的电压范围。
并且，这些电源装置可为：第1差动放大电路的输入电源比向输出端子供电的输入电源还高的电压。
本发明涉及的电子设备，是具有上述任一电源装置、和存储装置及控制器的电子设备，其特征在于，存储装置和控制器通过第1电阻用至少1根信号线连接，电源装置的输出端子作为终端用电源，通过第2电阻连接到信号线的存储装置侧。
本发明的电源装置，由于使连接到输出端子的输入电源侧的晶体管为NMOS晶体管，故可在重负载时，提供充分的电流，在负载变化时，可高速进行过渡响应，而且，由于在第1、第2差动放大电路中，在输出电源电压上设置第1、第2NMOS型晶体管都截止的电压范围，以使所输入的基准电压和输出电源电压之间具有输入偏置电压，故可防止流过贯通电流，其结果，可降低耗电。而且，本发明的电子设备，通过采用该电源装置，可实现以高速使信号小振幅化的接口，可对应高性能化。
附图说明
图1是本发明实施方式涉及的电源装置的电路图。
图2是同上的偏置电压生成电路的电路图。
图3是本发明其它实施方式涉及的电源装置的电路图。
图4是构成以高速使信号小振幅化的接口的电子设备的部分电路图。
图5是背景技术的电源装置的电路图。
图中：1、2-电源装置，6、7-基准电压生成电路，11-第1MNOS型晶体管，12-第2MNOS型晶体管，13-第1差动放大电路，14-第2差动放大电路，21-第1偏置电压生成电路，22-第2偏置电压生成电路，23-第1运算放大器，24-第2运算放大器，49-构成高速小振幅接口的电子设备，50-终端用电源装置，51-控制器，52-DDR-SDRAM，53、54-接口用电阻。
具体实施方式
以下，参照附图说明本发明在上述图4中示出的电子设备中所用的实施方式。图1是本发明实施方式的电源装置1的电路图。
电源装置1是所谓的推挽型，将输出电源电压即终端用电源电压(VTT)从终端用电源电压输出端子(VTT输出端子)输出，将基准电压(VREF)从基准电压输出端子(VREF输出端子)输出。具有：生成基准电压(VREF)的基准电压生成电路6；漏极连接到输入电源(VTT_IN)、源极连接到VTT输出端子的第1NMOS型晶体管11；漏极连接到VTT输出端子、源极接地的第2NMOS型晶体管12；和反馈输入终端用电源电压(VTT)，与基准电压(VREF)比较，以分别控制第1、第2NMOS型晶体管11、12的第1、第2差动放大电路13、14。因此，第1差动放大电13、第1NMOS型晶体管11形成第1反馈环；第2差动放大电路14、第2NMOS型晶体管12形成第2反馈环。而且，用于稳定终端用电源电压(VTT)的稳定电容器(未图示)连接在VTT输出端子上。并且，该电源装置1，为了灵活地对应应用其的电子设备，有3种输入电源(VTT_IN、VDDQ、VCC)，但对这些具体的电压在后面叙述。
基准电压生成电路6，由分压输入电源(VDDQ)的电压、生成基准电压(VREF)的电阻17、18；和生成该基准电压(VREF)的缓冲放大器15构成。电阻17、18为相等的电阻值。基准电压(VREF)从基准电压输出端子VREF输出端子输出到外部，同时输出到第1及第2差动放大电路13、14。
第1差动放大电路13，由第1偏置电压生成电路21和第1运算放大器23构成。第1偏置电压生成电路21，输入由第1反馈环产生的终端用电源电压(VTT)和基准电压生成电路6输出的基准电压(VREF)，将偏置电压相对地附加到终端用电源电压(VTT)上。而且，在第1运算放大器23中，附加了偏置电压的终端用电源电压(VTT)被输入到反相输入端子，基准电压(VREF)被输入到非反相端子。因此，第1差动放大电路13，以终端用电源电压(VTT)与基准电压(VREF)相比仅低偏置电压的电压进行平衡，输出中心电压。即，在终端用电源电压(VTT)为比基准电压(VREF)还仅低偏置电压的电压以上时，第1NMOS型晶体管11截止。
第2差动放大电路14，由第2偏置电压生成电路22和第2运算放大器24构成。第2偏置电压生成电路22，输入由第2反馈环产生的终端用电源电压(VTT)、和基准电压生成电路6输出的基准电压(VREF)，将偏置电压相对地附加到基准电压(VREF)上。而且，在第2运算放大器24中，附加了偏置电压的基准电压(VREF)被输入到反相输入端子，终端用电源电压(VTT)被输入到非反相端子。因此，第2差动放大电路14，以终端用电源电压(VTT)与基准电压(VREF)相比仅高偏置电压的电压进行平衡，输出中心电压。即，在终端用电源电压(VTT)为比基准电压(VREF)还仅高偏置电压的电压以下时，第2NMOS型晶体管12截止。
这样，通过对反馈的终端用电源电压(VTT)和基准电压(VREF)相对地附加偏置电压，从而第1、第2差动放大电路13、14具有输入偏置电压，第1、第2NMOS型晶体管11、12都截止的电压范围被设置为终端用电源电压(VTT)。
在此，第1、第2NMOS型晶体管11、12都截止的电压范围，考虑来自被终端用电源电压(VTT)允许的基准电压(VREF)的偏离电压而设定。例如，终端用电源电压(VTT)相对于基准电压(VREF)，允许±30mV。而且，在本实施方式中，终端用电源电压(VTT)相对于基准电压(VREF)在±5mV的范围内，第1、第2NMOS型晶体管都截止。因此，第1、第2偏置电压生成电路21、22的偏置电压为5mV。
下面，对电源装置1的各部分电压进行说明。在本实施方式中，将第1、第2差动放大电路13、14及缓冲放大器15的输入电源(VCC)设定为5V，第1NMOS型晶体管11的输入电源(VTT_IN)和输入到电阻17、18的输入电源(VDDQ)，从输入电源(VCC)由稳压器(未图示)降压，与上述图4中的系统电源(VDD)相同，设定为2.5V。因此，从输入电源(VDDQ)的电压2.5V由电阻17、18分压生成的基准电压(VREF)为1.25V。
而且，终端用电源电压(VTT)若比1.25V-5mV还下降，则通过上述第1反馈环，第1NMOS型晶体管11导通，使终端用电源电压(VTT)上升。同样，若终端用电源电压(VTT)超过1.25V+5mV，则通过上述第2反馈环，第2NMOS型晶体管12导通，使终端用电源电压(VTT)下降。这样，终端用电源电压(VTT)维持在约1.25V±5mV。
如上所述，电源装置1通过将分别控制第1、第2NMOS型晶体管的第1、第2差动放大电路13、14分别最佳化，从而可改善过渡响应特性。并且，终端用电源电压(VTT)，通过相对于基准电压(VREF)在一定的范围内使第1、第2NMOS型晶体管都截止，从而在与VTT输出端子相连的负载为无负载时或负载变化时，可防止从第1NMOS型晶体管流向第2NMOS型晶体管的贯通电流，可实现低耗电化。
另外，由于第1、第2差动放大电路13、14将其输入电源(VCC)设定为5V，故最大可输出5V。因此，可使第1、第2NMOS型晶体管11、12的栅极电压比输入电源(VTT_IN)高，这些电流驱动能力也可提高。这样，即使在重负载时，也可提供充分的电流，可使负载变化的过渡响应高速。
再者，第1NMOS型晶体管11的输入电源(VTT_IN)和输入到电阻17、18的输入电源(VDDQ)，在该实施方式为相等的电压，具体设定为2.5V，但即使不同也没关系。即，升高输入电源(VTT_IN)的电压，可增加第1NMOS型晶体管11的电流能力。但是，此时，需要输入电源(VTT_IN)用的其它稳压器，第1NMOS型晶体管11的耗电变大。
下面，将第1、第2偏置电压生成电路21、22具体的电路构成示于图2。电源BG是带隙型恒压源，由电阻31、32分压其电压，生成5mV。而且，对应于5mV的电流(I1)流过电阻33。该电流(I1)由电流反射镜电路传输，分别流入串联连接于电阻34两端的PMOS型晶体管38和NMOS型晶体管39、串联连接于电阻36两端的PMOS型晶体管44和NMOS型晶体管45。在此，电阻34、36及后述的电阻35、37为与电阻33相等的电阻值R。
电阻34和PMOS型晶体管38的连接点，连接与PMOS型晶体管38并联地流过电流(I2)的恒流源40，且成为输出到第1运算放大器23的反相输入端子的端子(OUTA-)。在电阻34和NMOS型晶体管39的连接点上连接着与NMOS型晶体管39并联的PNP型晶体管42的发射极。；另外，电阻35的两端，分别连接着流过电流(I2)的恒流源41和PNP型晶体管43的发射极。电阻35和恒流源41之间的连接点，成为输出到第1运算放大器23的非反相输入端子(OUTA+)。并且，向PNP型晶体管42的基极输入终端用电源电压(VTT)，向PNP型晶体管43的基极输入基准电压(VREF)。
而且，电阻36和PMOS型晶体管44的连接点，连接与PMOS型晶体管44并联地流过电流(I2)的恒流源46，且成为输出到第2运算放大器24的反相输入端子的端子(OUTB-)。在电阻36和NMOS型晶体管45的连接点上连接着与NMOS型晶体管45并联的PNP型晶体管48的发射极。此外，电阻37的两端分别连接着流过电流(I2)的恒流源47和PNP型晶体管49的发射极。电阻37和恒流源47之间的连接点，成为输出到第2运算放大器24的非反相输入端子(OUTB+)。并且，向PNP型晶体管48的基极输入基准电压(VREF)，向PNP型晶体管49的基极输入终端用电源电压(VTT)。
若终端用电源电压(VTT)输入到PNP型晶体管42的基极，则端子(OUTA-)为VTT+Vf+(I1+I2)×R的电压。另外，若基准电压(VREF)输入到PNP型晶体管43的基极，则端子(OUTA+)为VREF+Vf+I2×R的电压。在此，Vf是晶体管的正向偏置电压。因此，端子(OUTA-)和端子(OUTA+)的电压差为VTT-VREF+I1×R，由于I1×R为5mV，故5mV的偏置电压相对地附加到终端用电源电压(VTT)上。
同样，若基准电压(VREF)输入到PNP型晶体管48的基极，则端子(OUTB-)为VREF+Vf+(I1+I2)×R的电压。此外，若终端用电源电压(VTT)输入到PNP型晶体管49的基极，则端子(OUTB+)为VTT+Vf+I2×R的电压。因此，端子(OUTB-)和端子(OUTB+)的电压差为VREF-VTT+I1×R，5mV的偏置电压相对地附加到基准电压(VREF)上。
若采用以上的构成，则可在第1、第2偏置电压生成电路21、22中，生成精度高的偏置电压，但如果满足上述终端用电源电压(VTT)的允许电压范围(±30mV)，则也可采用其它构成。
下面，根据图3，对作为本发明的其它实施方式的电源装置进行说明。在该电源装置2中，作为构成要素，不具有电源装置1中的第1、第2偏置电压生成电路21、22，第1、第2运算放大器23、24原封不动地成为第1、第2差动放大电路。在基准电压生成电路7中，除生成基准电压(VREF)外，还生成上侧基准电压和下侧基准电压，分别将该上侧基准电压输入到第2运算放大器24的反相输入端子、将下侧基准电压输入到第1运算放大器23的非反相输入端子。终端用电源电压(VTT)直接输入到第1运算放大器23的反相输入端子和第2运算放大器24的非反相输入端子
基准电压生成电路7，在输入电源(VDDQ)和接地电位之间，按顺序连接分压输入电源(VDDQ)的电阻25、26、27、28。而且，将电阻26、27的连接点的电压作为通过缓冲放大器15的基准电压(VREF)、将电阻25、26的连接点的电压作为上侧基准电压、将电阻27、28的连接点的电压作为下侧基准电压分别输出。在此，以使上侧基准电压和基准电压(VREF)之差及基准电压(VREF)和下侧基准电压之差都为5mV的方式设定电阻值。
该电源装置2与电源装置1相同，可输出具有第1、第2NMOS型晶体管11、12都截止的电压范围的终端用电源电压(VTT)。此外，该电源装置2的生成上侧基准电压和下侧基准电压的电路，也可以采用其它电路构成。
而且，上述电源装置1(或2)，也可用于背景技术栏中根据图4说明的电子设备49中。即，作为图4中的终端用电源装置50，使用电源装置1(或2)。控制器51和DDR-SDREM52，通过第1接口用电阻53，用信号线连接，该信号线和电源装置1(或2)的VTT输出端子，在接口用电阻53的DDR-SRAM52侧的连接点N1，通过第2接口用电阻54连接。进而，电源装置1(或2)的VREF输出端子的输出，作为DDR-SREM52的输入信号差动放大电路62的基准电压(VREF)而被输入。这样，在图4所示的电子设备中，可实现以高速使信号小振幅化的接口。
再者，电源装置1(或2)具有将基准电压(VREF)输出到外部的端子(VREF端子)，将其输出作为上述接口的基准电压(VREF)，但在电源装置1(或2)中，无VREF端子，可从其它装置输出该接口的基准电压。
以上，作为本发明的实施方式，对输出终端用电源电压(VTT)的电源装置和使用其的电子设备进行了说明，但本发明的电源装置，也可适用于输出存在一定允许电压范围的其它电源电压的情况，还可适用于其它电子设备。
再者，本发明不限于上述实施方式，可在记载于技术方案范围中的事项范围内作各种设计变更。例如，实施方式中所述的终端用电源电压(VTT)和基准电压(VREF)等具体的电压值，当然可以适合各个电子设备的方式任意选择。

Claims (3)

1.一种电源装置，其将输出电源电压从输出端子输出，其中具有：
生成基准电压的基准电压生成电路；
漏极连接到向输出端子供电的输入电源、源极连接到输出端子的第1NMOS型晶体管；
漏极连接到输出端子、源极连接到接地电位的第2NMOS型晶体管；和
反馈输入输出电源电压，并与由基准电压生成电路输入的基准电压进行比较，分别控制第1、第2NMOS型晶体管的第1、第2差动放大电路；
上述第1差动放大电路与上述第1NMOS型晶体管形成第1反馈环，并且具备：
第1偏置电压生成电路，其输入由上述第1反馈环产生的输出电源电压和上述基准电压生成电路生成的基准电压，将偏置电压相对地附加到输出电源电压上；和
第1运算放大器，其将附加了偏置电压的输出电源电压输入到反相输入端子，将基准电压输入到非反相输入端子，
上述第2差动放大电路与上述第2NMOS型晶体管形成第2反馈环，并且具备：
第2偏置电压生成电路，其输入由上述第2反馈环产生的输出电源电压和上述基准电压生成电路生成的基准电压，将偏置电压相对地附加到基准电压上；和
第2运算放大器，其将附加了偏置电压的基准电压输入到反相输入端子，将输出电源电压输入到非反相输入端子，
上述第1、第2差动放大电路，在输出电源电压上设置第1、第2NMOS型晶体管都截止的电压范围，以使所输入的基准电压和输出电源电压之间具有输入偏置电压。
2.根据权利要求1所述的电源装置，其特征在于，
第1差动放大电路的输入电源，是比向输出端子供电的输入电源还高的电压。
3.一种电子设备，其具备权利要求1或2所述的电源装置、和存储装置及控制器，其中，
存储装置和控制器通过第1电阻，用至少1根信号线连接，
电源装置的输出端子作为终端用电源，通过第2电阻连接到信号线的存储装置侧。
CNB2004800249023A 2003-08-29 2004-08-23 电源装置及具备其的电子设备 Expired - Fee Related CN100476677C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP307710/2003 2003-08-29
JP2003307710 2003-08-29

Publications (2)

Publication Number Publication Date
CN1846184A CN1846184A (zh) 2006-10-11
CN100476677C true CN100476677C (zh) 2009-04-08

Family

ID=34269458

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800249023A Expired - Fee Related CN100476677C (zh) 2003-08-29 2004-08-23 电源装置及具备其的电子设备

Country Status (6)

Country Link
US (1) US20070126408A1 (zh)
JP (1) JP4614234B2 (zh)
KR (1) KR20060121833A (zh)
CN (1) CN100476677C (zh)
TW (1) TWI355792B (zh)
WO (1) WO2005022284A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660848B1 (ko) * 2004-12-28 2006-12-26 삼성전자주식회사 프로그램 가능한 부스팅을 위한 Ｇｍ-Ｃ 필터를 이용한이퀄라이저
US20070069808A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage generator
JP2008021209A (ja) * 2006-07-14 2008-01-31 Seiko Epson Corp レギュレータ回路及び集積回路装置
EP2124028B1 (en) 2007-03-01 2015-05-20 Hamamatsu Photonics K. K. Photodetecting device
US7859336B2 (en) * 2007-03-13 2010-12-28 Astec International Limited Power supply providing ultrafast modulation of output voltage
JP4917460B2 (ja) * 2007-03-19 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置
US7994761B2 (en) * 2007-10-08 2011-08-09 Astec International Limited Linear regulator with RF transistors and a bias adjustment circuit
US20110137886A1 (en) * 2009-12-08 2011-06-09 Microsoft Corporation Data-Centric Search Engine Architecture
KR101782641B1 (ko) * 2010-12-08 2017-10-23 엘지디스플레이 주식회사 액정표시장치
KR101771254B1 (ko) 2010-12-13 2017-09-05 엘지디스플레이 주식회사 액정표시장치
US9128501B2 (en) * 2013-09-11 2015-09-08 Altera Corporation Regulator circuitry capable of tracking reference voltages
TWI557706B (zh) * 2013-11-08 2016-11-11 瑞鼎科技股份有限公司 應用於液晶顯示裝置之類比資料傳送器及其運作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158517U (zh) * 1986-03-28 1987-10-08
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
JPH04255008A (ja) * 1991-02-06 1992-09-10 Nec Ic Microcomput Syst Ltd 電源回路
JPH07142940A (ja) * 1993-11-17 1995-06-02 New Japan Radio Co Ltd Ｍｏｓｆｅｔ電力増幅器
JPH08262403A (ja) * 1995-03-28 1996-10-11 Sharp Corp 液晶駆動電源装置
US5608312A (en) * 1995-04-17 1997-03-04 Linfinity Microelectronics, Inc. Source and sink voltage regulator for terminators
JP3709246B2 (ja) * 1996-08-27 2005-10-26 株式会社日立製作所 半導体集積回路
JPH10177422A (ja) * 1996-12-18 1998-06-30 Canon Inc 安定化電源および画像形成装置
US5889392A (en) * 1997-03-06 1999-03-30 Maxim Integrated Products, Inc. Switch-mode regulators and methods providing transient response speed-up
JP3120795B2 (ja) * 1998-11-06 2000-12-25 日本電気株式会社 内部電圧発生回路
JP3849835B2 (ja) * 1999-06-23 2006-11-22 株式会社ルネサステクノロジ 半導体集積回路装置
US6479972B1 (en) * 2000-09-11 2002-11-12 Elite Semiconductor Memory Technology Inc. Voltage regulator for supplying power to internal circuits
US6492794B2 (en) * 2001-03-30 2002-12-10 Champion Microelectronic Corp. Technique for limiting current through a reactive element in a voltage converter
US6433521B1 (en) * 2001-08-03 2002-08-13 Windbond Electronics Corporation Source and sink voltage regulator using one type of power transistor
JP3813477B2 (ja) * 2001-09-12 2006-08-23 シャープ株式会社 電源装置およびそれを備えた表示装置
US6690191B2 (en) * 2001-12-21 2004-02-10 Sun Microsystems, Inc. Bi-directional output buffer
US6650093B1 (en) * 2002-06-03 2003-11-18 Texas Instruments Incorporated Auxiliary boundary regulator that provides enhanced transient response
US6707280B1 (en) * 2002-09-09 2004-03-16 Arques Technology, Inc. Bidirectional voltage regulator sourcing and sinking current for line termination

Also Published As

Publication number Publication date
JPWO2005022284A1 (ja) 2007-11-01
KR20060121833A (ko) 2006-11-29
TWI355792B (en) 2012-01-01
TW200509510A (en) 2005-03-01
WO2005022284A1 (ja) 2005-03-10
JP4614234B2 (ja) 2011-01-19
US20070126408A1 (en) 2007-06-07
CN1846184A (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
CN107102671B (zh) 低功耗快速瞬态响应低压差电压调整器
CN104113212B (zh) 调压器的电流平衡、电流传感器和相位平衡的装置和方法
CN100476677C (zh) 电源装置及具备其的电子设备
CN102096434B (zh) 一种基于大摆率误差放大器的高精度高速ldo电路
CN111033431B (zh) 用于高速微控制器的片上nmos无电容ldo
CN110249283A (zh) 低压差稳压器
CN100476681C (zh) 恒定电压产生器及使用它的电子设备
CN101876836A (zh) 参考电压产生电路
CN107479610B (zh) 一种快速响应ldo电路
CN101881985A (zh) 参考电压产生电路
CN101896874A (zh) 恒压电路
CN104714586A (zh) 稳压器
CN101825911B (zh) 基准电压生成器
CN101599742A (zh) 放大器和偏移调节电路
CN214756284U (zh) 电子电路
CN107092295A (zh) 一种高摆率快速瞬态响应ldo电路
JP3857255B2 (ja) 磁気記録再生装置
CN101604174A (zh) 稳压器
CN101548466A (zh) 检测电路和使用该检测电路的电子装置
CN104166420A (zh) 能隙电压参考电路
US20090080570A1 (en) Integrated circuit and method of generating a bias signal for a data signal receiver
CN104953968A (zh) 半导体电路和放大电路
CN104967433A (zh) 高电压开关输出驱动器
CN210405234U (zh) 一种具有负载动态检测的自适应电压跟随放大电路
CN109116901B (zh) 一种线性稳压电路和集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20190823